JPH08139018A - Manufacture of polysilicon film - Google Patents

Manufacture of polysilicon film

Info

Publication number
JPH08139018A
JPH08139018A JP30267294A JP30267294A JPH08139018A JP H08139018 A JPH08139018 A JP H08139018A JP 30267294 A JP30267294 A JP 30267294A JP 30267294 A JP30267294 A JP 30267294A JP H08139018 A JPH08139018 A JP H08139018A
Authority
JP
Japan
Prior art keywords
film
polysilicon
amorphous silicon
polysilicon film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30267294A
Other languages
Japanese (ja)
Other versions
JP3533477B2 (en
Inventor
Michiya Yamaguchi
道也 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP30267294A priority Critical patent/JP3533477B2/en
Publication of JPH08139018A publication Critical patent/JPH08139018A/en
Application granted granted Critical
Publication of JP3533477B2 publication Critical patent/JP3533477B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE: To obtain crystal orientation excellent in regularity and enable high speed response, by a method wherein an amorphous silicon film is formed on crystal grains of polysilicon which crystal grains have specified crystal orientation on a substrate by etching a first polysilicon film, and a second silicon film is formed by heat-treating the amorphous silicon film. CONSTITUTION: An a-Si:H film 12 is pulse-irradiated with Xecl excimer laser. Then the a-Si:H film 12 is changed into a first polysilicon film 13. Wet etching for leaving only crystal grains whose crystal orientation is [111] on a glass substrate 11 is performed. After that, an a-Si:H film as a second amorphous silicon film is deposited by using a plasma CVD method. The a-Si:H film is so patterned that only a TFT forming region is left.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体薄膜の形成方
法に関し、さらに詳しくは、移動度の高いポリシリコン
薄膜の形成に係る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a semiconductor thin film, and more particularly to forming a polysilicon thin film having high mobility.

【0002】[0002]

【従来の技術】従来、ポリシリコンは、半導体のゲート
電極やアクティブマトリクス液晶表示素子等の駆動回路
の半導体層等として用いられてきた。
2. Description of the Related Art Conventionally, polysilicon has been used as a semiconductor gate electrode, a semiconductor layer of a drive circuit for an active matrix liquid crystal display element, or the like.

【0003】このように、液晶表示素子の駆動回路とし
てポリシリコン薄膜を半導体層するTFTの製造方法に
おいて、図9に示すような方法が知られている。この方
法は、まず同図(A)に示すように、ガラス基板1上に
例えば水素化アモルファスシリコン(a−Si:H)膜
2を、例えばプラズマCVD法にて堆積させた後、所定
の形状にパターニングする。このとき、a−Si:H膜
2は画素へのスイッチング素子の半導体層としても用い
るため、駆動回路領域および画素領域に一括して成膜し
ていた。その後、同図(A)に示すように、パターニン
グされたa−Si:H膜2に、エキシマレーザを照射す
る。すると、図9(B)に示すように、a−Si:H膜
2は、エキシマレーザ照射により溶融再結晶化されてポ
リシリコン膜3に変化する。その後、周知の技術を用い
て、図9(C)に示すようなゲート絶縁膜4、ゲート電
極5、ソース・ドレイン領域3A、3B、絶縁膜6、ソ
ース・ドレイン電極7A、7B等を形成して駆動回路用
ポリシリコンTFTの製造を完成させている。
As described above, as a method of manufacturing a TFT having a polysilicon thin film as a semiconductor layer as a driving circuit of a liquid crystal display element, a method as shown in FIG. 9 is known. In this method, as shown in FIG. 1A, first, for example, a hydrogenated amorphous silicon (a-Si: H) film 2 is deposited on a glass substrate 1 by, for example, a plasma CVD method, and then a predetermined shape is formed. Pattern. At this time, since the a-Si: H film 2 is also used as the semiconductor layer of the switching element to the pixel, it is formed collectively in the drive circuit region and the pixel region. Thereafter, as shown in FIG. 3A, the patterned a-Si: H film 2 is irradiated with an excimer laser. Then, as shown in FIG. 9B, the a-Si: H film 2 is melted and recrystallized by the excimer laser irradiation to be changed into the polysilicon film 3. After that, the gate insulating film 4, the gate electrode 5, the source / drain regions 3A and 3B, the insulating film 6, the source / drain electrodes 7A and 7B, etc. are formed as shown in FIG. Has completed the manufacture of polysilicon TFTs for drive circuits.

【0004】[0004]

【発明が解決しようとする課題】ポリシリコンTFTの
応答速度は、ポリシリコン膜の移動度に依存している。
しかしながら上記の製造方法において、半導体層を形成
する際、画素用TFTの半導体層の電気的特性を向上さ
せるため、a−Si:H膜2を用いているが、シリコン
中に含まれる水素のために、駆動回路用のポリシリコン
TFTでのポリシリコン膜3内の結晶粒(グレイン)の
結晶方位はより不規則となってしまうという問題が生じ
てしまう。また、ゲート電極としては約3000Å〜5
000Åの膜厚であったが、デバイスの高集積化に伴い
配線遅延の原因になっており、応答速度の高速化が望ま
れていた。本発明は、上記実情に鑑みてなされたもの
で、良好な規則性の結晶方位を有し、高速応答できるポ
リシリコン膜の形成方法を提供することを目的としてい
る。
The response speed of the polysilicon TFT depends on the mobility of the polysilicon film.
However, in the above manufacturing method, the a-Si: H film 2 is used in order to improve the electrical characteristics of the semiconductor layer of the pixel TFT when the semiconductor layer is formed. In addition, there arises a problem that the crystal orientation of the crystal grains (grains) in the polysilicon film 3 in the polysilicon TFT for the drive circuit becomes more irregular. Moreover, as a gate electrode, it is approximately 3000 Å-5
Although the film thickness was 000 Å, it was a cause of wiring delay due to high integration of devices, and a high response speed was desired. The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method for forming a polysilicon film having a good regular crystal orientation and capable of high-speed response.

【0005】[0005]

【課題を解決するための手段】そこで、この発明は、基
体上に第1ポリシリコン膜を形成する工程と、前記第1
ポリシリコン膜をエッチングして前記基体上に所定の結
晶方位を有する、ポリシリコンでなる結晶粒を残留させ
る工程と、前記結晶粒の上にアモルファスシリコン膜を
形成する工程と、前記結晶粒および前記第2アモルファ
スシリコン膜に第2熱処理を施して第2ポリシリコン膜
を形成する工程と、を備えることを、解決手段としてい
る。請求項2記載の発明は、前記第1ポリシリコン膜は
結晶粒の径が10〜20Åの膜であることを特徴として
いる。請求項3記載の発明は、前記エッチングがウェッ
トエッチングであることを特徴としている。請求項4記
載の発明は、前記結晶方位が[111]方向であること
を特徴としている。
Therefore, according to the present invention, there is provided a step of forming a first polysilicon film on a substrate,
A step of etching the polysilicon film to leave a crystal grain made of polysilicon having a predetermined crystal orientation on the substrate; a step of forming an amorphous silicon film on the crystal grain; And a step of forming a second polysilicon film by subjecting the second amorphous silicon film to a second heat treatment. The invention according to claim 2 is characterized in that the first polysilicon film is a film having a crystal grain diameter of 10 to 20 Å. The invention according to claim 3 is characterized in that the etching is wet etching. The invention according to claim 4 is characterized in that the crystal orientation is a [111] direction.

【0006】請求項5記載の発明は、前記第2ポリシリ
コン膜は半導体素子の半導体膜に用いられることを特徴
とする。請求項6記載の発明は、前記第2ポリシリコン
膜は半導体素子のゲート電極に用いられることを特徴と
する。請求項7記載の発明は、基体上に第1アモルファ
スシリコン膜を形成し、この第1アモルファスシリコン
膜をアニールして第1ポリシリコン膜を形成する工程
と、前記第1ポリシリコン膜の所定の結晶方位の結晶粒
以外の結晶粒を除去する工程と、前記所定の結晶方位の
結晶粒上に第2アモルファスシリコン膜を形成する工程
と、前記所定の結晶方位の結晶粒を結晶核として第2ア
モルファスシリコン膜をアニールして、第2ポリシリコ
ン膜を形成する工程と、を備えることを特徴とする。請
求項8記載の発明は、前記第1アモルファスシリコン膜
あるいは第2アモルファスシリコン膜は水素を含むこと
を特徴とする。請求項9記載の発明は、前記第1アモル
ファスシリコン膜と第2アモルファスシリコン膜とは、
一方が液晶表示素子の駆動回路素子形成領域および液晶
表示素子の画素電極に接続されるスイッチング素子形成
領域に形成され、他方が前記駆動回路素子領域に形成さ
れることを特徴とする。請求項10記載の発明は、前記
所定の結晶方位は、[111]方向であることを特徴と
する。
According to a fifth aspect of the invention, the second polysilicon film is used as a semiconductor film of a semiconductor element. The invention according to claim 6 is characterized in that the second polysilicon film is used for a gate electrode of a semiconductor element. According to a seventh aspect of the present invention, a step of forming a first amorphous silicon film on a substrate and annealing the first amorphous silicon film to form a first polysilicon film, and a predetermined process of forming the first polysilicon film. A step of removing crystal grains other than crystal grains having a crystal orientation, a step of forming a second amorphous silicon film on the crystal grains having the predetermined crystal orientation, and a second step using the crystal grains having the predetermined crystal orientation as crystal nuclei A step of annealing the amorphous silicon film to form a second polysilicon film. The invention according to claim 8 is characterized in that the first amorphous silicon film or the second amorphous silicon film contains hydrogen. In the invention according to claim 9, the first amorphous silicon film and the second amorphous silicon film are
One is formed in a drive circuit element forming region of the liquid crystal display element and a switching element forming region connected to a pixel electrode of the liquid crystal display element, and the other is formed in the drive circuit element region. The invention according to claim 10 is characterized in that the predetermined crystal orientation is a [111] direction.

【0007】[0007]

【作用】請求項1記載の発明において、第1ポリシリコ
ン膜をエッチングして所定の結晶方位の結晶粒を、基体
(例えば、ガラス基板)上に残留するようにする。ここ
で残留した結晶粒は、熱処理により再結晶化(再多結晶
化)が行われた際に、成長種としての作用を奏する。残
留した結晶粒の上に形成されたアモルファスシリコン膜
は、この熱処理により、残留した結晶粒の結晶方位とほ
ぼ同一の結晶方位を有し、高移動度の第2ポリシリコン
膜に変わる。
According to the first aspect of the present invention, the first polysilicon film is etched so that the crystal grains having a predetermined crystal orientation remain on the substrate (eg, glass substrate). The crystal grains remaining here act as growth seeds when recrystallized (re-polycrystallized) by heat treatment. By this heat treatment, the amorphous silicon film formed on the remaining crystal grains has a crystal orientation substantially the same as the crystal orientation of the remaining crystal grains, and is changed to a high mobility second polysilicon film.

【0008】ここで、上記エッチングを、所定の結晶方
位(例えば[111]の方向)の結晶粒と他の結晶方位
の結晶粒との間で、所定の結晶方位の結晶粒のエッチン
グ速度が遅くなるように選択比のとれるエッチャントを
用いて行うことにより、基体上にほぼ単一の結晶方位の
結晶粒を残留させることが可能となる。このエッチング
には、請求項3記載のように、ウェットエッチングを採
用することができる。特に、水酸化カリウム(KOH)
などのアルカリ金属水酸化物の水溶液やアミン系水溶液
などを用いてウェットエッチングすることにより、上記
したような選択比のとれたエッチングが可能となる。
In the above etching, the etching rate of the crystal grains of the predetermined crystal orientation is slow between the crystal grains of the predetermined crystal orientation (for example, the [111] direction) and the crystal grains of the other crystal orientation. By using an etchant having a high selection ratio as described above, it becomes possible to leave crystal grains having a substantially single crystal orientation on the substrate. As this etching, wet etching can be adopted. Especially potassium hydroxide (KOH)
By performing wet etching using an aqueous solution of an alkali metal hydroxide, an amine-based aqueous solution, or the like, it becomes possible to perform etching with a high selection ratio as described above.

【0009】請求項5、6記載の発明のように、前記第
2ポリシリコン膜が半導体の半導体膜やゲート電極とし
て用いることにより駆動回路の微細化、高速応答が実現
できる。
According to the fifth and sixth aspects of the invention, by using the second polysilicon film as a semiconductor film of semiconductor or as a gate electrode, miniaturization of the drive circuit and high-speed response can be realized.

【0010】請求項7記載の発明において、基板上に第
1アモルファスシリコン膜を形成し、この第1アモルフ
ァスシリコン膜をアニールして第1ポリシリコン膜を形
成しているので、第1ポリシリコン膜中には、結晶方位
が[111]、[100]、[110]、[311]等
の方向の結晶粒(グレイン)が混在する不規則な状態と
なっている。これらの結晶方向を有するそれぞれの結晶
粒の第1ポリシリコン膜中では、所定の結晶方位以外の
結晶粒を除去しているので、この上に第2アモルファス
シリコンを形成し、前記所定の結晶方位の結晶粒を結晶
核として第2アモルファスシリコン膜をアニールして、
第2ポリシリコン膜を形成するので結晶方位がほぼ均一
な結晶粒が得られる。このとき、請求項8記載の発明の
ように、第1アモルファスシリコン膜あるいは第2アモ
ルファスシリコン膜は水素を含むので、所定の結晶方位
の結晶粒を数多く形成することができるので、第2ポリ
シリコン膜を所定の結晶方位で均一の粒径の結晶粒を迅
速に結晶することができるとともに、他の領域において
アモルファスシリコン膜を設ける場合、良好なアモルフ
ァスシリコン膜を形成することができる。また、請求項
9記載の発明は、前記第1アモルファスシリコン膜と第
2アモルファスシリコン膜とは、一方が液晶表示素子の
駆動回路素子形成領域および液晶表示素子の画素電極に
接続されるスイッチング素子のシリコン部を一括して形
成することができ、工程数を削減することができる。請
求項10記載の発明は、従来のアニールにより得られる
第1ポリシリコン膜中では、[111]方向の結晶粒の
存在率が高くなっている。このため、[111]方向の
結晶粒以外の結晶粒を除去することにより、より迅速に
結晶方位の整ったポリシリコン膜を得ることができる。
In the invention according to claim 7, since the first amorphous silicon film is formed on the substrate and the first amorphous silicon film is annealed to form the first polysilicon film, the first polysilicon film is formed. There is an irregular state in which crystal grains (grains) having crystal orientations such as [111], [100], [110], and [311] are mixed. In the first polysilicon film having the respective crystal grains having these crystal directions, crystal grains other than the predetermined crystal orientation are removed. Therefore, the second amorphous silicon is formed on the first poly-silicon film to form the predetermined crystal orientation. The second amorphous silicon film is annealed with the crystal grains of
Since the second polysilicon film is formed, crystal grains having a substantially uniform crystal orientation can be obtained. At this time, since the first amorphous silicon film or the second amorphous silicon film contains hydrogen as described in claim 8, a large number of crystal grains having a predetermined crystal orientation can be formed. A crystal grain having a uniform grain size can be rapidly crystallized in a predetermined crystal orientation, and when an amorphous silicon film is provided in another region, a good amorphous silicon film can be formed. According to a ninth aspect of the present invention, one of the first amorphous silicon film and the second amorphous silicon film is a switching element, one of which is connected to a drive circuit element forming region of a liquid crystal display element and a pixel electrode of the liquid crystal display element. The silicon portion can be formed at one time, and the number of steps can be reduced. According to the tenth aspect of the invention, in the first polysilicon film obtained by the conventional annealing, the abundance of crystal grains in the [111] direction is high. Therefore, by removing the crystal grains other than the crystal grains in the [111] direction, it is possible to more quickly obtain a polysilicon film having a crystallographic orientation.

【0011】[0011]

【実施例】以下、この発明に係る半導体薄膜の形成方法
の詳細を図面に示す実施例に基づいて説明する。図1〜
図5は本発明の実施例1を示す工程断面図、図6は本発
明の実施例2を示す工程断面図、図7は本発明の実施例
3を示す工程断面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the method for forming a semiconductor thin film according to the present invention will be described below with reference to the embodiments shown in the drawings. Figure 1
5 is a process sectional view showing the first embodiment of the present invention, FIG. 6 is a process sectional view showing the second embodiment of the present invention, and FIG. 7 is a process sectional view showing the third embodiment of the present invention.

【0012】(実施例1)本発明のアクティブマトリク
ス液晶表示素子では、一枚の基板11の駆動回路形成領
域A上に直接駆動回路素子を形成するCOG方式により
ポリシリコンTFTを形成しており、基板11の画素形
成領域B上にはアモルファスシリコンTFTが形成され
ている。基板11の駆動回路形成領域A上のポリシリコ
ンTFTは、図8(A)に示すように、チャネル領域1
5Cの両端にソース、ドレイン両端15A、15Bを形
成した第2ポリシリコン膜15と、第2ポリシリコン膜
15上を覆うようにゲート絶縁膜16と、チャネル領域
15Cに対応するゲート絶縁膜16上に形成された第4
ポリシリコン膜20と、第4ポリシリコン膜20を覆う
絶縁膜21とソース、ドレイン領域15A、15B上の
ゲート絶縁膜16と絶縁膜21に設けられたコンタクト
ホールに形成されたソース、ドレイン電極22A、22
Bとからなる。基板11の画素形成領域B上のアモルフ
ァスシリコンTFTは、同様にチャネル領域41Cの両
端にソース、ドレイン領域41A,41Bを形成したア
モルファスシリコン膜41と、アモルファスシリコン膜
41上を覆うゲート絶縁膜42と、チャネル領域41C
に対応するゲート絶縁膜42上に形成されたゲート電極
43と、ゲート電極43を覆う絶縁膜44に設けられた
コンタクトホールに形成されたソース、ドレイン電極4
5A、45Bと、電極45Bに接続された画素電極46
とからなる。本実施例は、このようなアクティブマトリ
クス方式の液晶表示パネルの大面積ガラス基板にポリシ
リコンTFTを製造する場合に本発明を適用した例であ
る。まず、図8(B)に示すように、基体としてのガラ
ス基板11の駆動回路形成領域Aおよび画素形成領域B
上に、第1アモルファスシリコン膜としての水素化アモ
ルファスシリコン(a−Si:H)膜12を、図1
(A)に示すようにプラズマCVD法にて膜厚が例えば
500Åとなるように堆積させる(画素形成領域Bは省
略)。その後、このa−Si:H膜12を、リソグラフ
ィー技術およびエッチング技術を用いて、第2ポリシリ
コン膜15とアモルファスシリコン膜41形成領域分だ
け残すようにパターニングする。次に、パターニングさ
れた駆動回路形成領域Aのa−Si:H膜12に、Xe
Clエキシマレーザ(波長:308nm)を、例えばパ
ルスエネルギーが200mJ/cm2、パルス幅が20
〜50nsで2パルス照射する。すると、図1(B)に
示すように、a−Si:H膜12が第1ポリシリコン膜
13に変化する。この第1ポリシリコン膜13は、瞬間
的なアニールによって形成されているため、結晶方位が
[111]、[100]、[110]、[311]等の
方向の結晶粒(グレイン)が混在する不規則な多結晶状
態となっている。また、水素化されたa−Siなのでダ
ングリングボンドが少ないため、形成された結晶粒は数
が多く、その径が小さい。これらの結晶方向を有するそ
れぞれの結晶粒の第1ポリシリコン膜13中の存在率
は、[111]方向の結晶粒が約6割強を占め、[10
0]、[110]、[311]等の方向の結晶粒がその
他の約4割弱を占めている。結晶方位が[111]方向
の結晶粒は、[111]面がガラス基板11に対して垂
直をなす結晶である。
(Embodiment 1) In the active matrix liquid crystal display element of the present invention, a polysilicon TFT is formed by the COG method in which the drive circuit element is directly formed on the drive circuit formation area A of one substrate 11. An amorphous silicon TFT is formed on the pixel formation region B of the substrate 11. As shown in FIG. 8A, the polysilicon TFT on the drive circuit formation region A of the substrate 11 has the channel region 1
5C, a second polysilicon film 15 having source and drain ends 15A and 15B formed on both ends, a gate insulating film 16 so as to cover the second polysilicon film 15, and a gate insulating film 16 corresponding to the channel region 15C. The fourth formed on
The polysilicon film 20, the insulating film 21 covering the fourth polysilicon film 20, the source / drain regions 15A and 15B, the gate insulating film 16 on the drain regions 15A and 15B, and the source / drain electrodes 22A formed in the contact holes provided in the insulating film 21. , 22
It consists of B and. The amorphous silicon TFT on the pixel forming region B of the substrate 11 includes an amorphous silicon film 41 in which source and drain regions 41A and 41B are similarly formed at both ends of a channel region 41C, and a gate insulating film 42 covering the amorphous silicon film 41. , Channel region 41C
And a source / drain electrode 4 formed in a contact hole provided in an insulating film 44 covering the gate electrode 43.
5A, 45B and the pixel electrode 46 connected to the electrode 45B
Consists of The present embodiment is an example in which the present invention is applied to the case where a polysilicon TFT is manufactured on a large area glass substrate of such an active matrix type liquid crystal display panel. First, as shown in FIG. 8B, the drive circuit formation area A and the pixel formation area B of the glass substrate 11 as the base body.
A hydrogenated amorphous silicon (a-Si: H) film 12 as a first amorphous silicon film is formed on the upper surface of FIG.
As shown in (A), it is deposited by plasma CVD so that the film thickness is, for example, 500 Å (pixel formation region B is omitted). After that, the a-Si: H film 12 is patterned by using a lithography technique and an etching technique so as to leave only the second polysilicon film 15 and the amorphous silicon film 41 formation region. Next, Xe is formed on the patterned a-Si: H film 12 in the drive circuit formation region A.
A Cl excimer laser (wavelength: 308 nm) is used, for example, with a pulse energy of 200 mJ / cm 2 and a pulse width of 20.
Irradiate with 2 pulses at -50 ns. Then, as shown in FIG. 1B, the a-Si: H film 12 is changed to the first polysilicon film 13. Since the first polysilicon film 13 is formed by instantaneous annealing, crystal grains (grains) having crystal orientations such as [111], [100], [110], and [311] are mixed. It is in an irregular polycrystalline state. Further, since it is hydrogenated a-Si, there are few dangling bonds, so that the number of formed crystal grains is large and the diameter thereof is small. Regarding the abundance rates of the respective crystal grains having these crystal directions in the first polysilicon film 13, the crystal grains in the [111] direction occupy a little over 60%, and [10]
Crystal grains in directions such as 0], [110], and [311] account for about 40% or less of the other. A crystal grain whose crystal orientation is in the [111] direction is a crystal whose [111] plane is perpendicular to the glass substrate 11.

【0013】次に、上記した結晶方位が[111]方向
の結晶粒だけをガラス基板11上に残すためのウェット
エッチングを行う。このウェットエッチングの条件は、
結晶方位が[111]方向のエッチング速度が遅く、そ
れ以外の結晶方向をもつ結晶粒のエッチング速度が速く
なるような選択性のあるエッチングである必要がある。
そこで、本実施例では、例えば水酸化カリウム(KO
H)などのアルカリ金属水酸化物の水溶液を用いて、図
2(A)に示すように、ガラス基板11上に結晶方位が
[111]方向の微細な結晶粒13Aが残るようにエッ
チングを行う。このウェットエッチングでは、結晶方位
が[111]方向の結晶粒と結晶方位が[110]方向
の結晶粒とのエッチング速度比が、1:600と大きく
とることができた。なお、このとき結晶粒13AがTF
Tの半導体薄膜を形成すべき領域に均一に残るようにエ
ッチング時間を設定する必要がある。さらに、エッチン
グ液にアルコールを添加することで、その選択比を調整
することが可能である。
Next, wet etching is performed to leave only the above-mentioned crystal grains having the [111] crystal orientation on the glass substrate 11. The conditions for this wet etching are
It is necessary to have etching with selectivity such that the etching rate in the [111] direction of the crystal orientation is slow and the etching rate of crystal grains having other crystal orientations is faster.
Therefore, in this embodiment, for example, potassium hydroxide (KO
Etching is performed using an aqueous solution of an alkali metal hydroxide such as H) so that fine crystal grains 13A having a [111] crystal orientation remain on the glass substrate 11, as shown in FIG. . In this wet etching, the etching rate ratio between the crystal grains having the [111] crystal orientation and the crystal grains having the [110] crystal orientation was as large as 1: 600. At this time, the crystal grains 13A are TF
It is necessary to set the etching time so that it remains uniformly in the region where the T semiconductor thin film is to be formed. Furthermore, by adding alcohol to the etching solution, the selection ratio can be adjusted.

【0014】その後、図2(B)に示すように、第2の
アモルファスシリコン膜としてのa−Si:H膜14を
プラズマCVD法にて堆積させる。そして、第1のアモ
ルファスシリコン膜であるa−Si:H膜12をパター
ニングしたのと同様に、a−Si:H膜14を、TFT
形成領域分だけ残すようにパターニングする。このと
き、a−Si:H膜14の下には、上記した結晶粒13
Aが存在する。
After that, as shown in FIG. 2B, an a-Si: H film 14 as a second amorphous silicon film is deposited by a plasma CVD method. Then, similarly to the case of patterning the a-Si: H film 12 which is the first amorphous silicon film, the a-Si: H film 14 is formed on the TFT.
Patterning is performed so as to leave only the formation region. At this time, under the a-Si: H film 14, the above-mentioned crystal grains 13 are formed.
A exists.

【0015】図2(B)に示すようにa−Si:H膜1
4をパターニングした後は、例えばファーネスアニール
などの比較的穏やかにa−Si:H膜14を溶融させる
熱アニール法を用いて640°Cで1時間加熱後、徐々
に温度を下げるような第1の熱処理を行って再結晶化を
行い、図3(A)に示すような第2ポリシリコン膜15
を形成する。この第2ポリシリコン膜15は、ガラス基
板11上の結晶粒13Aが成長種としての役割を果すた
め、結晶粒13Aと同様に結晶方位が[111]方向の
結晶粒の集まった単結晶構造に近い多結晶構造となる。
このとき、結晶粒13Aの径を抑えることにより、粒径
を多くしてあるので[111]以外の結晶粒が存在して
いたとしても結晶粒1つあたりの影響は小さい。なお、
本実施例では、ファーネスアニールにて第2の熱処理を
行ったが、これ以外の熱アニール法や、または、例えば
レーザ光エネルギーをパルス毎に徐々に増加しながパル
ス照射する多段的なレーザ照射を行ってもよい。このよ
うにして、膜質が良好で、しかも高移動度のポリシリコ
ン薄膜が形成できる。
As shown in FIG. 2B, the a-Si: H film 1
After patterning No. 4, the thermal annealing method of melting the a-Si: H film 14 relatively gently, such as furnace annealing, is used, and after heating at 640 ° C. for 1 hour, the first temperature is gradually lowered. Of the second polysilicon film 15 as shown in FIG. 3A.
To form. Since the crystal grains 13A on the glass substrate 11 play a role as a growth seed, the second polysilicon film 15 has a single crystal structure in which crystal grains having crystal orientations in the [111] direction gather like the crystal grains 13A. It has a close polycrystalline structure.
At this time, since the grain size is increased by suppressing the diameter of the crystal grain 13A, even if there is a crystal grain other than [111], the influence per crystal grain is small. In addition,
In the present embodiment, the second heat treatment is performed by furnace annealing, but other thermal annealing methods, or, for example, multi-stage laser irradiation in which laser light energy is pulsed while being gradually increased with each pulse You may go. In this way, a polysilicon thin film having good film quality and high mobility can be formed.

【0016】その後は、周知のTFT製造技術を用いて
第2ポリシリコン膜15を活性層とするTFTを作成す
ればよい。以下、そのTFTの製造工程を簡単に説明す
る。なお、本実施例では、ゲート電極の形成に対しても
本発明を適用している。まず、図3(A)に示すような
第2ポリシリコン膜15を形成した後に、図3(B)に
示すように、第2ポリシリコン膜15を熱酸化すること
により、ゲート絶縁膜16を形成する。その後、同図
(B)に示すように、第3のa−Si:H膜17をプラ
ズマCVD法にて堆積させた後、ゲート電極および走査
配線としてのゲートラインの形状にパターニングし、こ
のa−Si:H膜17にXeClエキシマレーザを、上
記したa−Si:H膜12と同様の条件で照射する。す
ると、a−Si:H膜17は、図4(A)に示すように
第3ポリシリコン膜18に変化する。
After that, a TFT having the second polysilicon film 15 as an active layer may be formed by using a well-known TFT manufacturing technique. The manufacturing process of the TFT will be briefly described below. In this embodiment, the present invention is also applied to the formation of the gate electrode. First, after forming the second polysilicon film 15 as shown in FIG. 3A, the gate insulating film 16 is formed by thermally oxidizing the second polysilicon film 15 as shown in FIG. 3B. Form. After that, as shown in FIG. 3B, a third a-Si: H film 17 is deposited by a plasma CVD method, and then patterned into a shape of a gate electrode and a gate line as a scanning wiring. The —Si: H film 17 is irradiated with a XeCl excimer laser under the same conditions as for the a-Si: H film 12. Then, the a-Si: H film 17 changes into the third polysilicon film 18 as shown in FIG.

【0017】次に、図4(B)に示すように、水酸化カ
リウム(KOH)などのアルカリ金属水酸化物の水溶液
を用いて、ゲート絶縁膜16上に結晶方位が[111]
方向の微細な結晶粒13Aが残るようにウェットエッチ
ングを行う。その後、図5(A)に示すように、第4の
a−Si:H膜19を堆積、パターニングを行う。そし
て、上記した第2ポリシリコン膜15の形成に用いた熱
アニール法を再度用いて図5(B)に示すような第4ポ
リシリコン膜20を形成する。さらに、同図(B)に示
すように、第4ポリシリコン膜20にリン(P)を高濃
度条件でイオン注入すれば第4ポリシリコン膜20は、
ドープトポリシリコンとなり導電性が付加されてゲート
電極としての機能が果せるようになる。なお、このイオ
ン注入の際に、第2ポリシリコン膜15のソース・ドレ
イン形成領域15A、15Bに同時にリンを注入しても
よい。この場合、第4ポリシリコン膜20が注入マスク
となり自己整合的にソース・ドレイン領域15A、15
Bを形成することができる。ただし、第4ポリシリコン
膜20の膜厚が薄いと第2ポリシリコン膜15に形成さ
れるべきチャネル領域に不純物(P)が導入される問題
があるため、第4ポリシリコン膜20の膜厚の設定とイ
オンビームの飛程を注入エネルギー量で調整する必要が
ある。
Next, as shown in FIG. 4B, the crystal orientation is [111] on the gate insulating film 16 using an aqueous solution of an alkali metal hydroxide such as potassium hydroxide (KOH).
Wet etching is performed so that the fine crystal grains 13A in the direction remain. After that, as shown in FIG. 5A, a fourth a-Si: H film 19 is deposited and patterned. Then, the thermal annealing method used for forming the second polysilicon film 15 is used again to form the fourth polysilicon film 20 as shown in FIG. 5B. Further, as shown in FIG. 3B, when phosphorus (P) is ion-implanted into the fourth polysilicon film 20 under a high concentration condition, the fourth polysilicon film 20 is
It becomes doped polysilicon and conductivity is added, so that it can function as a gate electrode. At the time of this ion implantation, phosphorus may be simultaneously implanted into the source / drain formation regions 15A and 15B of the second polysilicon film 15. In this case, the fourth polysilicon film 20 serves as an implantation mask in a self-aligned manner in the source / drain regions 15A, 15A.
B can be formed. However, if the thickness of the fourth polysilicon film 20 is thin, there is a problem that impurities (P) are introduced into the channel region to be formed in the second polysilicon film 15, and therefore, the thickness of the fourth polysilicon film 20. It is necessary to adjust the setting of and the range of the ion beam by the amount of implantation energy.

【0018】図5(C)は、完成したポリシリコンTF
Tの断面図である。図中、15A、15Bはソース・ド
レイン領域、15Cはチャネル領域、21は絶縁膜、2
2A、22Bはソース・ドレイン電極を示している。こ
の後、図8(A)に示すように画素形成領域Bにアモル
ファスシリコンTFTを形成する。このとき、アモルフ
ァスシリコン膜41は水素を含んでいるシリコン膜を用
いたので良好な電気的特性を得ることができる。このよ
うにして製造されたポリシリコンTFTのの半導体薄膜
としての第2ポリシリコン膜厚15は、良質の多結晶構
造を有し、そのため、電子、正孔の移動度を高めること
ができた。このように半導体薄膜が高移動度となるた
め、ポリシリコンTFTおよびアモルファスシリコンT
FTのスイッチングスピードを向上させることができ
る。
FIG. 5C shows the completed polysilicon TF.
It is sectional drawing of T. In the figure, 15A and 15B are source / drain regions, 15C is a channel region, 21 is an insulating film, 2
Reference numerals 2A and 22B denote source / drain electrodes. After this, as shown in FIG. 8A, an amorphous silicon TFT is formed in the pixel formation region B. At this time, since the amorphous silicon film 41 is a silicon film containing hydrogen, good electrical characteristics can be obtained. The second polysilicon film thickness 15 as the semiconductor thin film of the polysilicon TFT manufactured in this way has a high quality polycrystalline structure, and therefore, the mobility of electrons and holes can be increased. Since the semiconductor thin film has high mobility in this way, the polysilicon TFT and the amorphous silicon T
The switching speed of FT can be improved.

【0019】なお、本実施例では、結晶方位が[11
1]方向の結晶粒とそれ以外の結晶方向の結晶粒との選
択性をとれるエッチング液として水酸化カリウムの水溶
液を用いたが、この他に例えばエチレンジアミン、ヒド
ラジンなどのアミン系水溶液を用いても選択的なエッチ
ングを行うことができる。また、本実施例では、ウェッ
トエッチングを行ったが、同様な選択性がとれる異方性
ドライエッチングを行うことも可能である。また、本実
施例では、半導体膜、ゲート電極、ゲートラインとし
て、結晶性の良好なポリシリコンを用いたが、これに限
らず、いずれかのみに用いてもよい。また、本実施例で
は、アモルファスシリコン膜41は、a−Si:H膜1
2からなるが、これに限らず、a−Si:H膜14ある
いはa−Si:H膜17により形成されてもよい。ま
た、アモルファスシリコンTFTを形成してから、ポリ
シリコンTFTを形成してもよく、同時にアモルファス
シリコンTFTとポリシリコンTFTを形成してもよ
い。また、ゲート電極43は、第4ポリシリコン膜20
と同様にポリシリコンとして形成してもよい。
In this embodiment, the crystal orientation is [11
Although an aqueous solution of potassium hydroxide was used as an etching solution capable of achieving selectivity between crystal grains in the 1] direction and crystal grains in other crystal directions, an amine-based aqueous solution such as ethylenediamine or hydrazine may also be used. Selective etching can be performed. Further, although wet etching is performed in this embodiment, anisotropic dry etching that can achieve similar selectivity can also be performed. Further, in this embodiment, polysilicon having good crystallinity is used for the semiconductor film, the gate electrode, and the gate line, but the present invention is not limited to this, and may be used only for any of them. Further, in this embodiment, the amorphous silicon film 41 is the a-Si: H film 1.
However, the present invention is not limited to this and may be formed by the a-Si: H film 14 or the a-Si: H film 17. Further, the amorphous silicon TFT may be formed first, and then the polysilicon TFT may be formed. At the same time, the amorphous silicon TFT and the polysilicon TFT may be formed. Further, the gate electrode 43 is formed of the fourth polysilicon film 20.
It may be formed as polysilicon similarly to the above.

【0020】(実施例2)図6(A)〜(C)は、本発
明をポリシリコンTFTの製造に適用した実施例2の工
程断面図である。本実施例では、ガラス基板11の上に
形成したポリシリコン膜をエッチングすして、ガラス基
板11上に結晶粒13Aを残留させ、その後a−Si:
H膜14を堆積、パターニングする工程までが、上記実
施例1と同様である。そして、図6(A)に示すよう
に、a−Si:H膜14の上にn型不純物を高濃度にド
ープしたn+a−Si:H膜23を堆積させ、このn+
−Si:H膜23が上記a−Si:H膜14に形成すべ
きソース・ドレイン形成領域の上を覆うようにパターニ
ングする。
(Embodiment 2) FIGS. 6A to 6C are process sectional views of Embodiment 2 in which the present invention is applied to manufacture of a polysilicon TFT. In this embodiment, the polysilicon film formed on the glass substrate 11 is etched to leave the crystal grains 13A on the glass substrate 11, and then the a-Si:
The steps up to the step of depositing and patterning the H film 14 are the same as those in the first embodiment. Then, as shown in FIG. 6A, an n + a-Si: H film 23 doped with a high concentration of an n-type impurity is deposited on the a-Si: H film 14, and this n + a
The -Si: H film 23 is patterned so as to cover the source / drain formation regions to be formed in the a-Si: H film 14.

【0021】次に、熱アニール法にてn+a−Si:H
膜23とa−Si:H膜14とを加熱して結晶粒13A
を成長種として再結晶化させ、図6(B)に示すような
ポリシリコン膜24を形成する。このポリシリコン膜2
4は、同図(B)に示すように、n+a−Si:H膜2
3で覆われていた領域に不純物が拡散するため、既に高
濃度不純物領域24A、24Bが形成されている。ま
た、n+a−Si:H膜23で覆われていなかった部分
は不純物が導入されていないチャネル形成領域24Cと
なっている。
Next, by thermal annealing, n + a-Si: H
The film 23 and the a-Si: H film 14 are heated to crystal grains 13A.
Is used as a growth seed for recrystallization to form a polysilicon film 24 as shown in FIG. This polysilicon film 2
4 is an n + a-Si: H film 2 as shown in FIG.
Since the impurities diffuse into the region covered with No. 3, the high-concentration impurity regions 24A and 24B are already formed. Further, the portion not covered with the n + a-Si: H film 23 is a channel forming region 24C in which no impurity is introduced.

【0022】その後、図6(C)に示すように、ポリシ
リコン膜24の表面にゲート絶縁膜25を熱酸化により
形成し、メタル(例えばAl)膜でなるゲート電極26
を形成することにより、TFTのゲート電極、ソース、
ドレイン等が形成できる。なお、その後の製造工程は、
周知のプロセスを行えばよい。
After that, as shown in FIG. 6C, a gate insulating film 25 is formed on the surface of the polysilicon film 24 by thermal oxidation, and a gate electrode 26 made of a metal (for example, Al) film is formed.
To form a gate electrode of TFT, a source,
A drain or the like can be formed. In addition, the subsequent manufacturing process,
A known process may be performed.

【0023】本実施例においては、高移動度のポリシリ
コン膜と、ソース・ドレインとなる高濃度不純物領域2
4A、24Bとを、同時に形成することができ、工程数
を大幅に削減することが可能となる。
In this embodiment, a high-mobility polysilicon film and a high-concentration impurity region 2 serving as a source / drain are formed.
4A and 24B can be formed at the same time, and the number of steps can be significantly reduced.

【0024】(実施例3)図7は、ガラス基板11上
に、逆スタガ構造のポリシリコンTFTを製造する場合
に本発明を適用した実施例3の工程断面図である。本実
施例では、図7(A)に示すように、ガラス基板11の
上に周知の方法でゲート電極27を形成した後、ゲート
絶縁膜28を堆積させる。そして、ゲート絶縁膜28の
上に、周知の成膜方法にて微結晶(マイクロクリスタ
ル)シリコン膜29を堆積させ、次いで所望のパターン
に形成する。なお、微結晶シリコン膜29の成膜に際し
ては、アモルファスシリコン膜の成膜条件における水素
量などを調整することにより、結晶粒の径寸法を制御す
ることが可能である。このため、比較的低温の条件で成
膜することができる。なお、本実施例では、結晶粒の径
寸法を10〜20Å程度に設定した。このような微結晶
シリコン膜29は、結晶粒が小さいのでより単結晶構造
に近い構造になりやすい。ところで、微結晶シリコン膜
29中の結晶粒の結晶方位は、[111]、[10
0]、[110]、[311]等の方向の結晶粒(グレ
イン)が混在する不規則な状態となっている。そこで、
本実施例においても水酸化カリウム(KOH)などのア
ルカリ金属水酸化物の水溶液を用いて、図7(A)に示
すように、ゲート絶縁膜28上に結晶方位が[111]
方向の微細な結晶粒29Aが残るようにエッチングを行
う。
(Embodiment 3) FIG. 7 is a process sectional view of Embodiment 3 to which the present invention is applied when a polysilicon TFT having an inverted stagger structure is manufactured on a glass substrate 11. In this embodiment, as shown in FIG. 7A, after forming the gate electrode 27 on the glass substrate 11 by a known method, the gate insulating film 28 is deposited. Then, a microcrystalline silicon film 29 is deposited on the gate insulating film 28 by a known film forming method, and then formed into a desired pattern. When forming the microcrystalline silicon film 29, it is possible to control the diameter of the crystal grain by adjusting the amount of hydrogen under the conditions for forming the amorphous silicon film. Therefore, the film can be formed at a relatively low temperature. In this example, the diameter of the crystal grain was set to about 10 to 20Å. Since such a microcrystalline silicon film 29 has small crystal grains, it tends to have a structure closer to a single crystal structure. By the way, the crystal orientations of the crystal grains in the microcrystalline silicon film 29 are [111] and [10].
It is in an irregular state in which crystal grains (grains) in directions such as 0], [110], and [311] are mixed. Therefore,
Also in this embodiment, an aqueous solution of an alkali metal hydroxide such as potassium hydroxide (KOH) is used, and as shown in FIG. 7A, the crystal orientation is [111] on the gate insulating film 28.
Etching is performed so that the fine crystal grains 29A in the direction remain.

【0025】次に、図7(B)に示すように、TFTの
活性層を形成すべき領域にa−Si:H膜30を堆積、
パターニングする。そして、熱アニール法を施して図7
(C)に示すようなポリシリコン膜31を形成する。そ
の後の工程は、周知の逆スタガ構造のTFTの製造プロ
セスに従って行う。
Next, as shown in FIG. 7B, an a-Si: H film 30 is deposited on the region where the active layer of the TFT is to be formed,
Pattern. Then, a thermal annealing method is applied, and FIG.
A polysilicon film 31 as shown in (C) is formed. Subsequent steps are performed according to a well-known inverse stagger structure TFT manufacturing process.

【0026】本実施例においては、微結晶シリコンを用
いて結晶種を形成するものであるため、それ以前にa−
Si:H膜の堆積、パターニング、ポリシリコン化熱処
理等の工程を省略できる利点がある。なお、本実施例で
は、ゲート電極27をメタル膜で形成したが、本発明を
適用したポリシリコン膜で形成しても勿論よい。
In the present embodiment, since the crystal seed is formed using microcrystalline silicon, a-
There is an advantage that steps such as deposition of Si: H film, patterning, and heat treatment for polysiliconization can be omitted. Although the gate electrode 27 is formed of a metal film in this embodiment, it may be formed of a polysilicon film to which the present invention is applied.

【0027】以上、実施例1〜3について説明したが、
本発明はこれらに限定されるものではなく、構成の要旨
の範囲で各種の設計変更が可能である。例えば、上記各
実施例では、TFTの製造に本発明を適用したが、移動
度の高いポリシリコン薄膜を用いる他のデバイス、配線
等に適用することができる。また、上記各実施例では、
結晶粒を形成するためのポリシリコンのエッチングとし
てウェットエッチングを施したが、選択比のとれるエッ
チングであれば、ドライエッチングでもよい。さらに、
上記各実施例では、TFTの半導体薄膜を形成すべき領
域に予めポリシリコン膜やアモルファスシリコン膜を他
の素子から分離した状態となるようにパターニングした
が、結晶方位の統一されたポリシリコン膜を形成した後
に分離を行ってもよい。また、上記各実施例では、アモ
ルファスシリコン膜としてa−Si:H膜を用いたが、
水素を含有しないa−Si膜を用いても勿論よい。ま
た、上記各実施例では、イオンドープの際、ゲートライ
ンとドレイン電極に接続されるドレインラインとが既に
形成され、かつ絶縁膜を介して互いに交差されている場
合において、ショート防止のため、この絶縁膜を十分に
厚くしてもよいし、ライン上にマスクを形成してもよ
い。
The first to third embodiments have been described above.
The present invention is not limited to these, and various design changes can be made within the scope of the structure. For example, although the present invention is applied to the manufacture of TFTs in each of the above-described embodiments, the present invention can be applied to other devices, wiring, etc. that use a polysilicon thin film having high mobility. In each of the above embodiments,
Although wet etching was performed as etching of polysilicon for forming crystal grains, dry etching may be used as long as the etching has a high selectivity. further,
In each of the above embodiments, the polysilicon film or the amorphous silicon film was patterned in advance in the region where the semiconductor thin film of the TFT is to be formed so as to be separated from other elements. Separation may be performed after formation. Further, in each of the above embodiments, the a-Si: H film is used as the amorphous silicon film,
Of course, an a-Si film containing no hydrogen may be used. Further, in each of the above-mentioned embodiments, in the case of ion doping, when the gate line and the drain line connected to the drain electrode are already formed and intersect with each other through the insulating film, in order to prevent a short circuit, The insulating film may be made sufficiently thick, or a mask may be formed on the line.

【発明の効果】以上の説明から明らかなように、この発
明によれば、単結晶に近い構造の良質なポリシリコン薄
膜を形成できる効果があり、特に移動度の高いポリシリ
コン薄膜が形成できるため、これをTFTの半導体薄膜
として用いればスイッチングスピードの速い素子を製造
できる効果がある。また、本発明によれば、低温プロセ
スを用いてポリシリコン膜が形成できるため、ガラス基
板のような耐熱性の低い大面積基板へ高性能なTFTを
製造できる効果を奏する。さらに、本発明によれば、ポ
リシリコンでなる配線、プラグなどの低抵抗化を図るこ
とが可能となる。
As is apparent from the above description, according to the present invention, there is an effect that a good quality polysilicon thin film having a structure close to a single crystal can be formed, and particularly, a polysilicon thin film having high mobility can be formed. However, if this is used as a semiconductor thin film of a TFT, there is an effect that a device having a high switching speed can be manufactured. Further, according to the present invention, since a polysilicon film can be formed by using a low temperature process, there is an effect that a high performance TFT can be manufactured on a large area substrate having low heat resistance such as a glass substrate. Further, according to the present invention, it is possible to reduce the resistance of wirings, plugs and the like made of polysilicon.

【図面の簡単な説明】[Brief description of drawings]

【図1】(A)および(B)は本発明の実施例1の工程
断面図。
1A and 1B are process cross-sectional views of a first embodiment of the present invention.

【図2】(A)および(B)は本発明の実施例1の工程
断面図。
2A and 2B are process cross-sectional views of Embodiment 1 of the present invention.

【図3】(A)および(B)は本発明の実施例1の工程
断面図。
3A and 3B are process cross-sectional views of Embodiment 1 of the present invention.

【図4】(A)および(B)は本発明の実施例1の工程
断面図。
4A and 4B are process cross-sectional views of Embodiment 1 of the present invention.

【図5】(A)〜(C)は本発明の実施例1の工程断面
図。
5A to 5C are process sectional views of Embodiment 1 of the present invention.

【図6】(A)〜(C)は本発明の実施例2の工程断面
図。
6A to 6C are process sectional views of a second embodiment of the present invention.

【図7】(A)〜(C)は本発明の実施例3の工程断面
図。
7A to 7C are process cross-sectional views of a third embodiment of the present invention.

【図8】(A)および(B)は本発明の実施例1におけ
る液晶表示素子の一部を示す図。
8A and 8B are views showing a part of a liquid crystal display element in Example 1 of the present invention.

【図9】(A)〜(C)は従来の工程断面図。9A to 9C are sectional views of a conventional process.

【符号の説明】[Explanation of symbols]

11 ガラス基板 12 a−Si:H膜 13 第1ポリシリコン膜 13A 結晶粒 14 a−Si:H膜 15 第2ポリシリコン膜 17 a−Si:H膜 18 第3ポリシリコン膜 18A 結晶粒 19 a−Si:H膜 20 第4ポリシリコン膜 41 アモルファスシリコン膜 46 画素電極 Reference Signs List 11 glass substrate 12 a-Si: H film 13 first polysilicon film 13A crystal grains 14 a-Si: H film 15 second polysilicon film 17 a-Si: H film 18 third polysilicon film 18A crystal grains 19 a -Si: H film 20 Fourth polysilicon film 41 Amorphous silicon film 46 Pixel electrode

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/336 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H01L 21/336

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 基体上に第1ポリシリコン膜を形成する
工程と、 前記第1ポリシリコン膜をエッチングして前記基体上に
所定の結晶方位を有する、ポリシリコンでなる結晶粒を
残留させる工程と、 前記結晶粒の上にアモルファスシリコン膜を形成する工
程と、 前記結晶粒および前記アモルファスシリコン膜に熱処理
を施して第2ポリシリコン膜を形成する工程と、 を備えることを特徴とするポリシリコン膜の形成方法。
1. A step of forming a first polysilicon film on a substrate, and a step of etching the first polysilicon film to leave crystal grains of polysilicon having a predetermined crystal orientation on the substrate. And a step of forming an amorphous silicon film on the crystal grains, and a step of performing a heat treatment on the crystal grains and the amorphous silicon film to form a second polysilicon film. Method of forming a film.
【請求項2】 前記第1ポリシリコン膜は結晶粒の径が
10Å〜20Åの膜であることを特徴とする請求項1記
載のポリシリコン膜の形成方法。
2. The method for forming a polysilicon film according to claim 1, wherein the first polysilicon film is a film having a crystal grain diameter of 10Å to 20Å.
【請求項3】 前記エッチングがウェットエッチングで
あることを特徴とする請求項1または請求項2記載のポ
リシリコン膜の形成方法。
3. The method for forming a polysilicon film according to claim 1, wherein the etching is wet etching.
【請求項4】 前記結晶方位が[111]方向であるこ
とを特徴とする請求項1〜3のいずれかに記載のポリシ
リコン膜の形成方法。
4. The method for forming a polysilicon film according to claim 1, wherein the crystal orientation is a [111] direction.
【請求項5】 前記第2ポリシリコン膜は半導体素子の
半導体膜に用いられることを特徴とする請求項1記載の
ポリシリコン膜の形成方法。
5. The method for forming a polysilicon film according to claim 1, wherein the second polysilicon film is used as a semiconductor film of a semiconductor device.
【請求項6】 前記第2ポリシリコン膜は半導体素子の
ゲート電極に用いられることを特徴とする請求項1〜5
のいずれかに記載のポリシリコン膜の形成方法。
6. The first polysilicon film is used as a gate electrode of a semiconductor device.
5. The method for forming a polysilicon film according to any one of 1.
【請求項7】 基板上に第1アモルファスシリコン膜を
形成し、この第1アモルファスシリコン膜をアニールし
て、第1ポリシリコン膜を形成する工程と、 前記第1ポリシリコン膜の所定の結晶方位の結晶粒以外
の結晶粒を除去する工程と、 前記所定の結晶方位の結晶粒上に第2アモルファスシリ
コン膜を結晶する工程と、 前記所定の結晶方位の結晶粒を結晶核として第2アモル
ファスシリコン膜をアニールして、第2ポリシリコン膜
を形成する工程と、 を備えることを特徴とするポリシリコン膜の形成方法。
7. A step of forming a first amorphous silicon film on a substrate, annealing the first amorphous silicon film to form a first polysilicon film, and a predetermined crystal orientation of the first polysilicon film. Removing the crystal grains other than the crystal grains, crystallizing the second amorphous silicon film on the crystal grains having the predetermined crystal orientation, and using the crystal grains having the predetermined crystal orientation as crystal nuclei And a step of forming a second polysilicon film by annealing the film, and a method of forming the polysilicon film.
【請求項8】 前記第1アモルファスシリコン膜あるい
は第2アモルファスシリコン膜は水素を含むことを特徴
とする請求項7記載のポリシリコン膜の形成方法。
8. The method for forming a polysilicon film according to claim 7, wherein the first amorphous silicon film or the second amorphous silicon film contains hydrogen.
【請求項9】 前記第1アモルファスシリコン膜と第2
アモルファスシリコン膜とは、一方が液晶表示素子の駆
動回路素子形成領域および液晶表示素子の画素電極に接
続されるスイッチング素子形成領域に形成され、他方が
前記駆動回路素子領域に形成されることを特徴とする請
求項7または請求項8記載のポリシリコン膜の形成方
法。
9. The first amorphous silicon film and the second amorphous silicon film
The amorphous silicon film is characterized in that one is formed in the drive circuit element formation region of the liquid crystal display element and the switching element formation region connected to the pixel electrode of the liquid crystal display element, and the other is formed in the drive circuit element region. 9. The method for forming a polysilicon film according to claim 7 or 8.
【請求項10】 前記所定の結晶方位は、[111]方
向であることを特徴とする請求項7〜9のいずれかに記
載のポリシリコン膜の形成方法。
10. The method for forming a polysilicon film according to claim 7, wherein the predetermined crystal orientation is a [111] direction.
JP30267294A 1994-11-14 1994-11-14 Method of forming polysilicon film Expired - Lifetime JP3533477B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30267294A JP3533477B2 (en) 1994-11-14 1994-11-14 Method of forming polysilicon film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30267294A JP3533477B2 (en) 1994-11-14 1994-11-14 Method of forming polysilicon film

Publications (2)

Publication Number Publication Date
JPH08139018A true JPH08139018A (en) 1996-05-31
JP3533477B2 JP3533477B2 (en) 2004-05-31

Family

ID=17911803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30267294A Expired - Lifetime JP3533477B2 (en) 1994-11-14 1994-11-14 Method of forming polysilicon film

Country Status (1)

Country Link
JP (1) JP3533477B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097667A (en) * 2015-06-24 2015-11-25 深圳市华星光电技术有限公司 Fabrication method of low-temperature polycrystalline silicon thin-film transistor (TFT) substrate structure and low-temperature polycrystalline silicon TFT substrate structure
US10573205B2 (en) 2017-06-30 2020-02-25 Sharp Kabushiki Kaisha Flexible display device and method for manufacturing flexible display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097667A (en) * 2015-06-24 2015-11-25 深圳市华星光电技术有限公司 Fabrication method of low-temperature polycrystalline silicon thin-film transistor (TFT) substrate structure and low-temperature polycrystalline silicon TFT substrate structure
CN105097667B (en) * 2015-06-24 2018-03-30 深圳市华星光电技术有限公司 The preparation method and low temperature polycrystalline silicon TFT substrate structure of low temperature polycrystalline silicon TFT substrate structure
US10573205B2 (en) 2017-06-30 2020-02-25 Sharp Kabushiki Kaisha Flexible display device and method for manufacturing flexible display device

Also Published As

Publication number Publication date
JP3533477B2 (en) 2004-05-31

Similar Documents

Publication Publication Date Title
JP3378078B2 (en) Method for manufacturing semiconductor device
US7186597B2 (en) Method of manufacturing transistors
US7749819B2 (en) Method for manufacturing semiconductor device
US6455875B2 (en) Thin film transistor having enhanced field mobility
US5966594A (en) Semiconductor device and method for manufacturing the same
JP3713232B2 (en) Method of manufacturing thin film transistor including crystalline silicon active layer
US6855580B2 (en) Semiconductor device and manufacturing method thereof
JP2860869B2 (en) Semiconductor device and manufacturing method thereof
JPH0758339A (en) Semiconductor device and its production
JP3432187B2 (en) Method for manufacturing semiconductor device
JP3533477B2 (en) Method of forming polysilicon film
JP2003100629A (en) Semiconductor device and manufacturing method thereof
US6211535B1 (en) Method of manufacturing a semiconductor device
JP3338267B2 (en) Method for manufacturing semiconductor device
JPH0992839A (en) Thin film transistor and its manufacture
JP3460962B2 (en) Method for manufacturing semiconductor device
JP3124445B2 (en) Semiconductor device and manufacturing method thereof
JPH0786604A (en) Thin-film transistor and manufacture thereof
JP3859516B2 (en) Manufacturing method of semiconductor device
JP3291845B2 (en) Crystal growing method and channel forming method for MOS transistor
JPH06333827A (en) Crystal growth method and channel formation method for mos transistor
JPH05251465A (en) Thin film transistor and manufacture of the same
JPH0982974A (en) Polycrystalline si thin-film transistor and manufacture thereof
JP2003124119A (en) Thin film transistor
JPH0897145A (en) Manufacture of semiconductor device, and manufacture of film transistor, and liquid crystal display

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040223

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term