JPH08138996A - Manufacture of semiconductor integrated circuit device - Google Patents
Manufacture of semiconductor integrated circuit deviceInfo
- Publication number
- JPH08138996A JPH08138996A JP6274651A JP27465194A JPH08138996A JP H08138996 A JPH08138996 A JP H08138996A JP 6274651 A JP6274651 A JP 6274651A JP 27465194 A JP27465194 A JP 27465194A JP H08138996 A JPH08138996 A JP H08138996A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- photoresist film
- photomask
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体集積回路装置の
製造方法に関し、特に、ホトレジスト膜に微細パターン
を形成する方法に適用して有効な技術に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor integrated circuit device, and more particularly to a technique effective when applied to a method for forming a fine pattern on a photoresist film.
【０００２】[0002]
【従来の技術】この種のホトレジスト膜の微細パターン
形成方法としては、ガラス基板上に微細な遮光用クロム
パターンを形成したレチクル等のホトマスクを用いて、
ガラス基板を通して紫外線を照射してホトレジスト膜を
露光現像し、微細パターンを形成するものがある。2. Description of the Related Art As a method of forming a fine pattern of a photoresist film of this type, a photomask such as a reticle having a fine light-shielding chrome pattern formed on a glass substrate is used.
There is one that irradiates ultraviolet rays through a glass substrate to expose and develop a photoresist film to form a fine pattern.
【０００３】しかし、このような微細パターンの形成方
法では、クロムパターンが微細であるため紫外線が遮光
用のクロムパターンに回り込み、ホトレジスト膜に光強
度コントラストの低い露光プロファイルが形成されてし
まう。このため、現像後に得られるホトレジスト膜のパ
ターンは膜べりした形状となり、微細パターンが被加工
膜に確実に転写されないという欠点がある。However, in such a fine pattern forming method, since the chrome pattern is fine, ultraviolet rays wrap around the light-blocking chrome pattern, and an exposure profile having a low light intensity contrast is formed in the photoresist film. Therefore, the pattern of the photoresist film obtained after development has a film-slippery shape, and there is a drawback that the fine pattern is not reliably transferred to the film to be processed.
【０００４】そこで、かかる欠点を解消するため、ホト
マスクに位相シフターを形成し、照射される紫外線の位
相を変化させて、ホトレジスト膜に光強度コントラスト
の高い良好な露光プロファイルを得る位相シフト法が提
案されている。Therefore, in order to solve such a drawback, a phase shift method is proposed in which a phase shifter is formed on a photomask and the phase of the irradiated ultraviolet rays is changed to obtain a good exposure profile with high light intensity contrast on the photoresist film. Has been done.
【０００５】なお、このような位相シフト法は、たとえ
ば、日経ＢＰ社発行、１９８９年５月号「日経マイクロ
デバイス」ｐ６７〜ｐ６９に開示されている。Such a phase shift method is disclosed, for example, in Nikkei BP, May 1989, "Nikkei Microdevice" p67-p69.
【０００６】[0006]
【発明が解決しようとする課題】ところが、前述の位相
シフト法においては、次のような問題点があることが本
発明者により見い出された。However, the present inventors have found that the above-mentioned phase shift method has the following problems.
【０００７】すなわち、位相シフト法に用いられる位相
シフトマスクは、製造プロセスが煩雑である上、非常に
高価である。That is, the phase shift mask used in the phase shift method has a complicated manufacturing process and is very expensive.
【０００８】また、位相シフターの膜厚の制御や欠陥修
正技術等が十分に確立されていない。Further, the control of the film thickness of the phase shifter, the defect correction technique, etc. have not been sufficiently established.
【０００９】本発明の目的は、ホトレジスト膜の微細パ
ターンを簡便かつ確実に低コストで形成することができ
る半導体集積回路装置の製造方法を提供することにあ
る。An object of the present invention is to provide a method of manufacturing a semiconductor integrated circuit device which can easily and reliably form a fine pattern of a photoresist film at low cost.
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１１】[0011]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【００１２】（１）本発明の半導体集積回路装置の製造
方法は、所望パターンより大きな遮光用パターンが形成
されたホトマスクを用いて、ホトレジスト膜を露光する
工程と、前記所望パターンより大きな遮光用パターンを
有する他のホトマスクを用いて、前記ホトレジスト膜を
重ねて露光する工程とを含むものである。(1) In the method for manufacturing a semiconductor integrated circuit device according to the present invention, a step of exposing a photoresist film using a photomask having a light-shielding pattern larger than a desired pattern and a light-shielding pattern larger than the desired pattern are used. And exposing the photoresist film in an overlapping manner by using another photomask having the above.
【００１３】（２）本発明の半導体集積回路装置の製造
方法は、所望パターンより大きな遮光用パターンが形成
されたホトマスクを用いて、ホトレジスト膜を露光する
工程と、前記ホトマスクの位置を変化させた後、前記ホ
トマスクを用いて、前記ホトレジスト膜を重ねて露光す
る工程とを含むものである。(2) In the method for manufacturing a semiconductor integrated circuit device of the present invention, a step of exposing a photoresist film using a photomask having a light-shielding pattern larger than a desired pattern and a position of the photomask are changed. After that, a step of exposing the photoresist film by stacking the photoresist film is used.
【００１４】（３）本発明の半導体集積回路装置の製造
方法は、所望パターンをラインパターンとするものであ
る。(3) In the method of manufacturing a semiconductor integrated circuit device of the present invention, the desired pattern is a line pattern.
【００１５】（４）本発明の半導体集積回路装置の製造
方法は、ポジ型のホトレジスト膜を用いるものである。(4) The method of manufacturing a semiconductor integrated circuit device of the present invention uses a positive photoresist film.
【００１６】（５）本発明の半導体集積回路装置の製造
方法は、ホトレジスト膜を２重露光するものである。(5) In the method of manufacturing a semiconductor integrated circuit device of the present invention, the photoresist film is double exposed.
【００１７】（６）本発明の半導体集積回路装置の製造
方法は、所望パターンをホールパターンとするものであ
る。(6) In the method of manufacturing a semiconductor integrated circuit device of the present invention, the desired pattern is a hole pattern.
【００１８】[0018]
【作用】前述した手段によれば、大きな遮光用パターン
を有するホトマスクを用いて、ホトレジスト膜を露光す
るので、ホトレジスト膜には光強度コントラストが高く
良好な露光プロファイルが得られる。従って、ホトマス
クと他のホトマスクあるいは位置を変化させたホトマス
クとを組み合わせることにより、所望のラインパターン
およびホールパターンが得られ、これらラインパターン
およびホールパターンの露光プロファイルは高い光強度
コントラストを呈する。According to the above-mentioned means, since the photoresist film is exposed by using the photoresist having the large light-shielding pattern, the photoresist film has a high light intensity contrast and a good exposure profile. Therefore, a desired line pattern and hole pattern can be obtained by combining the photomask with another photomask or a photomask whose position is changed, and the exposure profile of these line pattern and hole pattern exhibits a high light intensity contrast.
【００１９】[0019]
【実施例】以下、本発明の半導体集積回路装置の製造方
法に係る実施例を図１〜図３に基づいて詳細に説明す
る。ここで、図１はホトレジスト膜の微細ラインパター
ンの形成方法を説明する工程図、図２はホトレジスト膜
の微細ラインパターンの断面図、図３はホトレジスト膜
の微細ホールパターンの形成方法を説明する工程図であ
る。なお、実施例を説明するための全図において同一の
機能を有するものは同一の符号を付け、その繰り返しの
説明は省略する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a method for manufacturing a semiconductor integrated circuit device according to the present invention will be described in detail below with reference to FIGS. Here, FIG. 1 is a process diagram illustrating a method of forming a fine line pattern of a photoresist film, FIG. 2 is a cross-sectional view of a fine line pattern of a photoresist film, and FIG. 3 is a process of describing a method of forming a fine hole pattern of a photoresist film. It is a figure. In all the drawings for explaining the embodiments, those having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
【００２０】すなわち、ホトレジスト膜の微細ラインパ
ターンの形成方法は、図１に示すように、まず、ガラス
基板１上に所望の微細ラインパターンのサイズａより大
きなパターンサイズｂの遮光用クロムパターン２を形成
し、ホトマスク（レチクルを含む）を形成する。その
後、ホトマスクをマスクとして、ガラス基板１を通して
紫外線を照射し、図示しないポジ型のホトレジスト膜を
露光する。この場合、遮光用クロムパターン２のパター
ンサイズｂは大きいため、ホトレジスト膜には急峻で光
強度コントラストの高い露光プロファイル３が得られる
（図１（Ａ）参照）。That is, in the method of forming a fine line pattern of a photoresist film, as shown in FIG. 1, first, a light-shielding chrome pattern 2 having a pattern size b larger than a desired fine line pattern size a is formed on a glass substrate 1. Then, a photomask (including a reticle) is formed. Then, ultraviolet rays are radiated through the glass substrate 1 using the photomask as a mask to expose a positive photoresist film (not shown). In this case, since the pattern size b of the light-shielding chrome pattern 2 is large, an exposure profile 3 having a steep and high light intensity contrast can be obtained in the photoresist film (see FIG. 1A).
【００２１】次に、ホトマスクを（ｂ−ａ）だけ移動さ
せた後、このホトマスクをマスクとして、ガラス基板１
を通して紫外線を照射し、ホトレジスト膜を再度露光す
る。このときも１回目の露光と同様に、ホトレジスト膜
には急峻で光強度コントラストの高い露光プロファイル
４が得られる。Next, after moving the photomask by (ba), the glass substrate 1 is used as a mask.
The photoresist film is exposed again by irradiating ultraviolet rays through the photoresist film. Also at this time, similarly to the first exposure, an exposure profile 4 having a steep and high light intensity contrast is obtained on the photoresist film.
【００２２】従って、１回目の露光時と２回目の露光時
とのホトマスクの遮光用クロムパターン２の重なり部
分、つまりサイズａの微細ラインパターンの急峻で光強
度コントラストの高い露光プロファイル５が得られる
（図１（Ｂ）参照）。Therefore, an overlapping portion of the light-shielding chrome patterns 2 of the photomask during the first exposure and the second exposure, that is, an exposure profile 5 having a steep and high light intensity contrast of the fine line pattern of size a can be obtained. (See FIG. 1B).
【００２３】かくして、図２に示すように、現像後に得
られるホトレジスト膜の微細ラインパターン６は膜べり
のない矩形状に形成され、この微細ラインパターン６は
確実に被加工膜に転写される。なお、７はシリコンウエ
ハ基板を示す。Thus, as shown in FIG. 2, the fine line pattern 6 of the photoresist film obtained after the development is formed in a rectangular shape without film thinning, and the fine line pattern 6 is reliably transferred to the film to be processed. In addition, 7 shows a silicon wafer substrate.
【００２４】また、ホトレジスト膜に微細ホールパター
ンを形成する場合は、図３に示すように、まず、パター
ンサイズの大きな第１のホトマスク８を用いて、紫外線
を照射し、ポジ型のホトレジスト膜を露光する（図３
（Ａ）参照）。このとき、ホトレジスト膜には、急峻で
光強度コントラストの高い露光プロファイルが得られ
る。さらに、第１のホトマスク８に直交するパターンサ
イズの大きな第２のホトマスク９を用いて、紫外線を照
射し、ホトレジスト膜を再度露光する（図３（Ｂ）参
照）。以下同様に、第２のホトマスク９に直交するパタ
ーンサイズの大きな第３のホトマスク１０を用いて、ホ
トレジスト膜を露光した（図３（Ｃ）参照）後、第３の
ホトマスク１０に直交するパターンサイズの大きな第４
のホトマスク１１を用いて、ホトレジスト膜を露光する
（図３（Ｄ）参照）。When forming a fine hole pattern in a photoresist film, as shown in FIG. 3, first, ultraviolet rays are radiated using the first photoresist 8 having a large pattern size to form a positive photoresist film. Exposing (Fig. 3
(A)). At this time, a steep exposure profile with high light intensity contrast is obtained in the photoresist film. Further, ultraviolet rays are radiated using the second photomask 9 having a large pattern size orthogonal to the first photomask 8 to expose the photoresist film again (see FIG. 3B). Similarly, after the photoresist film is exposed using a third photomask 10 having a large pattern size orthogonal to the second photomask 9 (see FIG. 3C), a pattern size orthogonal to the third photomask 10 is exposed. Big fourth
The photoresist film is exposed using the photomask 11 (see FIG. 3D).
【００２５】かくして、ホトレジスト膜には、第１〜第
４のホトマスク８，９，１０，１１がいずれも重なり合
わない部分に微細ホールパターン１２の露光プロファイ
ルが形成される（図３（Ｅ）参照）。そして、この露光
プロファイルは急峻で高い光強度コントラストを有する
ことから、現像後には良好な形状の微細ホールパターン
１２が得られることになる。Thus, in the photoresist film, an exposure profile of the fine hole pattern 12 is formed in a portion where none of the first to fourth photomasks 8, 9, 10, 11 overlap (see FIG. 3E). ). Since this exposure profile is steep and has a high light intensity contrast, the fine hole pattern 12 having a good shape can be obtained after development.
【００２６】以上、本発明者によってなされた発明を、
実施例に基づき具体的に説明したが、本発明は、前記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。The inventions made by the present inventors are as follows.
Although the present invention has been specifically described based on the embodiments, it is needless to say that the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention.
【００２７】前記実施例では、ポジ型のホトレジスト膜
を用いて説明したが、ネガ型のホトレジスト膜を用いて
もパターンが反転するだけで同様の効果が期待できる。In the above-mentioned embodiment, the positive type photoresist film is used for explanation. However, even if the negative type photoresist film is used, the same effect can be expected only by reversing the pattern.
【００２８】また、前記実施例の微細ラインパターン６
および微細ホールパターン１２の多重露光は、共に同一
または異なるホトマスクを用いて行なえることは言うま
でもない。Further, the fine line pattern 6 of the above embodiment
Needless to say, multiple exposure of the fine hole pattern 12 can be performed using the same or different photomasks.
【００２９】[0029]
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。The effects obtained by the typical ones of the inventions disclosed in this application will be briefly described as follows.
It is as follows.
【００３０】本発明の半導体集積回路装置の製造方法に
よれば、所望パターンより大きな遮光用パターンを有す
るホトマスクを用いて、ホトレジスト膜を重ねて露光す
るので、ホトレジスト膜に高い光強度コントラストの露
光プロファイルが得られ、膜べりのない良好な微細パタ
ーンを形成することができる。According to the method for manufacturing a semiconductor integrated circuit device of the present invention, since the photoresist film is exposed by using a photoresist having a light-shielding pattern larger than a desired pattern, the photoresist film is exposed to light with a high light intensity contrast. It is possible to form a fine pattern without film slippage.
【００３１】従って、位相シフト法等の超解像技術やレ
ジスト材料の高性能化に依らず、ホトレジスト膜の微細
パターンを簡便かつ確実に低コストで形成することがで
きる。Therefore, the fine pattern of the photoresist film can be simply and reliably formed at low cost without depending on the super-resolution technique such as the phase shift method or the high performance of the resist material.
【図１】（Ａ）および（Ｂ）は本発明の一実施例である
半導体集積回路装置の製造方法に係るホトレジスト膜の
微細ラインパターンの形成方法を説明する工程図であ
る。1A and 1B are process diagrams illustrating a method of forming a fine line pattern of a photoresist film according to a method of manufacturing a semiconductor integrated circuit device that is an embodiment of the present invention.
【図２】本発明の一実施例である半導体集積回路装置の
製造方法に係るホトレジスト膜の微細ラインパターンの
断面図である。FIG. 2 is a cross-sectional view of a fine line pattern of a photoresist film according to a method of manufacturing a semiconductor integrated circuit device that is an embodiment of the present invention.
【図３】（Ａ）〜（Ｅ）は本発明の他の実施例である半
導体集積回路装置の製造方法に係るホトレジスト膜の微
細ホールパターンの形成方法を説明する工程図である。3A to 3E are process diagrams illustrating a method of forming a fine hole pattern in a photoresist film according to a method of manufacturing a semiconductor integrated circuit device which is another embodiment of the present invention.
１ ガラス基板 ２ 遮光用クロムパターン ３，４，５ 露光プロファイル ６ 微細ラインパターン ７ シリコンウエハ基板 ８ 第１のホトマスク ９ 第２のホトマスク １０ 第３のホトマスク １１ 第４のホトマスク １２ 微細ホールパターン ａ 微細ラインパターンのサイズ ｂ パターンサイズ 1 Glass Substrate 2 Light-shielding Chrome Pattern 3, 4, 5 Exposure Profile 6 Fine Line Pattern 7 Silicon Wafer Substrate 8 First Photomask 9 Second Photomask 10 Third Photomask 11 Fourth Photomask 12 Fine Hole Pattern a Fine Line Pattern size b Pattern size
Claims (6)
が形成されたホトマスクを用いて、ホトレジスト膜を露
光する工程と、前記所望パターンより大きな遮光用パタ
ーンを有する他のホトマスクを用いて、前記ホトレジス
ト膜を重ねて露光する工程とを含むことを特徴とする半
導体集積回路装置の製造方法。1. A step of exposing a photoresist film using a photomask having a light-shielding pattern larger than a desired pattern, and a step of exposing the photoresist film using another photomask having a light-shielding pattern larger than the desired pattern. A method of manufacturing a semiconductor integrated circuit device, which comprises the step of exposing the layers in an overlapping manner.
が形成されたホトマスクを用いて、ホトレジスト膜を露
光する工程と、前記ホトマスクの位置を変化させた後、
前記ホトマスクを用いて、前記ホトレジスト膜を重ねて
露光する工程とを含むことを特徴とする半導体集積回路
装置の製造方法。2. A step of exposing a photoresist film using a photomask on which a light shielding pattern larger than a desired pattern is formed, and after changing the position of the photomask,
And a step of exposing the photoresist film in an overlapping manner by using the photomask.
ることを特徴とする請求項１または２記載の半導体集積
回路装置の製造方法。3. The method for manufacturing a semiconductor integrated circuit device according to claim 1, wherein the desired pattern is a line pattern.
を特徴とする請求項３記載の半導体集積回路装置の製造
方法。4. The method of manufacturing a semiconductor integrated circuit device according to claim 3, wherein the photoresist film is a positive type.
を特徴とする請求項４記載の半導体集積回路装置の製造
方法。5. The method of manufacturing a semiconductor integrated circuit device according to claim 4, wherein the photoresist film is double exposed.
ることを特徴とする請求項１または２記載の半導体集積
回路装置の製造方法。6. The method of manufacturing a semiconductor integrated circuit device according to claim 1, wherein the desired pattern is a hole pattern.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274651A JPH08138996A (en) | 1994-11-09 | 1994-11-09 | Manufacture of semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6274651A JPH08138996A (en) | 1994-11-09 | 1994-11-09 | Manufacture of semiconductor integrated circuit device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08138996A true JPH08138996A (en) | 1996-05-31 |
Family
ID=17544667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6274651A Pending JPH08138996A (en) | 1994-11-09 | 1994-11-09 | Manufacture of semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08138996A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000047561A (en) * | 1998-10-27 | 2000-07-25 | 미다라이 후지오 | Exposure method |
| KR100277490B1 (en) * | 1997-11-28 | 2001-01-15 | 전주범 | Method for patterning of semiconductor device |
| KR100307631B1 (en) * | 1999-06-01 | 2001-09-29 | 윤종용 | Method for forming fine patterns of semiconductor device |
| KR100412017B1 (en) * | 1998-10-29 | 2003-12-24 | 캐논 가부시끼가이샤 | Exposure method and x-ray mask structure for use with the same |
| JP2007256511A (en) * | 2006-03-22 | 2007-10-04 | Oki Electric Ind Co Ltd | Photomask for resist pattern formation and its manufacturing method, and forming method for resist pattern using same photomask |
| JP2009237270A (en) * | 2008-03-27 | 2009-10-15 | Mitsubishi Electric Corp | Pattern forming method, wiring structure, and electronic equipment |
| CN105150269A (en) * | 2015-10-20 | 2015-12-16 | 温州欧利特机械设备有限公司 | Ejector pin fixing device of product taking machine |
-
1994
- 1994-11-09 JP JP6274651A patent/JPH08138996A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100277490B1 (en) * | 1997-11-28 | 2001-01-15 | 전주범 | Method for patterning of semiconductor device |
| KR20000047561A (en) * | 1998-10-27 | 2000-07-25 | 미다라이 후지오 | Exposure method |
| KR100412017B1 (en) * | 1998-10-29 | 2003-12-24 | 캐논 가부시끼가이샤 | Exposure method and x-ray mask structure for use with the same |
| KR100307631B1 (en) * | 1999-06-01 | 2001-09-29 | 윤종용 | Method for forming fine patterns of semiconductor device |
| JP2007256511A (en) * | 2006-03-22 | 2007-10-04 | Oki Electric Ind Co Ltd | Photomask for resist pattern formation and its manufacturing method, and forming method for resist pattern using same photomask |
| JP2009237270A (en) * | 2008-03-27 | 2009-10-15 | Mitsubishi Electric Corp | Pattern forming method, wiring structure, and electronic equipment |
| CN105150269A (en) * | 2015-10-20 | 2015-12-16 | 温州欧利特机械设备有限公司 | Ejector pin fixing device of product taking machine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6251549B1 (en) | Generic phase shift mask | |
| US6767674B2 (en) | Method for obtaining elliptical and rounded shapes using beam shaping | |
| JP3197484B2 (en) | Photomask and method of manufacturing the same | |
| JPH10207038A (en) | Reticle and pattern forming method | |
| JP2004069841A (en) | Mask pattern and resist pattern forming method using the same | |
| JP2996127B2 (en) | Pattern formation method | |
| JPH0684750A (en) | Exposing device and exposing method using it | |
| JPH03228053A (en) | Optical exposing reticule | |
| US5932378A (en) | Phase shifting photomask fabrication method | |
| JP3455346B2 (en) | Optical lithographic mask and manufacturing method thereof | |
| US6479196B2 (en) | Generic phase shift masks | |
| JP2980580B2 (en) | Method of manufacturing photomask and electronic component | |
| JP3288884B2 (en) | Method of forming resist pattern | |
| US6376130B1 (en) | Chromeless alternating reticle for producing semiconductor device features | |
| US6251564B1 (en) | Method for forming a pattern with both logic-type and memory-type circuit | |
| JPH08138996A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH08278626A (en) | Manufacture of self-aligned opaque region for attenuation ofphase-shift mask | |
| US6093507A (en) | Simplified process for fabricating levinson and chromeless type phase shifting masks | |
| GB2302962A (en) | Phase shift mask | |
| US20040256356A1 (en) | Photolithographic mask | |
| JP2003173014A (en) | Method of manufacturing phase shift mask, phase shift mask and device | |
| US7033947B2 (en) | Dual trench alternating phase shift mask fabrication | |
| US5716738A (en) | Dark rims for attenuated phase shift mask | |
| JP3214455B2 (en) | Projection exposure method | |
| JPH07219203A (en) | Phase shift mask and its production |