JPH08130434A - Surface acoustic wave element - Google Patents

Surface acoustic wave element

Info

Publication number
JPH08130434A
JPH08130434A JP29385794A JP29385794A JPH08130434A JP H08130434 A JPH08130434 A JP H08130434A JP 29385794 A JP29385794 A JP 29385794A JP 29385794 A JP29385794 A JP 29385794A JP H08130434 A JPH08130434 A JP H08130434A
Authority
JP
Japan
Prior art keywords
gaas
layer
surface acoustic
acoustic wave
saw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29385794A
Other languages
Japanese (ja)
Inventor
Kazuyoshi Sukai
和義 須貝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Faurecia Clarion Electronics Co Ltd
Original Assignee
Clarion Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Clarion Co Ltd filed Critical Clarion Co Ltd
Priority to JP29385794A priority Critical patent/JPH08130434A/en
Publication of JPH08130434A publication Critical patent/JPH08130434A/en
Pending legal-status Critical Current

Links

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

PURPOSE: To provide an acoustic charge transmission(ACT) element by preparing the surface acoustic wave(SAW) element equipped with a semiconductor layer formed to partially contain a hetero junction layer on an Si substrate at least. CONSTITUTION: A buffer layer 1a is formed on an Si substrate 1 the resistivity of which is larger than 2000Ω.cm and further, hetero junction layers 1b and 1b are formed on it. Electrodes 3 and 4 are formed on a cap layer 1c composed of a GaAs layer or the like. The hetero junction layers are provided with the configuration of a single hetero layer (DaAs/Alx Ga1-x As) or double hetero layer (Alx Ga1-x As/GaAs/Alx Ga1-x As).

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、弾性表面波(SAW:
Surface Acoustic Wave)素子に係るもので、特に半導
体基板上に圧電膜を形成して構成されるいわゆるモノリ
シック弾性表面波素子に関する。
The present invention relates to surface acoustic waves (SAW:
The present invention relates to a surface acoustic wave element, and particularly to a so-called monolithic surface acoustic wave element formed by forming a piezoelectric film on a semiconductor substrate.

【0002】[0002]

【従来の技術】弾性表面波(SAW)素子は、高周波信
号の蓄積機能や高速一括処理機能を有することで、信号
処理デバイスとして重要な位置を占めており、更に半導
体デバイスと同一基板上に一体化したモノリシック集積
デバイスでは、半導体素子で実現できる増幅、乗算など
多くの機能が加わり、その機能は多機能化しつつある。
2. Description of the Related Art A surface acoustic wave (SAW) element occupies an important position as a signal processing device because it has a high-frequency signal storage function and a high-speed batch processing function. Further, it is integrated with a semiconductor device on the same substrate. In the monolithic integrated device that has been realized, many functions such as amplification and multiplication that can be realized by a semiconductor element are added, and the function is becoming multifunctional.

【0003】現在、モノリシック多機能集積化SAWデ
バイスの構成として、大別して2通りの提案がある。そ
の一つはSi半導体基板上にZnO、AlN等の圧電薄
膜を形成した積層構造であり、もう一つは圧電半導体で
あるGaAs基板上にSAWデバイスと半導体デバイス
を集積する構造である。
At present, there are roughly two types of proposals for the configuration of a monolithic multifunction integrated SAW device. One is a laminated structure in which a piezoelectric thin film such as ZnO or AlN is formed on a Si semiconductor substrate, and the other is a structure in which a SAW device and a semiconductor device are integrated on a GaAs substrate which is a piezoelectric semiconductor.

【0004】GaAs等のIII−V族化合物半導体は、
Siに比べて下記のような電気的、音響的、光学的特性
を有している。 a)Siより数倍大きな電子移動度 b)半絶縁性から導電性まで電気伝導度を広い範囲で制
御可能 c)圧電性を有する d)可視から赤外に至る発光、受光素子が作成可能 また、近年のIII−V族化合物半導体薄膜作成技術の目
覚ましい発展により、GaAs/AlGaAsを代表と
するヘテロ構造素子の作成が可能となり、量子効果を利
用したデバイスも優れた機能が確認されている。
III-V group compound semiconductors such as GaAs are
Compared with Si, it has the following electrical, acoustic, and optical characteristics. a) Electron mobility several times higher than that of Si b) Electric conductivity can be controlled in a wide range from semi-insulating to conductive c) Piezoelectricity d) Light emission and light receiving element from visible to infrared can be created With the recent remarkable development of III-V compound semiconductor thin film forming technology, it is possible to form a heterostructure element represented by GaAs / AlGaAs, and it has been confirmed that a device utilizing the quantum effect has an excellent function.

【0005】[0005]

【発明が解決しようとする課題】上記のように、GaA
sはSiに無い多くの機能を有しているが、従来のZn
O、AlNなどの圧電薄膜とSiとの複合デバイスで
は、素子の多機能化に限界が現れている。GaAsを用
いるSAWデバイスの問題点は、ウエハーの大口径化が
まだ不十分で、生産性に問題があり、また基板コストが
高いことである。
SUMMARY OF THE INVENTION As described above, GaA
s has many functions that Si does not have, but conventional Zn
In a composite device of a piezoelectric thin film such as O or AlN and Si, there is a limit to the multifunctionalization of the element. The problems of the SAW device using GaAs are that the increase in the diameter of the wafer is still insufficient, there is a problem in productivity, and the substrate cost is high.

【0006】[0006]

【発明の目的】本発明は、モノリシック集積化SAWデ
バイスの高度で広範囲なACT素子のような機能を含む
多機能化を可能とするための基本素子構造を提供するこ
とを主たる目的とする。
OBJECTS OF THE INVENTION It is a primary object of the present invention to provide a basic element structure for enabling multifunctionalization of a monolithically integrated SAW device including functions such as advanced and widespread ACT elements.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するた
め、本発明の弾性表面波素子は、所定の抵抗率を有する
Si基板と、上記Si基板上に少なくとも部分的にヘテ
ロ接合層を含むように形成された半導体層と、上記半導
体層上に形成された少なくとも弾性表面波励振用電極を
含む電極手段と、を備えたことを要旨とする。
To achieve the above object, the surface acoustic wave device of the present invention comprises a Si substrate having a predetermined resistivity and a heterojunction layer at least partially on the Si substrate. The gist of the present invention is to include a semiconductor layer formed on the semiconductor layer, and electrode means formed on the semiconductor layer and including at least a surface acoustic wave excitation electrode.

【0008】また本発明の弾性表面波素子には下記のよ
うな変形例がある。 (i)前記弾性表面波励振用電極以外の電極が前記ヘテ
ロ接合層に対応する半導体層上に形成されている。 (ii)前記Si基板として抵抗率が2000Ω・cm以上
の高抵抗のSi基板を用いた。 (iii)前記ヘテロ接合層がシングルヘテロ接合層であ
る。 (iv)前記シングルヘテロ接合層がGaAs/AlxGa
1-xAsの構成を有する。 (v)前記ヘテロ接合層がダブルヘテロ層である。 (vi)前記ダブルヘテロ層がAlxGa1-xAs/GaA
s/AlxGa1-xAsの構成を有する。 (vii)前記電極により励振される弾性表面波が第2レ
リー・モードのものであり、かつ該弾性表面波の波長を
λ、前記半導体層の厚さをH、k=2π/λとして、
1.5<kH<2.5とした。 (viii)前記電極により励振される弾性表面波が第1レ
リー・モードのものであり、かつ該弾性表面波の波長を
λ、前記半導体層の厚さをH、k=2π/λとして、k
H≧3.0とした。
The surface acoustic wave device of the present invention has the following modifications. (I) Electrodes other than the surface acoustic wave excitation electrode are formed on the semiconductor layer corresponding to the heterojunction layer. (Ii) As the Si substrate, a high-resistance Si substrate having a resistivity of 2000 Ω · cm or more was used. (Iii) The heterojunction layer is a single heterojunction layer. (Iv) The single heterojunction layer is GaAs / Al x Ga
It has a structure of 1-x As. (V) The heterojunction layer is a double heterolayer. (Vi) The double hetero layer is Al x Ga 1-x As / GaA
s / Al x Ga 1-x As. (Vii) The surface acoustic wave excited by the electrode is of the second Rayleigh mode, the wavelength of the surface acoustic wave is λ, the thickness of the semiconductor layer is H, and k = 2π / λ,
It was set to 1.5 <kH <2.5. (viii) The surface acoustic wave excited by the electrode is of the first Rayleigh mode, the wavelength of the surface acoustic wave is λ, the thickness of the semiconductor layer is H, and k = 2π / λ, and k
H ≧ 3.0.

【0009】[0009]

【作用】本発明の弾性表面波素子において、半導体層が
ヘテロ接合層を含んでいるので、該層内にポテンシャル
・ウエルが形成され、ACT素子ではこのポテンシャル
・ウエルに信号電荷としての電子が注入され、チャンネ
ル層として動作する。
In the surface acoustic wave element of the present invention, since the semiconductor layer includes the heterojunction layer, a potential well is formed in the layer, and in the ACT element, electrons as signal charges are injected into this potential well. And acts as a channel layer.

【0010】[0010]

【実施例】以下図面を参照して本発明を説明する。図1
にGaAs/SiのSAW素子の基本構成を示す。Ga
Asは圧電半導体材料であり、半絶縁基板あるいは空乏
領域においては圧電効果が実用できる。GaAs単結晶
(100)基板の〈110〉方向に伝播するSAWの速
度および電気機械結合係数は、それぞれ2868m/
s、0.72%である。1はSi(100)基板であ
り、このSi基板上にGaAs圧電半導体薄膜2をMO
CVD法により形成している。GaAs膜はエピタキシ
ャル膜であり、(100)面が成長する。さらにGaA
s圧電半導体薄膜2の上面にSAWの励受信用トランス
デューサ3,4を設けている。SAWの伝播方向は、S
i〈110〉、GaAs〈110〉方向にほぼ平行な方
向としている。GaAs薄膜のエピタキシャル成長で
は、僅かにオフアングルを有したSi基板を使用するこ
とが多いので、ここで述べた面方位、方向はそれに最も
近いことを意味しており、ある程度の幅を持つと考えて
よい。GaAs圧電半導体薄膜2はノンドープGaAs
で、その比抵抗は高く設計している。ノンドープGaA
s圧電半導体薄膜2は十分比抵抗が高いため、十分な圧
電性を示すが、更に膜の比抵抗を高くするために、次の
2つの手段がある。 1)GaAs圧電半導体薄膜成形後、プロトン衝撃によ
りGaAs膜を半絶縁性化する。 2)SAWトランスデューサをショットキー電極で構成
し、DCバイアスを印加して空乏層を電極下に伸ばす。
いずれの方法を用いてもGaAsの圧電性を最大限に利
用できる。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to the drawings. FIG.
Shows the basic structure of a GaAs / Si SAW element. Ga
As is a piezoelectric semiconductor material, and the piezoelectric effect can be put to practical use in a semi-insulating substrate or a depletion region. The velocity and electromechanical coupling coefficient of SAW propagating in the <110> direction of a GaAs single crystal (100) substrate are 2868 m / s, respectively.
s, 0.72%. 1 is a Si (100) substrate, on which a GaAs piezoelectric semiconductor thin film 2 is MO
It is formed by the CVD method. The GaAs film is an epitaxial film, and the (100) plane grows. Further GaA
The SAW excitation / reception transducers 3 and 4 are provided on the upper surface of the piezoelectric semiconductor thin film 2. The propagation direction of SAW is S
The directions are substantially parallel to the i <110> and GaAs <110> directions. In the epitaxial growth of a GaAs thin film, since a Si substrate having a slight off angle is often used, it means that the plane orientation and direction described here are the closest to it, and it is considered to have a certain width. Good. GaAs piezoelectric semiconductor thin film 2 is non-doped GaAs
And, its specific resistance is designed to be high. Undoped GaA
Since the s-piezoelectric semiconductor thin film 2 has a sufficiently high specific resistance, it exhibits a sufficient piezoelectricity, but there are the following two means for further increasing the specific resistance of the film. 1) After forming a GaAs piezoelectric semiconductor thin film, the GaAs film is made semi-insulating by proton impact. 2) A SAW transducer is composed of Schottky electrodes, and a DC bias is applied to extend a depletion layer below the electrodes.
Whichever method is used, the piezoelectricity of GaAs can be maximized.

【0011】図2のグラフに、GaAs/Si構造を伝
播するSAWの位相速度VpとGaAs膜の膜厚Hの関
係を示す。kはSAWの波数である(k=2π/λ、λ
はSAWの波長)。GaAs/Siの積層構造では、G
aAs単結晶の音速よりもかなり速く、高周波SAW素
子を実現するうえで、トランスデューサの周期長が大き
くて済み、フォトリソグラフィー加工が容易になるとい
う効果が現れている。また、kH≧0.7の範囲におい
て、第2レリー・モード即ち、セザワ波が存在し、その
位相速度は更に大きい。
The graph of FIG. 2 shows the relationship between the phase velocity Vp of the SAW propagating in the GaAs / Si structure and the film thickness H of the GaAs film. k is the SAW wave number (k = 2π / λ, λ
Is the wavelength of SAW). In the GaAs / Si laminated structure, G
This is much faster than the sound velocity of aAs single crystal, and in realizing a high-frequency SAW element, the cycle length of the transducer is long, and the effect of facilitating photolithography processing is exhibited. Further, in the range of kH ≧ 0.7, the second Lely mode, that is, the Sezawa wave exists, and the phase velocity thereof is further large.

【0012】図3および図4のグラフに、GaAs/S
i構造上に形成したSAWトランスデューサの電気機械
結合係数のGaAs膜厚依存性を示す。図3は、第1レ
リー・モード、図4は第2レリー・モードの場合を示し
ている。SAWトランスデューサの構成は2種類示して
いる。1つはSi基板1の比抵抗が比較的高く、電極
3,4をGaAs表面に設けた構成である。この構成で
はGaAs膜厚が比較的厚い場合、大きな結合係数が得
られる。もう1つはGaAs表面に電極3,4を構成
し、電極下のSi基板1の表面に高濃度不純物拡散領域
5を設けた場合で、前者に比較してGaAs膜厚の比較
的薄い領域で大きな結合係数が得られる。特に注目すべ
き特性は、後者のトランスデューサ構成において、積層
構造により単結晶GaAs基板の結合係数より大きな結
合係数が得られることである。
The graphs of FIGS. 3 and 4 show GaAs / S.
The GaAs film thickness dependence of the electromechanical coupling coefficient of the SAW transducer formed on the i structure is shown. FIG. 3 shows the case of the first release mode, and FIG. 4 shows the case of the second release mode. Two types of SAW transducer configurations are shown. One is a configuration in which the Si substrate 1 has a relatively high specific resistance and the electrodes 3 and 4 are provided on the GaAs surface. With this structure, a large coupling coefficient can be obtained when the GaAs film is relatively thick. The other is the case where the electrodes 3 and 4 are formed on the GaAs surface and the high-concentration impurity diffusion region 5 is provided on the surface of the Si substrate 1 below the electrodes. A large coupling coefficient is obtained. A particularly noteworthy characteristic is that, in the latter transducer configuration, the layered structure provides a coupling coefficient larger than that of a single crystal GaAs substrate.

【0013】なお、後者のトランスデューサ構成では、
電極下のみに高濃度不純物拡散領域を設けたが、低抵抗
Si単結晶基板を用いても同様な結合係数が得られる。
しかし、GaAs/Si構造の大きな特徴として、Si
あるいはGaAs領域に半導体素子を集積できる特徴が
あるため、通常はここで示したように、Si基板の比抵
抗は一体化する半導体素子の特性を最良とするような比
抵抗値を選択し、SAWの励受信効率を上げるために、
トランスデューサ電極下に高濃度不純物拡散領域を設け
る場合が多い。
In the latter transducer configuration,
Although the high-concentration impurity diffusion region is provided only under the electrode, a similar coupling coefficient can be obtained by using a low-resistance Si single crystal substrate.
However, the major feature of the GaAs / Si structure is that Si
Alternatively, since the semiconductor element can be integrated in the GaAs region, the resistivity of the Si substrate is usually selected so that the characteristic of the semiconductor element to be integrated is the best as shown here. In order to increase the receiving efficiency of
A high-concentration impurity diffusion region is often provided below the transducer electrode.

【0014】図2、図3および図4のグラフから次のこ
とが判る。 a)GaAs/Si構造によるSAW機能素子では、第
2レリー・モードを利用したほうがよい。 b)位相速度は単結晶GaAs基板の速度よりかなり大
きく高周波化が容易となる。 c)結合係数は単結晶GaAs基板の結合係数より大き
くできる。 以上のように、GaAs/Si構造の音響特性は単結晶
GaAs基板の特性を更に向上できる。
The following can be understood from the graphs of FIGS. 2, 3 and 4. a) In the SAW functional device having the GaAs / Si structure, it is better to use the second Rayleigh mode. b) The phase velocity is much higher than that of the single crystal GaAs substrate, and it becomes easy to increase the frequency. c) The coupling coefficient can be larger than that of the single crystal GaAs substrate. As described above, the acoustic characteristics of the GaAs / Si structure can further improve the characteristics of the single crystal GaAs substrate.

【0015】図1のGaAs/Si構造では、その音響
特性が単結晶GaAs基板の特性を上回る特性を示して
いる。しかしながら、結合係数は0.08%程度と小さ
く、機能デバイスへの応用が限定される場合がある。図
5に示す実施例では、前記GaAs/Si構造上に更に
ZnO圧電膜6を形成し、このZnO圧電膜6の表面に
励受信用SAWトランスデューサ3,4を形成し、結合
係数を向上させている。
The GaAs / Si structure of FIG. 1 exhibits acoustic characteristics that exceed those of a single crystal GaAs substrate. However, the coupling coefficient is as small as about 0.08%, which may limit the application to functional devices. In the embodiment shown in FIG. 5, a ZnO piezoelectric film 6 is further formed on the GaAs / Si structure, and excitation / reception SAW transducers 3 and 4 are formed on the surface of the ZnO piezoelectric film 6 to improve the coupling coefficient. There is.

【0016】上記構造でも図1の場合と同様に第1,第
2レリー・モードが存在し、その結合係数はZnO/S
i構造と同程度の極めて大きい結合係数が得られる。な
お、本実施例では、半導体素子の集積化を考慮して、実
施例1のトランスデューサの励受信効率の向上のみを改
善することに注目して、ZnO圧電薄膜6はSAWトラ
ンスデューサ部にのみ形成した。
Also in the above structure, as in the case of FIG. 1, there are first and second Lely modes, and the coupling coefficient thereof is ZnO / S.
An extremely large coupling coefficient comparable to the i structure is obtained. In this embodiment, considering the integration of semiconductor elements, attention is paid only to improving the excitation / reception efficiency of the transducer of the first embodiment, and the ZnO piezoelectric thin film 6 is formed only in the SAW transducer portion. .

【0017】トランスデューサの構成は種々構成可能で
あるが、特に励受信効率の高い構成例を図6および図7
に示す。図6は、ZnO膜6とGaAs膜2の界面に金
属電極7を形成しており、図7は、Si基板1の表面に
高濃度不純物拡散領域5を設けている。いずれもZnO
圧電膜表面に櫛形の入出力トランスデューサ電極3,4
を設けている。なお、通常、金属電極7、高濃度不純物
拡散領域5はトランスデューサ下のみに形成する。図6
および図7に示したトランスデューサ構成は、特に第2
レリー・モードで大きな電気結合係数が得られる。
Although various configurations of the transducer are possible, examples of configurations having particularly high excitation and reception efficiency are shown in FIGS. 6 and 7.
Shown in In FIG. 6, the metal electrode 7 is formed at the interface between the ZnO film 6 and the GaAs film 2, and in FIG. 7, the high-concentration impurity diffusion region 5 is provided on the surface of the Si substrate 1. Both are ZnO
Comb-shaped input / output transducer electrodes 3, 4 on the surface of the piezoelectric film
Is provided. The metal electrode 7 and the high-concentration impurity diffusion region 5 are usually formed only under the transducer. Figure 6
And the transducer configuration shown in FIG.
Large electrical coupling coefficient is obtained in the Rayleigh mode.

【0018】GaAs CCDと類似な高速信号処理デ
バイスである音響電荷転送(ACT:Acoustic Charge
Transport)素子が最近注目されている。CW励振され
たSAWがクロック信号となり、SAWのポテンシャル
・ウエルに電荷を閉じ込め、SAW速度に同期して電荷
を転送する。GaAs CCDのようなクロック・ゲー
ト電極を形成する必要がなく、極めて高速な電荷転送素
子が実現できる。転送された電荷はチャンネル上に形成
された非破壊センシングタップ(Non-Destructive Sens
ing Tap)で順次に検出され、ゲイン制御用デュアル・
ゲートFETなどで重み付けされ、その和が出力され
る。遅延、積和演算が高速にためされ、理想的なトラン
スバーサル・フィルタ機能がACT素子で実現される。
素子の信号処理可能な帯域はSAWトランスデューサの
周波数特性に無関係に、SAW周波数/2(ナイキスト
周波数)で制限され、極めて大きな帯域を有する。遅延
はSAW速度とデバイス長で決まり、比較的大きな遅延
量が実現する。そのため信号処理素子の処理可能の指標
となる時間帯域積は極めて大きい。ACTの動作に関す
る文献としては、 a)M.J.Hoskins,et.al."Charge Transport by surface
acoustic waves inGaAs",Appl.Phys.Lett.,41(4),pp.3
32-334,1982. b)W.J.Tanski,et.al."Heterojunction Acoustic Char
ge Transport Deviceson GaAs",Appl.Phys.Lett.,52
(1),pp.18-20,1988. 等がある。
Acoustic charge transfer (ACT: Acoustic Charge), which is a high-speed signal processing device similar to a GaAs CCD.
(Transport) element has recently received attention. The CW-excited SAW becomes a clock signal, traps charges in the potential well of the SAW, and transfers the charges in synchronization with the SAW speed. An extremely high-speed charge transfer device can be realized without the need to form a clock gate electrode like a GaAs CCD. The transferred charge is a non-destructive sensing tap (Non-Destructive Sens
ing tap) to sequentially detect the gain
It is weighted by a gate FET and the sum is output. The delay and product-sum operations are performed at high speed, and an ideal transversal filter function is realized by the ACT element.
The signal processable band of the element is limited by the SAW frequency / 2 (Nyquist frequency) regardless of the frequency characteristics of the SAW transducer, and has a very large band. The delay is determined by the SAW speed and the device length, and a relatively large delay amount is realized. Therefore, the time band product, which is an index of the processability of the signal processing element, is extremely large. References on the operation of ACT include: a) MJHoskins, et.al. "Charge Transport by surface
acoustic waves in GaAs ", Appl.Phys.Lett., 41 (4), pp.3
32-334,1982. B) WJ Tanski, et.al. "Heterojunction Acoustic Char
ge Transport Deviceson GaAs ", Appl.Phys.Lett., 52
(1), pp.18-20, 1988. and so on.

【0019】図10(a)はこのようなACT素子の基
本的構成を示す図である。高抵抗(例えば2000Ω・
cm以上)のSi基板1の上に必要に応じてバッファ層1
aを形成し、更にその上にヘテロ接合層1bを形成して
構成される。1cはGaAs等で形成されるキャップ層
で、この層上に電極3,4が形成される。ヘテロ接合層
はシングルヘテロ層(例:GaAs/AlxGa1-x
s)あるいはダブルヘテロ層(例:AlxGa1-xAs/
GaAs/AlxGa1-xAs)のいずれの構成も採用可
能である。これらヘテロ接合層内のGaAsの部分がチ
ャンネル層として作用する。図10(b),図10
(c)にそれぞれの接合層の構成と、それによって生じ
るポテンシャル・ウエルの概略特性図を示す。上記特性
図で縦軸に伝導帯エネルギーレベルを横軸に表面から基
板方向への深さを示す。GaAsとAlxGa1-xAsと
の界面及びGaAs層にポテンシャルウエアが形成され
ているのがわかる。ACT素子では、このポテンシャル
・ウエルに信号電荷である電子が注入され、いわゆるチ
ャンネル層として動作する。
FIG. 10A is a diagram showing the basic structure of such an ACT element. High resistance (eg 2000Ω ・
buffer layer 1 on Si substrate 1 of cm or more)
a is formed, and the heterojunction layer 1b is further formed on the layer a. Reference numeral 1c is a cap layer made of GaAs or the like, and the electrodes 3 and 4 are formed on this layer. The heterojunction layer is a single heterolayer (eg, GaAs / Al x Ga 1-x A
s) or double hetero layer (eg Al x Ga 1-x As /
Any structure of GaAs / Al x Ga 1-x As) can be adopted. The GaAs portion in these heterojunction layers acts as a channel layer. 10 (b) and FIG.
The configuration of each junction layer and the schematic characteristic diagram of the potential well generated by it are shown in (c). In the above characteristic diagram, the vertical axis represents the conduction band energy level and the horizontal axis represents the depth from the surface to the substrate. It can be seen that potential wear is formed on the interface between GaAs and Al x Ga 1-x As and on the GaAs layer. In the ACT element, electrons, which are signal charges, are injected into this potential well, and it operates as a so-called channel layer.

【0020】図8に、図10(c)に示したヘテロ接合
層を有するACT素子の一実施例を示し、それにより、
構成および動作原理を説明する。Si(100)基板1
にGaAs圧電半導体薄膜2を形成する。GaAs圧電
半導体薄膜2はノンドープGaAsであるが、その圧電
性を最大限に利用するため、GaAs層2をプロトン衝
撃により半絶縁性にする。そのあとノンドープAlx
1-xAs層8を形成する。更にノンドープGaAs転
送チャンネル層9を形成し、続いてn型AlxGa1-x
s電荷供給層10を形成する。AlxGa1-x液晶のAl
モル比は約0.3とすることで、GaAs/AlxG
a1-xAs界面で伝導帯のエネルギーギャップは0.25
eVとなり、エネルギーギャップがバンド構造に形成さ
れる。つまり、AlxGa1-xAs/GaAs/Alx
1-xAsの積層構造により、ダブルヘテロ接合が形成
されている。転送される電荷は電子であり、電子はノン
ドープGaAs転送チャンネル層9内に閉じ込められ
る。図8の構造では、更にノンドープGaAsキャップ
層11が形成されている。GaAs圧電半導体膜2の上
部に形成されたダブルヘテロ接合層8〜11の膜厚は極
めて薄くてよく、全体の膜厚でも高々2000〜300
0Åであり、特にノンドープGaAs転送チャンネル層
9は素子表面から僅か1000Å程度の位置に形成さ
れ、極めて表面に近い位置に形成されている。ダブルヘ
テロ接合層8〜11は、転送チャンネル領域を残して、
あるいはSAWトランズテューサ部をメサエッチングで
除去されている。
FIG. 8 shows an embodiment of the ACT device having the heterojunction layer shown in FIG. 10 (c).
The configuration and operating principle will be described. Si (100) substrate 1
Then, the GaAs piezoelectric semiconductor thin film 2 is formed. Although the GaAs piezoelectric semiconductor thin film 2 is non-doped GaAs, the GaAs layer 2 is made semi-insulating by proton impact in order to maximize its piezoelectricity. Then undoped Al x G
The a 1-x As layer 8 is formed. Further, a non-doped GaAs transfer channel layer 9 is formed, followed by n-type Al x Ga 1-x A
The s charge supply layer 10 is formed. Al x Ga 1-x liquid crystal Al
By setting the molar ratio to about 0.3, GaAs / AlxG
The energy gap of the conduction band at the a1-x As interface is 0.25.
It becomes eV, and an energy gap is formed in a band structure. That is, Al x Ga 1-x As / GaAs / Al x G
A double heterojunction is formed by the laminated structure of a 1-x As. The transferred charges are electrons, and the electrons are confined in the non-doped GaAs transfer channel layer 9. In the structure of FIG. 8, a non-doped GaAs cap layer 11 is further formed. The double heterojunction layers 8 to 11 formed on the GaAs piezoelectric semiconductor film 2 may have a very small film thickness, and the total film thickness is at most 2000 to 300.
0 Å, and especially the non-doped GaAs transfer channel layer 9 is formed at a position of only about 1000 Å from the element surface, and is formed at a position extremely close to the surface. The double heterojunction layers 8 to 11 leave the transfer channel region,
Alternatively, the SAW transistor portion is removed by mesa etching.

【0021】12はダブルヘテロ接合層8〜11が除去
された領域に形成されたCW励振用の一方向性トランス
デューサで、通常、ショットキー電極で構成された櫛形
電極と、SAWの伝播方向と逆の位置に設けられたSA
Wグレーティング反射器からなる。13は信号を入力す
る入力ダイオードで、オーミック電極13aとショット
キー電極13bからなる。この入力ダイオードで電子が
注入される。14は転送チャンネル上に形成された非破
壊センシングタップ・ショットキー電極で、チャンネル
内を転送する電子のパケットを非破壊で検出する。15
は転送された電子を取り出すためのオーミック電極であ
る。
Reference numeral 12 is a unidirectional transducer for CW excitation formed in a region where the double heterojunction layers 8 to 11 are removed. Usually, a comb-shaped electrode composed of a Schottky electrode and a SAW propagation direction are opposite to each other. SA at the position
It consists of a W grating reflector. Reference numeral 13 denotes an input diode for inputting a signal, which includes an ohmic electrode 13a and a Schottky electrode 13b. Electrons are injected by this input diode. Reference numeral 14 is a nondestructive sensing tap Schottky electrode formed on the transfer channel, which nondestructively detects a packet of electrons transferred in the channel. 15
Is an ohmic electrode for taking out the transferred electrons.

【0022】図11は、図8の構成のACT素子におい
て、Si基板1上に形成されたヘテロ接合を含む化合物
半導体層(一般にGaAs、AlxGa1-xAs層から成
る)の膜厚Hも1.5<kH<2.5(k=2π/λ、
λは伝搬するSAWの波長)に設定し、第2レリー・モ
ード(即ちセザワ波)を用いたときの信号転送部でのS
AWポテンシャルの素子の深さ方向kH3のプロファイ
ルを示す図である。2つのAlxGa1-xAs層8,10
で挾まれたGaAs層がチャンネル層9である。ACT
素子では、電子をSAWポテンシャル・ウエルの中に閉
じ込め、SAWの伝搬速度を同期して転送するため、S
AWポテンシャルの大きさは大きいことが望ましい。縦
軸のポテンシャルの値は、SAWの電力が1mW/mmの
場合を示している。実線の分布はSi基板として200
0Ω・cm以上の高抵抗基板を用いた場合を示す。チャン
ネル層でのポテンシャルの値は約0.08Vと充分な値
が得られることが確認された。また、破線は図12のよ
うにSi基板表面に高濃度拡散領域n+層(100)を
更に追加した場合の特性を示している。このようなn+
層はGaAs層8を形成する前に簡単に基板上に形成す
ることができ、これによりポテンシャルの値が更に改善
されていることがわかる。以上のように、積層構造の特
徴であるセザワ波を用いることで、比較的薄い膜厚で素
子が形成でき、しかも従来のGaAs基板を用いた場合
以上の特性が得られることが確認できた。
FIG. 11 shows a film thickness H of a compound semiconductor layer (generally made of GaAs, Al x Ga 1 -x As layer) including a heterojunction formed on the Si substrate 1 in the ACT element having the structure of FIG. Also 1.5 <kH <2.5 (k = 2π / λ,
λ is set to the propagating SAW wavelength) and S in the signal transfer unit when the second Rayleigh mode (that is, the Sezawa wave) is used
It is a diagram illustrating a profile in the depth direction kH 3 elements of AW potential. Two Al x Ga 1-x As layers 8, 10
The GaAs layer sandwiched by is the channel layer 9. ACT
In the device, electrons are confined in the SAW potential well, and the SAW propagation velocity is synchronized and transferred.
It is desirable that the magnitude of the AW potential is large. The potential value on the vertical axis indicates the case where the SAW power is 1 mW / mm. The distribution of the solid line is 200 for the Si substrate.
The case where a high resistance substrate of 0 Ω · cm or more is used is shown. It was confirmed that the potential value in the channel layer was about 0.08 V, which was a sufficient value. Further, the broken line shows the characteristics when a high-concentration diffusion region n + layer (100) is further added to the Si substrate surface as shown in FIG. Such n +
It can be seen that the layers can easily be formed on the substrate before the GaAs layer 8 is formed, which further improves the value of the potential. As described above, it was confirmed that by using the Sezawa wave, which is a characteristic of the laminated structure, the element can be formed with a relatively thin film thickness, and moreover, the characteristics that are higher than those obtained when the conventional GaAs substrate is used can be obtained.

【0023】図13は伝搬波として基本波(1stレリ
ー波)を使用しkH>3.0とした時の図8の構成にお
ける素子の転送チャンネル部8〜11でのSAWのポテ
ンシャルの深さ方向kx3プロファイルである。トータ
ルの膜厚を厚くすることで、積層構造のSAW特性は、
GaAs単結晶基板と同等の特性を示し、図に示したよ
うにチャンネル部で十分なポテンシャルの値約0.08
Vが実現できている。即ち、上記の構成をとることで、
基板として安価で量産にも適しているSi基板を用いな
がらGaAs単結晶基板に劣らない特性を実現できた。
なおトランスデューサ12は必ずしもヘテロ接合層8〜
11を除去したGaAs半導体薄膜2上に設けるのでは
なくて、ヘテロ接合層上に設けてもよい。この場合、少
なくともトランスデューサ12の下のヘテロ接合層部分
に半絶縁性をもたせるのが好ましい。また、SAW励振
用電極以外の電極はヘテロ接合層に対応する半導体層上
に設ける必要がある。
FIG. 13 shows the SAW potential depth direction in the transfer channel portions 8 to 11 of the device in the configuration of FIG. 8 when the fundamental wave (1st Rery wave) is used as the propagating wave and kH> 3.0. It is a kx 3 profile. By increasing the total film thickness, the SAW characteristics of the laminated structure
It shows the same characteristics as a GaAs single crystal substrate, and as shown in the figure, a sufficient potential value of about 0.08
V has been realized. That is, by taking the above configuration,
While using a Si substrate that is inexpensive and suitable for mass production as a substrate, it has been possible to achieve characteristics comparable to those of a GaAs single crystal substrate.
The transducer 12 is not necessarily the heterojunction layer 8 to
Instead of being provided on the GaAs semiconductor thin film 2 from which 11 is removed, it may be provided on the heterojunction layer. In this case, it is preferable that at least the portion of the heterojunction layer below the transducer 12 be semi-insulating. Further, electrodes other than the SAW excitation electrode need to be provided on the semiconductor layer corresponding to the heterojunction layer.

【0024】素子の平面図として示した図9を用いて更
に実際の素子動作を説明する。クロック信号となるCW
のSAWを励起させるため、櫛形電極12aと反射器1
2bで構成された一方向性トランスデューサ12に、ク
ロック周波数foのCW信号を入力し、図9で右方向に
伝播するCWのSAWを励起する。信号処理される信号
は入力ダイオード13に入力される。入力ダイオード1
3はオーミック電極13aとショットキー電極13bで
構成されているが、通常、オーミック電極13aは接地
され、信号はショットキー電極13bに入力される。シ
ョットキー電極13bは信号が入力されない場合のパケ
ット中の定常的な電子量を設定するために適当なDC逆
バイアスVBが印加されており、この電位にRF信号f
(t)が加わる。入力ダイオード13はラテラル・ショ
ットキー・ダイオードの構成になっている。ショットキ
ー電極13bの電位はダイオード下の空乏層レベルを決
めており、入力ダイオード下をSAWのポテンシャルが
通過したときに、ポテンシャル・ウエル中に引き込まれ
る電子の量が入力信号に依存したものとなる。このよう
に電気信号が電荷量(電子量)に変換される。SAWは
連続して伝播してくるので、電荷への変換はSAWの周
期毎に繰り返され、自動的に入力信号がサンプリングさ
れ、SAWポテンシャルの谷に閉じ込められたチャージ
パケットができる。SAWは連続波(CW)例えば正弦
波であるため、そのポテンシャルの形状は正弦波的であ
り、SAWのポテンシャル1周期毎に各チャージパケッ
トは分離されており、SAWの進行方向に対して電子の
閉じ込めがなされている。
The actual device operation will be further described with reference to FIG. 9 which is a plan view of the device. CW as clock signal
Electrode 12a and reflector 1 to excite the SAW of
The CW signal having the clock frequency fo is input to the unidirectional transducer 12 configured by 2b to excite the CW SAW propagating in the right direction in FIG. The signal to be signal-processed is input to the input diode 13. Input diode 1
Although 3 is composed of an ohmic electrode 13a and a Schottky electrode 13b, the ohmic electrode 13a is normally grounded and a signal is input to the Schottky electrode 13b. An appropriate DC reverse bias V B is applied to the Schottky electrode 13b in order to set a steady amount of electrons in the packet when no signal is input, and the RF signal f is applied to this potential.
(T) is added. The input diode 13 has a lateral Schottky diode configuration. The potential of the Schottky electrode 13b determines the level of the depletion layer under the diode, and when the SAW potential passes under the input diode, the amount of electrons drawn into the potential well depends on the input signal. . In this way, the electric signal is converted into the charge amount (electron amount). Since the SAW propagates continuously, the conversion into the electric charge is repeated every cycle of the SAW, the input signal is automatically sampled, and the charge packet trapped in the valley of the SAW potential is formed. Since the SAW is a continuous wave (CW), for example, a sine wave, its potential shape is sinusoidal, and each charge packet is separated for each cycle of the potential of the SAW. It has been locked up.

【0025】入力ダイオードでサンプリングされたチャ
ージパケットはSAWの速度に同期してチャンネル中を
転送される。チャンネルの縦方向は図8で示したように
ダブルヘテロ構造となっているため、電子はヘテロ接合
により形成されたポテンシャルの井戸内(GaAs転送
チャンネル層内)に閉じ込められて転送する。横方向の
チャージの閉じ込めは図9の破線で示したチャンネル領
域以外をプロトン衝撃で半絶縁性化してチャンネル分離
するか、あるいはチャンネル領域以外のダブルヘテロ層
をメサエッチングで取り去ることで達成される。このよ
うに3方向のチャージの閉じ込めがなされるため、この
構造の電荷転送素子は極めて高い電荷転送効率が実現で
きる。
The charge packet sampled by the input diode is transferred in the channel in synchronization with the SAW speed. Since the vertical direction of the channel has the double hetero structure as shown in FIG. 8, electrons are confined and transferred in the potential well (in the GaAs transfer channel layer) formed by the heterojunction. The lateral charge confinement can be achieved by proton-impacting the regions other than the channel region shown by the broken line in FIG. 9 to make them semi-insulating to separate the channels, or by removing the double hetero layer other than the channel region by mesa etching. Since charges are confined in three directions in this manner, the charge transfer device having this structure can realize extremely high charge transfer efficiency.

【0026】チャンネル内を転送するチャージパケット
は非破壊的にショットキー電極14で検出される。検出
は電圧検出、電流検出の2通りの方法があり、ショット
キー電極に接続される負荷により区別できる。電圧検出
では容量負荷で、電流検出は抵抗負荷となる。いずれも
同様にチャージパケット中の電子量に応じた信号が得ら
れる。ショットキー電極14はある間隔で設けられてお
り、各タップ間0〜N−1のSAWの遅延時間をτと
し、入力信号をf(t)とすると、n番目のタップ出力
は(t−nτ)であり、タップ0〜N−1の位置に応じ
た遅延時間を持つ入力信号のサンプル値である。
The charge packet transferred in the channel is non-destructively detected by the Schottky electrode 14. There are two detection methods, voltage detection and current detection, which can be distinguished by the load connected to the Schottky electrode. Capacitive load is used for voltage detection, and resistive load is used for current detection. In each case, a signal corresponding to the amount of electrons in the charge packet is similarly obtained. The Schottky electrodes 14 are provided at a certain interval. When the SAW delay time between taps 0 to N−1 is τ and the input signal is f (t), the nth tap output is (t−nτ ) Is a sample value of an input signal having a delay time corresponding to the positions of taps 0 to N-1.

【0027】各タップの出力は重み付けされたあと、合
成され出力となる。重み付けは乗算器14aによるスト
アされた重み係数h0〜hN-1とタップ出力の乗算演算で
なされ、この乗算器14aはデュアル・ゲートGaAs
FETで実現できる。素子の右端にはオーミック電極1
5が設けられており、転送された電子はこのオーミック
電極15で素子外部に取り出される。素子の基本構造
は、GaAs/Si構造上にGaAs/AlGaAsヘ
テロ接合を構成し、SAWトランスデューサ、入出力ダ
イオード、非破壊センシングタップを設けた構造であ
る。本構造にも図5の実施例のように、トランスデュー
サの励振効率を向上させるため、トランスデューサ部に
のみZnO圧電膜を形成できる。これによりトランスデ
ューサ入力パワーを低減でき、結果として素子の低消費
電力化が達成できる。
The outputs of the respective taps are weighted and then combined to form an output. The weighting is performed by multiplying the stored weighting factors h 0 to h N−1 by the multiplier 14a and the tap output, and the multiplier 14a is a dual gate GaAs.
It can be realized with FET. Ohmic electrode 1 on the right edge of the device
5 is provided, and the transferred electrons are taken out of the device by the ohmic electrode 15. The basic structure of the device is a structure in which a GaAs / AlGaAs heterojunction is formed on a GaAs / Si structure, and a SAW transducer, an input / output diode, and a nondestructive sensing tap are provided. In this structure as well, as in the embodiment of FIG. 5, the ZnO piezoelectric film can be formed only on the transducer portion in order to improve the excitation efficiency of the transducer. As a result, the transducer input power can be reduced, and as a result, low power consumption of the element can be achieved.

【0028】[0028]

【発明の効果】以上説明したように本発明によれば、G
aAs/Si構造を基本とし、その上部にヘテロ構造を
設けることで、高速信号処理デバイスである音響電荷転
送素子が実現できる。GaAs/Siを基本構造とする
ことによる効果を以下にまとめる。 a)Si基板の使用で低コスト化が可能 b)ウエハーの大口径化が可能 c)特に第2レリー・モードを利用することで、単結晶
GaAsよりも大きな結合係数が利用できる。更にトラ
ンスデューサ部にZnO圧電薄膜を形成することで、よ
り大きな結合係数が利用できる。これは、クロック信号
となるSAW CWの入力パワーの低減につながり、大
幅な低消費電力化となる。また、同一入力パワーでは、
SAWのポテンシャル強度の増加につながるため、チャ
ージ・キャパシティが大きくなり、結果としてダイナミ
ック・レンジの拡大が期待できる。 d)音響電荷転送素子では、信号検出、積和演算、重み
係数のメモリーなど多くの機能を1チップに集積するこ
とで、その素子の完成度は高くなる。積和演算等の高速
演算部をGaAs半導体素子で、メモリー、論理回路を
Si−CMOSロジックで構成することで、高速低消費
電力集積素子が実現可能となる。
As described above, according to the present invention, G
An acoustic charge transfer device, which is a high-speed signal processing device, can be realized by providing an aAs / Si structure as a base and providing a hetero structure on the aAs / Si structure. The effects of using GaAs / Si as the basic structure are summarized below. a) Cost reduction is possible by using Si substrate. b) Wafer diameter can be increased. c) In particular, by utilizing the second Rayleigh mode, a coupling coefficient larger than that of single crystal GaAs can be utilized. Further, by forming a ZnO piezoelectric thin film on the transducer part, a larger coupling coefficient can be utilized. This leads to a reduction in the input power of the SAW CW serving as a clock signal, resulting in a significant reduction in power consumption. Also, at the same input power,
Since this leads to an increase in the potential strength of the SAW, the charge capacity will increase, and as a result, the dynamic range can be expected to expand. d) In the acoustic charge transfer device, by completing many functions such as signal detection, sum-of-products calculation, and memory of weighting factors on one chip, the degree of perfection of the device is increased. A high-speed low-power consumption integrated device can be realized by configuring a high-speed operation unit such as a product-sum operation with a GaAs semiconductor device and a memory and a logic circuit with Si-CMOS logic.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の素子の基本となる弾性表面波素子の側
面図である。
FIG. 1 is a side view of a surface acoustic wave device which is the basis of the device of the present invention.

【図2】SAWの位相速度のGaAs薄膜依存性を示す
グラフである。
FIG. 2 is a graph showing the dependence of SAW phase velocity on a GaAs thin film.

【図3】GaAs/Si構造の第1レリー・モードの結
合係数を示すグラフである。
FIG. 3 is a graph showing a coupling coefficient of a first Rayleigh mode of a GaAs / Si structure.

【図4】GaAs/Si構造の第2レリー・モードの結
合係数を示すグラフである。
FIG. 4 is a graph showing a coupling coefficient of a second Rayleigh mode of a GaAs / Si structure.

【図5】本発明の素子の基本となる別の弾性表面波素子
の側面図である。
FIG. 5 is a side view of another surface acoustic wave device which is the basis of the device of the present invention.

【図6】図5の弾性表面波素子の一改良例を示す側面図
である。
FIG. 6 is a side view showing an improved example of the surface acoustic wave element of FIG.

【図7】図5の弾性表面波素子の別の改良例を示す側面
図である。
FIG. 7 is a side view showing another modified example of the surface acoustic wave element of FIG.

【図8】本発明のACT素子の側面図である。FIG. 8 is a side view of the ACT element of the present invention.

【図9】本発明のACT素子の動作を詳細に説明するた
めの平面図である。
FIG. 9 is a plan view for explaining the operation of the ACT element of the present invention in detail.

【図10】(a)は本発明のACT素子の基本的構成を
示す側面図である。(b)は図10(a)のACT素子
に適用可能なヘテロ接合層の一例とそれにより生じるポ
テンシャル・ウエルの概略を示す図である。(c)は図
10(a)のACT素子に適用可能な別のヘテロ接合層
の一例とそれにより生じるポテンシャル・ウエルの概略
を示す図である。
FIG. 10A is a side view showing the basic structure of the ACT element of the present invention. 10B is a diagram schematically showing an example of a heterojunction layer applicable to the ACT element of FIG. 10A and a potential well generated thereby. 10C is a diagram schematically showing an example of another heterojunction layer applicable to the ACT element of FIG. 10A and a potential well generated thereby.

【図11】図8のACT素子のポテンシャル特性を示す
図である。
11 is a diagram showing potential characteristics of the ACT element of FIG.

【図12】本発明のACTの一改良例を示す側面図であ
る。
FIG. 12 is a side view showing an improved ACT of the present invention.

【図13】図12のACT素子のポテンシャル特性を示
す図である。
13 is a diagram showing potential characteristics of the ACT element of FIG.

【符号の説明】[Explanation of symbols]

1 Si基板 2 GaAs圧電半導体膜 3 入力トランスデューサ 4 出力トランスデューサ 5 Si高濃度不純物拡散領域 6 ZnO圧電薄膜 7 金属電極 8 AlxGa1-xAs層 9 GaAs転送チャンネル層 10 AlxGa1-xAs電荷供給層 11 GaAsキャップ層 12 一方向性SAW励振用トランスデューサ 13 入力ダイオード 14 非破壊センシングタップ・ショットキー電極 15 オーミック電極1 Si Substrate 2 GaAs Piezoelectric Semiconductor Film 3 Input Transducer 4 Output Transducer 5 Si High-Concentration Impurity Diffusion Region 6 ZnO Piezoelectric Thin Film 7 Metal Electrode 8 Al x Ga 1-x As Layer 9 GaAs Transfer Channel Layer 10 Al x Ga 1-x As Charge supply layer 11 GaAs cap layer 12 Transducer for unidirectional SAW excitation 13 Input diode 14 Nondestructive sensing tap / Schottky electrode 15 Ohmic electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 所定の抵抗率を有するSi基板と、 上記Si基板上に少なくとも部分的にヘテロ接合層を含
むように形成された半導体層と、 上記半導体層上に形成された少なくとも弾性表面波励振
用電極を含む電極手段と、 を備えたことを特徴とする弾性表面波素子。
1. A Si substrate having a predetermined resistivity, a semiconductor layer formed on the Si substrate so as to at least partially include a heterojunction layer, and at least a surface acoustic wave formed on the semiconductor layer. A surface acoustic wave device comprising: an electrode means including an excitation electrode;
【請求項2】 前記弾性表面波励振用電極以外の電極が
前記ヘテロ接合層に対応する半導体層上に形成されてい
ることを特徴とする請求項1に記載の弾性表面波素子。
2. The surface acoustic wave device according to claim 1, wherein electrodes other than the surface acoustic wave excitation electrode are formed on a semiconductor layer corresponding to the heterojunction layer.
【請求項3】 前記Si基板として抵抗率が2000Ω
・cm以上の高抵抗のSi基板を用いたことを特徴とする
請求項1に記載の弾性表面波素子。
3. The Si substrate has a resistivity of 2000Ω.
The surface acoustic wave device according to claim 1, wherein a Si substrate having a high resistance of cm or more is used.
【請求項4】 前記ヘテロ接合層がシングルヘテロ接合
層であることを特徴とする請求項1に記載の弾性表面波
素子。
4. The surface acoustic wave device according to claim 1, wherein the heterojunction layer is a single heterojunction layer.
【請求項5】 前記シングルヘテロ接合層がGaAs/
AlxGa1-xAsの構成を有することを特徴とする請求
項4に記載の弾性表面波素子。
5. The single heterojunction layer is GaAs /
The surface acoustic wave device according to claim 4, wherein the surface acoustic wave device has a structure of Al x Ga 1-x As.
【請求項6】 前記ヘテロ接合層がダブルヘテロ層であ
ることを特徴とする請求項1に記載の弾性表面波素子。
6. The surface acoustic wave device according to claim 1, wherein the heterojunction layer is a double heterolayer.
【請求項7】 前記ダブルヘテロ層がAlxGa1-xAs
/GaAs/AlxGa1-xAsの構成を有することを特
徴とする請求項6に記載の弾性表面波素子。
7. The double heterolayer is Al x Ga 1-x As.
7. The surface acoustic wave device according to claim 6, having a structure of / GaAs / Al x Ga 1-x As.
【請求項8】 前記電極により励振される弾性表面波が
第2レリー・モードのものであり、かつ該弾性表面波の
波長をλ、前記半導体層の厚さをH、k=2π/λとし
て、1.5<kH<2.5としたことを特徴とする請求
項3又は7に記載の弾性表面波素子。
8. The surface acoustic wave excited by the electrode is of a second Rayleigh mode, the wavelength of the surface acoustic wave is λ, the thickness of the semiconductor layer is H, and k = 2π / λ. , 1.5 <kh <2.5, The surface acoustic wave device according to claim 3, wherein
【請求項9】 前記電極により励振される弾性表面波が
第1レリー・モードのものであり、かつ該弾性表面波の
波長をλ、前記半導体層の厚さをH、k=2π/λとし
て、kH≧3.0としたことを特徴とする請求項3又は
7に記載の弾性表面波素子。
9. The surface acoustic wave excited by the electrode is of a first Rayleigh mode, the wavelength of the surface acoustic wave is λ, the thickness of the semiconductor layer is H, and k = 2π / λ. , KH ≧ 3.0. The surface acoustic wave device according to claim 3, wherein kH ≧ 3.0.
JP29385794A 1994-11-01 1994-11-01 Surface acoustic wave element Pending JPH08130434A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29385794A JPH08130434A (en) 1994-11-01 1994-11-01 Surface acoustic wave element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29385794A JPH08130434A (en) 1994-11-01 1994-11-01 Surface acoustic wave element

Publications (1)

Publication Number Publication Date
JPH08130434A true JPH08130434A (en) 1996-05-21

Family

ID=17800060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29385794A Pending JPH08130434A (en) 1994-11-01 1994-11-01 Surface acoustic wave element

Country Status (1)

Country Link
JP (1) JPH08130434A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098678A1 (en) * 2013-12-27 2015-07-02 株式会社村田製作所 Elastic wave device
KR20180041738A (en) * 2015-10-23 2018-04-24 가부시키가이샤 무라타 세이사쿠쇼 Seismic wave device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015098678A1 (en) * 2013-12-27 2015-07-02 株式会社村田製作所 Elastic wave device
US10320362B2 (en) 2013-12-27 2019-06-11 Murata Manufacturing Co., Ltd. Elastic wave device
KR20180041738A (en) * 2015-10-23 2018-04-24 가부시키가이샤 무라타 세이사쿠쇼 Seismic wave device

Similar Documents

Publication Publication Date Title
EP3501105B1 (en) Surface acoustic wave rfid sensor for material and structure sensing
US5895934A (en) Negative differential resistance device based on tunneling through microclusters, and method therefor
US4721983A (en) Three terminal tunneling device
US4990814A (en) Separated substrate acoustic charge transport device
JPH10126210A (en) Acoustic electric device operating with surface acoustic wave
GB2042842A (en) Surface acoustic wave variable delay devices
US4757226A (en) Surface acoustic wave convolver
US4980596A (en) Acoustic charge transport device having direct optical input
JPH0446484B2 (en)
JPH02214321A (en) Bybrid integrated element
JPH02214128A (en) Sound charge transfer element
US5281882A (en) Surface acoustic wave element
JPH08130434A (en) Surface acoustic wave element
US5514626A (en) Method for reducing heterostructure acoustic charge transport device saw drive power requirements
US5030930A (en) Surface-acoustic-wave convolver
US5091669A (en) Surface acoustic wave convolver
US11211913B2 (en) Generation and enhancement of surface acoustic waves on a highly doped p-type III-V semiconductor substrate
JP3442668B2 (en) Field effect transistor with quantum wave interference layer
Colbeth et al. A recessed-gap capacitive-gate GaAs CCD
JP2817718B2 (en) Tunnel transistor and manufacturing method thereof
JP4381953B2 (en) Surface acoustic wave device
JPS5929471A (en) Substrate for thin film optical waveguide
JPH0656851B2 (en) Semiconductor device
Tanski et al. Heterostructure acoustic charge transport devices on molecular‐beam epitaxy grown GaAs/(Al, Ga) As epitaxial layers
Hirose et al. SNS weaklink junctions fabricated by nanometer lithography