JPH0810390B2 - 因数分解装置 - Google Patents
因数分解装置Info
- Publication number
- JPH0810390B2 JPH0810390B2 JP6776484A JP6776484A JPH0810390B2 JP H0810390 B2 JPH0810390 B2 JP H0810390B2 JP 6776484 A JP6776484 A JP 6776484A JP 6776484 A JP6776484 A JP 6776484A JP H0810390 B2 JPH0810390 B2 JP H0810390B2
- Authority
- JP
- Japan
- Prior art keywords
- formula
- polynomial
- factorization
- input
- storage unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
- Electrically Operated Instructional Devices (AREA)
Description
【発明の詳細な説明】 発明の技術分野 本発明は入力式の特徴に基いて高次の多項式に関する
公式を発生する機能を備えた教育用因数分解装置に係
る。
公式を発生する機能を備えた教育用因数分解装置に係
る。
従来技術と問題点 教育用の因数分解装置として従来のものは、低次の多
項式に対する公式しか内部に保有しておらず、任意次数
の多項式に対しては全く因数分解することができない不
都合があった。
項式に対する公式しか内部に保有しておらず、任意次数
の多項式に対しては全く因数分解することができない不
都合があった。
一方、数式処理システムで用いられる因数分解装置
は、高次の処理が行えるが公式を内部に所有しておら
ず、入力式に公式を適用しないため、解に至るまでの公
式の適用の仕方を全く提示できないから教育結果がほと
んど得られない。
は、高次の処理が行えるが公式を内部に所有しておら
ず、入力式に公式を適用しないため、解に至るまでの公
式の適用の仕方を全く提示できないから教育結果がほと
んど得られない。
装置内で入力式の次数に対応する公式を全て発生させ
ることも考えられるが、公式の発生に多大の時間を要す
るため、結果式がなかなか得られないという不都合が生
じる。
ることも考えられるが、公式の発生に多大の時間を要す
るため、結果式がなかなか得られないという不都合が生
じる。
発明の目的 従って本発明は従来技術の上述の問題点を解消するも
のであり、その目的は、高次の多項式に対しても高速で
因数分解可能であり、しかもその際の公式の適用の仕方
が後で提示することのできる教育用因数分解装置を提供
することにある。
のであり、その目的は、高次の多項式に対しても高速で
因数分解可能であり、しかもその際の公式の適用の仕方
が後で提示することのできる教育用因数分解装置を提供
することにある。
発明の構成 上述の目的を達成する本発明の特徴は、多項式を入力
する入力装置と、入力した多項式を記憶する記憶装置
と、該記憶装置に格納された前記多項式の次数を検出す
る多項式次数検出回路と、前記記憶装置に格納された多
項式の形を判別する特徴判定回路と該特徴判定回路で判
別された特徴に応じて前記多項式と同形で、且つ前記多
項式次数検出回路で検出した次数と同次の因数分解公式
を生成する因数分解公式発生回路とを有する公式発生装
置と、前記記憶装置に格納された多項式に前記因数分解
公式発生回路で生成した因数分解公式を適用して因数分
解を行う公式適用回路と、前記因数分解公式を適用して
因数分解された結果と因数分解に適した前記因数分解公
式を提示する表示装置とを備えたことにある。
する入力装置と、入力した多項式を記憶する記憶装置
と、該記憶装置に格納された前記多項式の次数を検出す
る多項式次数検出回路と、前記記憶装置に格納された多
項式の形を判別する特徴判定回路と該特徴判定回路で判
別された特徴に応じて前記多項式と同形で、且つ前記多
項式次数検出回路で検出した次数と同次の因数分解公式
を生成する因数分解公式発生回路とを有する公式発生装
置と、前記記憶装置に格納された多項式に前記因数分解
公式発生回路で生成した因数分解公式を適用して因数分
解を行う公式適用回路と、前記因数分解公式を適用して
因数分解された結果と因数分解に適した前記因数分解公
式を提示する表示装置とを備えたことにある。
発明の実施例 以下図面により本発明を詳細に説明する。
第１図は本発明の一実施例の全体の構成を表わしてい
る。生徒10は因数分解されるべき多項式入力部12から入
力する。入力された多項式は入力式格納部14に格納ささ
れる。多項式次数検出部16は、格納部14内の入力式の次
数を検出し、その検出した次数は多項式次数格納部18に
格納される。
る。生徒10は因数分解されるべき多項式入力部12から入
力する。入力された多項式は入力式格納部14に格納ささ
れる。多項式次数検出部16は、格納部14内の入力式の次
数を検出し、その検出した次数は多項式次数格納部18に
格納される。
公式格納部20には最大次数をＭとする複数の公式があ
らかじめ格納されており、入力多項式の次数が最大次数
Ｍ以下の場合は、この公式格納部20に納められている入
力多項式次数と同次数の公式が選び出されて適用公式格
納部22に転送される。次いで公式適用部24が起動され、
入力式格納部14内に格納されている入力多項式に適用公
式格納部22内の公式が適用される。その適用結果は、適
用結果格納部26に格納され、適用した公式とその因数分
解結果が表示部28に表示される（ただし、結果式が１次
式に分解された場合、分解されない場合は、因数分解処
理が繰り返して行われる）。これにより生徒10は因数分
解の結果とその適用公式とを知ることができる。
らかじめ格納されており、入力多項式の次数が最大次数
Ｍ以下の場合は、この公式格納部20に納められている入
力多項式次数と同次数の公式が選び出されて適用公式格
納部22に転送される。次いで公式適用部24が起動され、
入力式格納部14内に格納されている入力多項式に適用公
式格納部22内の公式が適用される。その適用結果は、適
用結果格納部26に格納され、適用した公式とその因数分
解結果が表示部28に表示される（ただし、結果式が１次
式に分解された場合、分解されない場合は、因数分解処
理が繰り返して行われる）。これにより生徒10は因数分
解の結果とその適用公式とを知ることができる。
因数分解終了後、生徒10は説明要求部30から公式中の
変数を指定することができる。この指定変数は適用結果
格納部26に転送され、その公式中の変数に照合した入力
式中の文字列が表示部28に表示される。
変数を指定することができる。この指定変数は適用結果
格納部26に転送され、その公式中の変数に照合した入力
式中の文字列が表示部28に表示される。
一方、入力多項式の次数が前述の最大次数Ｍを越える
場合は、高次多項式因数分解公式発生部32が起動され、
これから発生する公式が因数分解に用いられる。
場合は、高次多項式因数分解公式発生部32が起動され、
これから発生する公式が因数分解に用いられる。
第２図は、高次多項式因数分解公式発生部32の構成を
詳しく表わしている。まず、入力式格納部14内の入力多
項式と、多項式次数格納部18内に格納されている入力多
項式次数ｎと起動回路判定部34内のフラグ記憶部36に格
納されている発生公式用フラグの初期化命令とが高次多
項式因数分解公式発生部32に送り込まれる。フラグ記憶
部36には第１フラグF1及び第２フラグF2の２つのフラグ
があり、これらのフラグは、第１、第２の入力式特徴判
定回路38,40がそれぞれ起動されたか否かによって“1",
“0"の２つの状態となる。
詳しく表わしている。まず、入力式格納部14内の入力多
項式と、多項式次数格納部18内に格納されている入力多
項式次数ｎと起動回路判定部34内のフラグ記憶部36に格
納されている発生公式用フラグの初期化命令とが高次多
項式因数分解公式発生部32に送り込まれる。フラグ記憶
部36には第１フラグF1及び第２フラグF2の２つのフラグ
があり、これらのフラグは、第１、第２の入力式特徴判
定回路38,40がそれぞれ起動されたか否かによって“1",
“0"の２つの状態となる。
初期化命令によりF1＝“0",F2＝“0"となっているた
め、まず、第１入力式特徴判定回路38が起動される。こ
れにより、第１入力式特徴判定回路38は入力式格納部14
内の入力多項式がIxn−Ｊの形であるかどうかを判別す
る。ここでI,Jはｘを含まない文字列である。第１入力
式特徴判定回路38が起動されると、第１フラグF1がセッ
トされる。入力多項式がIxn−Ｊの形であれば、第１公
式発生回路42が起動される。この第１公式発生回路42は
多項式次数格納部18に格納されている入力多項式次数ｎ
に対応して下記の公式を生成し、適用公式格納部22に格
納する。
め、まず、第１入力式特徴判定回路38が起動される。こ
れにより、第１入力式特徴判定回路38は入力式格納部14
内の入力多項式がIxn−Ｊの形であるかどうかを判別す
る。ここでI,Jはｘを含まない文字列である。第１入力
式特徴判定回路38が起動されると、第１フラグF1がセッ
トされる。入力多項式がIxn−Ｊの形であれば、第１公
式発生回路42が起動される。この第１公式発生回路42は
多項式次数格納部18に格納されている入力多項式次数ｎ
に対応して下記の公式を生成し、適用公式格納部22に格
納する。
ただし、A,Bはｘを含まない文字列である。次いで公式
適用部24が起動され、入力式格納部14中の入力式にこの
適用公式格納部22に格納されている第（１）式の公式が
適用される。その適用結果は、適用結果格納部26に格納
され、適用した公式とその因数分解結果が表示部28に表
示される。以後の動作は前述した場合と全く同様である
ので説明を省略する。なお、公式を入力式に適用してそ
の適用結果を得ることは、公式の左辺と入力式とを照合
し、照合が合格すれば照合結果に従った公式の右辺に対
応する式を結果式とすることを意味している。
適用部24が起動され、入力式格納部14中の入力式にこの
適用公式格納部22に格納されている第（１）式の公式が
適用される。その適用結果は、適用結果格納部26に格納
され、適用した公式とその因数分解結果が表示部28に表
示される。以後の動作は前述した場合と全く同様である
ので説明を省略する。なお、公式を入力式に適用してそ
の適用結果を得ることは、公式の左辺と入力式とを照合
し、照合が合格すれば照合結果に従った公式の右辺に対
応する式を結果式とすることを意味している。
第１入力式特徴判定回路38において、入力多項式がIx
n−Ｊの形でないと判別した場合、起動回路判定部34が
起動される。この場合、第１フラグF1が“1"、第２フラ
グF2が“0"であるから第２入力式特徴判定回路40が起動
され、同時に第２フラグF2が“1"にセットされる。第２
入力式特徴判定回路40は、入力多項式がAnxn＋…＋Bnの
形であるか否かを判別する。入力多項式がAnxn＋…＋Bn
の形であれば第２公式発生回路44が起動される。この第
２公式発生回路44は、入力多項式の次数ｎに対応して下
記の公式を発生し、適用公式格納部22に格納する。
n−Ｊの形でないと判別した場合、起動回路判定部34が
起動される。この場合、第１フラグF1が“1"、第２フラ
グF2が“0"であるから第２入力式特徴判定回路40が起動
され、同時に第２フラグF2が“1"にセットされる。第２
入力式特徴判定回路40は、入力多項式がAnxn＋…＋Bnの
形であるか否かを判別する。入力多項式がAnxn＋…＋Bn
の形であれば第２公式発生回路44が起動される。この第
２公式発生回路44は、入力多項式の次数ｎに対応して下
記の公式を発生し、適用公式格納部22に格納する。
ただし、適用公式格納部22は、新しく公式が格納される
とき前の公式をクリアするものとする。公式適用部24に
おいて入力多項式にこの第（２）式の公式が適用され、
これが適用可能の場合は前述の場合と全く同じ処理が行
われる。第（２）式の公式が適用不可能の場合は、公式
適用部24より起動回路判定部34が再起動され、この場
合、第１及び第２フラグF1及びF2が共に“1"であるた
め、第３公式発生回路46が起動される。また、入力多項
式がAnxn＋…＋Bnの形でないと第２入力式特徴判定回路
40で判別された場合も、第３公式発生回路46が起動され
る。この第３公式発生回路46は、入力多項式の次数ｎに
対応して下記の公式を発生し、適用公式格納部22に格納
する。
とき前の公式をクリアするものとする。公式適用部24に
おいて入力多項式にこの第（２）式の公式が適用され、
これが適用可能の場合は前述の場合と全く同じ処理が行
われる。第（２）式の公式が適用不可能の場合は、公式
適用部24より起動回路判定部34が再起動され、この場
合、第１及び第２フラグF1及びF2が共に“1"であるた
め、第３公式発生回路46が起動される。また、入力多項
式がAnxn＋…＋Bnの形でないと第２入力式特徴判定回路
40で判別された場合も、第３公式発生回路46が起動され
る。この第３公式発生回路46は、入力多項式の次数ｎに
対応して下記の公式を発生し、適用公式格納部22に格納
する。
ただしCi（ｉ＝１〜ｎ−１）はｘを含まない文字列であ
る。次いで公式適用部24において、この第（３）式の公
式が入力多項式に適用される。適用可能の場合は前述の
場合と全く同じ処理が行われる。第（３）式の公式が適
用不可能の場合は、どの回路も起動せず、因数分解の処
理が不成功に終った旨を表示部28に表示する。
る。次いで公式適用部24において、この第（３）式の公
式が入力多項式に適用される。適用可能の場合は前述の
場合と全く同じ処理が行われる。第（３）式の公式が適
用不可能の場合は、どの回路も起動せず、因数分解の処
理が不成功に終った旨を表示部28に表示する。
なお、公式適用部24は、１つの公式について入力式に
対して適用が成功した後、その結果式が１次式に分解し
たか否かを判定し、１次式に分解したと判定したときは
表示部28に因数分解の処理が終った旨を表示する。１次
式に分解されてない場合は、入力式格納部14に１次式で
ない部分を格納し、その部分に関して前述した因数分解
処理を繰り返して行う。
対して適用が成功した後、その結果式が１次式に分解し
たか否かを判定し、１次式に分解したと判定したときは
表示部28に因数分解の処理が終った旨を表示する。１次
式に分解されてない場合は、入力式格納部14に１次式で
ない部分を格納し、その部分に関して前述した因数分解
処理を繰り返して行う。
次に、第２図の第１及び第２入力式特徴判定回路38及
び40、第１、第２、及び第３公式発生回路42、44、及び
46の構成について第３図〜第７図を用いて説明する。
び40、第１、第２、及び第３公式発生回路42、44、及び
46の構成について第３図〜第７図を用いて説明する。
なお、入力多項式の内部での表現方法として、その各
項毎に演算子部分、係数部分、変数部分、べき部分と分
けて表現され格納されるものとする。係数部分につい
て、それが数字であればその数字自体が格納され、その
他の場合はデータ構造へのポインタが格納されるものと
する。入力多項式が例えば、3x2−9,6x2−5x＋９である
とすれば、 と表現される。また、入力多項式は、入力式格納部14に
格納される際に、各項はｘに関して降べき順にソートさ
れているものとする。
項毎に演算子部分、係数部分、変数部分、べき部分と分
けて表現され格納されるものとする。係数部分につい
て、それが数字であればその数字自体が格納され、その
他の場合はデータ構造へのポインタが格納されるものと
する。入力多項式が例えば、3x2−9,6x2−5x＋９である
とすれば、 と表現される。また、入力多項式は、入力式格納部14に
格納される際に、各項はｘに関して降べき順にソートさ
れているものとする。
第３図は第１入力式特徴判定回路38の構成例を示して
いる。項数判定部38aにおいては入力式格納部14内の入
力多項式の項数が“2"であるか否かが判別される。項数
が“2"の場合はべき部判定部38bにおいて、各項のべき
部分が多項式次数格納部18内の最高次数“n"と“0"とで
あるかを判別する。２つの項のべき部分の次数がそれぞ
れ“n",“0"である場合、定数項の演算子判定部38cにお
いてべき部分“0"の項即ち定数項の演算子が“−”であ
るかどうかを判別する。以上の３つの判定に合格した場
合、入力多項式がIxn−Ｊの形であると判断して第１公
式発生回路42を起動する。判定に合格しなかった場合
は、その旨を起動回路判定部34へ通知する。
いる。項数判定部38aにおいては入力式格納部14内の入
力多項式の項数が“2"であるか否かが判別される。項数
が“2"の場合はべき部判定部38bにおいて、各項のべき
部分が多項式次数格納部18内の最高次数“n"と“0"とで
あるかを判別する。２つの項のべき部分の次数がそれぞ
れ“n",“0"である場合、定数項の演算子判定部38cにお
いてべき部分“0"の項即ち定数項の演算子が“−”であ
るかどうかを判別する。以上の３つの判定に合格した場
合、入力多項式がIxn−Ｊの形であると判断して第１公
式発生回路42を起動する。判定に合格しなかった場合
は、その旨を起動回路判定部34へ通知する。
第４図は第２の入力式特徴判定回路40の構成例を示し
ている。べき部係数抽出部40aにおいて、入力式格納部1
4内の入力多項式の格項のうち、べき部分が“n"（最高
次数）である項の係数部をべき部（ｎ項）係数格納部40
bに格納する。また、べき部が“0"である項の係数部を
定数項格納部40cに格納する。なお、以上の処理で該当
する項がない場合は、その旨を起動回路判定部34に通知
し、この判別処理を終了する。べき部（ｎ項）係数格納
部40bに格納されている係数部がｎ乗判定部40dに送ら
れ、この係数部がある数式のｎ乗になっているか否かが
判別される。この判定に合格すると、今度は、定数項格
納部40cに格納されている係数部がｎ乗判定部40dに送り
込まれ、この係数部がある数式のｎ乗となっているか否
かが判別される。以上２つの判定に合格した場合は、入
力多項式がAnxn＋…＋Bnの形であると判断して第２公式
発生回路44を起動する。判定に合格しなかった場合はそ
の旨を起動回路判定部34へ通知する。
ている。べき部係数抽出部40aにおいて、入力式格納部1
4内の入力多項式の格項のうち、べき部分が“n"（最高
次数）である項の係数部をべき部（ｎ項）係数格納部40
bに格納する。また、べき部が“0"である項の係数部を
定数項格納部40cに格納する。なお、以上の処理で該当
する項がない場合は、その旨を起動回路判定部34に通知
し、この判別処理を終了する。べき部（ｎ項）係数格納
部40bに格納されている係数部がｎ乗判定部40dに送ら
れ、この係数部がある数式のｎ乗になっているか否かが
判別される。この判定に合格すると、今度は、定数項格
納部40cに格納されている係数部がｎ乗判定部40dに送り
込まれ、この係数部がある数式のｎ乗となっているか否
かが判別される。以上２つの判定に合格した場合は、入
力多項式がAnxn＋…＋Bnの形であると判断して第２公式
発生回路44を起動する。判定に合格しなかった場合はそ
の旨を起動回路判定部34へ通知する。
第５図は第１公式発生回路42の構成例を示している。
第１入力式特徴判定回路38より起動の信号が印加される
と、発生公式格納部42eのAnxn−Bn格納部とｉ減算回路4
2dとに入力多項式の最高次数ｎが多項式次数格納部18よ
り与えられる。従ってAnxn−Bn格納部によってこのAnxn
−Bnの内部データが定まる。なお、Ax−Ｂ格納部には、
Ax−Ｂの内部データが定義されている。一方、ｉ減算回
路42dによりｉ＝ｎ−1,n−2,…が順次算出され、カウン
トｉ格納部42aに格納される。このカウント値ｉはAiB
(n-1)-ixn発生回路42dに送られ、これにより、AiB
(n-1)-ixnに対応する内部データが次々に形成され、発
生公式格納部42eの 格納部に送られ、順次格納される。その後カウントｉ格
納部42aからカウント値ｉがｉ＝０判定部42cに送られ、
ｉ＝０であるかどうか判別される。ｉ＝０の場合は、発
生公式格納部42eより、前述の第（１）式の公式が適用
公式格納部22へ送られる。ｉ＝０ではない場合は、ｉ減
算回路42dがそのカウント値ｉをさらに減算し、前述の
処理がｉ＝０となるまで繰り返して行われる。
第１入力式特徴判定回路38より起動の信号が印加される
と、発生公式格納部42eのAnxn−Bn格納部とｉ減算回路4
2dとに入力多項式の最高次数ｎが多項式次数格納部18よ
り与えられる。従ってAnxn−Bn格納部によってこのAnxn
−Bnの内部データが定まる。なお、Ax−Ｂ格納部には、
Ax−Ｂの内部データが定義されている。一方、ｉ減算回
路42dによりｉ＝ｎ−1,n−2,…が順次算出され、カウン
トｉ格納部42aに格納される。このカウント値ｉはAiB
(n-1)-ixn発生回路42dに送られ、これにより、AiB
(n-1)-ixnに対応する内部データが次々に形成され、発
生公式格納部42eの 格納部に送られ、順次格納される。その後カウントｉ格
納部42aからカウント値ｉがｉ＝０判定部42cに送られ、
ｉ＝０であるかどうか判別される。ｉ＝０の場合は、発
生公式格納部42eより、前述の第（１）式の公式が適用
公式格納部22へ送られる。ｉ＝０ではない場合は、ｉ減
算回路42dがそのカウント値ｉをさらに減算し、前述の
処理がｉ＝０となるまで繰り返して行われる。
第６図は第２公式発生回路44の構成例を示している。
第２入力式特徴判定回路40より起動の信号が印加される
と、発生公式格納部44fの（Ax＋Ｂ）n格納部に、入力多
項式の最高次数ｎが多項式次数格納部18より送り込ま
れ、これにより、（Ax＋Ｂ）nに対応する内部データが
決定される。また、このｎは、（▲n i▼）計算部44b及
びAiB(n-i)xi発生回路44cにも送られ、ｉ減算回路44eに
よって減算されるカウント値ｉに応じて（▲n i▼）及び
AiB(n-i)xnが順次計算されて発生公式格納部44fの 格納部に順次格納される。カウントｉ格納部44aはこの
カウント値ｉを格納しており、そのカウント値ｉはこの
格納部44aよりｉ＝０判定部44dに送られてｉ＝０である
か否かが判別される。ｉ＝０の場合は発生公式格納部44
fより前述の第（２）式の公式が適用公式格納部22へ送
られる。ｉ＝０でない場合は、ｉ減算回路44eによりカ
ウント値ｉがさらに減じられ、前述の動作がｉ＝０とな
るまで繰り返して行われる。
第２入力式特徴判定回路40より起動の信号が印加される
と、発生公式格納部44fの（Ax＋Ｂ）n格納部に、入力多
項式の最高次数ｎが多項式次数格納部18より送り込ま
れ、これにより、（Ax＋Ｂ）nに対応する内部データが
決定される。また、このｎは、（▲n i▼）計算部44b及
びAiB(n-i)xi発生回路44cにも送られ、ｉ減算回路44eに
よって減算されるカウント値ｉに応じて（▲n i▼）及び
AiB(n-i)xnが順次計算されて発生公式格納部44fの 格納部に順次格納される。カウントｉ格納部44aはこの
カウント値ｉを格納しており、そのカウント値ｉはこの
格納部44aよりｉ＝０判定部44dに送られてｉ＝０である
か否かが判別される。ｉ＝０の場合は発生公式格納部44
fより前述の第（２）式の公式が適用公式格納部22へ送
られる。ｉ＝０でない場合は、ｉ減算回路44eによりカ
ウント値ｉがさらに減じられ、前述の動作がｉ＝０とな
るまで繰り返して行われる。
第７図は第３公式発生回路46の構成例を示している。
起動回路判定部34より起動信号が印加されると、多項式
次数格納部18内の最高次数ｎが発生公式格納部46f及び
ｉ減算回路46eに送り込まれる。これにより、発生公式
格納部46fの 格納部46f1中にACn-1xnの内部データが格納される。
ｉ減算回路46eによりカウント値ｉ＝n,n−1,…が順次形
成され、これがカウントｉ格納部46aに格納される。こ
のカウント値ｉは（ACi-1＋BCi）xi発生部46bとCixi発
生部46cとに送られ、（ACi-1＋BCi）xi及びCixiの内部
データが順次形成され、それらの内部データは発生公式
格納部46fの格納部46f1及び46f3にそれぞれ格納され
る。ただし、この処理はｉ＝１のときは実行されない。
カウントｉ格納部46aよりｉ＝０判定部46dにカウント値
ｉが送られ、ｉ＝０であるか否かが判別される。ｉ＝０
の場合は発生公式格納部46fより前述の第（３）式の公
式が適用公式格納部22へ送られる。なお、発生公式格納
部46fの格納部46f1にはBC0の内部データが格納部46f2に
はAx＋Ｂの内部データがそれぞれ定義され格納されてい
るものとする。ｉ＝０でない場合は、ｉ減算回路46eに
よりカウント値ｉがさらに減じられ、前述の処理がｉ＝
０となるまで繰り返して行われる。
起動回路判定部34より起動信号が印加されると、多項式
次数格納部18内の最高次数ｎが発生公式格納部46f及び
ｉ減算回路46eに送り込まれる。これにより、発生公式
格納部46fの 格納部46f1中にACn-1xnの内部データが格納される。
ｉ減算回路46eによりカウント値ｉ＝n,n−1,…が順次形
成され、これがカウントｉ格納部46aに格納される。こ
のカウント値ｉは（ACi-1＋BCi）xi発生部46bとCixi発
生部46cとに送られ、（ACi-1＋BCi）xi及びCixiの内部
データが順次形成され、それらの内部データは発生公式
格納部46fの格納部46f1及び46f3にそれぞれ格納され
る。ただし、この処理はｉ＝１のときは実行されない。
カウントｉ格納部46aよりｉ＝０判定部46dにカウント値
ｉが送られ、ｉ＝０であるか否かが判別される。ｉ＝０
の場合は発生公式格納部46fより前述の第（３）式の公
式が適用公式格納部22へ送られる。なお、発生公式格納
部46fの格納部46f1にはBC0の内部データが格納部46f2に
はAx＋Ｂの内部データがそれぞれ定義され格納されてい
るものとする。ｉ＝０でない場合は、ｉ減算回路46eに
よりカウント値ｉがさらに減じられ、前述の処理がｉ＝
０となるまで繰り返して行われる。
発明の効果 以上説明したように本発明によれば、入力多項式の次
数が既に保有している公式の次数を越えている場合は、
入力多項式の特徴を検出し、その検出した特徴に基づい
て入力多項式の次数とその特徴に合致する公式を発生さ
せ、この発生した公式を入力多項式に適用するようにし
ているため、高次の多項式に対しても高速で因数分解す
ることが可能となり、しかもその際の公式の適用の仕方
を後で提示することができるため、教育的効果も非常に
高い。
数が既に保有している公式の次数を越えている場合は、
入力多項式の特徴を検出し、その検出した特徴に基づい
て入力多項式の次数とその特徴に合致する公式を発生さ
せ、この発生した公式を入力多項式に適用するようにし
ているため、高次の多項式に対しても高速で因数分解す
ることが可能となり、しかもその際の公式の適用の仕方
を後で提示することができるため、教育的効果も非常に
高い。
第１図は本発明の一実施例の全体を表わすブロック図、
第２図は第１図の実施例の一部回路を表わすブロック
図、第３図、第４図、第５図、第６図、及び第７図は第
３図の一部の構成をそれぞれ表わすブロック図である。 10…生徒、12…多項式入力部、14…入力式格納部、16…
多項式次数検出部、18…多項式次数格納部、20…公式格
納部、22…適用公式格納部、24…公式適用部、26…適用
結果格納部、28…表示部、30…説明要求部、32…高次因
数分解公式発生部、34…起動回路判定部、38,40…第1,
第２入力式特徴判定回路、42,44,46…第1,第2,第３公式
発生回路。
第２図は第１図の実施例の一部回路を表わすブロック
図、第３図、第４図、第５図、第６図、及び第７図は第
３図の一部の構成をそれぞれ表わすブロック図である。 10…生徒、12…多項式入力部、14…入力式格納部、16…
多項式次数検出部、18…多項式次数格納部、20…公式格
納部、22…適用公式格納部、24…公式適用部、26…適用
結果格納部、28…表示部、30…説明要求部、32…高次因
数分解公式発生部、34…起動回路判定部、38,40…第1,
第２入力式特徴判定回路、42,44,46…第1,第2,第３公式
発生回路。
Claims (1)
- 【請求項１】多項式を入力する入力装置と、 入力した多項式を記憶する記憶装置と、 該記憶装置に格納された前記多項式の次数を検出する多
項式次数検出回路と、 前記記憶装置に格納された多項式の形を判別する特徴判
定回路と該特徴判定回路で判別された特徴に応じて前記
多項式と同形で、且つ前記多項式次数検出回路で検出し
た次数と同次の因数分解公式を生成する因数分解公式発
生回路とを有する公式発生装置と、 前記記憶装置に格納された多項式に前記因数分解公式発
生回路で生成した因数分解公式を適用して因数分解を行
う公式適用回路と、 前記因数分解公式を適用して因数分解された結果と因数
分解に適した前記因数分解公式を提示する表示装置と、 を備えたことを特徴とする因数分解装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6776484A JPH0810390B2 (ja) | 1984-04-06 | 1984-04-06 | 因数分解装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6776484A JPH0810390B2 (ja) | 1984-04-06 | 1984-04-06 | 因数分解装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60212791A JPS60212791A (ja) | 1985-10-25 |
| JPH0810390B2 true JPH0810390B2 (ja) | 1996-01-31 |
Family
ID=13354326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6776484A Expired - Fee Related JPH0810390B2 (ja) | 1984-04-06 | 1984-04-06 | 因数分解装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810390B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200009801A (ko) * | 2018-07-20 | 2020-01-30 | 이쿠얼키 주식회사 | 상수분해를 통한 인수분해 방법 및 이를 지원하는 디바이스 |
-
1984
- 1984-04-06 JP JP6776484A patent/JPH0810390B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200009801A (ko) * | 2018-07-20 | 2020-01-30 | 이쿠얼키 주식회사 | 상수분해를 통한 인수분해 방법 및 이를 지원하는 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60212791A (ja) | 1985-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7158961B1 (en) | Methods and apparatus for estimating similarity | |
| AU2019322953A1 (en) | Method, system, storage medium and electric device of medical automatic question answering | |
| Hines | The NEURON simulation program | |
| CN110633360A (zh) | 一种语义匹配的方法以及相关装置 | |
| EP3826000A1 (en) | Automatic preparation of a new midi file | |
| Nolan et al. | Plasmid mapping computer program | |
| JPH0810390B2 (ja) | 因数分解装置 | |
| Roucka et al. | Extending PIC models to higher pressures—enhanced model of collisions | |
| JP4083387B2 (ja) | 離散フーリエ変換の計算 | |
| JP3514193B2 (ja) | 姓データの生成装置 | |
| JP3928921B2 (ja) | コンピュータ実施される方法、コンピュータ・システムおよびコンピュータ・プログラム | |
| EP0715256A1 (en) | Rule verifying apparatus and method for fuzzy inference | |
| CN108536299B (zh) | 基于矩阵的人机互动结果生成方法及系统 | |
| CN113268562B (zh) | 文本情感识别方法、装置、设备及存储介质 | |
| JPH0422992A (ja) | キャラクタージェネレータにおけるフォントデータ圧縮方式 | |
| Wright | A note on Pascal's triangle and simple random sampling | |
| Heck | Dynamic programming for pennies a day | |
| Gao et al. | Comparison and Applications of Multiplying 2 by 2 Matrices Using Strassen Algorithm in Python IDLE, Jupyter Notebook, and Colab | |
| Ballot et al. | Prime Density of Companion Lucas Sequences | |
| JP3402371B2 (ja) | オブジェクトの挿入処理装置 | |
| JPS61251966A (ja) | 画像処理装置 | |
| JPS60241173A (ja) | 連想記憶装置 | |
| JPS5840769B2 (ja) | 乱数発生装置 | |
| CN112989044A (zh) | 文本分类方法、装置、设备及存储介质 | |
| CN115203374A (zh) | 文本摘要生成方法、装置、设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |