JPH08101777A

JPH08101777A - 命令列最適化装置

Info

Publication number: JPH08101777A
Application number: JP6261394A
Authority: JP
Inventors: Yukihiro Ide; 出進博井; Takashi Yoshida; 田尊吉
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1994-09-30
Filing date: 1994-09-30
Publication date: 1996-04-16
Anticipated expiration: 2018-03-31
Also published as: JP3392545B2

Abstract

(57)【要約】【目的】情報処理装置用制御プログラムの作成段階で
消費電力を低減させるための最適化処理を行うことがで
きる、命令列最適化装置を提供する。【構成】プログラムを記憶するプログラムメモリとこ
のプログラムメモリから命令バスを介して前記プログラ
ムを取り込む演算処理部とを備えた情報処理装置が使用
するための前記プログラムを最適化する命令列最適化装
置において、前記プログラムを構成する各命令につい
て、相互の依存関係を解析する命令列解析手段と、この
命令列解析手段で解析された依存関係に影響を与えない
範囲で前記命令の順序を変更することによって、この命
令を前記プログラムメモリから前記演算処理部に転送す
る際に前記命令バスに現れるビット列間のハミング距離
を低減させる命令列変更手段とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば情報処理装置の
制御プログラム等を最適化するための命令列最適化装置
に関するものである。

【０００２】

【従来の技術】近年のマルチメディアの発展に伴って、
例えばブックコンピュータ、ノートコンピュータ、携帯
電話等の携帯型情報処理装置が大きな普及を見せてい
る。

【０００３】このような携帯型情報処理装置の制御部の
概略構成を、図２６に示す。同図に示したＣＰＵ(Centr
al Processing Unit) ２６１０において、実行ユニット
２６１１は、制御プログラムを構成する各命令を実行す
る。また、入出力部２６１２は、実行ユニット２６１１
が実行する命令のアドレスを順次アドレスバス２６３１
に出力するとともに、このアドレスに対応する命令を命
令バス２６３２から取り込む。レジスタ部２６１３は、
実行ユニット２６１１による命令の実行に伴って生じた
データを一時的に記憶する。

【０００４】一方、プログラムメモリ２６２０におい
て、記憶部２６２１には、制御プログラムを構成する各
命令が予め記憶されている。また、入出力部２６２２
は、アドレスバスから入力されたアドレスに対応する命
令を記憶部２６２１から読み出して、命令バス２６３２
に出力する。

【０００５】このような構成において、ＣＰＵ２６１０
による制御を行う際には、まず、実行ユニット２６１１
が実行する命令のアドレスが、アドレスバス２６３１を
介して、ＣＰＵ２６１０の入出力部２６１２からプログ
ラムメモリ２６２０の入出力部２６２２に送られる。こ
れにより、プログラムメモリ２６２０は、指定されたア
ドレスに対応する命令を記憶部２６２１から読み出し、
入出力部２６２２から出力する。ＣＰＵ２６１０の入出
力部２６１２は、この命令を命令バス２６３２を介して
入力し、実行ユニット２６１１に送る。そして、実行ユ
ニット２６１１がこの命令を実行することによって、情
報処理装置の制御を行っている。

【０００６】このようにして、実行ユニット２６１１が
命令の実行を行っているときに、一時的に記憶する必要
のあるデータが生じた場合、このデータはＣＰＵ２６１
０内のレジスタ部２６１３に格納されるとともに、必要
に応じて読み出される。

【０００７】ここで、図２６に示したような情報処理装
置に使用する制御プログラムは、予め作成されて、情報
処理装置の製造時に、プログラムメモリ２６２０に格納
される。かかる制御プログラムの開発においては、高級
言語或いはアセンブリ言語のコンパイル等を行って目的
プログラム（すなわちプログラムメモリ２６２０に格納
するプログラム）を作成する手段において、様々な最適
化処理が施される。この最適化処理としては、例えば、
制御プログラムの実行時間を短縮するための最適化処理
や、この制御プログラムの格納に使用されるメモリ領域
を低減させるための最適化処理などが、すでに知られて
いる。

【０００８】

【発明が解決しようとする課題】上述したような情報処
理装置においては、従来より、消費電力の低減が要求さ
れている。特に、携帯型の情報処理装置では、連続使用
できる時間を向上させるために、消費電力の低減が要求
されている。また、携帯型以外の情報処理装置において
も、環境保全やエネルギー消費削減の観点から、消費電
力の低減が要求されている。

【０００９】情報処理装置の内部回路の消費電力Ｐは、
以下のような式で表される。

【００１０】Ｐ＝α・Ｃ・Ｖdd²・ｎ・ｆ＋Ｐs ここで、αは稼働率、Ｃは回路全体のキャパシタンス、
Ｖddは電源電圧、ｎは回路の素子数、ｆは動作周波数、
Ｐs は待機時の消費電力である。

【００１１】従来は、これらの各パラメータの値が小さ
くなるようにハードウエアを構成することによって、消
費電力の低減が図られていた。

【００１２】しかしながら、このようなハードウエア上
の措置だけでは、消費電力を十分に低減させることはで
きなかった。

【００１３】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、情報処理装置用制御プログラ
ムの作成段階で消費電力を低減させるための最適化処理
を行うことができる、命令列最適化装置を提供すること
を目的とする。

【００１４】

【課題を解決するための手段】

（１）第１の発明に係わる命令列最適化装置は、プログ
ラムを記憶するプログラムメモリとこのプログラムメモ
リから命令バスを介して前記プログラムを取り込む演算
処理部とを備えた情報処理装置が使用するための前記プ
ログラムを最適化する命令列最適化装置において、前記
プログラムを構成する各命令について、相互の依存関係
を解析する命令列解析手段と、この命令列解析手段で解
析された依存関係に影響を与えない範囲で前記命令の順
序を変更することによって、この命令を前記プログラム
メモリから前記演算処理部に転送する際に前記命令バス
に現れるビット列間のハミング距離を低減させる命令列
変更手段と、を備えたことを特徴とする。（２）第２の発明に係わる命令列最適化装置は、データ
を一時的に記憶する複数のレジスタと、プログラムを記
憶するプログラムメモリと、このプログラムメモリから
命令バスを介して取り込んだ命令にしたがって前記レジ
スタに対するデータの書き込み／読み出しを行う演算処
理部とを備えた情報処理装置が使用するためのプログラ
ムを最適化する命令列最適化装置において、前記プログ
ラムを構成する各命令中ののレジスタ番号を認識するレ
ジスタ番号認識手段と、このレジスタ番号認識手段で認
識された前記レジスタ番号の有効範囲を認識するレジス
タ有効範囲認識手段と、このレジスタ有効範囲認識手段
が認識した前記有効範囲に影響を与えない範囲で前記レ
ジスタ番号を変更することによって、このレジスタ番号
を含む命令を前記プログラムメモリから前記演算処理部
に転送する際に前記命令バスに現れるビット列間のハミ
ング距離を低減させる命令列変更手段と、を備えたこと
を特徴とする。（３）第３の発明に係わる命令列最適化装置は、プログ
ラムを記憶するプログラムメモリとこのプログラムメモ
リから命令バスを介して前記プログラムを取り込む演算
処理部とを備えた情報処理装置が使用するための前記プ
ログラムを最適化する命令列最適化装置において、前記
プログラムを構成する各命令の一部または全部につい
て、同じ命令を意味する他のビットパターンを記憶する
記憶手段と、前記プログラム中の命令を前記記憶手段に
記憶されたビットパターンに置換えることによって、こ
の命令を前記プログラムメモリから前記演算処理部に転
送する際に前記命令バスに現れるビット列間のハミング
距離を低減させる命令列変更手段と、を備えたことを特
徴とする。（４）第４の発明に係わる命令列最適化装置は、プログ
ラムを記憶するプログラムメモリとこのプログラムメモ
リから命令バスを介して前記プログラムを取り込む演算
処理部とを備えた情報処理装置が使用するための前記プ
ログラムを最適化する命令列最適化装置において、前記
プログラム中の命令または命令列について、同じ処理結
果を得ることができる他の命令または命令列を選定する
選定手段と、前記プログラム中の命令または命令列を前
記選定手段で選定された命令または命令列と置換えるこ
とによって、この命令または命令列を前記プログラムメ
モリから前記演算処理部に転送する際に前記命令バスに
現れるビット列間のハミング距離を低減させる命令列変
更手段と、を備えたことを特徴とする。（５）第５の発明に係わる命令列最適化装置は、プログ
ラムを記憶するプログラムメモリとこのプログラムメモ
リから命令バスを介して前記プログラムを取り込む演算
処理部とを備えた情報処理装置が使用するための前記プ
ログラムを最適化する命令列最適化装置において、前記
プログラム中の命令または命令列について、同じ処理結
果を得ることができる他の命令または命令列を選定する
選定手段と、前記プログラム中の命令または命令列およ
び前記選定手段で選定された命令または命令列につい
て、これらの命令または命令列を前記プログラムメモリ
から前記演算処理部に転送する際の前記命令バスにおけ
る消費電力を、ハミング距離を考慮して試算する演算手
段と、前記プログラム中の命令または命令列を前記選定
手段で選定された命令または命令列と置換えることによ
って、前記演算手段が試算した消費電力を低減させる命
令列変更手段と、を備えたことを特徴とする。

【００１５】

【作用】

（１）第１の発明に係わる命令列最適化装置によれば、
プログラムを構成する各命令について相互の依存関係を
解析し、この依存関係に影響を与えない範囲で命令の順
序を変更することによってこの命令をプログラムメモリ
から演算処理部に転送する際に命令バスに現れるビット
列間のハミング距離を低減させることとしたので、情報
処理装置の消費電力を低減させることができる。（２）第２の発明に係わる命令列最適化装置によれば、
プログラムを構成する各命令のレジスタ番号を認識し、
続いて、このレジスタ番号の有効範囲を認識し、そし
て、この有効範囲に影響を与えない範囲でレジスタ番号
を変更することによって、このレジスタ番号を含む命令
が転送される際に命令バスに現れるビット列間のハミン
グ距離を低減させることとしたので、情報処理装置の消
費電力を低減させることができる。（３）第３の発明に係わる命令列最適化装置によれば、
同じ命令を意味する他のビットパターンをプログラム中
の命令と置換えることによって、この命令をプログラム
メモリから演算処理部に転送する際に命令バスに現れる
ビット列間のハミング距離を低減させることとしたの
で、情報処理装置の消費電力を低減させることができ
る。（４）第４の発明に係わる命令列最適化装置によれば、
同じ処理結果を得ることができる他の命令または命令列
をプログラム中の命令または命令列と置換えることによ
って、この命令または命令列をプログラムメモリから演
算処理部に転送する際に命令バスに現れるビット列間の
ハミング距離を低減させることとしたので、情報処理装
置の消費電力を低減させることができる。（５）第５の発明に係わる命令列最適化装置によれば、
プログラム中の命令または命令列、および、この命令ま
たは命令列と同じ処理結果を得ることができる他の命令
または命令列の消費電力を試算し、この消費電力が小さ
い命令または命令列に置換することとしたので、情報処
理装置の消費電力を低減させることができる。

【００１６】

【実施例】以下、本発明の実施例について、図面を用い
て説明する。

【００１７】（実施例１）実施例１として、第１の発明
の一実施例（請求項１〜４に対応する）について説明す
る。

【００１８】図１は、第１の発明（請求項１に対応す
る）の概念を概略的に示すフローチャートである。同図
に示したように、第１の発明においては、まず、プログ
ラムを構成する各命令について、命令列解析手段を用い
て、相互の依存関係を解析する（ステップＳ１００）。
そして、この依存関係に影響を与えることなく命令バス
上に現れるビット列間のハミング距離が低減されるよう
に、命令の順序を変更する（ステップＳ１０１）。そし
て、この命令順序の変更により、命令バスにおける消費
電力の低減が実現される。

【００１９】このステップＳ１０１では、まず、消費電
力低減化手段（第１の発明の「命令列変更手段」に相当
する）を用いて、命令順序の変更と、このときのハミン
グ距離の判定とを行う（ステップＳ１０２）。次に、判
定されたハミング距離を所定の基準値と比較する（ステ
ップＳ１０３）。ここで、基準値は、予め定められた値
でもよいし、それまでに消費電力低減化手段で判定され
たハミング距離の最低値であってもよい。そして、消費
電力低減化手段で判定されたハミング距離が基準値より
も小さい場合は、この命令の順序を最適化の結果として
出力し、この最適化処理を終了する（ステップＳ１０
４）。一方、判定されたハミング距離が基準値よりも大
きい場合は、他の命令順序について、同様の処理（ステ
ップＳ１０２，Ｓ１０３）を繰り返す。

【００２０】次に、図１を具体化した例（請求項１〜３
に対応する）について、図２のフローチャートを用いて
説明する。

【００２１】なお、ここでは、実行ユニットおよび命令
バスがともに３２ビットの情報処理装置（図１４（ａ）
参照）で使用される制御プログラムの最適化に第１の発
明を適用した場合を例にとって説明する。

【００２２】図２において、ステップＳ２００では、制
御プログラムを、基本ブロックに分割する。ここで、基
本ブロックとは、例えば式や代入文の並びのような、途
中から外部への分岐が起こらず、また、外部から途中へ
の分岐も起こらないプログラムブロックをいう。基本ブ
ロックへの分割が終了すると、次に、この基本ブロック
内の各命令シーケンスに対して、それらの命令の依存関
係およびレジスタの依存関係を解析し、命令の入れ換え
によって処理の因果律を侵さない範囲を特定する。そし
て、このようにして特定された各範囲を識別するための
識別子をプログラムに付加する。

【００２３】ステップ２００における処理は、従来から
知られているような他の最適化処理においても利用され
る処理であるので、ここでは詳細の説明を省略する。こ
のような処理を開示した文献としては、例えば以下のよ
うなものがある。

【００２４】Z.Li and P-C.Yew, ”Efficient Interpro
cedual Analysis fir Program Parallelization and Re
structuring,”Proc.ACM SIGPLAN PPEALS,pp85-97,198
8.S.Jain and C.Thompson,”An Efficient Approach to
Dataflow Analysis ina Multiple Pass Global Optimi
zer, ”Proc.SIGPLAN’88 Cof.on Prog.Lang.Design an
d Implementation(PLDI’88),pp.154-163,1988. 次に、ステップＳ２０１で、基本ブロックごとに最適化
処理を行う。以下、このステップＳ１０１の処理手順に
ついて説明する。

【００２５】まず、ステップＳ２０２により、初期設定
を行う。図２において、変数ＬａｓｔＣｏｍは、前回に
最適化処理を行った基本ブロックの最後の命令が代入さ
れている。初期設定においては、この変数ＬａｓｔＣｏ
ｍに、デフォルト値（命令ビット列のひとつ）を代入す
る。このデフォルト値としては、どのような値を使用し
てもよく、例えば、全ビット“１”や全ビット“０”で
あってもよい。但し、現実的には、統計的に最も頻繁に
出現する命令や、最終的にリンクされるヘッダ・プログ
ラム（プロローグ・プログラム、すなわち、ＯＳから目
的のユーザが作成したプログラムを起動させ、実行終了
後のＯＳに戻るためのプログラム）或いはランタイム・
ルーチンなどの最終命令などをデフォルト値とすること
が好ましい。

【００２６】以降のステップＳ２０３〜Ｓ２１２では、
ハミング距離を最小にするための処理が行われる。ここ
で示す手順は、命令の順番を順次変更し、可能な全パタ
ーンを試行することによって最適化を行う、素朴且つ確
実な「しらみつぶし」による方法を用いている。なお、
複雑なデータ構造の基本ブロックの場合は、特別な手法
を用いて高速処理を行うことも有効であるが、本発明で
は特に限定されるものではない。

【００２７】ステップＳ２０３においては、全ての処理
が終了したか否かの判定を行う。本実施例における最適
化処理は、基本ブロックごとに行われるので、すべての
基本ブロックに対する処理が終了した時点で終了する。
この判定の結果、処理を行っていない基本ブロックが残
っている場合には、ステップＳ２０４以降の処理を実行
する。

【００２８】ステップＳ２０４では、基本ブロック内の
最適化処理が終了したか否かの判定を行う。この最適化
処理は、基本ブロック内の各命令の実行順序を置き換え
ることによって行われる。注目している基本ブロックに
対する処理は、命令の順序依存やレジスタ依存などに矛
盾を生じさせない全ての可能な置き換え方（順列）につ
いて試行し終わっている場合に終了し、ステップＳ２１
３に進む。一方、全ても置き換え方の試行を終了してい
ない場合は、ステップＳ２０５以降の最適化処理を続行
する。

【００２９】ステップＳ２０５では、ブロック内の最適
化に先立つ初期設定を行う。図２において、変数Ｈｄ＿
ｓｕｍは、注目している基本ブロック内での命令間のハ
ミング距離の総和を示し、変数Ｈｄ＿ｂｏｕｎは変数Ｌ
ａｓｔＣｏｍと注目している基本ブロックの先頭命令と
のハミング距離である。また、変数Ｈｄ＿ｔｏｔａｌ
は、変数Ｈｄ＿ｓｕｍと変数Ｈｄ＿ｂｏｕｎとの和を示
し、変数Ｈｄ＿ｍｉｎは、変数Ｈｄ＿ｔｏｔａｌの最小
値を示している。この変数Ｈｄ＿ｍｉｎに、初期設定と
して、“∞”を代入する。ここで、“∞”はいかなる数
字よりも大きい値であるものとする。

【００３０】ステップＳ２０６では、注目している基本
ブロック内のハミング距離の総和を求め、変数Ｈｄ＿ｓ
ｕｍに代入する。この総和は、隣接する命令のビット・
パターンを比較し、対応する桁のビットの値が異なって
いる場合を“１”として累積加算することにより簡単に
求めることができる。

【００３１】ステップＳ２０７では、ステップ２０６と
同様にして、前回処理した基本ブロックの最後の命令
（変数ＬａｓｔＣｏｍ）と今回注目している基本ブロッ
クの先頭命令とのハミング距離を求め、変数Ｈｄ＿ｂｏ
ｕｎに代入する。この操作を行うことによって、基本ブ
ロック間にまたがる最適化処理が可能となる。

【００３２】ステップＳ２０８では、現在の命令シーケ
ンス・パターンにおける命令間のハミング距離の総和、
すなわち変数Ｈｄ＿ｓｕｍと変数Ｈｄ＿ｂｏｕｎとの和
を算出して、変数Ｈｄ＿ｔｏｔａｌに代入する。

【００３３】ステップＳ２０９では、ステップＳ２０８
で得られたＨｄ＿ｔｏｔａｌの値と、現在までの試行に
よって得られたＨｄ＿ｔｏｔａｌのうちの最小値である
Ｈｄ＿ｍｉｎとが、比較される。そして、Ｈｄ＿ｔｏｔ
ａｌ≧Ｈｄ＿ｍｉｎの場合は、異なる命令シーケンス・
パターンについての試行をさらに行うべく、ステップＳ
２１２以降を実行する。一方、Ｈｄ＿ｔｏｔａｌ＜Ｈｄ
＿ｍｉｎの場合は、ステップＳ２１０，Ｓ２１１を実行
した後、ステップＳ２１２以降を実行する。

【００３４】ステップＳ２１０，Ｓ２１１では、変数の
更新を行う。まず、ステップＳ２１０においては、Ｈｄ
＿ｔｏｔａｌの値をＨｄ＿ｍｉｎに代入する。また、ス
テップＳ２１１においては、このＨｄ＿ｍｉｎに対応す
る命令シーケンス・パターンを、変数ＭｉｎＨｄＳｅｑ
ｕｅｎｃｅに記憶する。

【００３５】ステップＳ２１２においては、命令シーケ
ンスの入れ換えを行う。ここでは、基本ブロック内の命
令の順番を入れ換えることにより、まだ試行していない
命令シーケンスを生成して、ステップＳ２０４に戻る。
この命令の入れ換えにおいては、ステップＳ２００で行
った解析の結果に基づいて、因果律に矛盾が生じないよ
うにする。

【００３６】以上説明したステップＳ２０３〜Ｓ２１２
からなる処理を反復して行うことにより、最適化を行う
ことができる。

【００３７】すべての命令シーケンス・パターンについ
ての試行を終了すると（ステップＳ２０４）、続いて、
ステップＳ２１３を実行する。ステップＳ２１３では、
最適化された命令シーケンス（変数ＭｉｎＨｄＳｅｑｕ
ｅｎｃｅに記憶されている）を、最適化の結果として出
力する。

【００３８】ステップＳ２１４では、変数ＬａｓｔＣｏ
ｍの更新を行う。すなわち、この変数ＬａｓｔＣｏｍ
に、変数ＭｉｎＨｄＳｅｑｕｅｎｃｅに記憶された最後
の命令を代入する。

【００３９】そして、以上の説明と同様にして、次の基
本ブロックについて、ステップＳ２０３以降の処理を実
行する。

【００４０】次に、本実施例の最適化処理を実際に行う
場合について、図３に示したようなプログラムを用いる
場合を例にとって説明する。

【００４１】図３のプログラムは、整数の内積演算を行
うためのプログラムであり、Ｃ言語で記述されている。

【００４２】図４〜図７は、図３に示したプログラムを
“ＳｕｎＳＰＡＲＣＣコンパイラ”でコンパイルし
た場合のアセンブリ・ソース・プログラムリストを示し
ている。図４〜図７において、第１カラムはライン番
号、第２カラムはアドレス、第３カラムはオブジェクト
・コード、第４カラムはアセンブリ・ソースを、それぞ
れ示している。なお、Ｃ１０１〜Ｃ３１３およびＢ１〜
Ｂ６は、説明のための符号である。ここで、アセンブリ
文法やニーモニック等については、公知技術であるので
説明を省略するが、これらを開示した文献としては例え
ば以下のようなものがある。

【００４３】SPARC International,Inc.,The SPARC Arc
hitecture Manual Version 8,Prectice-Hall,Inc.A Sim
on and Schuster Company Englewood Cliffs,New Lerse
y 07632. 本実施例の最適化処理装置に入力されるのは、図４〜図
７に示したようなアセンブリ・ソースである。そして、
このアセンブリ・ソースは、図２にステップＳ２００に
よって基本ブロックが検索される。これにより、このプ
ログラムは、図４〜図７にＢ１〜Ｂ６で示したような６
個の基本ブロックに分割される。

【００４４】さらに、各基本ブロック内の命令の依存関
係が解析される。図８および図９は、依存関係の解析結
果を示す有向グラフである。ここで、図８は基本ブロッ
クＢ１（図４参照）の有向グラフであり、図４のＣ１０
１〜Ｃ１０４はそれぞれ図８のノードＮ１０１〜Ｎ１０
４に対応している。同様に、図９は基本ブロックＢ３
（図５参照）の有向グラフであり、図５のＣ３０１〜Ｃ
３１３はそれぞれ図９のノードＮ３０１〜Ｎ３１３に対
応している。また、ノードＮ１００，Ｎ３００は有向グ
ラフのトップを表すダミー・ノードであり、ノードＮ１
０５，Ｎ３１４は有向グラフのボトムを表すダミー・ノ
ードである。さらに、アークＡ１０１〜Ａ１０５，Ａ３
０１〜Ａ３１４は命令の依存関係を示し、矢印の逆の順
番に命令を実行してはならないことを示している。基本
ブロック内の命令の順序関係は、このような有向グラフ
を作成することによって管理する。

【００４５】まず、第１の基本ブロックＢ１の最適化処
理について説明する。基本ブロックＢ１は、本プログラ
ムを実行するために内部状態を保存するためのプロロー
グ処理である。図８の有向グラフに示したように、４個
の命令Ｃ１０１〜Ｃ１０４は、この順番でしか実行でき
ないので、そのまま出力される。

【００４６】第２の基本ブロックＢ２の最適化処理につ
いては説明を省略するが、この基本ブロックＢ２の処理
の終了時には、最後の命令Ｃ２０４としての“ｎｏｐ”
がＬａｓｔＣｏｍに記憶されている。

【００４７】次に、第３の基本ブロックＢ３の最適化処
理を行う。基本ブロックＢ３においては、図９の有向グ
ラフに示したように、“Ｃ３０１”、“Ｃ３０２〜Ｃ３
０４”、“Ｃ３０５”、“Ｃ３０６〜Ｃ３０８”相互間
で命令シーケンスの順序を入れ換えることは可能である
が、“Ｃ３０２〜Ｃ３０４”や“Ｃ３０６〜Ｃ３０８”
内で命令の順序を入れ換えることはできない。また、Ｃ
３０９〜Ｃ３１３は、この順番でしか実行できず、Ｃ３
０１〜Ｃ３０８よりも先に実行することはできない。

【００４８】まず、命令シーケンス・パターンを図５の
とおり、すなわちＣ３０１，Ｃ３０２・・・Ｃ３１３と
した場合について、図２に示したような最適化処理ステ
ップＳ２０５〜Ｓ２１１を行う。このとき、ＬａｓｔＣ
ｏｍには、上述したように、基本ブロックＢ２の最後の
命令Ｃ２０４としての“ｎｏｐ”が記憶されている。ま
た、最小ハミング距離Ｈｄ＿ｍｉｎには、初期設定とし
て“∞”が代入されている。

【００４９】図１０は、基本ブロックＢ２の最後の命令
Ｃ２０４および基本ブロックＢ３の各命令Ｃ３０１〜Ｃ
３１３のビット・パターンを示している。このようなビ
ット・パターンについて、Ｈｄ＿ｓｕｍ，Ｈｄ＿ｂｏｕ
ｎ，Ｈｄ＿ｔｏｔａｌを算出すると（図２のステップＳ
２０６〜Ｓ２０８参照）、Ｈｄ＿ｓｕｍ＝１６１、Ｈｄ
＿ｂｏｕｎ＝１３となり、したがってＨｄ＿ｔｏｔａｌ
＝１７４となる。

【００５０】ここで、最小ハミング距離Ｈｄ＿ｍｉｎ＝
∞であるので、ステップＳ２０９（図２参照）での比較
の結果、Ｈｄ＿ｍｉｎにはＨｄ＿ｔｏｔａｌ＝１７４が
代入され（ステップＳ２１０）、さらに、図５に示した
ような命令シーケンスが変数ＭｉｎＨｄＳｅｑｕｅｎｃ
ｅに記憶される（ステップＳ２１１）。

【００５１】次に、命令の順序を入れ換えた場合につい
て、同様の処理（ステップＳ２０５〜Ｓ２１１）を行
う。

【００５２】そして、入れ換えが可能な命令シーケンス
のすべてについての試行が終了すると、変数ＭｉｎＨｄ
Ｓｅｑｕｅｎｃｅに記憶されている命令シーケンスを、
命令シーケンスの最適化の結果として出力する（ステッ
プＳ２１３）。

【００５３】ステップＳ２１３で出力された命令シーケ
ンスのビットパターンを図１１に示す。また、参考例と
して、最悪の（すなわち、ハミング距離の総和が最大に
なる）ビットパターンを図１２に示す。図１１における
ハミング距離の総和Ｈｄ＿ｔｏｔａｌは１３０となる。
また、図１２におけるハミング距離の総和Ｈｄ＿ｔｏｔ
ａｌは１９６となる。すなわち、本実施例によれば、最
適化処理によって、基本ブロックＢ３を実行する際の命
令バスのスイッチング回数を最適化前の７４．７％とす
ることができ、また、最悪の場合の６６．３％とするこ
とができた。

【００５４】以下、同様にして第４〜第６の基本ブロッ
クＢ４〜Ｂ６についての最適化処理を行うが、これらの
各ブロックＢ４〜Ｂ６内では命令の順番を入れ換えるこ
とはできないので、そのまま出力して処理を終了する。

【００５５】次に、本実施例に係わる命令列最適化装置
の変形例（請求項４に対応する）について、図１３を用
いて説明する。

【００５６】プログラム中の命令によっては、命令フォ
ーマットの中に“do not care ”のビット、すなわち
“１”あるいは“０”のどちらであっても、その命令の
動作に影響を与えないビットを含む場合がある。例え
ば、上述の基本ブロックＢ３において、命令Ｃ３０３，
Ｃ３０４，Ｃ３０７，Ｃ３０８の１２ビット目から６ビ
ット目（ビット〈１１：５〉）は、“do not care ”の
ビットである（図１０参照）。このようなビットの値を
適当に変更することによって、隣接する命令間でのハミ
ング距離を低減させることができる場合がある。

【００５７】図１３は、“do not care ”のビットの値
を変更することによってハミング距離を低減させるため
の処理の一例を示すフローチャートである。

【００５８】図１３に示したような処理を、図２のステ
ップＳ２０６に換えて実行することにより、“do not c
are ”のビットを考慮して、さらなるハミング距離の低
減を図ることができる。

【００５９】同図において、ステップＳ１３０１では、
初期設定として、変数Ｈｄ＿ｓｕｍに初期値“∞”を代
入する。

【００６０】次に、ステップＳ１３０２において、本処
理が終了したか否かの判定を行う。本処理においては、
“do not care ”の全ビットの値を変更しつつ、以下の
ような試行を行う。そして、“do not care ”のビット
の“１”，“０”の組み合わせについてのすべての試行
を終了すると、本処理を終了する。

【００６１】ステップＳ１３０３では、現時点での“do
not care ”のビット・パターンについて、隣接する命
令間でのハミング距離の総和を求め、変数Ｈｄ＿ｓｕｍ
＿ｃｕｒｒｅｎｔに代入する。

【００６２】ステップＳ１３０４では、Ｈｄ＿ｓｕｍと
Ｈｄ＿ｓｕｍ＿ｃｕｒｒｅｎｔとの大小比較を行う。こ
こで、Ｈｄ＿ｓｕｍ≧Ｈｄ＿ｓｕｍ＿ｃｕｒｒｅｎｔで
あれば、ステップＳ１３０５でＨｄ＿ｓｕｍにＨｄ＿ｓ
ｕｍ＿ｃｕｒｒｅｎｔの値を代入したのち、ステップＳ
１３０６へ進む。一方、Ｈｄ＿ｓｕｍ＜Ｈｄ＿ｓｕｍ＿
ｃｕｒｒｅｎｔであれば、ステップＳ１３０５を実行す
ることなく、そのままステップＳ１３０６へ進む。

【００６３】ステップＳ１３０６では、“do not care
”のビット・パターンを、まだ試行していないビット
・パターンに変更する。

【００６４】このような処理を、例えば基本ブロックＢ
３の最適化前のプログラム（図１０参照）においては、
ハミング距離の総和Ｈｄ＿ｓｕｍ，Ｈｄ＿ｔｏｔａｌを
１０だけ低減させることができる。

【００６５】以上説明したようにして最適化を行った制
御プログラムを情報処理装置のプログラムメモリに格納
し、この制御プログラムを用いてＣＰＵ等の制御を行う
ことにより、命令バスにおける消費電力を低減させるこ
とが可能となる。

【００６６】本実施例に示した手順は、最適化を入力デ
ータに対して順次実行する１パス方式のものである。そ
のため、最終的に得られた命令例は、ハミング距離が最
小でない場合もあり得る。これは、基本ブロックの境界
の最適化において、注目している基本ブロックの一つ前
の基本ブロックの最終命令しか考慮していないためであ
る。したがって、ハミング距離をさらに低減させるため
には、例えば、注目している基本ブロックの次の基本ブ
ロックやさらに次の基本ブロック等をも考慮する方法等
が考えられる。しかし、単純な処理で迅速に最適化を行
うためには、基本ブロックに分割して処理を行う方が望
ましい。

【００６７】また、アセンブリ・ソースに対して本実施
例に係わる最適化処理と他の最適化処理（例えば、制御
プログラムの実行時間を短縮するための最適化処理や、
この制御プログラムの格納に使用されるメモリ領域を低
減させるための最適化処理など）を行う場合には、各最
適化処理を行う順番に係わらず、本実施例の効果を得る
ことができる。しかし、本実施例の効果を最も有効に得
るためには、本実施例に係わる最適化を最後に行うこと
が望ましい。ここで、本実施例の最適化処理を最後に行
う場合には、他の最適化処理の結果を変更してしまう場
合が考えられるが、このような不都合の防止は、ステッ
プＳ１００（図１参照）の依存解析のフェイズにおいて
考慮すればよい。すなわち、図８、図９に示したような
有向グラフにおいて、他の最適化処理の結果を変更しな
いように制約の設定を行えばよい。

【００６８】以上説明した本実施例では、実行ユニット
および命令バスがともに３２ビットの情報処理装置で使
用される制御プログラムの最適化を例にとった。すなわ
ち、本実施例で最適化された制御プログラムは、図１４
（ａ）に示したような、命令を一度に１個ずつ読み出し
て、フェッチ、発行、デコード、実行を行う情報処理装
置の制御に使用されることを前提としていた。したがっ
て、最適化処理において考慮すべきハミング距離は、図
１５（ａ）に示すように、隣接する命令間のハミング距
離である。

【００６９】しかしながら、図１４（ｂ）に示したよう
に、今日ではＣＰＵの多くは一度に複数の命令の読み出
し、フェッチ、発行が行える構成となっている。このよ
うなＣＰＵを用いる場合、最適化を行う際に考慮すべき
ハミング距離は、隣接する命令間のハミング距離ではな
く、命令バスの同じフィールド、同じビット位置に割り
当てられる命令間のハミング距離である。すなわち、図
１４（ｂ）に示したように、一度に２命令ずつ命令を読
み出すような構成のＣＰＵの制御プログラムを最適化す
る場合は、図１５（ｂ）に示したように、１つおきの命
令間（例えば、Ｃ３０１とＣ３０３、Ｃ３０２とＣ３０
４等）のハミング距離が低減されるように最適化を行え
ばよい。このような場合、２個づつの命令をビット結合
（コンカチネント）して得られたビット列を作成するこ
ととすれば、本実施例の最適化装置をそのまま用いて最
適化処理を行うことができる。

【００７０】図１６（ａ）は、一度に４命令ずつ命令を
読み出すような構成の装置を示している。このような場
合も、図１６（ｂ）に示したように、３つおきの命令間
（例えば、Ｃ３０１とＣ３０５、Ｃ３０２とＣ３０６
等）のハミング距離が低減されるように最適化を行えば
よい。そして、４個づつの命令をビット結合して得られ
たビット列を作成することとすれば、本実施例の最適化
装置をそのまま用いて最適化処理を行うことができる。

【００７１】また、情報処理装置によっては、内部の命
令バスのバンド幅と外部の命令バスのバンド幅とが異な
る場合がある。図１７は、内部の命令バスのバンド幅は
１２８ビットであるが、外部の命令バスのバンド幅は３
２ビットである場合を示している。このような場合に
は、内部バスについては３命令おきの命令間でハミング
距離の低減を行い、外部バスについては隣接する命令間
でハミング距離の低減を行えばよい。どちらを優先する
か、或いは互いに妥協するのかは、消費電力の低減に対
する関与の度合い等に応じて、適宜決定すればよい。

【００７２】（実施例２）実施例２として、第２の発明
の一実施例（請求項５、６に対応する）について説明す
る。

【００７３】なお、ここでは、実行ユニットおよび命令
バスがともに３２ビットの場合を例にとって説明する。

【００７４】本実施例の命令列最適化装置においては、
レジスタに割り当てられるべき変数に注目して、制御プ
ログラムの最適化を行う。すなわち、その変数が現れる
命令列のある区間でビットの変化量を見て、最小となる
レジスタ番号を割り当てていく。

【００７５】本実施例では、ｃ＝ａ−ｂ、ｃ＝ａ／ｂ等
において、ａをソース、ｂをターゲット、ｃをデスティ
ネーションとし、ａの値を保持するレジスタをソース・
レジスタ、ｂの値を保持するレジスタをターゲット・レ
ジスタ、ｃの値を保持するデスティネーション・レジス
タと称することとする。そして、３２ビットの命令のう
ち、左側ＭＳＢから数えて、１ビット目〜１０ビット目
および２１ビット目〜２７ビット目を命令コードのフィ
ールドとし、１１ビット目〜１５ビット目をデスティネ
ーション・レジスタのフィールドとし、１６ビット目〜
２０ビット目をソース・レジスタのフィールドとし、２
７ビット目〜３２ビット目をターゲットレジスタのフィ
ールドとする。

【００７６】あるレジスタ番号に格納されるデータの有
効範囲は、このレジスタ番号がデスティネーションのレ
ジスタ番号として現れる命令によってデータがレジスタ
に格納されてから、この格納データが必要とされる命
令、すなわち、このレジスタ番号がソースレジスタ或い
はターゲットレジスタとして現れる命令までである。当
然ながら、一つのレジスタ番号は複数の変数或いはデー
タの一時記憶場所として使い回しをして効率化を図って
いる。したがって、プログラム中で、１個のレジスタ番
号がある一つのレジスタデータを保管している範囲を知
るには、コンパイラの最適化部でレジスタ番号を割り当
てる際に作られるレジスタ割当テーブルを解析し、有効
範囲テーブルを作製することが必要となる。

【００７７】有効範囲テーブルは、レジスタ割当テーブ
ルから容易に作製することができる。通常、コンパイラ
では、ソースプログラムからデータフローグラフ或いは
依存グラフを生成する。そして、このグラフを用いて、
ある変数のデータまたは一時的な演算の中間結果を示す
データの保持のためにレジスタを割り当てていく。ここ
で、従来は、変数が現れるとレジスタを割り当てテーブ
ルに登録し、データフローグラフ或いは依存グラフから
不要になったと判断された変数についてはレジスタの割
当テーブルからエントリーを削除していた。そして、こ
れにより、あるレジスタ番号のレジスタに保持されてい
るデータが有効なアドレスの範囲、すなわち、あるいロ
ード命令或いは演算結果の書き込みにより有効なデータ
が書き込まれてからそのデータを必要とする最後の演算
命令或いはストア命令が出現するまでの有効期間を判断
していた。

【００７８】レジスタ番号を割り当てる際に、例えば、ｃ＝ａ＋ｂｃ＝ｃ＊ｄというソースプログラムがあった場合、ａ：レジスタ０ｂ：レジスタ１ｃ：レジスタ２ｄ：レジスタ３とし、コンパイル後のプログラムを（１）ａｄｄｒ０，ｒ１，ｒ２ｍｕｌｒ２，ｒ３，ｒ２としてもよいが、乗算結果としてのｃのみをレジスタ５
に格納すること、すなわち、（２）ａｄｄｒ０，ｒ１，ｒ２ｍｕｌｒ２，ｒ３，ｒ５としてもよい。この場合には、ソースプログラムの変数
ｃに対し、複数のレジスタ番号を割り当てることにな
る。従来は、上記プログラム（１）のように、例えばＳ
ＰＡＲＣのレジスタウインドウのグローバルレジスタの
ようにレジスタに特殊な意味または機能がある場合を除
いては、レジスタリソースの問題からレジスタからのデ
ータの退避が必要ないときには複数のレジスタ番号への
割り付けをできるだけ避けている。これに対して、本実
施例では、上記プログラム（２）のように、複数のレジ
スタへの割り当てを行うものとする。これにより、評価
対象の評価範囲を分割することができるので、評価範囲
が狭まり、評価対象を増加させることができる。一方、
上述のようにレジスタに特殊な意味・機能がある場合に
は、もともと割り当てられていたレジスタと同じ機能を
有するレジスタ以外には割り当てることができないの
で、選択範囲が狭くなり、注意が必要である。

【００７９】有効範囲テーブルを作成した後は、注目す
るレジスタ番号についてハミング距離を求め、割り付け
可能な他のレジスタ番号の再割り当てを行う。この再割
り当てを行う際には、さらに複数のレジスタに割り当て
ることを試みることとして、評価範囲の分割を図ること
も可能である。

【００８０】また、本実施例では、複数のレジスタ番号
について同時に評価することも可能である。同時に評価
を行うレジスタ番号を１つに限定すると、置き換えが可
能なレジスタ番号の数が限定されるが、複数のレジスタ
番号について同時に評価することにより、これらの複数
のレジスタ番号を互いに置き換えが可能なレジスタ番号
として置き換えの最適化を行うことができる。

【００８１】さらに、レジスタファイルの再割り当てを
行う段階は、コンパイラでレジスタ割り当てを行うとき
でもよいし、一旦割り当てを行った後であってもよい。

【００８２】次に、本実施例の命令列最適化装置の具体
的な例について、図１８〜図２０を用いて説明する。

【００８３】図１８は、本実施例の命令列最適化装置が
行う最適化処理の手順を説明するためのフローチャート
である。

【００８４】まず、高級言語或いはアセンブリ言語で作
製されたソース・プログラムをコンパイルし、さらに他
の最適化処理を施すことにより、中間コード（アセンブ
リ・コード）を作製する（ステップＳ１８０１）。この
ようにして得られた中間コードのプログラム例を、図１
９（ａ）に示す。

【００８５】次に、レジスタ割当テーブルを作製し、さ
らに、このレジスタ割当テーブルから有効範囲テーブル
を作製する（ステップＳ１８０２）。図１９（ａ）に示
したプログラムの有効範囲テーブルを、図２０に示す。

【００８６】そして、今回の試行で注目するデータを選
択し（ステップＳ１８０３）、この注目データに割当ら
れたレジスタ番号を、ハミング距離が最低となるような
レジスタ番号と置き換える（ステップＳ１８０４）。こ
のとき、有効範囲の境界での命令のハミング距離も考慮
し、この境界におけるハミング距離も小さくなるような
最適化を行う。

【００８７】ここで、レジスタ番号０ｘ１ｃに割り当て
られていたデータが注目デ−タである場合について考え
る。このデータの有効範囲は、図２０の有効範囲テーブ
ルより、アドレス０１０１からアドレス１０００までで
あることがわかる。すなわち、かかるデータについて
は、アドレス０１０１〜１０００について評価すればよ
い。なお、図１９（ａ）のプログラムでは、アドレス１
１０１の命令でレジスタ番号０ｘ１ｃに新たなデータが
格納されているが、評価対象外なので評価しない。

【００８８】図１９（ａ）のプログラムでは、レジスタ
番号０ｘ１ｃの前後でのハミング距離の総和は１４とな
っている。ここで、ハミング距離の総和を最小にする他
のレジスタ番号を探すと、レジスタ番号０，２に置き換
えることによってハミング距離の総和を８にできること
がわかる。ここでは、レジスタ番号２については有効範
囲が重複しているので、レジスタ番号０ｘ１ｃをレジス
タ番号０に置き換えることとする。これにより、図１９
（ｂ）に示したようなプログラムを得ることができる。

【００８９】プログラムの置き換えが終了すると、続い
て、すべてのデータについて最適化が終了したか否かを
判定する（ステップＳ１８０５）。そして、最適化が終
了していないデータが残っている場合には、そのデータ
についてステップＳ１８０３〜Ｓ１８０５を実行する。
一方、すべてのデータについて最適化が終了している場
合には、最適化処理後のプログラムを出力し、最適化処
理を終了する。

【００９０】本実施例によれば、以上説明したようにし
て最適化を行った制御プログラムを情報処理装置のプロ
グラムメモリに格納し、この制御プログラムを用いてＣ
ＰＵ等の制御を行うことにより、命令バスにおける消費
電力を低減させることが可能となる。

【００９１】なお、本実施例では、実行ユニットおよび
命令バスがともに３２ビットの場合を例に採って説明し
たが、複数ワードのアドレスを同時に転送するような場
合にも、第２の発明を適用できることはもちろんであ
る。例えば４ワードバウンダリで転送する場合には、注
目する命令の４ワード前の命令および４ワード後の命令
とのハミング距離について評価を行えばよい。

【００９２】（実施例３）次に、実施例３として、第３
の発明の一実施例（請求項７に対応する）について説明
する。

【００９３】本実施例では、“ａｄｄ”命令に第３の発
明を適用した場合を例に採って説明する。

【００９４】命令機能コードを作成するとき、例えばＳ
ＰＡＲＣの命令機能コードを参照すると、“ａｄｄ”命
令は“００００００”であるが、この“ａｄｄ”命令等
は非常に出現頻度が高い命令であるので、本実施例で
は、“００００００”に加えて“１１１１１１”も“ａ
ｄｄ”命令となるように、命令体系を作成する。すなわ
ち、本実施例の命令列最適化装置で最適化された制御プ
ログラムを使用する情報処理装置においては、“０００
０００”および“１１１１１１”を“ａｄｄ”命令であ
るとしてデコードするように、ＣＰＵの命令デコーダが
構成されるものとする。これにより、コンパイラは、オ
ブジェクト・コードを作製する際に、命令機能コードの
フィールドに“００００００”または“１１１１１１”
のいずれかを割り当てることができる。ここで、“ａｄ
ｄ”命令の前後の命令の命令機能コードのフィールドが
“００１１１０”および“１１０１１０”であったとす
ると、“ａｄｄ”命令の命令機能コードに“０００００
０”を選択した場合のハミング距離は７であり、“ａｄ
ｄ”命令の命令機能コードに“１１１１１１”を選択し
た場合のハミング距離は５である。したがって、この場
合には、コンパイラは、ａｄｄ”命令の命令機能コード
に“１１１１１１”を選択する。

【００９５】次に、本実施例の命令列最適化装置の具体
的な例について、図２１および図２２を用いて説明す
る。

【００９６】図２１は、本実施例の命令列最適化装置が
行う最適化処理の手順を説明するためのフローチャート
である。

【００９７】まず、高級言語或いはアセンブリ言語で作
製されたソース・プログラムをコンパイルし、さらに他
の最適化処理を施すことにより、中間コード（アセンブ
リ・コード）を作製する（ステップＳ２１０１）。この
とき、“ａｄｄ”命令の命令機能コードは“０００００
０”となっているものとする。

【００９８】次に、各命令について、本実施例を適用す
る命令であるか否か、すなわち命令機能コードのフィー
ルドを複数割り当てられている命令（ここでは“ａｄ
ｄ”命令）であるか否かを、判断する（ステップＳ２１
０２）。

【００９９】そして、本実施例を適用する命令であると
判断された場合は、この命令に対して、置換が可能なビ
ットパターン（ここでは“１１１１１１”）を選出する
（ステップＳ２１０３）。

【０１００】さらに、この命令に対応するビットパター
ンのすべてについて、その前後の命令とのハミング距離
を算出し、互いに比較することによって、ハミング距離
が最低となるようなビットパターンを選択する（ステッ
プＳ２１０４）。図２２に、“ａｄｄ”命令についての
最適化処理を行ったプログラムの例を示す。この例で
は、先に現れた“ａｄｄ”命令では命令機能コードを
“００００００”とした方がハミング距離が小さいので
置換を行わず、後に現れた“ａｄｄ”命令では命令機能
コードを“１１１１１１”とした方がハミング距離が小
さいので置換を行っている。

【０１０１】プログラムの置換が終了すると、続いて、
すべてのデータについて最適化が終了したか否かを判定
する（ステップＳ２１０５）。そして、最適化が終了し
ていないデータが残っている場合には、そのデータにつ
いてステップＳ２１０３〜Ｓ２１０５を実行する。一
方、すべてのデータについて最適化が終了している場合
には、最適化処理後のプログラムを出力し、最適化処理
を終了する。

【０１０２】本実施例によれば、以上説明したようにし
て最適化を行った制御プログラムを情報処理装置のプロ
グラムメモリに格納し、この制御プログラムを用いてＣ
ＰＵ等の制御を行うことにより、命令バスにおける消費
電力を低減させることが可能となる。

【０１０３】（実施例４）次に、実施例４として、第４
の発明の一実施例（請求項８に対応する）について説明
する。

【０１０４】本実施例では、１種類の動作を行うための
実現方法が複数ある場合に、前後の命令とのハミング距
離が最も小さくなるように、その実現方法に係わる命令
を選択する。例えば、レジスタ０ｘ０ｄにデータ“０”
を書き込む場合、ＳＰＡＲＣのようにレジスタ番号０が
書き込みは意味がないが読み出しはデータ“０”を出力
する特別なレジスタとして定義されている場合、その実
現方法としては、以下のようなものがある。これらの実
現方法（すなわち命令）のうちで、前後の命令とのハミ
ング距離が最も小さくなるものを選択して、その命令を
置き換えることとする。

【０１０５】ｍｏｖｒ０，ｒｄ（０ｘ０ｄにデータ“０”を移す命令）ａｄｄｒ０，ｒ０，ｒｄ（０＋０を０ｘ０ｄに格納させる命令）ｍｕｌｒ？，ｒ０，ｒｄ（ある値に０を掛けた値を０ｘ０ｄに格納させる命令）ｍｕｌｒ０，ｒ？，ｒｄ（０にある値を掛けた値を０ｘ０ｄに格納させる命令）ｘｏｒｒ？，ｒ？，ｒｄ（ある値と、これと同じ値との排他的論理和を取った結
果を０ｘ０ｄに格納させる命令）ｓｌｌｒ０．ｒ？，ｒｄ（０をある値だけ右にシフトさせた値を０ｘ０ｄに格納
させる命令）ｓｒｌｒ０，ｒ？，ｒｄ（０をある値だけ左にシフトさせた値を０ｘ０ｄに格納
させる命令）また、他の具体例としては、イミディエイト加算命令に
よるものがある。イミディエイト加算に対して、イミデ
ィエイト部分を２の補数としたイミディエイト減算は、
演算機能としてはまったく同じである。例えば、ａ＝ｂ＋５と、ａ＝ｂ−（−５）とは、同じ演算として扱われる。ここで、イミディエイ
ト加算とイミディエイト減算とを置き換えた場合、イミ
ディエイトデータを表す命令のフィールドが反転するの
で、両式を置き換えることによってハミング距離を低減
することができる場合がある。

【０１０６】本実施例において、置き換えを行う候補を
選出するためには、例えば、いわゆるライブラリを予め
作製しておき、ある命令を評価するときにこのライブラ
リに置き換え候補が登録されているか否かを検索すれば
よい。検索の結果、置き換え候補が検索された場合に
は、この置き換え候補を採用した場合とハミング距離を
比較する。また、イミディエイト加算とイミディエイト
減算とを置き換えるためには、ライブラリに、イミディ
エイト加算の置き換え候補として、イミディエイト減算
を登録しておけばよい。このとき、イミディエイトデー
タを変換する方式或いは手順もライブラリに登録してお
けば、イミディエイト減算が検索されることによって変
換方式・手順も得られるようにすることができる。例え
ば、命令フィールドをイミディエイト減算に置き換える
とともに、イミディエイトデータを２の補間を取ったも
のに置き換えるといった手順を採用することができる。
そして、このような手順で得られた命令データを、ハミ
ング距離の比較対象として採用する。また、単にライブ
ラリの検索を行うのではなく、検索が可能であるか否か
を判断した後で、可能である場合には検索を行うことと
してもよい。

【０１０７】次に、本実施例の命令列最適化装置の具体
的な例について、図２３および図２４を用いて説明す
る。

【０１０８】図２３は、本実施例の命令列最適化装置が
行う最適化処理の手順を説明するためのフローチャート
である。

【０１０９】まず、高級言語或いはアセンブリ言語で作
製されたソース・プログラムをコンパイルし、さらに他
の最適化処理を施すことにより、中間コード（アセンブ
リ・コード）を作製する（ステップＳ２３０１）。

【０１１０】次に、各命令について、本実施例を適用す
る命令であるか否か、すなわちライブラリに置き換え候
補が登録されている命令であるか否かを、判断する（ス
テップＳ２３０２）。

【０１１１】そして、本実施例を適用する命令であると
判断された場合は、ライブラリの検索を行って、置換が
可能な命令を選出する（ステップＳ２３０３）。また、
このとき、命令動作を解析して同等の命令を生成するこ
ととしてもよい。

【０１１２】さらに、本実施例を適用する命令およびラ
イブラリで検索された命令について、その前後の命令と
のハミング距離を算出する。そして、各算出結果を互い
に比較することによって、ハミング距離が最低となるよ
うな命令を選択する（ステップＳ２３０４）。図２４に
おいて、（ａ）は本実施例による最適化を行う前のプロ
グラム例であり、（ｂ）は最適化後のプログラム例であ
る。同図において“ａｄｄｉ”命令（イミディエイト加
算命令）を“ｓｕｂｉ”命令（イミディエイト減算命
令）に置き換えることにより、その前後の命令との間の
ハミング距離を２６から２０に低減させることができ
た。

【０１１３】命令の置換が終了すると、続いて、すべて
のデータについて最適化が終了したか否かを判定する
（ステップＳ２３０５）。そして、最適化が終了してい
ないデータが残っている場合には、そのデータについて
ステップＳ２３０３〜Ｓ２３０５を実行する。一方、す
べてのデータについて最適化が終了している場合には、
最適化処理後のプログラムを出力し、最適化処理を終了
する。

【０１１４】本実施例によれば、以上説明したようにし
て最適化を行った制御プログラムを情報処理装置のプロ
グラムメモリに格納し、この制御プログラムを用いてＣ
ＰＵ等の制御を行うことにより、命令バスにおける消費
電力を低減させることが可能となる。

【０１１５】（実施例５）次に、実施例５として、第５
の発明の一実施例（請求項９に対応する）について説明
する。

【０１１６】本実施例では、１種類の動作を行うための
実現方法が複数ある場合に、作動する機能ブロックが小
さく、消費電力が小さくなるなるように、その実現方法
に係わる命令を置き換える。すなわち、データ線のばら
つき、使用する機能ブロックの消費電力などを考慮し、
総合的な消費電力が最小となるように、命令の置き換え
を行う。置き換えの方法としては、上述の実施例４の場
合と同様、ライブラリを使用することができる。例え
ば、レジスタ０ｘ０ｄにデータ“０”を書き込む場合、
採用する命令と使用する機能ブロックとの関係は、表１
のようになる。これらの命令のうちで、消費電力が最も
小さくなるものを選択して、その命令を置き換えること
とする。

【０１１７】

【表１】次に、本実施例の命令列最適化装置の具体的な例につい
て、図２５を用いて説明する。

【０１１８】図２５は、本実施例の命令列最適化装置が
行う最適化処理の手順を説明するためのフローチャート
である。

【０１１９】まず、高級言語或いはアセンブリ言語で作
製されたソース・プログラムをコンパイルし、さらに他
の最適化処理を施すことにより、中間コード（アセンブ
リ・コード）を作製する（ステップＳ２５０１）。

【０１２０】次に、各命令について、本実施例を適用す
る命令であるか否か、すなわちライブラリに置き換え候
補が登録されている命令であるか否かを、判断する（ス
テップＳ２５０２）。

【０１２１】そして、本実施例を適用する命令であると
判断された場合は、ライブラリの検索を行って、置換が
可能な命令を選出する（ステップＳ２５０３）。また、
このとき、命令動作を解析して同等の命令を生成するこ
ととしてもよい。

【０１２２】さらに、本実施例を適用する命令およびラ
イブラリで検索された命令について、消費電力を試算す
る。そして、各算出結果を互いに比較することによっ
て、消費電力が最低となるような命令を選択する（ステ
ップＳ２５０４）。

【０１２３】命令の置換が終了すると、続いて、すべて
のデータについて最適化が終了したか否かを判定する
（ステップＳ２５０５）。そして、最適化が終了してい
ないデータが残っている場合には、そのデータについて
ステップＳ２５０３〜Ｓ２５０５を実行する。一方、す
べてのデータについて最適化が終了している場合には、
最適化処理後のプログラムを出力し、最適化処理を終了
する。

【０１２４】本実施例によれば、以上説明したようにし
て最適化を行った制御プログラムを情報処理装置のプロ
グラムメモリに格納し、この制御プログラムを用いてＣ
ＰＵ等の制御を行うことにより、命令バスにおける消費
電力を低減させることが可能となる。

【０１２５】

【発明の効果】以上詳細に説明したように、本発明によ
れば、情報処理装置用制御プログラムの作成段階で消費
電力を低減させるための最適化処理を行うことができ
る、命令列最適化装置を提供することができる。

【図面の簡単な説明】

【図１】実施例１の概念を概略的に示すフローチャート
である。

【図２】図１を具体化した例を示すフローチャートであ
る。

【図３】実施例１に係わる命令列最適化装置で最適化さ
れるプログラムの一例を示す図である。

【図４】図３に示したプログラムをコンパイルしたアセ
ンブリ・ソース・プログラムリストを示す図である。

【図５】図３に示したプログラムをコンパイルしたアセ
ンブリ・ソース・プログラムリストを示す図である。

【図６】図３に示したプログラムをコンパイルしたアセ
ンブリ・ソース・プログラムリストを示す図である。

【図７】図３に示したプログラムをコンパイルしたアセ
ンブリ・ソース・プログラムリストを示す図である。

【図８】図３における基本ブロックの依存関係の解析結
果を示す有向グラフである。

【図９】図３における基本ブロックの依存関係の解析結
果を示す有向グラフである。

【図１０】図３における基本ブロックのビット・パター
ンを示す図である。

【図１１】実施例１による最適化処理後のビット・パタ
ーンを示す図である。

【図１２】実施例１による最適化処理の効果を説明する
ためのビット・パターンを示す参考図である。

【図１３】実施例１の変形例を説明するためのフローチ
ャートである。

【図１４】（ａ）、（ｂ）ともに、実施例１で最適化さ
れたプログラムを使用する装置の一構成例を示す概念図
である。

【図１５】（ａ）、（ｂ）ともに図１４に示した装置で
使用するプログラムのビット・パターンを示す図であ
る。

【図１６】（ａ）は実施例１で最適化されたプログラム
を使用する装置の一構成例を示す概念図、（ｂ）は
（ａ）に示した装置で使用するプログラムのビット・パ
ターンを示す図である。

【図１７】実施例１で最適化されたプログラムを使用す
る装置の一構成例を示す概念図である。

【図１８】実施例２の命令列最適化装置が行う最適化処
理の手順を説明するためのフローチャートである。

【図１９】（ａ）は実施例２の命令列最適化装置が行う
最適化処理で使用する中間コードのプログラム例を示す
図、（ｂ）は（ａ）のプログラムを最適化した結果を示
す図である。

【図２０】図１９（ａ）に示したプログラムの有効範囲
テーブルを示す図である。

【図２１】実施例３の命令列最適化装置が行う最適化処
理の手順を説明するためのフローチャートである。

【図２２】実施例３の最適化処理を“ａｄｄ”命令につ
いて行ったプログラムを示す図である。

【図２３】実施例４の命令列最適化装置が行う最適化処
理の手順を説明するためのフローチャートである。

【図２４】（ａ）は実施例４による最適化を行う前のプ
ログラムの一例を示す図、（ｂ）は（ａ）のプログラム
を最適化した後のプログラムを示す図である。

【図２５】実施例５の命令列最適化装置が行う最適化処
理の手順を説明するためのフローチャートである。

【図２６】携帯型情報処理装置の制御部の概略構成を示
すブロック図である。

【符号の説明】

２６１０ＣＰＵ２６１１実行ユニット２６１２入出力部２６１３レジスタ部２６２０プログラムメモリ２６２１記憶部２６３１アドレスバス２６３２命令バス

Claims

【特許請求の範囲】

【請求項１】プログラムを記憶するプログラムメモリと
このプログラムメモリから命令バスを介して前記プログ
ラムを取り込む演算処理部とを備えた情報処理装置が使
用するための前記プログラムを最適化する命令列最適化
装置において、前記プログラムを構成する各命令について、相互の依存
関係を解析する命令列解析手段と、この命令列解析手段で解析された依存関係に影響を与え
ない範囲で前記命令の順序を変更することによって、こ
の命令を前記プログラムメモリから前記演算処理部に転
送する際に前記命令バスに現れるビット列間のハミング
距離を低減させる命令列変更手段と、を備えたことを特徴とする命令列最適化装置。
【請求項２】前記プログラムを基本ブロックに分割して
分割後の基本ブロックを前記命令列解析手段に送るブロ
ック分割手段をさらに備えたことを特徴とする請求項１
記載の命令列最適化装置。
【請求項３】前記ブロック内命令列変更手段が、直前に
命令順序決定処理を行った基本ブロックの最後の前記ビ
ット列と今回命令順序決定処理を行う基本ブロックの最
初の前記ビット列との間のハミング距離を考慮して、こ
のブロック内での命令順序決定処理を行うことを特徴と
する請求項２記載の命令列最適化装置。
【請求項４】前記命令が、前記演算処理部によって前記
プログラムが実行される際に考慮されない前記ビット列
を含む場合に、このビット列に前後するビット列とのハ
ミング距離が低減されるように、このビット列の信号値
を変更することを特徴とする請求項１〜３のいずれかに
記載の命令列最適化装置。
【請求項５】データを一時的に記憶する複数のレジスタ
と、プログラムを記憶するプログラムメモリと、このプ
ログラムメモリから命令バスを介して取り込んだ命令に
したがって前記レジスタに対するデータの書き込み／読
み出しを行う演算処理部とを備えた情報処理装置が使用
するためのプログラムを最適化する命令列最適化装置に
おいて、前記プログラムを構成する各命令中ののレジスタ番号を
認識するレジスタ番号認識手段と、このレジスタ番号認識手段で認識された前記レジスタ番
号の有効範囲を認識するレジスタ有効範囲認識手段と、このレジスタ有効範囲認識手段が認識した前記有効範囲
に影響を与えない範囲で前記レジスタ番号を変更するこ
とによって、このレジスタ番号を含む命令を前記プログ
ラムメモリから前記演算処理部に転送する際に前記命令
バスに現れるビット列間のハミング距離を低減させる命
令列変更手段と、を備えたことを特徴とする命令列最適化装置。
【請求項６】前記命令列変更手段が、前記レジスタ番号認識手段が認識した各レジスタ番号に
ついて、前記レジスタ有効範囲認識手段が認識した前記
有効範囲に影響を与えることなく置き換えることができ
るレジスタ番号を策定する策定手段と、前記レジスタ番号認識手段が認識したレジスタ番号およ
び前記策定手段が策定したレジスタ番号のうち、前記命
令バスに現れるビット列間のハミング距離が最も小さく
なるレジスタ番号を選択する選択手段と、前記プログラム中のレジスタ番号を前記選択手段が選択
したレジスタ番号と置き換える置換手段と、を備えたことを特徴とする請求項５記載の命令列最適化
装置。
【請求項７】プログラムを記憶するプログラムメモリと
このプログラムメモリから命令バスを介して前記プログ
ラムを取り込む演算処理部とを備えた情報処理装置が使
用するための前記プログラムを最適化する命令列最適化
装置において、前記プログラムを構成する各命令の一部または全部につ
いて、同じ命令を意味する他のビットパターンを記憶す
る記憶手段と、前記プログラム中の命令を前記記憶手段に記憶されたビ
ットパターンに置換えることによって、この命令を前記
プログラムメモリから前記演算処理部に転送する際に前
記命令バスに現れるビット列間のハミング距離を低減さ
せる命令列変更手段と、を備えたことを特徴とする命令列最適化装置。
【請求項８】プログラムを記憶するプログラムメモリと
このプログラムメモリから命令バスを介して前記プログ
ラムを取り込む演算処理部とを備えた情報処理装置が使
用するための前記プログラムを最適化する命令列最適化
装置において、前記プログラム中の命令または命令列について、同じ処
理結果を得ることができる他の命令または命令列を選定
する選定手段と、前記プログラム中の命令または命令列を前記選定手段で
選定された命令または命令列と置換えることによって、
この命令または命令列を前記プログラムメモリから前記
演算処理部に転送する際に前記命令バスに現れるビット
列間のハミング距離を低減させる命令列変更手段と、を備えたことを特徴とする命令列最適化装置。
【請求項９】プログラムを記憶するプログラムメモリと
このプログラムメモリから命令バスを介して前記プログ
ラムを取り込む演算処理部とを備えた情報処理装置が使
用するための前記プログラムを最適化する命令列最適化
装置において、前記プログラム中の命令または命令列について、同じ処
理結果を得ることができる他の命令または命令列を選定
する選定手段と、前記プログラム中の命令または命令列および前記選定手
段で選定された命令または命令列について、これらの命
令または命令列を前記プログラムメモリから前記演算処
理部に転送する際の前記命令バスにおける消費電力を試
算する演算手段と、前記選定手段で選定された命令または命令列のうち、前
記演算手段で試算された消費電力が前記プログラム中の
命令または命令列よりも小さいものを、このプログラム
中の命令または命令列と置換える命令列変更手段と、を備えたことを特徴とする命令列最適化装置。