JPH08101666A - Data distributer of dot matrix led display device - Google Patents
Data distributer of dot matrix led display deviceInfo
- Publication number
- JPH08101666A JPH08101666A JP26134394A JP26134394A JPH08101666A JP H08101666 A JPH08101666 A JP H08101666A JP 26134394 A JP26134394 A JP 26134394A JP 26134394 A JP26134394 A JP 26134394A JP H08101666 A JPH08101666 A JP H08101666A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display data
- led display
- latch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ドットマトリクス方式
のＬＥＤ表示ユニットを複数桁複数段に組み合わせて構
成するドットマトリクス型ＬＥＤ表示装置において、各
段のＬＥＤ表示ユニットに表示データ信号を分配するデ
ータ分配器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dot matrix type LED display device constructed by combining dot matrix type LED display units in a plurality of digits and a plurality of stages, and a data for distributing a display data signal to the LED display units of each stage. Regarding the distributor.
【０００２】[0002]
【従来の技術】図７にＬＥＤ（[Light Emitting Diode]
発光ダイオード）を用いたドットマトリクス方式のＬＥ
Ｄ表示ユニット１の基本的な構成例を示す。2. Description of the Related Art FIG. 7 shows an LED ([Light Emitting Diode])
Dot matrix type LE using light emitting diode)
The basic structural example of the D display unit 1 is shown.
【０００３】このＬＥＤ表示ユニット１は、図８に示す
ように、ＬＥＤ１０１ａを１６×１６ドット（２５６ド
ット）のドットマトリクス状に配列してＬＥＤ点灯回路
を構成したＬＥＤパネル１０１を備えている。また、こ
のＬＥＤ表示ユニット１は、１６ビットのシフト動作を
行うシフトレジスタ１０２と、このシフトレジスタ１０
２の１６ビットのパラレル出力をラッチするラッチ回路
１０３とを有している。そして、ラッチ回路１０３の１
６ビットの出力はＲＡＭ１０４に送られるようになって
いる。As shown in FIG. 8, the LED display unit 1 includes an LED panel 101 in which LEDs 101a are arranged in a dot matrix of 16 × 16 dots (256 dots) to form an LED lighting circuit. The LED display unit 1 also includes a shift register 102 that performs a 16-bit shift operation, and the shift register 10.
And a latch circuit 103 for latching 2 16-bit parallel outputs. Then, 1 of the latch circuit 103
The 6-bit output is sent to the RAM 104.
【０００４】ＲＡＭ１０４は、３×１６ワード（１ワー
ド＝１６ビット）以上の記憶容量を有するＳＲＡＭ[Sta
tic Random Access Memory]によって構成されている。
そして、このＲＡＭ１０４の記憶領域は、１ワードごと
にアドレスが割り当てられ、ＬＥＤパネル１０１の１画
面分に相当する１６ワード（１６×１６ビット）ごとに
３つ以上のバンクに区分されている。このＲＡＭ１０４
は、ＲＡＭコントローラ１０５に制御されて１６ビット
ずつのデータの読み書きが行われる。即ち、ＲＡＭコン
トローラ１０５は、ＲＡＭ１０４にリード／ライトの制
御信号を送ると共に、内部アドレスカウンタのカウント
出力をアドレスデコーダ１０６でデコードして送ること
により、上記ラッチ回路１０３がラッチした１６ビット
のデータを順次書き込んで記憶し、また、この記憶した
データを１６ビットずつデータバッファ１０７に読み出
して順次出力することができる。なお、このＲＡＭコン
トローラ１０５は、外部から供給される図示しないクロ
ック信号又は内部で生成したクロック信号に基づいて動
作する。The RAM 104 is an SRAM [Sta] having a storage capacity of 3 × 16 words (1 word = 16 bits) or more.
tic Random Access Memory].
The storage area of the RAM 104 is assigned an address for each word, and is divided into three or more banks for every 16 words (16 × 16 bits) corresponding to one screen of the LED panel 101. This RAM104
Is controlled by the RAM controller 105 to read / write data in 16-bit units. That is, the RAM controller 105 sends a read / write control signal to the RAM 104, decodes the count output of the internal address counter by the address decoder 106, and sends the count output, thereby sequentially transmitting the 16-bit data latched by the latch circuit 103. The data can be written and stored, and the stored data can be read 16 bits at a time into the data buffer 107 and sequentially output. The RAM controller 105 operates based on a clock signal (not shown) supplied from the outside or a clock signal generated internally.
【０００５】上記ＲＡＭ１０４からデータバッファ１０
７に読み出された１６ビットのデータは、輝度調整回路
１０８で輝度の調整が行われてから、データドライバ１
０９を介して上記ＬＥＤパネル１０１に送られる。輝度
調整回路１０８は、１６ビットの各ディジタルデータを
輝度情報に応じてそれぞれＰＷＭ[Pulse Width Modulat
ion]信号に変換する回路である。この輝度情報は、図示
しない半固定抵抗器の印加電圧や、図示しないＥＥＰＲ
ＯＭ[Electrically Erasable Programmable Read-Only
Memory]に記憶されたディジタルデータ等であり、予め
ＬＥＤ表示ユニット１ごとに設定されたものである。た
だし、ＥＥＰＲＯＭを用いる場合には、ＬＥＤパネル１
０１の１６×１６ドットの各ＬＥＤごと又は発光色ごと
に個別に輝度の調整が可能となり、後に説明する表示デ
ータ信号と同様の手順で外部から輝度データを入力する
ことにより、これを書き換えることも可能となる。From the RAM 104 to the data buffer 10
The brightness of the 16-bit data read out to 7 is adjusted by the brightness adjusting circuit 108, and then the data driver 1
09 to the LED panel 101. The brightness adjustment circuit 108 applies PWM [Pulse Width Modulat] to each 16-bit digital data according to the brightness information.
ion] signal is converted into a signal. This brightness information is applied to a semi-fixed resistor (not shown) or EEPR (not shown).
OM [Electrically Erasable Programmable Read-Only
Memory], digital data and the like, which are set in advance for each LED display unit 1. However, when the EEPROM is used, the LED panel 1
It is possible to adjust the brightness individually for each LED of 16 × 16 dots of 01 or for each emission color, and this can be rewritten by inputting the brightness data from the outside in the same procedure as the display data signal described later. It will be possible.
【０００６】上記ＲＡＭコントローラ１０５は、ＲＡＭ
１０４からデータを読み出すと同時に、走査カウンタ１
１０にもカウント用の信号を送るようになっている。走
査カウンタ１１０は、カウント出力を走査デコーダ１１
１でデコードして走査ドライバ１１２を介してＬＥＤパ
ネル１０１に送ることにより、このＬＥＤパネル１０１
の各行の走査を行う。The RAM controller 105 is a RAM
At the same time as reading the data from 104, the scan counter 1
A signal for counting is also sent to 10. The scan counter 110 outputs the count output to the scan decoder 11
By decoding with 1 and sending to the LED panel 101 via the scanning driver 112,
Scan each row of.
【０００７】上記ＬＥＤ表示ユニット１には、外部から
表示データ信号Data、シフトクロック信号Clock、ラッ
チ信号Latch及びリセット信号Resetがそれぞれ入力され
るようになっている。表示データ信号Dataは、上記シフ
トレジスタ１０２に入力されると共に、このシフトレジ
スタ１０２の出力からさらに外部に送り出される。ま
た、シフトクロック信号Clockは、このシフトレジスタ
１０２にクロック信号として入力されると共に、バッフ
ァ１１３を介して外部に出力される。さらに、ラッチ信
号LatchＬは、上記ラッチ回路１０３とＲＡＭコントロ
ーラ１０５に入力されると共に、バッファ１１４を介し
て外部に出力される。そして、リセット信号Resetは、
同じくＲＡＭコントローラ１０５に入力されると共に、
バッファ１１５を介して外部に出力される。A display data signal Data, a shift clock signal Clock, a latch signal Latch, and a reset signal Reset are input to the LED display unit 1 from the outside, respectively. The display data signal Data is input to the shift register 102 and is further sent out from the output of the shift register 102. The shift clock signal Clock is input to the shift register 102 as a clock signal and is output to the outside via the buffer 113. Further, the latch signal LatchL is input to the latch circuit 103 and the RAM controller 105, and is output to the outside via the buffer 114. And the reset signal Reset is
Similarly, while being input to the RAM controller 105,
It is output to the outside via the buffer 115.
【０００８】上記構成により、シフトレジスタ１０２
は、シフトクロック信号Clockに従って表示データ信号D
ataを１６ビットにわたり順次シフトする。そして、こ
のシフト動作によりシフトレジスタ１０２の出力からあ
ふれ出た表示データ信号Dataが外部に送り出されること
になる。ラッチ回路１０３は、ラッチ信号Latchに従っ
て、このシフトレジスタ１０２上をシフトする１６ビッ
トの表示データ信号Dataをラッチする。また、ＲＡＭコ
ントローラ１０５は、ラッチ信号Latchに従って、ラッ
チ回路１０３がラッチした表示データ信号DataをＲＡＭ
１０４に書き込み記憶させると共に、リセット信号Rese
tに従って、書き込み用の内部アドレスカウンタのリセ
ットを行ったり、ＲＡＭ１０４のアクセスバンクの切り
替えを行う。この結果、表示データ信号Dataは、ＬＥＤ
パネル１０１の１行分に相当する１６ビットずつが順次
ＲＡＭ１０４に記憶され、これにより１画面に相当する
１６行分の表示データ信号Dataの記憶が完了すると、Ｒ
ＡＭ１０４のアクセスバンクに切り替えて同様の動作を
繰り返す。With the above configuration, the shift register 102
Is the display data signal D according to the shift clock signal Clock.
Shift ata sequentially over 16 bits. Then, the display data signal Data overflowing from the output of the shift register 102 by this shift operation is sent to the outside. The latch circuit 103 latches the 16-bit display data signal Data that shifts on the shift register 102 according to the latch signal Latch. Further, the RAM controller 105 stores the display data signal Data latched by the latch circuit 103 in the RAM according to the latch signal Latch.
In addition to writing and storing in 104, reset signal Rese
According to t, the internal address counter for writing is reset and the access bank of the RAM 104 is switched. As a result, the display data signal Data is the LED
16 bits each corresponding to one row of the panel 101 are sequentially stored in the RAM 104, and when the storage of the display data signal Data of 16 rows corresponding to one screen is completed, R
The same operation is repeated by switching to the access bank of AM104.
【０００９】このような動作によってＲＡＭ１０４の１
つのバンクに１画面分の表示データ信号Dataが記憶され
ると、ＲＡＭコントローラ１０５は、このバンク上の表
示データ信号Dataの表示動作を開始する。即ち、読み出
し用の内部アドレスカウンタを用いてこのバンクから表
示データ信号Dataを１行分ずつ読み出すと共に、走査カ
ウンタ１１０を動作させて、ＬＥＤパネル１０１の走査
を行わせる。この表示動作は、次の１画面分の表示デー
タ信号Dataの書き込み動作と並行して行うことができ
る。そして、ＬＥＤパネル１０１の１画面分の表示が完
了しても、次の１画面分の表示データ信号Dataの記憶が
完了していない場合には、引き続き同じバンクの表示デ
ータ信号Dataを繰り返し表示させる。従って、このＬＥ
Ｄ表示ユニット１は、表示データ信号Dataの転送速度が
遅い場合やこの表示データ信号Dataの入力が停止した場
合にも、既に記憶した直前の表示データ信号Dataを繰り
返し表示し続けることができる。しかも、ＲＡＭ１０４
には３つ以上のバンクが設けられ十分に余裕があるの
で、この表示動作よりも表示データ信号Dataの入力の方
が多少先行したとしても、表示途中のバンクの表示デー
タ信号Dataが書き替えられて表示が乱れるようなおそれ
も生じない。なお、このＬＥＤ表示ユニット１は、外部
から図示しない水平同期信号と垂直同期信号を入力する
ことにより、ＲＡＭ１０４に記憶された表示データ信号
Dataを強制的にこれらの同期信号のタイミングで表示さ
せることもできる。また、このようなＲＡＭ１０４を用
いずに、ラッチ回路１０３でラッチした表示データ信号
Dataを直ちにＬＥＤパネル１０１に送ってリアルタイム
に表示させるように構成することもできる。By such an operation, the RAM 104 1
When the display data signal Data for one screen is stored in one bank, the RAM controller 105 starts the display operation of the display data signal Data on this bank. That is, the display data signal Data is read from this bank row by row using the internal address counter for reading, and the scanning counter 110 is operated to scan the LED panel 101. This display operation can be performed in parallel with the next write operation of the display data signal Data for one screen. Then, when the display data signal Data for the next one screen is not completely stored even after the display for one screen of the LED panel 101 is completed, the display data signal Data of the same bank is repeatedly displayed. . Therefore, this LE
The D display unit 1 can continue to repeatedly display the previously stored display data signal Data even when the transfer speed of the display data signal Data is slow or when the input of the display data signal Data is stopped. Moreover, the RAM 104
Since three or more banks are provided in each of them and there is a sufficient margin, the display data signal Data of the bank in the middle of display is rewritten even if the input of the display data signal Data precedes this display operation to some extent. There is no fear that the display will be disturbed. The LED display unit 1 receives a display data signal stored in the RAM 104 by inputting a horizontal synchronization signal and a vertical synchronization signal (not shown) from the outside.
Data can be forcibly displayed at the timing of these sync signals. Further, the display data signal latched by the latch circuit 103 without using the RAM 104.
Data can be sent to the LED panel 101 immediately and displayed in real time.
【００１０】上記ＬＥＤ表示ユニット１は、複数個をカ
スケード接続して使用する。即ち、例えば図９に示すよ
うに、ｎ個のＬＥＤ表示ユニット１をそれぞれ第１桁か
ら第ｎ桁までカスケード接続して、図示していない外部
のコントローラから表示データ信号Data等を順送りにす
る。この場合、図１０に示すように、表示データ信号Da
taは、第ｎ桁目のＬＥＤ表示ユニット１における第１行
目の右端のドットに対応するビットＢ0から送り始め
る。このビットＢ0からビットＢ15までの１６ビットの
表示データ信号Dataは、第ｎ桁目のＬＥＤ表示ユニット
１の第１行目に対応するものであり、これをワードＷn
とすると、次には第ｎ−１桁目のＬＥＤ表示ユニット１
の第１行に対応するワードＷn-1を送り、さらにワード
Ｗ1まで順次送り続ける。このようにして、ｎ桁のＬＥ
Ｄ表示ユニット１の第１行分（１６×ｎビット）の全て
の表示データ信号Dataを送り終えると、ラッチ信号Latc
hを一旦立ち上げる（直前に一度立ち下げてから立ち上
げる）。すると、各ＬＥＤ表示ユニット１では、このラ
ッチ信号Latchの立ち上がりによってこれらの表示デー
タ信号DataをラッチしＲＡＭ１０４の第Ｋバンクに記憶
させる。A plurality of LED display units 1 are used in cascade connection. That is, for example, as shown in FIG. 9, n LED display units 1 are cascade-connected from the first digit to the n-th digit, respectively, and display data signals Data and the like are sequentially fed from an external controller (not shown). In this case, as shown in FIG. 10, the display data signal Da
ta starts to be sent from the bit B0 corresponding to the dot at the right end of the first row in the LED display unit 1 at the nth digit. The 16-bit display data signal Data from bit B0 to bit B15 corresponds to the first row of the n-th digit LED display unit 1 and is represented by the word Wn.
Then, next, the (n-1) th digit LED display unit 1
The word Wn-1 corresponding to the first row of the word is sent, and the word W1 is sequentially sent. In this way, n digits of LE
When all the display data signals Data for the first row (16 × n bits) of the D display unit 1 have been sent, the latch signal Latc
Start up h (start up just before and then start up). Then, in each LED display unit 1, these display data signals Data are latched by the rising edge of the latch signal Latch and stored in the Kth bank of the RAM 104.
【００１１】この後、引き続いて第２行目の表示データ
信号Dataを送り、以降同様にして第１６行目までの表示
データ信号Dataを送ることにより、１画面分の表示デー
タ信号Dataが各ＬＥＤ表示ユニット１のＲＡＭ１０４の
第Ｋバンクに記憶される。また、１画面分の表示データ
信号Dataを送り終えると、リセット信号Resetを一旦立
ち上げて書き込みバンクを第Ｋ＋１バンクに切り替え
る。そして、この後も同様にして表示データ信号Dataを
送り続けることにより、各ＬＥＤ表示ユニット１のＲＡ
Ｍ１０４に新たな１画面分の表示データ信号Dataを記憶
させると共に、前の１画面分の表示データ信号DataをＬ
ＥＤパネル１０１に表示させることができる。After that, the display data signal Data of the second row is subsequently sent, and thereafter the display data signal Data of the 16th row is sent in the same manner. It is stored in the Kth bank of the RAM 104 of the display unit 1. When the display data signal Data for one screen has been sent, the reset signal Reset is once raised to switch the write bank to the (K + 1) th bank. After that, the display data signal Data is continuously sent in the same manner, so that the RA of each LED display unit 1 is RA.
The new display data signal Data for one screen is stored in the M104, and the display data signal Data for the previous one screen is set to L.
It can be displayed on the ED panel 101.
【００１２】なお、上記ＬＥＤ表示ユニット１は、簡単
のためＬＥＤパネル１０１の各ドットごとに単色のＬＥ
Ｄを無階調で表示する場合について説明したが、例えば
各ドットごとに赤色と緑色のＬＥＤを配置して赤色と緑
色に加えこれらを組み合わせた橙色の発光を行わせるよ
うにしたものであってもよく、さらに他の発光色を組み
合わせたり３原色の発光色に階調表示を加えて自然色表
示を行わせるようにしたものであってもよい。これらの
場合、各発光色の表示データ信号やこれらの各階調信号
は、ＬＥＤ表示ユニット１にそれぞれ別個に入力するこ
とにより、上記表示データ信号Dataと同様にして取り込
み表示させることができる。また、これらの信号を１つ
の表示データ信号Dataとしてシリアルに入力することも
可能である。For simplicity, the LED display unit 1 has a single color LE for each dot of the LED panel 101.
Although the case where D is displayed without gradation has been described, for example, red and green LEDs are arranged for each dot to emit red light and orange light in combination with red and green LEDs. Alternatively, a combination of other emission colors may be used, or gradation display may be added to the emission colors of the three primary colors to perform natural color display. In these cases, the display data signals of the respective emission colors and the respective gradation signals thereof can be fetched and displayed in the same manner as the display data signal Data by individually inputting them to the LED display unit 1. It is also possible to serially input these signals as one display data signal Data.
【００１３】また、上記ＬＥＤ表示ユニット１は、１６
×１６ドット構成のものについて説明したが、その他、
２４×２４ドット構成や１６×３２ドット構成等、様々
なドット構成のものが存在する。そして、このようなＬ
ＥＤ表示ユニット１を多数個用い、互いに密着させて多
数桁多数段に配置し大画面としたり、各段ごと等の複数
画面とするなどして、所望の表示画面サイズ及び画面構
成のＬＥＤ表示装置として使用されるのが一般的であ
る。The LED display unit 1 has 16
Although the description has been made on the case of the x16 dot configuration,
There are various dot configurations such as a 24 × 24 dot configuration and a 16 × 32 dot configuration. And such L
An LED display device having a desired display screen size and screen configuration, for example, by using a large number of ED display units 1 and closely adhering to each other to arrange a large number of digits in a large screen or forming a plurality of screens for each stage, etc. It is generally used as.
【００１４】このようにＬＥＤ表示ユニット１を多数桁
多数段に配置して大画面のＬＥＤ表示装置として使用す
る場合、従来は、図１１に示すように、全てのＬＥＤ表
示ユニット１を一連のカスケード接続にしていた。即
ち、図１１の例ではｎ桁ｍ段にマトリクス状に配置され
たＬＥＤ表示ユニット１をｎ×ｍ桁のＬＥＤ表示ユニッ
ト１を接続する場合と同様にして、コントローラ２に対
し一連のカスケード接続としていた。When the LED display units 1 are arranged in a large number of columns and used as a large-screen LED display device as described above, conventionally, as shown in FIG. 11, all the LED display units 1 are arranged in a series. I was connected. That is, in the example of FIG. 11, the LED display units 1 arranged in a matrix form of n digits m stages are connected to the controller 2 in a series cascade connection in the same manner as when the LED display units 1 of n × m digits are connected. I was there.
【００１５】また、図１２に示すように、ｎ桁ｍ段に配
置されたＬＥＤ表示ユニット１を各段ごとにｎ桁ずつカ
スケード接続し、コントローラ２がこれら各段のＬＥＤ
表示ユニット１に対して表示データ信号Data等を振り分
けて出力するように構成する場合もあった。Further, as shown in FIG. 12, LED display units 1 arranged in n digits and m stages are cascade-connected by n digits for each stage, and a controller 2 is used for LEDs of each stage.
In some cases, the display data signal Data or the like may be distributed and output to the display unit 1.
【００１６】[0016]
【発明が解決しようとする課題】ところが、図１１に示
したように、全てのＬＥＤ表示ユニット１を一連のカス
ケード接続とする場合には、コントローラ２がまず第ｍ
段目のｎ個のＬＥＤ表示ユニット１の第１行目、即ちＬ
ＥＤ表示装置の画面上では（ｍ−１）×１６＋１行目の
表示データ信号Dataから送り始めなければならず、第１
段目までを送り終えると、各ＬＥＤ表示ユニット１の第
２行目以降の表示データ信号Dataも同様にして送ること
になり、例えばＣＲＴ[Cathode-Ray Tube]等での表示用
に画面全体の第１行目から順に送られて来る表示データ
信号Dataを取り扱う場合には、コントローラ２がフレー
ムメモリを用いて表示データ信号Dataの送出順序を入れ
替える必要があるという問題があった。However, as shown in FIG. 11, when all the LED display units 1 are connected in series, the controller 2 first sets the m-th.
The first row of the n LED display units 1 in the stage, that is, L
On the screen of the ED display device, it is necessary to start sending from the display data signal Data in the (m-1) × 16 + 1 row,
When the transmission up to the stage is completed, the display data signal Data of the second and subsequent rows of each LED display unit 1 is also transmitted in the same manner. For example, the whole screen is displayed for display on a CRT [Cathode-Ray Tube] or the like. When handling the display data signals Data sequentially transmitted from the first row, there is a problem that the controller 2 needs to change the transmission order of the display data signals Data using the frame memory.
【００１７】しかも、この際、コントローラ２から送出
される表示データ信号Data等の信号は、最大でｎ×ｍ個
のＬＥＤ表示ユニット１を伝送されることになる。従っ
て、特に多数のＬＥＤ表示ユニット１を用いて大画面の
ＬＥＤ表示ユニットを構成する場合には、表示データ信
号Data等が通過する信号線の距離が長くなるため、この
間に混入する雑音の影響が大きくなり、この雑音によっ
て最終段等のＬＥＤ表示ユニット１で表示される画面に
乱れが生じるおそれがあるという問題も生じていた。さ
らに、各ＬＥＤ表示ユニット１では、シフトクロック信
号Clock等がバッファ１１３〜１１５を通過するたびに
波形が変形されて徐々にタイミングがずれるので、特に
最終段のＬＥＤ表示ユニット１等では、このタイミング
のずれが累積して同期が外れ、表示データ信号Data等を
正常に取り込むことができなくなるおそれがあるという
問題も生じていた。Moreover, at this time, signals such as the display data signal Data sent from the controller 2 are transmitted through the maximum n × m LED display units 1. Therefore, particularly when a large-screen LED display unit is configured by using a large number of LED display units 1, the distance of the signal line through which the display data signal Data and the like passes becomes long, and the influence of noise mixed in during this period is affected. There is also a problem in that the noise may disturb the screen displayed on the LED display unit 1 at the final stage due to the noise. Further, in each LED display unit 1, the waveform is deformed and the timing is gradually shifted every time the shift clock signal Clock or the like passes through the buffers 113 to 115. Therefore, especially in the final stage LED display unit 1 or the like, this timing There is also a problem that the deviations are accumulated and the synchronization is lost, and the display data signal Data or the like may not be normally captured.
【００１８】また、図１２に示したように、各段ごとに
ＬＥＤ表示ユニット１をカスケード接続する場合には、
コントローラ２がＬＥＤ表示装置の画面上での第１行目
の表示データ信号Dataから送出することができ、この表
示データ信号Data等が伝送されるＬＥＤ表示ユニット１
も最大でｎ個に制限されるので上記のような問題は回避
することができる。しかしながら、この場合には、コン
トローラ２が各段ごとに表示データ信号Data等を振り分
けてから順に又は同時にこれら各段に出力しなければな
らず、各段のＬＥＤ表示ユニット１への表示データ信号
Dataの送出制御が面倒なものになるという問題が生じ
る。しかも、ＬＥＤ表示ユニット１の組み合わせ段数が
異なれば、コントローラ２による表示データ信号Data等
の振り分け制御が変わるだけでなく、このコントローラ
２の接続端子数も変更しなければならないため、任意の
段数に用いることができる汎用のコントローラ２を作成
することができないという問題も生じていた。Further, as shown in FIG. 12, when the LED display units 1 are cascade-connected for each stage,
The LED display unit 1 which the controller 2 can send out from the display data signal Data of the first row on the screen of the LED display device, and the display data signal Data etc. are transmitted.
Is limited to n at maximum, so that the above problem can be avoided. However, in this case, the controller 2 must distribute the display data signals Data etc. for each stage and output them to these stages in sequence or at the same time, and the display data signal to the LED display unit 1 of each stage.
There is a problem that sending control of Data becomes troublesome. Moreover, if the number of combined stages of the LED display unit 1 is different, not only the distribution control of the display data signal Data and the like by the controller 2 must be changed, but also the number of connection terminals of the controller 2 must be changed, so that the number of connected stages can be used. There has also been a problem that a general-purpose controller 2 that can be used cannot be created.
【００１９】本発明は、上記事情に鑑み、ドットマトリ
クス方式のＬＥＤ表示ユニットを多数桁多数段に組み合
わせて大画面のＬＥＤ表示装置として用いる場合に、こ
れを単一の大画面のＬＥＤ表示ユニットと同様に取り扱
うことができるようにする汎用性の高いデータ分配器を
提供することを目的としている。In view of the above circumstances, the present invention provides a single large-screen LED display unit when the dot-matrix LED display units are combined in a large number of columns and a large number of stages to be used as a large-screen LED display device. It is an object of the present invention to provide a highly versatile data distributor that can be handled similarly.
【００２０】[0020]
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、シリアルに送られて来る表示デ
ータ信号を順次後続桁のＬＥＤ表示ユニットに送り出す
と共に、この表示データ信号のうちの所定ビット数を自
身のドットマトリクス方式の表示部の各行に順次対応付
けて表示させるＬＥＤ表示ユニットを複数桁複数段に配
置したドットマトリクス型ＬＥＤ表示装置において、こ
のＬＥＤ表示装置の各段に設けられ、それぞれの段で複
数桁にカスケード接続されたＬＥＤ表示ユニットに表示
データを分配するデータ分配器であって、外部装置又は
上位段のデータ分配器から送られて来る表示データ信号
を入力する入力手段と、入力手段が入力した表示データ
信号を当該段のＬＥＤ表示ユニットに送り出す第１出力
手段と、入力手段が入力した表示データ信号を下位段の
データ分配器又は下位段のＬＥＤ表示ユニットに送り出
す第２出力手段と、第１出力手段が送出し当該段のＬＥ
Ｄ表示ユニットが受け取った表示データ信号が所定行数
分に達したことを検出する送出完了検出手段と、送出完
了検出手段が所定行数に達したことを検出すると、第１
出力手段による表示データ信号の送出を停止させ、又
は、当該段のＬＥＤ表示ユニットによるこの表示データ
信号の受け取りを停止させると共に、第２出力手段によ
る表示データ信号の送出を開始させ、又は、下位段のデ
ータ分配器若しくは下位段のＬＥＤ表示ユニットによる
この表示データ信号の受け取りを開始させる出力切替手
段と、外部装置又は上位段のデータ分配器から送られて
来るリセット信号に従って、第１出力手段による表示デ
ータ信号の送出を開始させ、又は、当該段のＬＥＤ表示
ユニットによるこの表示データ信号の受け取りを開始さ
せると共に、第２出力手段による表示データ信号の送出
を停止させ、又は、下位段のデータ分配器若しくは下位
段のＬＥＤ表示ユニットによるこの表示データ信号の受
け取りを停止させる出力初期化手段とを備えたことを特
徴としている。In order to solve the above-mentioned problems, the invention of claim 1 sends the display data signal sent serially to the LED display unit of the succeeding digit in sequence, and at the same time, the display data signal In a dot matrix type LED display device in which LED display units for sequentially displaying the predetermined number of bits of the dot matrix type display section in association with each row are arranged in a plurality of columns and a plurality of columns, in each stage of the LED display device. A data distributor that distributes display data to LED display units that are provided and cascade-connected to a plurality of digits in each stage, and that inputs a display data signal sent from an external device or a data distributor of a higher stage. Input means, first output means for sending the display data signal input by the input means to the LED display unit of the stage, and input means A second output means for sending the display data signal inputted to the LED display unit of the data distributor or the lower stage of the lower stage, LE of the stage the first output means sends
The transmission completion detecting means for detecting that the display data signal received by the D display unit has reached the predetermined number of lines, and the transmission completion detecting means for detecting that the number of rows has been reached, the first
The output means stops sending the display data signal, or the LED display unit of the stage stops receiving the display data signal, and the second output means starts sending the display data signal, or the lower stage Of the first output means according to the output switching means for starting the reception of the display data signal by the data distributor of the above or the LED display unit of the lower step and the reset signal sent from the external device or the data distributor of the upper step. The transmission of the data signal is started, or the reception of the display data signal by the LED display unit of the stage is started, and the transmission of the display data signal by the second output means is stopped, or the data distributor of the lower stage. Alternatively, the reception of the display data signal by the lower LED display unit is stopped. It is characterized in that a force initialization means.
【００２１】請求項２の発明は、シリアルに送られて来
る表示データ信号をシフトクロック信号に従って順次シ
フトレジスタ上でシフトさせてから後続桁のＬＥＤ表示
ユニットに送り出すと共に、ラッチ信号に従ってこのシ
フトレジスタ上の表示データ信号をパラレルにラッチ回
路にラッチさせ、また、このラッチ回路がラッチするた
びに、ラッチされた表示データ信号をドットマトリクス
方式の表示部の各行に順次対応付けて適宜表示させ、表
示データ信号が所定行数分このラッチ回路にラッチされ
たことを検出すると送信完了信号を出力し、リセット信
号に従って次に表示データ信号を対応付ける表示部の行
を最初の行に戻すＬＥＤ表示ユニットを複数桁複数段に
配置したドットマトリクス型ＬＥＤ表示装置において、
外部装置又は上位段のデータ分配器から送られて来る表
示データ信号とシフトクロック信号とラッチ信号とリセ
ット信号を入力する入力手段と、入力手段が入力した表
示データ信号とシフトクロック信号とラッチ信号とリセ
ット信号を当該段のＬＥＤ表示ユニットに送り出す第１
出力手段と、入力手段が入力した表示データ信号とシフ
トクロック信号とラッチ信号とリセット信号を下位段の
データ分配器又は下位段のＬＥＤ表示ユニットに送り出
す第２出力手段と、当該段のＬＥＤ表示ユニットが出力
する送信完了信号を入力する送信完了信号入力手段と、
送信完了信号入力手段を介して送信完了信号を受け取る
と、第１出力手段によるラッチ信号の送出を停止させる
と共に、第２出力手段によるラッチ信号の送出を開始さ
せる出力切替手段と、入力手段が入力したリセット信号
に従って、第１出力手段によるラッチ信号の送出を開始
させると共に、第２出力手段によるラッチ信号の送出を
停止させる出力初期化手段とを備えたことを特徴として
いる。According to a second aspect of the present invention, the display data signal sent serially is sequentially shifted on the shift register in accordance with the shift clock signal and then sent to the LED display unit of the succeeding digit, and the shift register registers the shift signal in accordance with the latch signal. The display data signal of is latched in parallel by the latch circuit, and each time the latch circuit latches, the latched display data signal is sequentially displayed in association with each row of the dot matrix type display unit, and the display data is displayed. When it detects that the signal has been latched by this latch circuit for a predetermined number of rows, it outputs a transmission completion signal and returns the row of the display section to which the next display data signal is associated according to the reset signal to the first row. In the dot matrix type LED display device arranged in a plurality of stages,
Input means for inputting a display data signal, a shift clock signal, a latch signal and a reset signal sent from an external device or an upper stage data distributor, and a display data signal, a shift clock signal and a latch signal inputted by the input means. First to send a reset signal to the LED display unit of the stage
Output means, second output means for sending the display data signal, shift clock signal, latch signal, and reset signal input by the input means to the data distributor of the lower stage or the LED display unit of the lower stage, and the LED display unit of the stage A transmission completion signal input means for inputting a transmission completion signal output by
When the transmission completion signal is received via the transmission completion signal input means, the output switching means for stopping the transmission of the latch signal by the first output means and the transmission of the latch signal by the second output means and the input means are input. According to the reset signal, output initialization means for starting the transmission of the latch signal by the first output means and stopping the transmission of the latch signal by the second output means is provided.
【００２２】請求項３の発明は、シリアルに送られて来
る表示データ信号をシフトクロック信号に従って順次シ
フトレジスタ上でシフトさせてから後続桁のＬＥＤ表示
ユニットに送り出すと共に、ラッチ信号に従ってこのシ
フトレジスタ上の表示データ信号をパラレルにラッチ回
路にラッチさせ、また、このラッチ回路がラッチするた
びに、ラッチされた表示データ信号をドットマトリクス
方式の表示部の各行に順次対応付けて適宜表示させ、リ
セット信号に従って次に表示データ信号を対応付ける表
示部の行を最初の行に戻すＬＥＤ表示ユニットを複数桁
複数段に配置したドットマトリクス型ＬＥＤ表示装置に
おいて、外部装置又は上位段のデータ分配器から送られ
て来る表示データ信号とシフトクロック信号とラッチ信
号とリセット信号を入力する入力手段と、入力手段が入
力した表示データ信号とシフトクロック信号とラッチ信
号とリセット信号を当該段のＬＥＤ表示ユニットに送り
出す第１出力手段と、入力手段が入力した表示データ信
号とシフトクロック信号とラッチ信号とリセット信号を
下位段のデータ分配器又は下位段のＬＥＤ表示ユニット
に送り出す第２出力手段と、第１出力手段が送り出した
ラッチ信号のラッチ回数を計数するラッチ計数手段と、
ラッチ計数手段の計数が所定数に達すると、第１出力手
段によるラッチ信号の送出を停止させると共に、第２出
力手段によるラッチ信号の送出を開始させる出力切替手
段と、入力手段が入力したリセット信号に従って、第１
出力手段によるラッチ信号の送出を開始させると共に、
第２出力手段によるラッチ信号の送出を停止させる出力
初期化手段とを備えたことを特徴としている。According to the third aspect of the present invention, the display data signal sent serially is sequentially shifted according to the shift clock signal on the shift register and then sent out to the LED display unit of the succeeding digit, and the shift register also follows the shift signal. The display data signal of is latched in parallel by the latch circuit, and each time the latch circuit latches, the latched display data signal is sequentially displayed in association with each row of the dot matrix type display unit, and the reset signal is displayed. According to the following, in the dot matrix type LED display device in which the LED display unit for returning the row of the display unit to which the display data signal is associated is returned to the first row, the LED display unit is arranged in a plurality of columns and a plurality of columns, and is sent from the external device or the data distributor of the upper stage. Incoming display data signal, shift clock signal, latch signal, reset signal Input means for inputting, first output means for sending the display data signal, shift clock signal, latch signal, and reset signal input by the input means to the LED display unit of the stage, and the display data signal and shift clock input by the input means Second output means for sending out the signal, the latch signal and the reset signal to the data distributor in the lower stage or the LED display unit in the lower stage, and a latch counting means for counting the number of latches of the latch signal sent out by the first output means,
When the count of the latch counting means reaches a predetermined number, the output switching means for stopping the sending of the latch signal by the first output means and the sending of the latch signal by the second output means, and the reset signal inputted by the input means According to the first
While starting the transmission of the latch signal by the output means,
And an output initialization means for stopping the output of the latch signal by the second output means.
【００２３】[0023]
【作用】ドットマトリクス型ＬＥＤ表示装置は、ＬＥＤ
表示ユニットを複数桁複数段に配置すると共に、各段の
複数桁のＬＥＤ表示ユニットをカスケード接続とする。
そして、本発明のデータ分配器は、このＬＥＤ表示装置
の各段に設置され、それぞれの第１出力手段に当該段の
ＬＥＤ表示ユニットを接続すると共に、第２出力手段に
は下位段のデータ分配器の入力手段を順次接続する。こ
の場合、最終段のデータ分配器の第２出力手段には何も
接続しないか、又は、最終段のデータ分配器を省略して
その１段上のデータ分配器の第２出力手段に最終段のＬ
ＥＤ表示ユニットを接続して終端させる。Operation: The dot matrix type LED display device is an LED
The display units are arranged in a plurality of digits and a plurality of stages, and the plurality of digits of LED display units in each stage are cascade-connected.
The data distributor of the present invention is installed in each stage of the LED display device, connects the LED display unit of the stage to each first output means, and distributes the data of the lower stage to the second output means. The input means of the container are sequentially connected. In this case, nothing is connected to the second output means of the data distributor at the final stage, or the data distributor at the final stage is omitted and the second output means of the data distributor at the upper stage is connected to the final output stage. L
Connect and terminate the ED display unit.
【００２４】各データ分配器は、初期状態では、第１出
力手段側の表示データ信号の送出又は受け取りが可能に
なると共に、第２出力手段側の表示データ信号の送出又
は受け取りが停止された状態となる。従って、外部装置
からシリアルに送られて来る表示データ信号は、まず第
１段目のデータ分配器を介して第１段目のＬＥＤ表示ユ
ニットにのみ入力される。そして、この第１段目のＬＥ
Ｄ表示ユニットに所定行数分の表示データ信号が入力さ
れると、第１段目のデータ分配器の送出完了検出手段が
これを検出する。この送出完了検出手段は、例えば外部
装置が１行分の表示データ信号を送る度にラッチ信号等
の同期信号を発する場合には、この同期信号を所定数ま
で計数することにより表示データ信号が所定行数分に達
したこと検出することができる。また、外部装置が所定
行数分の表示データ信号を送る度に同期信号を発し、又
は、ＬＥＤ表示ユニットが所定行数分の表示データ信号
を受け取ったことを通知して来るようになっている場合
には、この同期信号又は通知信号を検出すればよい。１
行分の表示データ信号の同期信号を計数する場合には、
ＬＥＤ表示ユニットが何行分の表示データ信号を表示で
きるのかを送出完了検出手段が知っている必要がある。
しかし、いずれにしても、この送出完了検出手段は、Ｌ
ＥＤ表示ユニットの１行が何ドットで構成されているの
か、またＬＥＤ表示ユニットが何桁カスケード接続され
ているのかを知る必要はない。In the initial state, each data distributor is capable of sending or receiving the display data signal on the first output means side, and stopped sending or receiving the display data signal on the second output means side. Becomes Therefore, the display data signal serially sent from the external device is first input only to the LED display unit of the first stage via the data distributor of the first stage. And this LE of the first stage
When a display data signal for a predetermined number of rows is input to the D display unit, the transmission completion detecting means of the first stage data distributor detects this. For example, when the external device issues a synchronizing signal such as a latch signal every time the external device sends a display data signal for one row, the sending completion detecting means counts the synchronizing signal to a predetermined number so that the display data signal is predetermined. It is possible to detect that the number of lines has been reached. Further, every time the external device sends a display data signal for a predetermined number of rows, a synchronization signal is issued or the LED display unit notifies that the display data signal for the predetermined number of rows is received. In this case, this synchronization signal or notification signal may be detected. 1
When counting the synchronization signals of the display data signals for the rows,
It is necessary for the sending completion detecting means to know how many lines of the display data signal the LED display unit can display.
However, in any case, this sending completion detecting means is
It is not necessary to know how many dots are formed in one row of the ED display unit and how many digits the LED display units are cascade-connected.
【００２５】表示データ信号が所定行数分に達したこと
を上記送出完了検出手段が検出すると、出力切替手段が
第１出力手段側の表示データ信号の送出又は受け取りを
停止させると共に、第２出力手段側の表示データ信号の
送出又は受け取りを開始させる。すると、今度は表示デ
ータ信号が第１段目と第２段目のデータ分配器を介して
第２段目のＬＥＤ表示ユニットにのみ入力されるように
なる。そして、以降同様にして表示データ信号が所定行
数分ずつ各段のＬＥＤ表示ユニットに入力され、最終段
のＬＥＤ表示ユニットへの入力が完了すると、全てのＬ
ＥＤ表示ユニットへの１画面分の表示データ信号の送出
処理が完了する。When the sending completion detecting means detects that the display data signal has reached a predetermined number of lines, the output switching means stops sending or receiving the display data signal on the first output means side, and at the same time outputs the second output. Transmission or reception of the display data signal on the means side is started. Then, the display data signal is input only to the second-stage LED display unit via the first-stage and second-stage data distributors. Then, in the same manner, the display data signals are input to the LED display units at the respective stages by a predetermined number of rows, and when the input to the LED display units at the final stage is completed, all L
The transmission processing of the display data signal for one screen to the ED display unit is completed.
【００２６】上記のようにして１画面分の送出を完了す
ると、外部装置は、リセット信号を発する。すると、各
段のデータ分配器の出力初期化手段が第１出力手段側の
表示データ信号の送出又は受け取りを開始させると共
に、第２出力手段側の表示データ信号の送出又は受け取
りを停止させるので、全てのデータ分配器は初期状態に
戻る。そして、外部装置がこの後も続けて新しい表示デ
ータ信号を順次送り出せば、上記と同様の動作によっ
て、再び全てのＬＥＤ表示ユニットへの１画面分の表示
データ信号の送出処理を行うことができる。When the transmission of one screen is completed as described above, the external device issues a reset signal. Then, the output initialization means of the data distributor of each stage starts sending or receiving the display data signal on the first output means side, and stops sending or receiving the display data signal on the second output means side. All data distributors return to their initial state. Then, if the external device continuously sends out new display data signals after that, the display data signal for one screen can be sent again to all the LED display units by the same operation as described above.
【００２７】この結果、本発明のデータ分配器によれ
ば、外部装置が第１段目のＬＥＤ表示ユニットで表示す
る表示データ信号から最終段のＬＥＤ表示ユニットで表
示する表示データ信号までを順にシリアルに送出すると
共に、１画面分の表示データ信号の送出が完了したとき
にリセット信号を発するだけで、これらの表示データ信
号を各段のＬＥＤ表示ユニットにそれぞれ分配すること
ができる。また、各段のデータ分配器は、ＬＥＤ表示ユ
ニットの各行が何ビットで構成されるか、また何桁のＬ
ＥＤ表示ユニットがカスケード接続されているかによっ
て設定や仕様を変更する必要がなく、しかも、同じ構成
のデータ分配器を追加又は除去するだけで段数を変更す
ることができるので、ＬＥＤ表示装置ごとの画面構成の
相違に依存することのない汎用性の高いものとすること
ができる。As a result, according to the data distributor of the present invention, the external device sequentially serializes the display data signal displayed by the first LED display unit to the display data signal displayed by the last LED display unit. The display data signals can be distributed to the LED display units of the respective stages only by sending a reset signal when the sending of the display data signals for one screen is completed. In addition, the data distributor of each stage is configured with the number of bits of each row of the LED display unit and the number of digits of L.
It is not necessary to change the settings and specifications depending on whether the ED display units are cascade-connected, and the number of stages can be changed simply by adding or removing a data distributor having the same configuration. Therefore, the screen for each LED display device can be changed. It can be made highly versatile without depending on the difference in configuration.
【００２８】さらに、表示データ信号は、最長の場合で
あっても全段のデータ分配器と最終段の全桁のＬＥＤ表
示ユニットを伝送されるだけとなるので、第１段第１桁
目のＬＥＤ表示ユニットから最終段最終桁目のＬＥＤ表
示ユニットまでを一連のカスケード接続とした場合に比
べ、この表示データ信号の伝送距離を短くすることがで
きる。Furthermore, since the display data signal is transmitted only through the data distributors in all stages and the LED display units in all digits in the last stage even in the case of the longest, the first digit in the first digit in the first stage. The transmission distance of the display data signal can be shortened as compared with the case where a series of cascade connections are provided from the LED display unit to the LED display unit at the last stage and the last digit.
【００２９】ここで、上記出力切替手段や出力初期化手
段は、例えば表示データ信号を受け取るために同期信号
が付加されて送られる外部同期信号方式の場合には、少
なくとも第１出力手段や第２出力手段でこの同期信号の
出力を遮断させれば表示データ信号の送出を停止させる
ことができる。この場合、ＬＥＤ表示ユニットは、同期
信号が送られて来ないために表示データ信号を受け取る
ことができないので、実質的に表示データ信号の送出が
停止される。しかし、表示データ信号にこのような同期
信号が付加されない自己同期信号方式や非同期通信方式
の場合には、この表示データ信号自身の出力を遮断させ
るようにする。また、例えばＬＥＤ表示ユニットがイネ
ーブル信号のアクティブな場合にのみ表示データ信号を
受け取ることができるような構成になっている場合に
は、出力切替手段や出力初期化手段がこのイネーブル信
号を制御することにより表示データ信号の受け取りを停
止させることができる。Here, the output switching means and the output initialization means are at least the first output means and the second output means in the case of an external synchronization signal system in which a synchronization signal is added and sent to receive a display data signal, for example. The output of the display data signal can be stopped by cutting off the output of the synchronizing signal by the output means. In this case, the LED display unit cannot receive the display data signal because the synchronization signal is not sent, so that the output of the display data signal is substantially stopped. However, in the case of a self-synchronous signal system or an asynchronous communication system in which such a synchronizing signal is not added to the display data signal, the output of the display data signal itself is cut off. Further, for example, when the LED display unit is configured to receive the display data signal only when the enable signal is active, the output switching means and the output initialization means should control the enable signal. Thus, the reception of the display data signal can be stopped.
【００３０】上記ＬＥＤ表示ユニットは、入力された表
示データ信号を表示部のいずれかの行に対応させた際
に、直ちにこれを表示してもよい。しかし、この場合に
は、外部装置がリアルタイムで表示データ信号を送り続
けなければならず、また、ＬＥＤ表示ユニットの段数を
増加するとダイナミック点灯駆動方式におけるデューテ
ィ比が小さくなりすぎるおそれもある。そこで、送られ
て来た表示データ信号を所定行数分メモリに蓄積し、こ
の蓄積した表示データ信号を随時対応する行に表示させ
るようにすれば、外部装置は表示画面を変更する場合に
のみ表示データ信号をＬＥＤ表示ユニットに送ればよ
く、また、この表示データ信号を送るタイミングにも自
由度が増し、さらに、個々のＬＥＤ表示ユニットごとに
独立してダイナミック点灯駆動方式による表示を行うこ
とができるので、段数に依存しない一定のデューティ比
を得ることができる。The LED display unit may immediately display the input display data signal when it is made to correspond to any row of the display section. However, in this case, the external device must continue to send the display data signal in real time, and if the number of stages of the LED display unit is increased, the duty ratio in the dynamic lighting drive system may be too small. Therefore, if the received display data signals are stored in the memory for a predetermined number of rows and the stored display data signals are displayed on the corresponding rows at any time, the external device can change the display screen only. It suffices to send the display data signal to the LED display unit, the degree of freedom in the timing of sending the display data signal is increased, and furthermore, the display by the dynamic lighting drive system can be performed independently for each LED display unit. Therefore, it is possible to obtain a constant duty ratio independent of the number of stages.
【００３１】請求項２と請求項３の発明は、外部同期信
号方式により表示データ信号にシフトクロック信号とラ
ッチ信号を付加して送るようにした場合を示す。シフト
クロック信号は、表示データ信号の各ビットの位置を知
らせるための同期信号であり、ラッチ信号は、１行分の
表示データ信号が送られたことを知らせるための同期信
号である。そして、ＬＥＤ表示ユニットは、このラッチ
信号を受け取ることによって始めて表示データ信号を取
り込むことができるので、出力切替手段や出力初期化手
段が第１出力手段や第２出力手段によるラッチ信号の送
出を停止させることにより、実質的に表示データ信号の
送出を停止させることができる。The inventions of claims 2 and 3 show the case where the shift clock signal and the latch signal are added to the display data signal by the external synchronizing signal system and then sent. The shift clock signal is a synchronizing signal for notifying the position of each bit of the display data signal, and the latch signal is a synchronizing signal for notifying that the display data signal for one row has been sent. Then, the LED display unit can take in the display data signal only after receiving the latch signal, so that the output switching means and the output initializing means stop the sending of the latch signal by the first output means and the second output means. By doing so, it is possible to substantially stop the transmission of the display data signal.
【００３２】請求項２の発明は、さらに、ＬＥＤ表示ユ
ニットが所定行数分の表示データ信号を受け取ったとき
に送信完了信号を出力してこれを通知するようになって
いる場合を示す。この場合、各段のデータ分配器は、当
該段の例えばカスケード接続された先頭のＬＥＤ表示ユ
ニットから送信完了信号を受け取ることにより、表示デ
ータ信号が所定行数分に達したことを検出することがで
きる。しかも、各データ分配器は、所定行数が何行であ
るかを知る必要がないので、行構成の異なるＬＥＤ表示
ユニットに対しても同じものを使用することができ、さ
らに汎用性の高いものとなる。The invention of claim 2 further shows a case where the LED display unit is adapted to output a transmission completion signal to notify when a predetermined number of display data signals have been received. In this case, the data distributor of each stage can detect that the display data signal has reached a predetermined number of rows by receiving a transmission completion signal from, for example, the first LED display unit cascade-connected in the stage. it can. Moreover, since it is not necessary for each data distributor to know how many rows the predetermined number of rows are, it is possible to use the same one for LED display units having different row configurations, which is more versatile. Becomes
【００３３】請求項３の発明では、ラッチ計数手段がラ
ッチ信号のラッチ回数を所定数まで計数する。ラッチ信
号は、上記のように１行分の表示データ信号に同期して
送られて来る同期信号なので、これを計数することによ
り表示データ信号が所定行数分に達したことを検出する
ことができる。In the third aspect of the invention, the latch counting means counts the number of times the latch signal is latched up to a predetermined number. Since the latch signal is a synchronization signal sent in synchronization with the display data signal for one row as described above, it is possible to detect that the display data signal has reached the predetermined number of rows by counting the synchronization signal. it can.
【００３４】[0034]
【実施例】以下、図面を参照しながら、本発明の実施例
を詳述する。Embodiments of the present invention will be described in detail below with reference to the drawings.
【００３５】図１及び図２は本発明の第１の実施例を示
すものであって、図１はＣＡＳユニットの構成を示すブ
ロック図、図２はＣＡＳユニットとＬＥＤ表示ユニット
との接続を示すブロック図である。1 and 2 show a first embodiment of the present invention. FIG. 1 is a block diagram showing the structure of a CAS unit, and FIG. 2 shows the connection between the CAS unit and an LED display unit. It is a block diagram.
【００３６】本実施例は、図７に示したＬＥＤ表示ユニ
ット１を複数桁複数段に配置したドットマトリクス型Ｌ
ＥＤ表示装置において、各ＬＥＤ表示ユニット１にデー
タを分配するためのＣＡＳユニット３（データ分配器）
について説明する。The present embodiment is a dot matrix type L in which the LED display units 1 shown in FIG.
In the ED display device, a CAS unit 3 (data distributor) for distributing data to each LED display unit 1.
Will be described.
【００３７】このＣＡＳユニット３は、図１に示すよう
に、入力端子３０１と第１出力端子３０２及び第２出力
端子３０３を備えている。入力端子３０１には、表示デ
ータ信号Dataとシフトクロック信号Clockとラッチ信号L
atchとリセット信号Resetがそれぞれ入力されるように
なっている。表示データ信号Dataとシフトクロック信号
Clockとリセット信号Resetは、それぞれバッファ３０４
〜３０６を介して二方に分岐され、第１出力端子３０２
と第２出力端子３０３からそのまま出力されるようにな
っている。ラッチ信号Latchは、バッファ３０７を介し
て二方に分岐され、さらにそれぞれ３状態バッファ３０
８，３０９を介して第１出力端子３０２と第２出力端子
３０３から出力されるようになっている。As shown in FIG. 1, the CAS unit 3 has an input terminal 301, a first output terminal 302 and a second output terminal 303. The input terminal 301 has a display data signal Data, a shift clock signal Clock, and a latch signal L.
atch and reset signal Reset are input respectively. Display data signal Data and shift clock signal
Clock and reset signal Reset are respectively buffer 304
~ 306 to branch in two directions, the first output terminal 302
And is output from the second output terminal 303 as it is. The latch signal Latch is branched into two via a buffer 307, and further divided into a 3-state buffer 30.
Outputs are made from the first output terminal 302 and the second output terminal 303 via 8, 309.
【００３８】上記ＣＡＳユニット３内には、内部カウン
タを有する制御回路３１０が設けられている。この制御
回路３１０は、上記入力端子３０１から入力されたラッ
チ信号Latchとリセット信号Resetを取り込むと共に、上
記３状態バッファ３０８，３０９の制御端子にそれぞれ
制御信号を送ってこれらを制御するようになっている。
即ち、制御回路３１０がリセット信号Resetの立ち上が
りを検出した場合には、ラッチ信号Latchを第１出力端
子３０２に送る３状態バッファ３０８を出力状態にする
と共に、このラッチ信号Latchを第２出力端子３０３に
送る３状態バッファ３０９をハイインピーダンスの開放
状態にする。また、この制御回路３１０がラッチ信号La
tchの立ち上がりを検出した場合には、その度に内部カ
ウンタによってこの回数を計数し、この検出回数が１６
回に達したときに、ラッチ信号Latchを第１出力端子３
０２に送る３状態バッファ３０８をハイインピーダンス
の開放状態にすると共に、このラッチ信号Latchを第２
出力端子３０３に送る３状態バッファ３０９を出力状態
にする。なお、図示を省略しているが、ＬＥＤ表示ユニ
ット１やＣＡＳユニット３内の各信号線はプルアップさ
れているので、３状態バッファ３０８，３０９がハイイ
ンピーダンスの開放状態になると、このような３状態バ
ッファ３０８，３０９の出力側ではこのラッチ信号Latc
hがＨレベルに固定され送出が停止されることになる。
また、制御回路３１０の内部カウンタは、１６回以降の
計数は意味を持たず、リセット信号Resetの立ち上がり
が検出された場合に再び計数を最初から行うことが可能
になる。A control circuit 310 having an internal counter is provided in the CAS unit 3. The control circuit 310 takes in the latch signal Latch and the reset signal Reset input from the input terminal 301 and sends control signals to the control terminals of the three-state buffers 308 and 309 to control them. There is.
That is, when the control circuit 310 detects the rising edge of the reset signal Reset, the three-state buffer 308 that sends the latch signal Latch to the first output terminal 302 is set to the output state, and the latch signal Latch is output to the second output terminal 303. The three-state buffer 309 to be sent to is placed in a high impedance open state. Further, the control circuit 310 causes the latch signal La
When the rising edge of tch is detected, this number is counted by the internal counter each time, and the number of detection times is 16
When the number of times is reached, the latch signal Latch is output to the first output terminal 3
The three-state buffer 308 to be sent to No. 02 is set to a high impedance open state, and this latch signal Latch is set to the second state.
The three-state buffer 309 sent to the output terminal 303 is set to the output state. Although not shown, since the signal lines in the LED display unit 1 and the CAS unit 3 are pulled up, when the three-state buffers 308 and 309 are in a high-impedance open state, such 3 On the output side of the state buffers 308 and 309, this latch signal Latc
The h is fixed to the H level and the transmission is stopped.
Further, the internal counter of the control circuit 310 has no meaning for counting after 16 times, and when the rising edge of the reset signal Reset is detected, the counting can be performed again from the beginning.
【００３９】本実施例では、図２に示すように、ｎ×ｍ
個のＬＥＤ表示ユニット１をｎ桁ｍ段に配置したドット
マトリクス型ＬＥＤ表示装置について説明する。これら
のＬＥＤ表示ユニット１は、図１２に示した従来例の場
合と同様に、各段ごとにｎ個ずつがそれぞれカスケード
接続されている。In this embodiment, as shown in FIG. 2, n × m
A dot matrix type LED display device in which the individual LED display units 1 are arranged in n columns and m stages will be described. As in the case of the conventional example shown in FIG. 12, these LED display units 1 are cascade-connected to each other in n stages.
【００４０】上記構成のＣＡＳユニット３は、各段ごと
に１個ずつ合計ｍ個が設置される。そして、コントロー
ラ２から送り出される表示データ信号Dataとシフトクロ
ック信号Clockとラッチ信号Latchとリセット信号Reset
は、第１段目のＣＡＳユニット３の入力端子３０１に入
力される。また、この第１段目のＣＡＳユニット３の第
２出力端子３０３から送り出される表示データ信号Data
等は、第２段目のＣＡＳユニット３の入力端子３０１に
入力され、この第２段目のＣＡＳユニット３の第２出力
端子３０３以降も順次同じようにして最終的に第ｍ段目
のＣＡＳユニット３の入力端子３０１に入力される。さ
らに、各段のＣＡＳユニット３の第１出力端子３０２か
ら送り出される表示データ信号Data等は、それぞれカス
ケード接続された各段の第１桁目のＬＥＤ表示ユニット
１に入力される。なお、最終段となる第ｍ段目のＣＡＳ
ユニット３を省略し、第ｍ−１段目のＣＡＳユニット３
の第２出力端子３０３から送り出される表示データ信号
Data等を第ｍ段目のＬＥＤ表示ユニット１に入力するよ
うにしてもよい。As for the CAS unit 3 having the above-mentioned structure, a total of m units are installed, one for each stage. Then, the display data signal Data sent from the controller 2, the shift clock signal Clock, the latch signal Latch, and the reset signal Reset.
Is input to the input terminal 301 of the first-stage CAS unit 3. In addition, the display data signal Data sent from the second output terminal 303 of the first-stage CAS unit 3
Etc. are input to the input terminal 301 of the second-stage CAS unit 3, and the second output terminal 303 and thereafter of the second-stage CAS unit 3 are sequentially processed in the same manner, and finally the m-th stage CAS. It is input to the input terminal 301 of the unit 3. Further, the display data signal Data or the like sent from the first output terminal 302 of the CAS unit 3 of each stage is input to the LED display unit 1 of the first digit of each stage connected in cascade. The m-th stage CAS, which is the final stage
The unit 3 is omitted, and the mth-1 stage CAS unit 3
Display data signal sent from the second output terminal 303 of
Data or the like may be input to the m-th stage LED display unit 1.
【００４１】上記ドットマトリクス型ＬＥＤ表示装置の
動作を説明する。コントローラ２は、最初にリセット信
号Resetを一旦立ち上げることによりＣＡＳユニット３
の初期化を行う。従って、各ＣＡＳユニット３は、入力
端子３０１から入力されたラッチ信号Latchを第１出力
端子３０２側には出力するが、第２出力端子３０３側は
３状態バッファ３０９によって出力が停止される。The operation of the dot matrix type LED display device will be described. The controller 2 first raises the reset signal Reset and then the CAS unit 3
Is initialized. Therefore, each CAS unit 3 outputs the latch signal Latch input from the input terminal 301 to the first output terminal 302 side, but stops the output from the second output terminal 303 side by the three-state buffer 309.
【００４２】この状態でコントローラ２は、まず第１段
第ｎ桁目のＬＥＤ表示ユニット１の第１行目から第１段
第１桁目のＬＥＤ表示ユニット１の第１行目までの表示
データ信号Dataをシフトクロック信号Clockを伴って送
出する。すると、この表示データ信号Dataは、第１段目
のＣＡＳユニット３を介して第１段目の各ＬＥＤ表示ユ
ニット１を順送りにされ、図７に示したシフトレジスタ
１０２に順次セットされる。なお、表示データ信号Data
やシフトクロック信号Clockは、第２段目以降のＣＡＳ
ユニット３にも送られるので、第２段目以降の各ＬＥＤ
表示ユニット１のシフトレジスタ１０２にも同じ表示デ
ータ信号Dataがセットされる。次に、コントローラ２
は、第１段第１桁目のＬＥＤ表示ユニット１の第１行目
の表示データ信号Dataを送り終えた時点でラッチ信号La
tchを一旦立ち上げる。すると、このラッチ信号Latch
は、第１段目の各ＬＥＤ表示ユニット１に送られるの
で、これらのＬＥＤ表示ユニット１では、それぞれのシ
フトレジスタ１０２にセットされた第１行目の表示デー
タ信号Dataをラッチ回路１０３にラッチしＲＡＭ１０４
に記憶させる。しかし、このラッチ信号Latchは、第２
段目以降のＣＡＳユニット３には送られないので、第２
段目以降の各ＬＥＤ表示ユニット１のシフトレジスタ１
０２にセットされた表示データ信号Dataは放置されたま
まとなる。In this state, the controller 2 first displays the display data from the first row of the LED display unit 1 of the first stage and the nth digit to the first row of the LED display unit 1 of the first stage and the first digit. The signal Data is sent with the shift clock signal Clock. Then, the display data signal Data is sequentially fed to the LED display units 1 of the first stage via the CAS unit 3 of the first stage, and is sequentially set in the shift register 102 shown in FIG. The display data signal Data
The shift clock signal Clock is the CAS of the second and subsequent stages.
Since it is also sent to the unit 3, each LED from the second stage onwards
The same display data signal Data is set in the shift register 102 of the display unit 1. Next, controller 2
Is the latch signal La at the time when the display data signal Data of the first row of the LED display unit 1 of the first stage and the first digit is sent.
Start up tch once. Then, this latch signal Latch
Is sent to each LED display unit 1 of the first stage, so in these LED display units 1, the display data signal Data of the first row set in each shift register 102 is latched in the latch circuit 103. RAM104
To memorize. However, this latch signal Latch is
Since it is not sent to the CAS unit 3 after the second stage, the second
Shift register 1 of each LED display unit 1 after the second stage
The display data signal Data set to 02 remains undisturbed.
【００４３】上記のようにして第１段目の各ＬＥＤ表示
ユニット１の第１行目の表示データ信号Dataを送り終え
ると、コントローラ２は、引き続いて第２行目から第１
６行目までの表示データ信号Dataを順次同様にして送出
する。そして、この第１段目の各ＬＥＤ表示ユニット１
は、これら第２行目以降の表示データ信号Dataを順次Ｒ
ＡＭ１０４に記憶させ、それぞれのＬＥＤ表示ユニット
１における１画面分の表示データ信号Dataを全て記憶す
る。When the display data signal Data of the first row of each LED display unit 1 of the first stage has been sent as described above, the controller 2 continues from the second row to the first row.
The display data signals Data up to the 6th row are sequentially sent out in the same manner. Then, each LED display unit 1 of the first stage
Sequentially output the display data signals Data on the second and subsequent rows.
All the display data signals Data for one screen in each LED display unit 1 are stored in the AM 104.
【００４４】また、この際、第１段目のＣＡＳユニット
３では、最後の第１６行目の表示データ信号Dataのセッ
トを行うラッチ信号Latchを入力することにより、制御
回路３１０が内部カウンタの計数を完了するので、以降
のラッチ信号Latchの出力を第１出力端子３０２側から
第２出力端子３０３側に切り替える。すると、この後に
コントローラ２が送出するラッチ信号Latchは、第１段
目と第２段目のＣＡＳユニット３を介して第２段目の各
ＬＥＤ表示ユニット１にのみ送られるようになり、コン
トローラ２が引き続いて送出する第１行目から第１６行
目の表示データ信号Dataは、第２段目の各ＬＥＤ表示ユ
ニット１のＲＡＭ１０４に順次記憶されることになる。
そして、以降も同様にして、コントローラ２からの表示
データ信号Dataの送出に伴って、ラッチ信号Latchが各
段のＬＥＤ表示ユニット１に１段ずつ順に送られるの
で、それぞれの表示データ信号Dataが全ての段のＬＥＤ
表示ユニット１に順次分配されてそれぞれのＲＡＭ１０
４に記憶される。At this time, in the CAS unit 3 of the first stage, the control circuit 310 inputs the latch signal Latch for setting the display data signal Data of the last 16th row, and the control circuit 310 counts the internal counter. Is completed, the subsequent output of the latch signal Latch is switched from the first output terminal 302 side to the second output terminal 303 side. Then, after that, the latch signal Latch sent by the controller 2 is sent only to the LED display units 1 of the second stage through the CAS units 3 of the first stage and the second stage, and the controller 2 Will be sequentially stored in the RAM 104 of each LED display unit 1 of the second stage.
In the same manner, the latch signal Latch is sequentially sent to the LED display units 1 of the respective stages one by one with the transmission of the display data signal Data from the controller 2 in the same manner. LED of the stage
Each RAM 10 is sequentially distributed to the display unit 1.
4 is stored.
【００４５】このようにしてドットマトリクス型ＬＥＤ
表示装置全体の１画面分の表示データ信号Dataが各ＬＥ
Ｄ表示ユニット１に記憶されると、コントローラ２は、
リセット信号Resetを一旦立ち上げる。すると、各段の
ＣＡＳユニット３が再び初期状態に戻るので、上記動作
を繰り返すことにより次の１画面分の表示データ信号Da
taを各ＬＥＤ表示ユニット１のＲＡＭ１０４に記憶させ
ることができるようになる。この際、各ＬＥＤ表示ユニ
ット１では、新しい表示データ信号DataをＲＡＭ１０４
上の先の表示データ信号Dataとは別のバンクに記憶させ
る。In this way, the dot matrix type LED
The display data signal Data for one screen of the entire display device is used for each LE.
When stored in the D display unit 1, the controller 2
The reset signal Reset is once raised. Then, the CAS unit 3 of each stage returns to the initial state again, so that by repeating the above operation, the display data signal Da for the next one screen is output.
The ta can be stored in the RAM 104 of each LED display unit 1. At this time, in each LED display unit 1, a new display data signal Data is sent to the RAM 104.
The data is stored in a bank different from the above display data signal Data.
【００４６】上記により１画面分の表示データ信号Data
を記憶した各ＬＥＤ表示ユニット１は、自動的に先の１
画面分の表示データ信号DataをＲＡＭ１０４から順次読
み出し、ダイナミック点灯駆動方式によってＬＥＤパネ
ル１０１で表示する。また、コントローラ２が送出する
図示しない水平同期信号と垂直同期信号を入力すること
により、これらの同期信号に同期させてダイナミック点
灯駆動方式による表示を行わせることもできる。According to the above, the display data signal Data for one screen
Each LED display unit 1 that stores the
The display data signal Data for the screen is sequentially read from the RAM 104 and displayed on the LED panel 101 by the dynamic lighting drive system. Further, by inputting a horizontal sync signal and a vertical sync signal (not shown) sent from the controller 2, it is possible to perform display by a dynamic lighting drive system in synchronization with these sync signals.
【００４７】この結果、コントローラ２は、第１段目の
第１行から第ｍ段目の第１６行までの１６×ｍ行の表示
データ信号Dataをシフトクロック信号Clockを伴って順
に送出し、各行の区切りでラッチ信号Latchを一旦立ち
上げると共に、これらの表示データ信号Dataの送出後に
リセット信号Resetを一旦立ち上げるだけで、ｎ桁ｍ段
の各ＬＥＤ表示ユニット１にそれぞれの表示データ信号
Dataを送ることができる。そして、この際、コントロー
ラ２は、ＬＥＤ表示ユニット１の各段の区切りを意識す
ることなく連続して表示データ信号Dataの送出を行うこ
とができる。また、送出される表示データ信号Dataは、
最長でもｍ段のＣＡＳユニット３とｎ桁のＬＥＤ表示ユ
ニット１を伝送されるだけなので、ｎ×ｍ個のＬＥＤ表
示ユニット１を全て一連のカスケード接続とした場合に
比べて、伝送ユニット数がｍ＋ｎに大幅に減少する。As a result, the controller 2 sequentially outputs the display data signals Data of 16 × m rows from the first row of the first stage to the 16th row of the m-th stage together with the shift clock signal Clock. The latch signal Latch is once raised at the division of each row, and the reset signal Reset is only once once raised after sending these display data signals Data.
Data can be sent. Then, at this time, the controller 2 can continuously send the display data signal Data without paying attention to the division of each stage of the LED display unit 1. The display data signal Data sent is
Since at the longest, only m stages of CAS units 3 and n-digit LED display units 1 are transmitted, the number of transmission units is m + n as compared with the case where all n × m LED display units 1 are connected in a series. Significantly reduced.
【００４８】以上説明したように、本実施例のＣＡＳユ
ニット３を用いると、複数のＬＥＤ表示ユニット１を組
み合わせてドットマトリクス型ＬＥＤ表示装置を構成す
る場合に、コントローラ２は、ＬＥＤ表示ユニット１が
各段ごとにカスケード接続されているということを考慮
することなく、大画面のＬＥＤ表示ユニットを１ユニッ
トだけ用いた場合と同様に表示データ信号Data等を送出
することができる。しかも、ＬＥＤ表示ユニット１の桁
数を変更する場合には、コントローラ２が送出する１行
分の表示データ信号Dataのデータ数を変更するだけで足
り、ＣＡＳユニット３には変更の必要がなく、ＬＥＤ表
示ユニット１の段数を変更する場合にも、この段数に応
じて同じ構成のＣＡＳユニット３を追加又は除去するだ
けで、各ＣＡＳユニット３自体には何らの変更も加える
必要がない。さらに、多数のＬＥＤ表示ユニット１を組
み合わせて特に大画面のドットマトリクス型ＬＥＤ表示
装置を構成する場合には、表示データ信号Data等が通過
するユニット数が少なくて済むので、雑音やタイミング
のずれの影響を受けるおそれがなくなる。As described above, when the CAS unit 3 of this embodiment is used, when the plurality of LED display units 1 are combined to form a dot matrix type LED display device, the controller 2 is configured so that the LED display unit 1 is The display data signal Data and the like can be transmitted in the same manner as when only one large-screen LED display unit is used, without considering that each stage is cascade-connected. Moreover, when changing the number of digits of the LED display unit 1, it is sufficient to change the number of data of the display data signal Data for one row sent by the controller 2, and the CAS unit 3 does not need to change. Even when the number of stages of the LED display unit 1 is changed, only the CAS unit 3 having the same configuration is added or removed according to the number of stages, and each CAS unit 3 itself does not need to be changed. Further, when a large number of LED display units 1 are combined to form a dot-matrix LED display device having a particularly large screen, the number of units through which the display data signal Data and the like pass can be small, so that noise and timing deviation can be avoided. There is no risk of being affected.
【００４９】ところで、上記実施例では、１６×１６ド
ット構成のＬＥＤ表示ユニット１を使用したが、実際の
ＬＥＤ表示ユニット１は、この他に例えば１６×３２ド
ット構成や２４×２４ドット構成のものが存在する。そ
して、１６×３２ドット構成のＬＥＤ表示ユニット１に
ついては、１６行表示として用いる限り、上記ＣＡＳユ
ニット３をそのまま利用することができ、１６×１６ド
ット構成のものと混在させることも可能である。しか
し、２４×２４ドット構成のＬＥＤ表示ユニット１や、
１６×３２ドット構成であってもこれを３２行表示とし
て用いる場合には、各ＬＥＤ表示ユニット１の行数が異
なるために、上記ＣＡＳユニット３における制御回路３
１０の内部カウンタの計数完了値を２４回又は３２回に
修正する必要がある。ただし、このような修正は、ハー
ドウエア的な変更を伴うものではなく、例えば基板上に
設けたディップスイッチ等で容易に行うことができるの
で、ＣＡＳユニット３の汎用性が損なわれるようなこと
もほとんどない。By the way, in the above embodiment, the LED display unit 1 having a 16 × 16 dot structure is used, but the actual LED display unit 1 has, for example, a 16 × 32 dot structure or a 24 × 24 dot structure. Exists. As for the LED display unit 1 having a 16 × 32 dot structure, the CAS unit 3 can be used as it is as long as it is used as a 16-row display, and it can be mixed with the 16 × 16 dot structure. However, the LED display unit 1 of 24 × 24 dots configuration,
Even if the 16 × 32 dot configuration is used as a 32 line display, since the number of lines of each LED display unit 1 is different, the control circuit 3 in the CAS unit 3 is different.
It is necessary to correct the count completion value of the 10 internal counters to 24 or 32 times. However, such a modification does not involve a hardware change and can be easily performed by, for example, a DIP switch or the like provided on the substrate, so that the versatility of the CAS unit 3 may be impaired. rare.
【００５０】図３は本発明の第２の実施例を示すもので
あって、ＣＡＳユニットの構成を示すブロック図であ
る。なお、図１に示した第１の実施例と同様の構成を有
する部材には同じ番号を付記して説明を省略する。FIG. 3 shows a second embodiment of the present invention and is a block diagram showing the structure of the CAS unit. It should be noted that the members having the same configurations as those of the first embodiment shown in FIG.
【００５１】上記第１の実施例では、ＣＡＳユニット３
がラッチ信号Latchの送出のみを制御するので、このラ
ッチ信号Latchが送られて来ない段の各ＬＥＤ表示ユニ
ット１にも表示データ信号Dataとシフトクロック信号Cl
ockが送られて来て、シフトレジスタ１０２で無駄にシ
フト動作が行われることになる。そこで、図３に示すよ
うに、表示データ信号Dataとシフトクロック信号Clock
の信号線における第１出力端子３０２と第２出力端子３
０３の直前にも３状態バッファ３１１〜３１４をそれぞ
れ挿入して３状態バッファ３０８，３０９と同様に制御
回路３１０で制御するように構成すれば、ラッチ信号La
tchと共にこれら表示データ信号Dataとシフトクロック
信号Clockの送出も制御することができる。In the first embodiment, the CAS unit 3
Controls the sending of the latch signal Latch only, so that the display data signal Data and the shift clock signal Cl are also sent to each LED display unit 1 at the stage where the latch signal Latch is not sent.
ock is sent, and the shift operation is unnecessarily performed in the shift register 102. Therefore, as shown in FIG. 3, the display data signal Data and the shift clock signal Clock
First output terminal 302 and second output terminal 3 of the signal line of
If three-state buffers 311 to 314 are also inserted immediately before 03, respectively, and the control circuit 310 controls them similarly to the three-state buffers 308 and 309, the latch signal La
It is possible to control the transmission of these display data signal Data and shift clock signal Clock together with tch.
【００５２】図４及び図５は本発明の第３の実施例を示
すものであって、図４はＣＡＳユニットの構成を示すブ
ロック図、図５はＬＥＤ表示ユニットの入力部の構成を
示すブロック図である。なお、図１に示した第１の実施
例と同様の構成を有する部材には同じ番号を付記して説
明を省略する。4 and 5 show a third embodiment of the present invention. FIG. 4 is a block diagram showing the structure of the CAS unit, and FIG. 5 is a block showing the structure of the input section of the LED display unit. It is a figure. It should be noted that the members having the same configurations as those of the first embodiment shown in FIG.
【００５３】ＬＥＤ表示ユニット１がイネーブル信号En
ableを受け付け、このイネーブル信号Enableがアクティ
ブな場合にのみ表示データ信号Data等を受け取るように
構成されている場合には、図４に示すように、ＣＡＳユ
ニット３が表示データ信号Dataとシフトクロック信号Cl
ockとラッチ信号Latchとリセット信号Resetを第１出力
端子３０２と第２出力端子３０３にそのまま出力させ、
イネーブル信号Enableのみを制御するように構成するこ
ともできる。この場合、制御回路３１０は、入力端子３
０１から入力されるイネーブル信号Enableがアクティブ
になると、第１出力端子３０２に出力するイネーブル信
号Enableのみをアクティブにすると共に、内部カウンタ
でラッチ信号Latchの立ち上がりを計数する。そして、
この計数が完了すると、第１出力端子３０２のイネーブ
ル信号Enableを非アクティブにし、第２出力端子３０３
に出力するイネーブル信号Enableをアクティブにする。
従って、この場合にもＣＡＳユニット３は、１６行分ず
つ表示データ信号Data等を各段のＬＥＤ表示ユニット１
に分配することができる。なお、第１段目のＣＡＳユニ
ット３に入力するイネーブル信号Enableは、コントロー
ラ２から送るようにしてもよいし、常時アクティブとな
るように固定しておいてもよい。The LED display unit 1 outputs the enable signal En
When it is configured to accept able and receive the display data signal Data and the like only when the enable signal Enable is active, as shown in FIG. 4, the CAS unit 3 displays the display data signal Data and the shift clock signal. Cl
ock, latch signal Latch, and reset signal Reset are directly output to the first output terminal 302 and the second output terminal 303,
It can also be configured to control only the enable signal Enable. In this case, the control circuit 310 controls the input terminal 3
When the enable signal Enable input from 01 is activated, only the enable signal Enable output to the first output terminal 302 is activated and the rising edge of the latch signal Latch is counted by the internal counter. And
When this counting is completed, the enable signal Enable of the first output terminal 302 is deactivated, and the second output terminal 303
The enable signal Enable that is output to is activated.
Therefore, also in this case, the CAS unit 3 outputs the display data signal Data etc. for each 16 rows by the LED display unit 1 of each stage.
Can be distributed to. The enable signal Enable input to the first-stage CAS unit 3 may be sent from the controller 2 or may be fixed so that it is always active.
【００５４】上記ＬＥＤ表示ユニット１の入力部には、
図５に示すように、イネーブル信号Enableが一方の入力
に送られるＡＮＤゲート１１６，１１７が設けられ、シ
フトクロック信号Clockとラッチ信号LatchがこれらのＡ
ＮＤゲート１１６，１１７を介して内部に取り込まれる
ようになっている。従って、このイネーブル信号Enable
をＬレベル（非アクティブ）にすれば、ＬＥＤ表示ユニ
ット１にはシフトクロック信号Clockとラッチ信号Latch
が取り込まれず、シフトレジスタ１０２のシフト動作や
ラッチ回路１０３のラッチ動作が抑制される。At the input part of the LED display unit 1,
As shown in FIG. 5, AND gates 116 and 117 to which the enable signal Enable is sent to one input are provided, and the shift clock signal Clock and the latch signal Latch are set to the A
It is adapted to be taken in through the ND gates 116 and 117. Therefore, this enable signal Enable
Is set to L level (inactive), the LED display unit 1 has a shift clock signal Clock and a latch signal Latch.
Are not captured, and the shift operation of the shift register 102 and the latch operation of the latch circuit 103 are suppressed.
【００５５】図６は本発明の第４の実施例を示すもので
あって、ＣＡＳユニットの構成を示すブロック図であ
る。なお、図１に示した第１の実施例と同様の構成を有
する部材には同じ番号を付記して説明を省略する。FIG. 6 shows a fourth embodiment of the present invention and is a block diagram showing the structure of a CAS unit. It should be noted that the members having the same configurations as those of the first embodiment shown in FIG.
【００５６】ＬＥＤ表示ユニット１自身が１６行分の表
示データ信号Dataを受け取ったことを送信完了信号によ
って外部に通知することができるように構成されている
場合には、ＣＡＳユニット３がこの送信完了信号を受け
取り、これに基づいてラッチ信号Latchの出力を第１出
力端子３０２から第２出力端子３０３に切り替えるよう
にすることができる。この場合、ＣＡＳユニット３は、
図６に示すように、当該段にカスケード接続された先頭
のＬＥＤ表示ユニット１から、送信完了信号を受け取り
制御回路３１０に入力するように構成される。また、制
御回路３１０は、この送信完了信号を受け取った場合
に、３状態バッファ３０８をハイインピーダンスの開放
状態にしてラッチ信号Latchの第１出力端子３０２への
送出を停止させると共に、３状態バッファ３０９を出力
状態にして、このラッチ信号Latchの第２出力端子３０
３への送出を開始させるように制御する。When the LED display unit 1 itself is configured to be able to notify the outside by the transmission completion signal that the display data signal Data for 16 lines has been received, the CAS unit 3 completes the transmission. It is possible to receive a signal and switch the output of the latch signal Latch from the first output terminal 302 to the second output terminal 303 based on the signal. In this case, the CAS unit 3
As shown in FIG. 6, the first LED display unit 1 cascade-connected to the stage receives a transmission completion signal and inputs it to the control circuit 310. Further, when the control circuit 310 receives the transmission completion signal, it sets the three-state buffer 308 to the high-impedance open state to stop the sending of the latch signal Latch to the first output terminal 302, and at the same time, the three-state buffer 309. To the output state, and the second output terminal 30 of this latch signal Latch
Control to start sending to No. 3.
【００５７】従って、この制御回路３１０は、ラッチ信
号Latchの計数が不要となり、このラッチ信号Latchを入
力したり内部カウンタを設ける必要がなくなる。しか
も、接続するＬＥＤ表示ユニット１の行数を知る必要も
なくなるので、１６行以外の例えば２４行構成（２４×
２４ドット構成）のＬＥＤ表示ユニット１等を接続した
場合にも、設定等を変更することなくそのまま使用する
ことができ、ＣＡＳユニット３をさらに汎用性の高いも
のとすることができる。Therefore, the control circuit 310 does not need to count the latch signal Latch, and does not need to input the latch signal Latch or provide an internal counter. Moreover, since it is not necessary to know the number of rows of the LED display units 1 to be connected, for example, 24 rows other than 16 rows (24 ×
Even when the LED display unit 1 having a 24-dot structure) or the like is connected, it can be used as it is without changing settings and the like, and the CAS unit 3 can be made more versatile.
【００５８】ここで、ＬＥＤ表示ユニット１自身は、送
られて来た表示データ信号Dataが所定行数に達したこと
を内部で検知しているので、このような送信完了信号を
出力するのは容易である。Here, since the LED display unit 1 itself internally detects that the sent display data signal Data has reached the predetermined number of rows, it does not output such a transmission completion signal. It's easy.
【００５９】なお、上記第１〜第４の実施例では、単色
のＬＥＤを無階調で表示するＬＥＤ表示ユニット１を用
いる場合について説明したが、多色表示や階調表示及び
これらを組み合わせた自然色表示を行うＬＥＤ表示ユニ
ット１についても同様に実施することができる。これら
の場合、各発光色の表示データ信号を別個にＬＥＤ表示
ユニット１に送ることにより、それぞれを上記表示デー
タ信号Dataと同様に取り扱うことができる。また、時分
割によりシリアルに送る場合には、上記と同様に表示デ
ータ信号Dataの信号線は１本で足り、各ＬＥＤ表示ユニ
ット１の内部で分離されることになる。また、階調表示
のための階調信号は、１ドットの１発光色についてのデ
ータが複数ビットに増加するだけなので、これも同様に
取り扱うことができる。さらに、上記第１〜第４の実施
例では、発明に関連する必要最小限の信号のみを示した
が、適宜他の信号を追加して構成することも可能であ
る。In the first to fourth embodiments described above, the LED display unit 1 for displaying monochromatic LEDs without gradation is used. However, multi-color display, gradation display and a combination thereof are used. The same can be applied to the LED display unit 1 that performs natural color display. In these cases, by sending the display data signals of each emission color separately to the LED display unit 1, each can be handled in the same manner as the display data signal Data. In the case of serial transmission by time division, only one signal line for the display data signal Data is sufficient as in the above case, and each LED display unit 1 is separated. Further, the gradation signal for gradation display can be handled in the same manner since the data for one emission color of one dot is increased to a plurality of bits. Further, in the above-mentioned first to fourth embodiments, only the minimum necessary signals related to the invention are shown, but it is possible to add other signals as appropriate.
【００６０】また、上記第１〜第４の実施例では、入力
された表示データ信号Dataを一旦ＲＡＭ１０４に記憶す
るＬＥＤ表示ユニット１について説明したが、表示デー
タ信号Dataを１行分入力後直ちに表示するようなＬＥＤ
表示ユニット１についても同様に実施することができ
る。Further, in the above-described first to fourth embodiments, the LED display unit 1 which temporarily stores the input display data signal Data in the RAM 104 has been described. However, the display data signal Data is displayed immediately after being input for one line. LED like
The display unit 1 can be similarly implemented.
【００６１】[0061]
【発明の効果】以上の説明から明らかなように、本発明
のデータ分配器を用いれば、ＬＥＤ表示ユニットを複数
桁複数段に配置して大画面のドットマトリクス型ＬＥＤ
表示装置を構成する場合に、表示データ信号を並び替え
たり各段ごとに振り分けたりすることなく、単一の大画
面のＬＥＤ表示ユニットを使用する場合と同様に送るこ
とができるので、表示データ信号の送出制御を容易にす
ることができる。また、ＬＥＤ表示ユニットの桁数が変
更されてもデータ分配器はそのまま変更を加えることな
く使用でき、このＬＥＤ表示ユニットの段数を変更する
場合にも、同じ構成のデータ分配器を追加又は除去する
だけでよいので、このデータ分配器をどのようなドット
構成のＬＥＤ表示装置にも利用可能な汎用性の高いもの
とすることができる。しかも、多数のＬＥＤ表示ユニッ
トを全て一連にカスケード接続した場合に比べ、表示デ
ータ信号の伝送距離を短くすることができるので、雑音
の影響を受け難くすると共に、高速駆動も可能にするこ
とができる。As is apparent from the above description, if the data distributor of the present invention is used, a large-screen dot matrix type LED can be obtained by arranging LED display units in plural columns and plural stages.
When configuring a display device, the display data signal can be sent in the same manner as when using a single large-screen LED display unit without rearranging or distributing each display data signal. Can be easily controlled. Further, even if the number of digits of the LED display unit is changed, the data distributor can be used as it is without any change. Even when the number of stages of the LED display unit is changed, the data distributor having the same configuration is added or removed. Since this is sufficient, the data distributor can be made highly versatile and can be used for LED display devices having any dot structure. Moreover, since the transmission distance of the display data signal can be shortened as compared with the case where a large number of LED display units are all connected in series, it is possible to reduce the influence of noise and enable high speed driving. .
【図１】本発明の第１の実施例を示すものであって、Ｃ
ＡＳユニットの構成を示すブロック図である。FIG. 1 shows a first embodiment of the present invention, in which C
It is a block diagram which shows the structure of AS unit.
【図２】本発明の第１の実施例を示すものであって、Ｃ
ＡＳユニットとＬＥＤ表示ユニットとの接続を示すブロ
ック図である。FIG. 2 shows a first embodiment of the present invention, in which C
It is a block diagram showing a connection between an AS unit and an LED display unit.
【図３】本発明の第２の実施例を示すものであって、Ｃ
ＡＳユニットの構成を示すブロック図である。FIG. 3 shows a second embodiment of the present invention, in which C
It is a block diagram which shows the structure of AS unit.
【図４】本発明の第３の実施例を示すものであって、Ｃ
ＡＳユニットの構成を示すブロック図である。FIG. 4 shows a third embodiment of the present invention, in which C
It is a block diagram which shows the structure of AS unit.
【図５】本発明の第３の実施例を示すものであって、Ｌ
ＥＤ表示ユニットの入力部の構成を示すブロック図であ
る。FIG. 5 shows a third embodiment of the present invention, in which L
It is a block diagram which shows the structure of the input part of an ED display unit.
【図６】本発明の第４の実施例を示すものであって、Ｃ
ＡＳユニットの構成を示すブロック図である。FIG. 6 shows a fourth embodiment of the present invention, in which C
It is a block diagram which shows the structure of AS unit.
【図７】ＬＥＤ表示ユニットの構成を示すブロック図で
ある。FIG. 7 is a block diagram showing a configuration of an LED display unit.
【図８】ＬＥＤパネルの構成を示すブロック図である。FIG. 8 is a block diagram showing a configuration of an LED panel.
【図９】ＬＥＤ表示ユニットのカスケード接続を示すブ
ロック図である。FIG. 9 is a block diagram showing a cascade connection of LED display units.
【図１０】カスケード接続したＬＥＤ表示ユニットの動
作を示すタイムチャートである。FIG. 10 is a time chart showing the operation of the LED display units connected in cascade.
【図１１】従来例を示すものであって、多数桁多数段に
配置したＬＥＤ表示ユニットを一連にカスケード接続し
た場合を示すブロック図である。FIG. 11 is a block diagram showing a conventional example and showing a case where LED display units arranged in a large number of digits and a large number of stages are cascade-connected in series.
【図１２】従来例を示すものであって、多数桁多数段に
配置したＬＥＤ表示ユニットを各段ごとにカスケード接
続した場合を示すブロック図である。FIG. 12 is a block diagram showing a conventional example and showing a case where LED display units arranged in a large number of digits and a large number of stages are cascade-connected for each stage.
１ ＬＥＤユニット １０１ ＬＥＤパネル １０２ シフトレジスタ １０３ ラッチ回路 ３ ＣＡＳユニット ３０１ 入力端子 ３０２ 第１出力端子 ３０３ 第２出力端子 ３０８ ３状態バッファ ３０９ ３状態バッファ ３１０ 制御回路 1 LED Unit 101 LED Panel 102 Shift Register 103 Latch Circuit 3 CAS Unit 301 Input Terminal 302 First Output Terminal 303 Second Output Terminal 308 3 State Buffer 309 3 State Buffer 310 Control Circuit
Claims (3)
順次後続桁のＬＥＤ表示ユニットに送り出すと共に、こ
の表示データ信号のうちの所定ビット数を自身のドット
マトリクス方式の表示部の各行に順次対応付けて表示さ
せるＬＥＤ表示ユニットを複数桁複数段に配置したドッ
トマトリクス型ＬＥＤ表示装置において、 このＬＥＤ表示装置の各段に設けられ、それぞれの段で
複数桁にカスケード接続されたＬＥＤ表示ユニットに表
示データを分配するデータ分配器であって、 外部装置又は上位段のデータ分配器から送られて来る表
示データ信号を入力する入力手段と、 入力手段が入力した表示データ信号を当該段のＬＥＤ表
示ユニットに送り出す第１出力手段と、 入力手段が入力した表示データ信号を下位段のデータ分
配器又は下位段のＬＥＤ表示ユニットに送り出す第２出
力手段と、 第１出力手段が送出し当該段のＬＥＤ表示ユニットが受
け取った表示データ信号が所定行数分に達したことを検
出する送出完了検出手段と、 送出完了検出手段が所定行数に達したことを検出する
と、第１出力手段による表示データ信号の送出を停止さ
せ、又は、当該段のＬＥＤ表示ユニットによるこの表示
データ信号の受け取りを停止させると共に、第２出力手
段による表示データ信号の送出を開始させ、又は、下位
段のデータ分配器若しくは下位段のＬＥＤ表示ユニット
によるこの表示データ信号の受け取りを開始させる出力
切替手段と、 外部装置又は上位段のデータ分配器から送られて来るリ
セット信号に従って、第１出力手段による表示データ信
号の送出を開始させ、又は、当該段のＬＥＤ表示ユニッ
トによるこの表示データ信号の受け取りを開始させると
共に、第２出力手段による表示データ信号の送出を停止
させ、又は、下位段のデータ分配器若しくは下位段のＬ
ＥＤ表示ユニットによるこの表示データ信号の受け取り
を停止させる出力初期化手段とを備えたことを特徴とす
るＬＥＤ表示ユニットのデータ分配器。1. A display data signal sent serially is sequentially sent to an LED display unit of a succeeding digit, and a predetermined number of bits of this display data signal is sequentially corresponded to each row of its own dot matrix type display section. In a dot matrix type LED display device in which LED display units to be attached and displayed are arranged in a plurality of columns of a plurality of digits, display is provided on LED display units provided in each stage of the LED display device and cascade-connected to a plurality of columns in each stage. A data distributor for distributing data, the input means for inputting a display data signal sent from an external device or a data distributor of an upper stage, and an LED display unit for the display data signal input by the input means. And the display data signal input by the input means to the data distributor in the lower stage or in the lower stage. Second output means for sending to the LED display unit, sending completion detecting means for detecting that the display data signal sent by the first output means and received by the LED display unit of the stage has reached a predetermined number of lines, and sending completion When the detection means detects that the number of rows has reached the predetermined number, the first output means stops sending the display data signal or the LED display unit of the stage stops receiving the display data signal, and the second Output switching means for starting the output of the display data signal by the output means, or for starting the reception of the display data signal by the lower-level data distributor or the lower-level LED display unit, and the external device or the upper-level data distribution In accordance with the reset signal sent from the container, the first output means starts sending the display data signal, or Together to initiate receipt of the display data signal by ED display unit, the transmission of the display data signal by the second output means is stopped, or, the data distributor or the lower stage of the lower stage L
A data distributor for an LED display unit, comprising output initialization means for stopping reception of the display data signal by the ED display unit.
シフトクロック信号に従って順次シフトレジスタ上でシ
フトさせてから後続桁のＬＥＤ表示ユニットに送り出す
と共に、ラッチ信号に従ってこのシフトレジスタ上の表
示データ信号をパラレルにラッチ回路にラッチさせ、ま
た、このラッチ回路がラッチするたびに、ラッチされた
表示データ信号をドットマトリクス方式の表示部の各行
に順次対応付けて適宜表示させ、表示データ信号が所定
行数分このラッチ回路にラッチされたことを検出すると
送信完了信号を出力し、リセット信号に従って次に表示
データ信号を対応付ける表示部の行を最初の行に戻すＬ
ＥＤ表示ユニットを複数桁複数段に配置したドットマト
リクス型ＬＥＤ表示装置において、 外部装置又は上位段のデータ分配器から送られて来る表
示データ信号とシフトクロック信号とラッチ信号とリセ
ット信号を入力する入力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を当該段のＬＥＤ表示ユ
ニットに送り出す第１出力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を下位段のデータ分配器
又は下位段のＬＥＤ表示ユニットに送り出す第２出力手
段と、 当該段のＬＥＤ表示ユニットが出力する送信完了信号を
入力する送信完了信号入力手段と、 送信完了信号入力手段を介して送信完了信号を受け取る
と、第１出力手段によるラッチ信号の送出を停止させる
と共に、第２出力手段によるラッチ信号の送出を開始さ
せる出力切替手段と、 入力手段が入力したリセット信号に従って、第１出力手
段によるラッチ信号の送出を開始させると共に、第２出
力手段によるラッチ信号の送出を停止させる出力初期化
手段とを備えたことを特徴とするドットマトリクス型Ｌ
ＥＤ表示装置のデータ分配器。2. A display data signal sent serially is sequentially shifted on a shift register according to a shift clock signal and then sent to an LED display unit of a succeeding digit, and a display data signal on this shift register is sent according to a latch signal. The data is latched in parallel by the latch circuit, and each time the latch circuit latches, the latched display data signal is sequentially associated with each row of the dot-matrix display section and appropriately displayed, and the display data signal is displayed in a predetermined number of rows. When the latched state is detected by the latch circuit, a transmission completion signal is output, and the row of the display unit to which the display data signal is associated next is returned to the first row according to the reset signal.
An input for inputting a display data signal, a shift clock signal, a latch signal, and a reset signal sent from an external device or a data distributor of an upper stage in a dot matrix type LED display device in which ED display units are arranged in a plurality of digits and a plurality of stages Means, first output means for sending the display data signal, shift clock signal, latch signal, and reset signal input by the input means to the LED display unit of the stage, and the display data signal, shift clock signal, and latch input by the input means Second output means for sending out the signal and the reset signal to the data distributor of the lower stage or the LED display unit of the lower stage, the transmission completion signal input means for inputting the transmission completion signal output by the LED display unit of the relevant stage, and the transmission completion When the transmission completion signal is received via the signal input means, the latch signal by the first output means is received. Output switching means for stopping the output of the latch signal by the second output means and starting the output of the latch signal by the first output means in accordance with the reset signal input by the input means, and also for outputting the second output. Means for stopping the output of the latch signal by the means, and a dot matrix type L.
Data distributor for ED display.
シフトクロック信号に従って順次シフトレジスタ上でシ
フトさせてから後続桁のＬＥＤ表示ユニットに送り出す
と共に、ラッチ信号に従ってこのシフトレジスタ上の表
示データ信号をパラレルにラッチ回路にラッチさせ、ま
た、このラッチ回路がラッチするたびに、ラッチされた
表示データ信号をドットマトリクス方式の表示部の各行
に順次対応付けて適宜表示させ、リセット信号に従って
次に表示データ信号を対応付ける表示部の行を最初の行
に戻すＬＥＤ表示ユニットを複数桁複数段に配置したド
ットマトリクス型ＬＥＤ表示装置において、 外部装置又は上位段のデータ分配器から送られて来る表
示データ信号とシフトクロック信号とラッチ信号とリセ
ット信号を入力する入力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を当該段のＬＥＤ表示ユ
ニットに送り出す第１出力手段と、 入力手段が入力した表示データ信号とシフトクロック信
号とラッチ信号とリセット信号を下位段のデータ分配器
又は下位段のＬＥＤ表示ユニットに送り出す第２出力手
段と、 第１出力手段が送り出したラッチ信号のラッチ回数を計
数するラッチ計数手段と、 ラッチ計数手段の計数が所定数に達すると、第１出力手
段によるラッチ信号の送出を停止させると共に、第２出
力手段によるラッチ信号の送出を開始させる出力切替手
段と、 入力手段が入力したリセット信号に従って、第１出力手
段によるラッチ信号の送出を開始させると共に、第２出
力手段によるラッチ信号の送出を停止させる出力初期化
手段とを備えたことを特徴とするドットマトリクス型Ｌ
ＥＤ表示装置のデータ分配器。3. A display data signal sent serially is sequentially shifted on a shift register according to a shift clock signal and then sent to an LED display unit of a succeeding digit, and a display data signal on this shift register is sent according to a latch signal. Latches in parallel in the latch circuit, and each time the latch circuit latches, the latched display data signal is sequentially displayed in association with each row of the dot matrix type display section, and the next display data is displayed according to the reset signal. In a dot matrix type LED display device in which LED display units for returning the row of the display section to which a signal is associated are returned to the first row, the display data signal sent from the external device or the data distributor of the upper stage Input means for inputting shift clock signal, latch signal and reset signal A first output means for sending the display data signal, the shift clock signal, the latch signal and the reset signal input by the input means to the LED display unit of the stage, and the display data signal, the shift clock signal and the latch signal input by the input means. And a reset signal to the lower level data distributor or the lower level LED display unit, second output means, latch counting means for counting the number of latches of the latch signal sent by the first output means, and counting by the latch counting means. When a predetermined number is reached, the first output means stops the output of the latch signal by the first output means and starts the output of the latch signal by the second output means, and the first output according to the reset signal input by the input means. The sending of the latch signal by the means is stopped and the sending of the latch signal by the second output means is stopped. Dot-matrix L, characterized in that a force initialization means
Data distributor for ED display.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26134394A JP3297896B2 (en) | 1994-09-30 | 1994-09-30 | Data distributor for dot matrix type LED display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26134394A JP3297896B2 (en) | 1994-09-30 | 1994-09-30 | Data distributor for dot matrix type LED display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08101666A true JPH08101666A (en) | 1996-04-16 |
| JP3297896B2 JP3297896B2 (en) | 2002-07-02 |
Family
ID=17360520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26134394A Expired - Fee Related JP3297896B2 (en) | 1994-09-30 | 1994-09-30 | Data distributor for dot matrix type LED display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3297896B2 (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11305713A (en) * | 1998-04-27 | 1999-11-05 | Abikkusu Kk | Display device having feature in light emission luminance control system and lamp unit |
| JP2002022788A (en) * | 2000-07-04 | 2002-01-23 | Yamato Scient Co Ltd | Inspection signal distributing device for liquid crystal display |
| WO2002011116A1 (en) * | 2000-07-28 | 2002-02-07 | Nichia Corporation | Display and display drive circuit or display drive method |
| JP2002311881A (en) * | 2001-04-19 | 2002-10-25 | Nichia Chem Ind Ltd | Picture display device |
| GB2389229A (en) * | 2002-05-28 | 2003-12-03 | Roke Manor Research | A light emitting diode |
| JP2004348132A (en) * | 2003-05-23 | 2004-12-09 | Barco Nv | Method for displaying image on large-screen organic light emitting diode display and display used in the method |
| WO2006019040A1 (en) * | 2004-08-18 | 2006-02-23 | Lecip Corporation | Lighting control system and lighting control method for lighting module |
| JP2006243578A (en) * | 2005-03-07 | 2006-09-14 | Matsushita Electric Ind Co Ltd | Display device |
| JP2006301271A (en) * | 2005-04-20 | 2006-11-02 | Takiron Co Ltd | Led lighting driving circuit |
| JP2010204549A (en) * | 2009-03-05 | 2010-09-16 | Seiko Epson Corp | Image display device and controller |
| JP2011510342A (en) * | 2008-01-21 | 2011-03-31 | シーリアル テクノロジーズ ソシエテ アノニム | Device for controlling pixel and electronic display device |
| JP2012518200A (en) * | 2009-02-16 | 2012-08-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Chiplet display device using serial control |
| JP2012220647A (en) * | 2011-04-06 | 2012-11-12 | Nichia Chem Ind Ltd | Light emitting device, light emitting unit, and illumination control method of light emitting device |
| JP2014130327A (en) * | 2012-11-30 | 2014-07-10 | Rohm Co Ltd | Led display unit, led display device, and led display system |
| WO2014109207A1 (en) * | 2013-01-11 | 2014-07-17 | ソニー株式会社 | Display panel, pixel chip, and electronic apparatus |
| CN103996372A (en) * | 2013-11-21 | 2014-08-20 | 深圳市立鼎光电技术有限公司 | LED display screen and a display control method |
| CN104851393A (en) * | 2015-06-11 | 2015-08-19 | 长沙信元电子科技有限公司 | Circuit solution method for permeation-type LED display screen, and circuit of permeation-type LED display screen |
| JP2017167241A (en) * | 2016-03-15 | 2017-09-21 | シャープ株式会社 | Multiple display, display device used therein, information processing program, and information processing method |
| CN115841799A (en) * | 2023-02-23 | 2023-03-24 | 长春希达电子技术有限公司 | Active Micro-LED display control system |
-
1994
- 1994-09-30 JP JP26134394A patent/JP3297896B2/en not_active Expired - Fee Related
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11305713A (en) * | 1998-04-27 | 1999-11-05 | Abikkusu Kk | Display device having feature in light emission luminance control system and lamp unit |
| JP2002022788A (en) * | 2000-07-04 | 2002-01-23 | Yamato Scient Co Ltd | Inspection signal distributing device for liquid crystal display |
| WO2002011116A1 (en) * | 2000-07-28 | 2002-02-07 | Nichia Corporation | Display and display drive circuit or display drive method |
| JP4665375B2 (en) * | 2000-07-28 | 2011-04-06 | 日亜化学工業株式会社 | Display device |
| JP2002311881A (en) * | 2001-04-19 | 2002-10-25 | Nichia Chem Ind Ltd | Picture display device |
| GB2389229A (en) * | 2002-05-28 | 2003-12-03 | Roke Manor Research | A light emitting diode |
| JP2004348132A (en) * | 2003-05-23 | 2004-12-09 | Barco Nv | Method for displaying image on large-screen organic light emitting diode display and display used in the method |
| WO2006019040A1 (en) * | 2004-08-18 | 2006-02-23 | Lecip Corporation | Lighting control system and lighting control method for lighting module |
| JP2006243578A (en) * | 2005-03-07 | 2006-09-14 | Matsushita Electric Ind Co Ltd | Display device |
| JP2006301271A (en) * | 2005-04-20 | 2006-11-02 | Takiron Co Ltd | Led lighting driving circuit |
| JP2011510342A (en) * | 2008-01-21 | 2011-03-31 | シーリアル テクノロジーズ ソシエテ アノニム | Device for controlling pixel and electronic display device |
| JP2012518200A (en) * | 2009-02-16 | 2012-08-09 | グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー | Chiplet display device using serial control |
| JP2010204549A (en) * | 2009-03-05 | 2010-09-16 | Seiko Epson Corp | Image display device and controller |
| JP2012220647A (en) * | 2011-04-06 | 2012-11-12 | Nichia Chem Ind Ltd | Light emitting device, light emitting unit, and illumination control method of light emitting device |
| JP2014130327A (en) * | 2012-11-30 | 2014-07-10 | Rohm Co Ltd | Led display unit, led display device, and led display system |
| WO2014109207A1 (en) * | 2013-01-11 | 2014-07-17 | ソニー株式会社 | Display panel, pixel chip, and electronic apparatus |
| JPWO2014109207A1 (en) * | 2013-01-11 | 2017-01-19 | ソニー株式会社 | Display panel, pixel chip, and electronic device |
| US9905151B2 (en) | 2013-01-11 | 2018-02-27 | Sony Corporation | Display panel having daisy-chain-connected pixels, pixel chip, and electronic apparatus |
| CN103996372A (en) * | 2013-11-21 | 2014-08-20 | 深圳市立鼎光电技术有限公司 | LED display screen and a display control method |
| CN104851393A (en) * | 2015-06-11 | 2015-08-19 | 长沙信元电子科技有限公司 | Circuit solution method for permeation-type LED display screen, and circuit of permeation-type LED display screen |
| JP2017167241A (en) * | 2016-03-15 | 2017-09-21 | シャープ株式会社 | Multiple display, display device used therein, information processing program, and information processing method |
| CN115841799A (en) * | 2023-02-23 | 2023-03-24 | 长春希达电子技术有限公司 | Active Micro-LED display control system |
| CN115841799B (en) * | 2023-02-23 | 2023-06-16 | 长春希达电子技术有限公司 | Active Micro-LED display control system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3297896B2 (en) | 2002-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08101666A (en) | Data distributer of dot matrix led display device | |
| KR100379818B1 (en) | A control circuitry for reducing power and electromagnetic interference in conveying video data | |
| US20030006978A1 (en) | Image-signal driving circuit eliminating the need to change order of inputting image data to source driver | |
| TW200401137A (en) | Electronic system for tiled displays | |
| CN111161670B (en) | Multi-line scanning and line changing display method and chip | |
| JP2002311913A (en) | Liquid crystal display device and control circuit | |
| JPH0120751B2 (en) | ||
| US20060022927A1 (en) | Display driver circuits having gray scale voltage amplifiers with variable drive capability | |
| US5010325A (en) | Driving network for TFEL panel employing a video frame buffer | |
| CN101494038B (en) | Displaying apparatus, displaying panel driver and displaying panel driving method | |
| KR20090078577A (en) | Scan driver and flat panel display using the same | |
| US20010007448A1 (en) | Display apparatus in which blanking data is written during blanking period | |
| US6864870B2 (en) | Liquid crystal display controller with improved dithering and frame rate control and method thereof | |
| US5325411A (en) | Display driving circuit | |
| JPH0454789A (en) | Television picture display device | |
| US11074854B1 (en) | Driving device and operation method thereof | |
| KR910003195B1 (en) | Digital display system | |
| JPH0619425A (en) | Light emission diode display device | |
| JPS63121090A (en) | Planar display device | |
| JPH11344949A (en) | Video display device | |
| CN111833825A (en) | Driving circuit, driving method and display device | |
| JPH11344955A (en) | Led display | |
| EP0700027B1 (en) | Display unit | |
| US7298368B2 (en) | Display device having a DAC per pixel | |
| JP2897567B2 (en) | Driving method of gas discharge display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090419 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110419 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130419 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |