JPH0797475B2 - Electron-emitting device - Google Patents

Electron-emitting device

Info

Publication number
JPH0797475B2
JPH0797475B2 JP14683786A JP14683786A JPH0797475B2 JP H0797475 B2 JPH0797475 B2 JP H0797475B2 JP 14683786 A JP14683786 A JP 14683786A JP 14683786 A JP14683786 A JP 14683786A JP H0797475 B2 JPH0797475 B2 JP H0797475B2
Authority
JP
Japan
Prior art keywords
metal layer
electron
layer
emitting device
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14683786A
Other languages
Japanese (ja)
Other versions
JPS6380437A (en
Inventor
正夫 菅田
健夫 塚本
明 清水
彰 鈴木
勇 下田
昌彦 奥貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP14683786A priority Critical patent/JPH0797475B2/en
Publication of JPS6380437A publication Critical patent/JPS6380437A/en
Publication of JPH0797475B2 publication Critical patent/JPH0797475B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/312Cold cathodes having an electric field perpendicular to the surface thereof
    • H01J2201/3125Metal-insulator-Metal [MIM] emission type cathodes

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は電子放出素子に関し、特に電圧印加により電子
放出が誘起される電子放出素子に関する。この様な電子
放出素子はたとえば各種電子ビーム露光装置等の電子ビ
ーム応用装置の電子発生源として好適に利用される。
TECHNICAL FIELD The present invention relates to an electron-emitting device, and more particularly to an electron-emitting device in which electron emission is induced by voltage application. Such an electron-emitting device is preferably used as an electron generation source of an electron beam application device such as various electron beam exposure devices.

[従来の技術] 電子ビーム装置たとえば陰極線管における電子発生源と
しては従来熱陰極からの熱電子放出が用いられていた。
この様な熱陰極を利用した電子放出は、加熱によるエネ
ルギーロスが大きい点、加熱手段の形成が必要である
点、及び予備加熱にかなりの時間を要する点や熱により
系が不安定化しやすいという点で問題があった。
[Prior Art] Thermionic emission from a hot cathode has hitherto been used as an electron source in an electron beam apparatus such as a cathode ray tube.
Electron emission using such a hot cathode is said to have a large energy loss due to heating, the need to form a heating means, the time required for preheating to a considerable extent, and the system being easily destabilized by heat. There was a problem in terms.

そこで、加熱によらない電子放出素子の研究が進めら
れ、いくつかの型の素子が提案されている。
Therefore, research on an electron-emitting device that does not rely on heating has been advanced, and several types of devices have been proposed.

たとえば、PN接合に逆バイアス電圧を印加し電子なだれ
降状現象を生ぜしめ素子外へと電子を放出する型のもの
や、金属−絶縁体層−金属層の構成を有し該2つの金属
の間に電圧を印加することによりトンネル効果で絶縁体
層を通過してきた電子を金属層から素子外へと放出する
型(MIM型)のものや、高抵抗薄膜にその膜厚方向と直
交する方向に電圧を印加し該薄膜表面から素子外へと電
子を放出させる表面伝導型のものや、電界集中の生じ易
い形状の金属に対し電圧を印加して局所的に高密度の電
界を発生させ該金属から素子外へと電子を放出させる電
界効果型(FE型)のものや、その他のものが提案されて
いる。
For example, a type in which a reverse bias voltage is applied to a PN junction to generate an electron avalanche phenomenon and electrons are emitted to the outside of the element, or a metal-insulator layer-metal layer structure is used to A type (MIM type) that emits electrons that have passed through the insulator layer from the metal layer to the outside of the element by applying a voltage between them, or a direction perpendicular to the thickness direction of the high resistance thin film A voltage is applied to a surface conduction type that emits electrons from the surface of the thin film to the outside of the element, or a metal having a shape where electric field concentration easily occurs to locally generate a high-density electric field. A field effect type (FE type) that emits electrons from a metal to the outside of the element and other types have been proposed.

[発明が解決しようとする問題点] これらのうちで、MIM型の電子放出素子は印加電圧が比
較的低くてよく且つそれ程高い真空度を必要としない特
長がある。
[Problems to be Solved by the Invention] Of these, the MIM type electron-emitting device has a feature that an applied voltage may be relatively low and a vacuum degree that is not so high is required.

第3図は従来提案されているMIM型素子の一例を示す斜
視図である。
FIG. 3 is a perspective view showing an example of a conventionally proposed MIM type element.

第3図において、2は絶縁基板であり、4は第1の金属
層であり、6は絶縁体層であり、8は第2の金属層であ
る。図示される様に、基板2の上面は平坦であり、該平
坦面上にて所定の巾をもつ第1の金属層4が第1の方向
に延びて配置されている。そして、絶縁体層6は基板2
及びその表面上に突出して配設された第1の金属層4を
覆う様にほぼ均一の厚さに付与されている。従って、該
絶縁体層6の上面も第1の金属層4に対応する部分が突
出している。この様な絶縁体層6上の上面上にて所定の
巾をもつ第2の金属層8が上記第1の方向と略直交する
方向に延びて配置されている。
In FIG. 3, 2 is an insulating substrate, 4 is a first metal layer, 6 is an insulator layer, and 8 is a second metal layer. As shown in the drawing, the upper surface of the substrate 2 is flat, and the first metal layer 4 having a predetermined width is arranged on the flat surface so as to extend in the first direction. The insulator layer 6 is the substrate 2
And a substantially uniform thickness so as to cover the first metal layer 4 arranged so as to project on the surface thereof. Therefore, a portion corresponding to the first metal layer 4 also projects on the upper surface of the insulator layer 6. A second metal layer 8 having a predetermined width is arranged on the upper surface of the insulator layer 6 so as to extend in a direction substantially orthogonal to the first direction.

上記第1の金属層4と第2の金属層8との間には第2の
金属層8が正となる様に適時電圧を印加するための手段
10が接続されている。該手段10は電源と不図示のスイッ
チとを有している。
Means for timely applying a voltage between the first metal layer 4 and the second metal layer 8 so that the second metal layer 8 becomes positive.
10 are connected. The means 10 has a power source and a switch (not shown).

かくして、第1の金属層4と第2の金属層8との重なり
あう位置においてMIM構造が形成され、その他の金属層
部分はリード線として利用される。そして、この様な電
子放出素子を上記第1の方向及び第2の方向に複数個配
列し第1の金属層4及び第2の金属層8を共有すること
により、いわゆるマトリックス駆動の可能な電子放出装
置を構成することができる。
Thus, the MIM structure is formed at the position where the first metal layer 4 and the second metal layer 8 overlap each other, and the other metal layer portions are used as lead wires. By arranging a plurality of such electron-emitting devices in the first direction and the second direction and sharing the first metal layer 4 and the second metal layer 8, so-called matrix-driving electrons can be obtained. A discharge device can be constructed.

しかして、この様な従来のMIM型素子においては、絶縁
体層6及び第2の金属層8は非平坦な下地上に形成され
るため、特にMIM構造位置において該絶縁体層6及び第
2の金属層8の膜厚が不均一となり易く、このため素子
特性が劣化し勝ちであり、更に複数個の素子をマトリッ
クス駆動可能な様に配列した場合においても各素子ごと
の特性のバラツキが大きくなり勝ちであるという問題点
があった。
However, in such a conventional MIM type element, since the insulator layer 6 and the second metal layer 8 are formed on the non-planar base, the insulator layer 6 and the second metal layer 8 are formed especially at the MIM structure position. The thickness of the metal layer 8 is likely to be non-uniform, which tends to deteriorate the element characteristics, and even when a plurality of elements are arranged so as to be matrix-driven, there is a large variation in the characteristics of each element. There was a problem that it was a win.

また、従来の素子においては第2の金属層8が上下に波
うつ曲線状に形成されているために長さが比較的長くな
り、このため電気抵抗が大きくなり発熱量も多くなると
いう問題点もあった。
Further, in the conventional element, since the second metal layer 8 is formed in a vertically wavy curved shape, the length thereof is relatively long, which results in a large electric resistance and a large amount of heat generation. There was also.

[問題点を解決するための手段] 本発明によれば、以上の如き従来技術の問題点を解決す
るものとして、絶縁基体上に第1の金属層が付されてお
り、該金属層上に絶縁体層が付されており、該絶縁体層
上に第2の金属層が付されており、上記第1の金属層と
第2の金属層との間に電圧を印加するための手段を有し
てなる電子放出素子において、第1の金属層が基体に形
成された凹部内に埋設されており、該第1の金属層上面
及び基体上面により形成される略平坦な面上に絶縁体層
が形成されていることを特徴とする、電子放出素子が提
供される。
[Means for Solving the Problems] According to the present invention, in order to solve the above-mentioned problems of the prior art, a first metal layer is provided on an insulating substrate, and the first metal layer is formed on the metal layer. An insulator layer is provided, and a second metal layer is provided on the insulator layer, and means for applying a voltage between the first metal layer and the second metal layer is provided. In an electron-emitting device having the first metal layer, the first metal layer is embedded in a recess formed in the base, and an insulator is formed on a substantially flat surface formed by the upper surface of the first metal layer and the upper surface of the base. An electron-emitting device is provided, which is characterized in that a layer is formed.

[実施例] 以下、図面を参照しながら本発明の具体的実施例を説明
する。
[Examples] Specific examples of the present invention will be described below with reference to the drawings.

第1図(a)は本発明による電子放出素子の一実施例を
示す斜視図であり、第1図(b)及び第1図(c)はそ
れぞれそのB−B断面図及びC−C断面図である。
FIG. 1 (a) is a perspective view showing an embodiment of the electron-emitting device according to the present invention, and FIG. 1 (b) and FIG. 1 (c) are BB sectional view and CC sectional view, respectively. It is a figure.

これらの図において、2は絶縁基板であり、該基板はた
とえばガラス、アルミナ、サファイア、マイカ、マグネ
シア、更にはGaAs、GaSb、InAs、GaP、スピネル(MgAl2
O4)等の結晶等からなる。該基板2の上面にはC−C方
向に沿って延びている所定の巾及び深さをもつ溝3が形
成されている。
In these figures, 2 is an insulating substrate, which is, for example, glass, alumina, sapphire, mica, magnesia, GaAs, GaSb, InAs, GaP, spinel (MgAl 2
It consists of crystals such as O 4 ). A groove 3 having a predetermined width and depth extending along the CC direction is formed on the upper surface of the substrate 2.

4は第1の金属層であり、6は絶縁体層であり、8は第
2の金属層であり、これらによりMIM構造が形成され
る。
Reference numeral 4 is a first metal layer, 6 is an insulator layer, and 8 is a second metal layer, which form a MIM structure.

図示される様に、第1の金属層4は基板2の2つの溝3
を埋める様に配置されており、従って該金属層4の上面
と基板2の上面とは実質上同一平面とされている。該第
1の金属層はたとえばAl,Be,Mo,Pt,Ta,Au,Ag,W,Cr,Mg,
ニクロム等からなる。該金属層4はこれら金属のいくつ
かを成分とする合金からなる層やこれらのシリサイドか
らなる層であってもよい。金属層4の厚さ即ち溝3の深
さは特に制限がないが、たとえば0.001〜1μm程度で
ある。該金属層4の巾即ち溝3の巾は特に制限がなく所
望の電子放出面積に応じて適宜設定することができる
が、たとえば0.001〜5μm程度である。
As shown, the first metal layer 4 has two grooves 3 in the substrate 2.
Are arranged so that the upper surface of the metal layer 4 and the upper surface of the substrate 2 are substantially flush with each other. The first metal layer is, for example, Al, Be, Mo, Pt, Ta, Au, Ag, W, Cr, Mg,
It consists of nichrome. The metal layer 4 may be a layer made of an alloy containing some of these metals or a layer made of these silicides. The thickness of the metal layer 4, that is, the depth of the groove 3 is not particularly limited, but is, for example, about 0.001 to 1 μm. The width of the metal layer 4, that is, the width of the groove 3 is not particularly limited and can be appropriately set according to a desired electron emission area, but is, for example, about 0.001 to 5 μm.

絶縁体層6はたとえばSiO2,Ta2O5,Al2O3,BeO,SiC,SiOxN
yHz,SiNxHy,リンシリケースガラス(PSG),AlN,SiO2.BN
等からなる。図示される様に、絶縁体層6は実質上平板
状である。該絶縁体層6の厚さは絶縁破壊が生じない程
度に薄い方が好ましいが、この厚さは該層6に使用され
る絶縁体の種類の第2の金属層8に使用される金属の種
類等に応じて所望の電子放出特性が得られるべき適宜設
定するのが好ましく、たとえば30〜1000Å程度である。
The insulator layer 6 is made of, for example, SiO 2 , Ta 2 O 5 , Al 2 O 3 , BeO, SiC, SiO x N.
y H z , SiN x H y , phosphorus case glass (PSG), AlN, SiO 2 .BN
Etc. As shown, the insulator layer 6 is substantially flat. The thickness of the insulator layer 6 is preferably as small as possible so as not to cause dielectric breakdown, but this thickness is not limited to that of the metal used for the second metal layer 8 of the type of insulator used for the layer 6. It is preferable to appropriately set the desired electron emission characteristics according to the type and the like, and for example, about 30 to 1000 Å.

また第2の金属層8は上記第1の金属層4と同様な材料
からなる。図示される様に、第2の金属層8は実質上直
線状である。該金属層の厚さは電子放出効率の点からは
できるだけ薄い方が好ましく、たとえば100〜3000Å程
度である。また、該金属層8の巾は特に制限がなく所望
の電子放出面積に応じて適宜設定することができるが、
たとえば0.001〜5μm程度である。
The second metal layer 8 is made of the same material as the first metal layer 4. As shown, the second metal layer 8 is substantially linear. The thickness of the metal layer is preferably as thin as possible from the viewpoint of electron emission efficiency, and is, for example, about 100 to 3000 Å. The width of the metal layer 8 is not particularly limited and can be set appropriately according to the desired electron emission area.
For example, it is about 0.001 to 5 μm.

第1図に示される様に、第1の金属層4と第2の金属層
8との間には第2の金属層8が正となる様に適時電圧を
印加するための手段10が接続されている。該手段10は電
源と不図示のスイッチとを有している。
As shown in FIG. 1, means 10 for applying a timely voltage is connected between the first metal layer 4 and the second metal layer 8 so that the second metal layer 8 becomes positive. Has been done. The means 10 has a power source and a switch (not shown).

以上の様な本実施例の電子放出素子は、たとえば次の様
にして作成することができる。
The electron-emitting device of this embodiment as described above can be manufactured, for example, as follows.

先ず、基板2の材料の表面を物理的研摩や化学的研摩に
より十分に良好な平坦度及び表面粗さとし、該基板2の
表面にフォトレジストを塗布し、パターン露光及び現像
により該レジスト層の上記溝3を形成すべき部分に対応
する部分を除去し、しかる後にウェットエッチング法に
より基板2の表面に溝3を形成する。基板2がガラスで
ある場合にはエッチング液としてフッ酸と硝酸と酢酸ま
たは純水との混合液が用いられる。
First, the surface of the material of the substrate 2 is made to have sufficiently good flatness and surface roughness by physical polishing or chemical polishing, a photoresist is applied to the surface of the substrate 2, and the above-mentioned resist layer is formed by pattern exposure and development. The portion corresponding to the portion where the groove 3 is to be formed is removed, and then the groove 3 is formed on the surface of the substrate 2 by the wet etching method. When the substrate 2 is glass, a mixed solution of hydrofluoric acid, nitric acid, acetic acid, or pure water is used as an etching solution.

次に、第1の金属層4を構成する金属材料を抵抗加熱蒸
着法、電子ビーム蒸着法、CVD法、プラズマCVD法、イオ
ンプレーティング法、クラスタイオンビーム法等により
上記溝3の深さとほぼ同一の厚さに成膜させ、しかる後
にレジスト層を溶解除去してリフトオフにより溝3内以
外の金属材料膜を除去し、かくして第1の金属層4を形
成する。
Next, the metal material forming the first metal layer 4 is made almost equal to the depth of the groove 3 by resistance heating evaporation method, electron beam evaporation method, CVD method, plasma CVD method, ion plating method, cluster ion beam method, or the like. Films are formed to have the same thickness, and then the resist layer is dissolved and removed, and the metal material film other than in the groove 3 is removed by lift-off, thus forming the first metal layer 4.

次に、該第1の金属層4の上面上に抵抗加熱蒸着法、電
子ビーム蒸着法、CVD法、プラズマCVD法、イオンプレー
ティング法、クラスタイオンビーム法等により絶縁体層
6を形成する。
Next, the insulator layer 6 is formed on the upper surface of the first metal layer 4 by a resistance heating vapor deposition method, an electron beam vapor deposition method, a CVD method, a plasma CVD method, an ion plating method, a cluster ion beam method or the like.

次に、該絶縁体層6上に抵抗加熱蒸着法、電子ビーム蒸
着法、CVD法、プラズマCVD法、イオンプレーティング
法、クラスタイオンビーム法等により第2の金属層8を
形成する。該第2の金属層8はパターニングされること
が必要であるが、これは通常のフォトリソグラフィー技
術により行なうことができる。
Next, a second metal layer 8 is formed on the insulator layer 6 by a resistance heating vapor deposition method, an electron beam vapor deposition method, a CVD method, a plasma CVD method, an ion plating method, a cluster ion beam method or the like. The second metal layer 8 needs to be patterned, which can be done by usual photolithographic techniques.

しかる後に、上記第1の金属層4と第2の金属層8との
間に電圧印加手段10を接続する。
Thereafter, the voltage applying means 10 is connected between the first metal layer 4 and the second metal layer 8.

かくして作成された本実施例素子の駆動は電圧印加手段
10のスイッチを閉じることにより行なわれる。該電圧印
加手段の電源の電圧はMIM構造の具体的構成及び所望の
電子放出特性に応じて適宜設定することができ、たとえ
ば3〜20Vである。この様な第1の金属層4と第2の金
属層8との間の電圧印加により第2の金属層8の表面か
ら電子が放出される。
The thus-produced element of the present embodiment is driven by voltage applying means.
This is done by closing 10 switches. The voltage of the power source of the voltage applying means can be appropriately set according to the specific configuration of the MIM structure and the desired electron emission characteristics, and is, for example, 3 to 20V. By applying a voltage between the first metal layer 4 and the second metal layer 8 as described above, electrons are emitted from the surface of the second metal layer 8.

第2図(a)〜(c)は本発明による電子放出素子を多
数配列してなる電子放出装置の実施例を示すものであ
り、第2図(a)は部分平面図であり、第2図(b)及
び第2図(c)はそれぞれそのB−B断面図及びC−C
断面図である。
2 (a) to 2 (c) show an embodiment of an electron emitting device in which a large number of electron emitting devices according to the present invention are arranged, and FIG. 2 (a) is a partial plan view. FIG. 2 (b) and FIG. 2 (c) are the BB sectional view and CC, respectively.
FIG.

本実施例において、2は基板であり、該基板表面には所
定の巾及び深さをもつC−C方向の複数の溝3が一定の
間隔をおいて平行に配列形成されている。そして、各溝
3内に第1の金属層4が埋設されている。6は絶縁体層
であり、該絶縁体層は実質上平板状である。該絶縁体層
6上には一定の間隔をおいて複数の所定巾のB−B方向
の第2の金属層8が配列形成されている。
In the present embodiment, 2 is a substrate, and a plurality of grooves 3 having a predetermined width and depth in the CC direction are arranged in parallel at regular intervals on the substrate surface. Then, the first metal layer 4 is embedded in each groove 3. 6 is an insulator layer, and the insulator layer is substantially flat. A plurality of second metal layers 8 having a predetermined width in the BB direction are arranged on the insulator layer 6 at regular intervals.

上記基板2、第1の金属層4、絶縁体層6及び第2の金
属層8は上記第1図の実施例に関し説明した材料からな
る。
The substrate 2, the first metal layer 4, the insulator layer 6 and the second metal layer 8 are made of the materials described in the embodiment of FIG.

本実施例装置は上記第1図の実施例に関し説明したと同
様にして作成される。
The apparatus of this embodiment is produced in the same manner as described with reference to the embodiment of FIG.

尚、第2図においては図示されていないが、各第1の金
属層4と各第2の金属層8との間には第2の金属層側が
正となる様な電圧を適時印加するための手段が接続され
ている。従って、本実施例装置においては各第1の金属
層4と各第2の金属層8との重なりあう位置においてMI
M構造が形成されていることになり、いわゆるマトリッ
クス駆動により所望の位置のMIM構造を適宜駆動するこ
とができる。
Although not shown in FIG. 2, in order to apply a voltage such that the second metal layer side is positive between the first metal layers 4 and the second metal layers 8 at appropriate times. Means are connected. Therefore, in the device of this embodiment, MI is set at a position where each first metal layer 4 and each second metal layer 8 overlap each other.
Since the M structure is formed, the MIM structure at a desired position can be appropriately driven by so-called matrix driving.

[発明の効果] 以上の様な本発明によれば、MIM構造を構成する第1の
金属層が基体中に埋設されているために絶縁体層及び第
2の金属層がいづれも平坦となり、従って該絶縁体層及
び第2の金属層を所望の形状及び寸法に正確に形成する
ことができ、特性の均一性に優れた電子放出素子が提供
される。
[Effect of the Invention] According to the present invention as described above, since the first metal layer forming the MIM structure is embedded in the substrate, the insulator layer and the second metal layer are both flat, Therefore, the insulator layer and the second metal layer can be accurately formed in a desired shape and size, and an electron-emitting device excellent in uniformity of characteristics is provided.

更に、本発明によれば、第2の金属層が直線状となるの
で長さを比較的短かくすることができ、従って該第2の
金属層の電気抵抗を比較的小さくすることができ発熱量
も少なくすることができる。
Further, according to the present invention, since the second metal layer is linear, the length can be made relatively short, and therefore the electric resistance of the second metal layer can be made relatively small and the heat generation can be reduced. The amount can also be reduced.

また、本発明素子は外表面が平坦であるので取扱時に他
の物体と接触しても損傷することが少ない。
Further, since the element of the present invention has a flat outer surface, it is less likely to be damaged even if it comes into contact with other objects during handling.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)は電子放出素子の斜視図であり、第1図
(b)及び第1図(c)はそれぞれそのB−B断面図及
びC−C断面図である。 第2図(a)は電子放出装置の部分平面図であり、第2
図(b)及び第2図(c)はそれぞれそのB−B断面図
及びC−C断面図である。 第3図は電子放出素子の斜視図である。 2:基板、3:溝 4,8:金属層、6:絶縁体層、 10:電圧印加手段。
FIG. 1 (a) is a perspective view of the electron-emitting device, and FIGS. 1 (b) and 1 (c) are a BB sectional view and a CC sectional view, respectively. FIG. 2A is a partial plan view of the electron emission device.
FIG. 2B and FIG. 2C are a BB sectional view and a CC sectional view, respectively. FIG. 3 is a perspective view of the electron-emitting device. 2: substrate, 3: groove 4, 8: metal layer, 6: insulator layer, 10: voltage applying means.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 彰 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 下田 勇 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (72)発明者 奥貫 昌彦 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 (56)参考文献 特公 昭49−7383(JP,B1) ─────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Akira Suzuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Isamu Shimoda 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Incorporated (72) Inventor Masahiko Okunuki 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (56) References Japanese Patent Publication Sho 49-7383 (JP, B1)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】絶縁基体上に第1の金属層が付されてお
り、該金属層上に絶縁体層が付されており、該絶縁体層
上に第2の金属層が付されており、上記第1の金属層と
第2の金属層との間に電圧を印加するための手段を有し
てなる電子放出素子おいて、第1の金属層が基体に形成
された凹部内に埋設されており、該第1の金属層上面及
び基体上面により形成される略平坦な面上に絶縁体層が
形成されていることを特徴とする、電子放出素子。
1. A first metal layer is provided on an insulating substrate, an insulator layer is provided on the metal layer, and a second metal layer is provided on the insulator layer. In the electron-emitting device having means for applying a voltage between the first metal layer and the second metal layer, the first metal layer is embedded in the recess formed in the substrate. The electron-emitting device is characterized in that an insulator layer is formed on a substantially flat surface formed by the upper surface of the first metal layer and the upper surface of the base body.
JP14683786A 1986-06-25 1986-06-25 Electron-emitting device Expired - Lifetime JPH0797475B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14683786A JPH0797475B2 (en) 1986-06-25 1986-06-25 Electron-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14683786A JPH0797475B2 (en) 1986-06-25 1986-06-25 Electron-emitting device

Publications (2)

Publication Number Publication Date
JPS6380437A JPS6380437A (en) 1988-04-11
JPH0797475B2 true JPH0797475B2 (en) 1995-10-18

Family

ID=15416648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14683786A Expired - Lifetime JPH0797475B2 (en) 1986-06-25 1986-06-25 Electron-emitting device

Country Status (1)

Country Link
JP (1) JPH0797475B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0367195A3 (en) * 1988-10-31 1991-10-02 Matsushita Electric Industrial Co., Ltd. Mim cold-cathode electron emission elements and methods of manufacture thereof

Also Published As

Publication number Publication date
JPS6380437A (en) 1988-04-11

Similar Documents

Publication Publication Date Title
JP2574500B2 (en) Manufacturing method of planar cold cathode
JP3633154B2 (en) Thin film type electron source and thin film type electron source application equipment
US5243252A (en) Electron field emission device
JPH0562589A (en) Flectronic source and its preparation
US5202605A (en) Mim cold-cathode electron emission elements
JPH0797475B2 (en) Electron-emitting device
JPS6391925A (en) Electron emitting element
US6777169B2 (en) Method of forming emitter tips for use in a field emission display
JP3033178B2 (en) Field emission type emitter
JPS634532A (en) Electron emitting element
JP3539305B2 (en) Field emission type electron source and method of manufacturing the same
JPH08306302A (en) Field emission type electron source and its manufacture
US6409565B1 (en) Reduced voltage field emission cathode and method for manufacturing same
JP4291965B2 (en) Manufacturing method of electron emission display device
JPH0456040A (en) Minute vacuum device
JPH02172127A (en) Electron emission element and its manufacture
JP2632365B2 (en) Electron emitting device and method of manufacturing the same
JPH02121227A (en) Electron emission element and manufacture thereof
JPH02170327A (en) Electron releasing element
JPH04341726A (en) Manufacture of electric field electron emitting device
JP3143679B2 (en) Electron emitting device and method of manufacturing the same
JPH03190034A (en) Electron emitting element and its manufacture
KR100279749B1 (en) Manufacturing method of field emission array superimposed gate and emitter
JPH0467526A (en) Manufacture of electron emitting element
KR940016741A (en) Manufacturing Method of Electron Emission Substrate

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term