JPH0797190B2 - Storage device and liquid crystal display device - Google Patents

Storage device and liquid crystal display device

Info

Publication number
JPH0797190B2
JPH0797190B2 JP24011188A JP24011188A JPH0797190B2 JP H0797190 B2 JPH0797190 B2 JP H0797190B2 JP 24011188 A JP24011188 A JP 24011188A JP 24011188 A JP24011188 A JP 24011188A JP H0797190 B2 JPH0797190 B2 JP H0797190B2
Authority
JP
Japan
Prior art keywords
electrode
layer
optical waveguide
liquid crystal
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24011188A
Other languages
Japanese (ja)
Other versions
JPH0289029A (en
Inventor
悦矢 武田
隆夫 川口
裕 南野
清一 永田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP24011188A priority Critical patent/JPH0797190B2/en
Publication of JPH0289029A publication Critical patent/JPH0289029A/en
Publication of JPH0797190B2 publication Critical patent/JPH0797190B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電気信号を記憶する記憶装置およびそれを用い
た液晶表示装置に関する。またその記憶方法読み出し方
法及び記憶装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory device for storing electric signals and a liquid crystal display device using the memory device. Further, the present invention relates to a storage method reading method and a storage device manufacturing method.

従来の技術 XYマトリックス電極をもち、その交差点に設けたトラン
ジスタを介して容量に電気信号を蓄積する記録装置はSi
半導体装置としてはよく知られている。また、TFTを用
いたアクティブマトリックス型表示基板を用いた液晶デ
ィスプレーは、単純マトリックス型液晶表示装置に比べ
て高い画質が得られるため盛んに研究されている。アク
ティブマトリックス型表示装置のためのTFTアレーは上
述したSi半導体装置と同じ構成をしている。TFTを用い
たアクティブマトリックス型液晶表示装置は第7図に示
す構成である。
2. Description of the Related Art A recording device that has an XY matrix electrode and that stores electrical signals in a capacitor via a transistor provided at the intersection is Si
It is well known as a semiconductor device. Further, a liquid crystal display using an active matrix type display substrate using a TFT has been actively researched because it can obtain higher image quality than a simple matrix type liquid crystal display device. The TFT array for the active matrix display device has the same structure as the above-mentioned Si semiconductor device. An active matrix type liquid crystal display device using a TFT has a structure shown in FIG.

透光性基板120に形成されたソース(又はドレーン)電
極母線121及びゲート電極母線122と、TFT123と、絵素電
極124を支持している表示基板125と、対向電極126を有
する対向基板127とから構成されており、これらの基板1
25と127の間に液晶が封入される。
A source (or drain) electrode bus 121 and a gate electrode bus 122 formed on the transparent substrate 120, a TFT 123, a display substrate 125 supporting a pixel electrode 124, and a counter substrate 127 having a counter electrode 126. Consists of and these boards 1
Liquid crystal is sealed between 25 and 127.

一方、絶縁物の上に半導体を形成する逆スタガー型TFT
は良質のTFTが得られるが、それについて、マトリック
ス表示基板の製造方法を示す第8図に従って説明する。
TFTは絶縁基板130上に堆積されたCrゲート131と、SiNx
絶縁層132とa−Si(アモルファスシリコン)層134と、
Alソース135と、Alドレーン136とで形成されている。絵
素電極138はITO(インジウム−ティン−オキサイド)で
形成されている。TFTと絵素電極138は、絶縁層132に形
成されたコンタクトホール142に続くドレーン136に結合
されている。
On the other hand, an inverted stagger TFT that forms a semiconductor on an insulator
A high quality TFT can be obtained, which will be described with reference to FIG. 8 showing a method for manufacturing a matrix display substrate.
The TFT has a Cr gate 131 deposited on an insulating substrate 130 and SiNx.
An insulating layer 132 and an a-Si (amorphous silicon) layer 134,
It is formed of an Al source 135 and an Al drain 136. The pixel electrode 138 is made of ITO (Indium-Tin-Oxide). The TFT and the pixel electrode 138 are coupled to the drain 136 that follows the contact hole 142 formed in the insulating layer 132.

発明が解決しようとする課題 このようなTFTを用いたアクティブマトリックス型表示
基板は、絶縁層をはさんでXYの電極母線が交差している
構造となっており、XY電極母線同志のショートが歩留ま
りを低下させる大きな不良要因であった。
Problems to be Solved by the Invention An active matrix type display substrate using such a TFT has a structure in which XY electrode busbars cross each other across an insulating layer, and a short circuit between XY electrode busbars yields. It was a major cause of deterioration.

またゲートパルス電位の変化による偽信号が絵素表示電
極の電位をひきおこし液晶表示表示品質劣下させてい
た。また時に大型液晶表示基板として用いる場合、ゲー
トパルスの遅延によるTFTのスイッチング時間の画面左
右の不均一性が、表示品質の低下、具体的には画面左右
の輝度の不均一性をまねいた。
Further, the false signal due to the change of the gate pulse potential causes the potential of the picture element display electrode to deteriorate the display quality of the liquid crystal display. In addition, when used as a large-sized liquid crystal display substrate, the non-uniformity of the TFT switching time on the left and right of the screen due to the delay of the gate pulse deteriorates the display quality, specifically the non-uniformity of the brightness on the left and right of the screen.

課題を解決するための手段 行を指定する信号を光としその伝達を光導波路を用いて
行い、列を形成する第1の電極に記憶すべき電気信号を
伝達し、第1の電極とは重ならないように第2の電極を
構成し、前記第1の電極と第2の電極は前記光導波路上
に形成された光導電層を介して電気的に接続し、誘電体
層をはさんで第2、第3の電極間で形成した容量に前記
電気信号を蓄積する。
Means for Solving the Problems A signal for designating a row is used as light, and its transmission is performed by using an optical waveguide, and an electric signal to be stored is transmitted to a first electrode forming a column. The second electrode is configured so as not to be formed, and the first electrode and the second electrode are electrically connected via the photoconductive layer formed on the optical waveguide, and the first electrode and the second electrode are sandwiched by the dielectric layer. The electric signal is stored in the capacitor formed between the second and third electrodes.

また、表示信号を伝達する第1の電極配線と、前記第1
の電極配線と交差して形成された光導波路と、画素毎に
分離形成され前記第1の電極配線と重なることなく形成
された光を透過する第2の電極と、前記第1と前記第2
の電極との間に光導電体層を含む第4の電極が光導波路
上に形成した第1の基板と、第3の電極を有する第2の
基板とを液晶を介して対向した液晶表示装置を構成す
る。
The first electrode wiring for transmitting a display signal and the first electrode wiring
An optical waveguide formed to intersect with the electrode wiring, a second electrode formed separately for each pixel and transmitting light formed without overlapping with the first electrode wiring, the first and second electrodes
Liquid crystal display device in which a first substrate having a fourth electrode including a photoconductor layer formed between the first electrode and the second electrode is formed on the optical waveguide and a second substrate having a third electrode are opposed to each other via a liquid crystal. Make up.

作用 上記の構成により、光導波路に導入された光によって光
導波路上に形成された光導電層を導通状態にして電極バ
スラインより伝達される電気信号を容量に蓄積して記憶
できる。記憶された電気信号は別の時間に導入された光
によって再び光導電層を導通状態にして蓄積された電気
信号を電極バスラインより読み出すことができる。
Action With the above configuration, the photoconductive layer formed on the optical waveguide can be made conductive by the light introduced into the optical waveguide, and the electric signal transmitted from the electrode bus line can be stored in the capacitor. The stored electric signal can be read out from the electrode bus line by making the photoconductive layer conductive again by the light introduced at another time and accumulating the electric signal.

または書換えが可能であるのでこの性質を利用すると液
晶駆動用アレーとしても用いることができる。
Alternatively, since rewriting is possible, by utilizing this property, it can be used as an array for driving a liquid crystal.

実施例 本発明の記憶装置は、行を指定する信号を光としその伝
達を光導波路を用いて行い、列を形成する第1の電極に
記憶すべき電気信号を伝達し、第1の電極と第2の電極
を光導波路上に形成された光導電層を介して電気的に接
続し、誘電体層をはさんで第2、第3の電極間で形成し
た容量に前記電気信号を蓄積するものである。
Example A storage device of the present invention uses a signal designating a row as light and transmits the signal using an optical waveguide, and transmits an electric signal to be stored in a first electrode forming a column, The second electrode is electrically connected via the photoconductive layer formed on the optical waveguide, and the electric signal is stored in the capacitor formed between the second and third electrodes with the dielectric layer interposed therebetween. It is a thing.

本記憶装置をマトリックス回路とするときは、複数の前
記光導波路と複数の第1の電極が交差する箇所に対応し
て複数の第2の電極が分離して形成される。あるいは複
数の光導波路と複数の第1の電極が交差することなく形
成され、第2の電極が分離して形成され、第3の電極が
光導波路及び第1の電極と交差するように複数の第3の
電極が設置される。この場合光導電体層の下層または上
層の少なくとも一方に光の遮蔽層を設けることが望まし
い。
When the present memory device is used as a matrix circuit, a plurality of second electrodes are formed separately at the locations where the plurality of optical waveguides and the plurality of first electrodes intersect. Alternatively, a plurality of optical waveguides and a plurality of first electrodes are formed without intersecting each other, a second electrode is formed separately, and a plurality of third electrodes are formed so as to intersect with the optical waveguide and the first electrode. A third electrode is installed. In this case, it is desirable to provide a light shielding layer on at least one of the lower layer and the upper layer of the photoconductor layer.

なお、光導電層をダイオードとして構成してもよい。そ
の場合、複数のダイオードを互いに極性の異なるように
直列に接続した構成とすることが好ましい。またダイオ
ードはヘテロ接合であることが好ましい。
The photoconductive layer may be configured as a diode. In that case, it is preferable that a plurality of diodes are connected in series so as to have different polarities. The diode is preferably a heterojunction.

実施例1 第1図に示すように、ガラス基板10(商品名コーニング
7059)に、イオン交換法により屈折率の高い光導波路1
を形成する。次に、第1のITOを1000Aの厚さに形成し、
パターニングして第3の電極2とする。次に基板周辺部
の第1のITOの電極取り出し部を除いてSiO2からなる誘
電体層3を2000Aの厚さに常圧CVD法で形成する。
Example 1 As shown in FIG. 1, a glass substrate 10 (trade name Corning
7059), an optical waveguide 1 with a high refractive index by the ion exchange method
To form. Next, form the first ITO to a thickness of 1000A,
The third electrode 2 is formed by patterning. Next, the dielectric layer 3 made of SiO 2 is formed to a thickness of 2000 A by the atmospheric pressure CVD method except for the first ITO electrode extraction portion in the peripheral portion of the substrate.

次に、i−aSiを2000Aの厚さにPCVD法で形成し、パター
ニングし光導電層4を形成する。更に、第2のITOをDC
スパッタ法で1000A形成し、パターニングして第2の電
極5とする。
Next, i-aSi is formed to a thickness of 2000 A by the PCVD method and patterned to form the photoconductive layer 4. In addition, the second ITO is DC
The second electrode 5 is formed by forming 1000 A by sputtering and patterning.

n+−aSi層6、、MoSi層7、Al層8をそれぞれ、500A、5
00A、5000Aの厚みに形成し、絵素電極である第2の電極
5と光導電層4を接続するための接続電極9と第1の電
極11を形成する。
The n + -aSi layer 6, the MoSi layer 7, and the Al layer 8 are 500 A and 5 respectively.
The first electrode 11 and the connection electrode 9 for connecting the second electrode 5 which is a pixel electrode and the photoconductive layer 4 are formed with a thickness of 00A and 5000A.

本実施例では第1の電極11から第2の電極5への電流は
基板上の光導電層4の横方向に流れる。
In this embodiment, the current from the first electrode 11 to the second electrode 5 flows in the lateral direction of the photoconductive layer 4 on the substrate.

上記の記憶装置においては、行を指定する信号を光とし
その伝達を光導波路1を用いて行い、列を形成する第1
の電極11に記憶すべき電子信号を伝達する。第1の電極
11と第2の電極5は光導波路1上に形成された光導電層
4を介して電気的に接続され、誘電体層3を挟んで第
2、第3の電極間で形成した容量に前記電気信号を蓄積
する。
In the above memory device, a signal designating a row is used as light and its transmission is performed using the optical waveguide 1 to form a column.
The electronic signal to be stored is transmitted to the electrode 11 of. First electrode
11 and the second electrode 5 are electrically connected via the photoconductive layer 4 formed on the optical waveguide 1, and the capacitor formed between the second and third electrodes with the dielectric layer 3 interposed therebetween is added to the above-mentioned capacitor. Accumulate electrical signals.

すなわち、光導波路1に光を導入し光導電層4を低抵抗
化している期間に、第1の電極11より第2の電極5に電
気信号を伝達し、記憶期間中光導電層4は暗中に保持し
て電気信号を記憶する。電気信号の読み出し時には、光
導波路1に光を導入し光導電層4を低抵抗化し蓄積した
電気信号を第1の電極11を通じて読み出す。
That is, an electric signal is transmitted from the first electrode 11 to the second electrode 5 while light is being introduced into the optical waveguide 1 to reduce the resistance of the photoconductive layer 4, and the photoconductive layer 4 is dark during storage. To store the electrical signal. At the time of reading an electric signal, light is introduced into the optical waveguide 1 to lower the resistance of the photoconductive layer 4 and the accumulated electric signal is read out through the first electrode 11.

実施例2 実施例1のn+−aSi層6の代わりにSiN層200Aを介在させ
ると、記憶電圧は実施例1の場合より大きくなるが、そ
の電荷の保持特性は優れた記憶装置となる。
Example 2 When the SiN layer 200A is interposed in place of the n + -aSi layer 6 of Example 1, the storage voltage becomes higher than that of Example 1, but the storage device has excellent charge retention characteristics.

実施例3 第2図の様に、実施例1と同様の光導波路21をガラス基
板20上にイオン交換によって形成する。
Embodiment 3 As shown in FIG. 2, an optical waveguide 21 similar to that of Embodiment 1 is formed on a glass substrate 20 by ion exchange.

次にSnO2を常圧CVD法で形成し、ドライエッチング法で2
2のパターンを形成する。
Next, SnO 2 is formed by atmospheric pressure CVD method, and dry etching method
Form 2 patterns.

CdTe23、In24をを蒸着法で各々4000A、1000Aの厚さに形
成する。のちに24aのようにパターニングする。
CdTe23 and In24 are formed to a thickness of 4000 A and 1000 A, respectively, by a vapor deposition method. After that, patterning is performed as 24a.

本実施例では電極1から電極2の電流の流れは光導電層
の膜厚方向に流れる。
In this embodiment, the current flow from the electrode 1 to the electrode 2 flows in the film thickness direction of the photoconductive layer.

本発明の第3の電極2が分離されずに共通の場合のマト
リックス回路の等価回路を第3図(a)に示す。R1、C1
は蓄積容量または液晶層の抵抗、容量、R2,C2は光導電
層の抵抗、容量を表す。E1(m−1)、E1m、E1(m+
1)は信号を伝達する第1の電極、E3は第3の電極を表
す。このとき、 R2〜R1>1010Ω (1) を満足しR1,R2ともに高抵抗である。
FIG. 3A shows an equivalent circuit of the matrix circuit in the case where the third electrode 2 of the present invention is not separated but is common. R1, C1
Is the storage capacitance or the resistance and capacitance of the liquid crystal layer, and R2 and C2 are the resistance and capacitance of the photoconductive layer. E1 (m-1), E1m, E1 (m +
1) represents a first electrode for transmitting a signal, and E3 represents a third electrode. At this time, R2 to R1> 10 10 Ω (1) is satisfied, and both R1 and R2 have high resistance.

n番目の行の光導波路に光を入射し光導電層を低抵抗化
する。このとき光導電層の抵抗はR2からR2′に変化する
ものとする。
Light is incident on the optical waveguide of the nth row to lower the resistance of the photoconductive layer. At this time, the resistance of the photoconductive layer changes from R2 to R2 '.

R2′《R1 (2) となり光導電層のC2に印加される電圧のほとんど無視で
き、第3図(b)のようにn番目の行はC1のみと見なせ
る。他の行はC1とC2の直列の容量と見なせる。第1の電
極に印加する信号電圧をVm、第3の電極に印加する電圧
をVtとするとき容量C1に分配される電圧は であるからC2が小さいほどC1に分配される電圧は小さく
なる。C2に(Vm−Vt)のほとんどの電圧が印加される。
パターンの設計により C2《C1 (4) にすると上述したことが実現できる。アドレスしようと
して信号を伝達しようとしているn番目の行ではR2は無
視できるので、第3図(b)のような等価回路となる。
n番目の行では、(Vm−Vt)の電圧がC1に印加される。
他の行では、(Vm−Vt)の電圧がC2に印加される。
R2 ′ << R1 (2) and almost all the voltage applied to C2 of the photoconductive layer can be ignored, and the nth row can be regarded as only C1 as shown in FIG. 3 (b). The other row can be regarded as the series capacitance of C1 and C2. When the signal voltage applied to the first electrode is Vm and the voltage applied to the third electrode is Vt, the voltage distributed to the capacitor C1 is Therefore, the smaller C2 is, the smaller the voltage distributed to C1 is. Most of the voltage (Vm-Vt) is applied to C2.
The above can be realized by setting C2 << C1 (4) by designing the pattern. Since R2 can be ignored in the n-th row which is trying to transmit a signal for addressing, an equivalent circuit as shown in FIG. 3 (b) is obtained.
In the nth row, a voltage of (Vm-Vt) is applied to C1.
In the other row, a voltage of (Vm-Vt) is applied to C2.

つぎに光導波路と平行に信号線を走らせ、対向電極を分
離形成して光導波路および信号線と交差させる場合につ
いてのべる。等価回路を第6図(a)に示す。
Next, the case where the signal line runs parallel to the optical waveguide and the counter electrode is separately formed to intersect the optical waveguide and the signal line will be described. The equivalent circuit is shown in FIG.

E′1n、E′1(n+1)は信号を伝達する第1の電
極、E′3(m−1)、E′3m、E′3(m+1)は第
3の電極を表す。第3図(a)と同様に、R1、C1は蓄積
容量または液晶の抵抗、容量を、R2,C2は光導電層の抵
抗、容量を表す。上述した第3図と同様の条件、すなわ
ち式(1)、(2)、(4)を満足すると同様のことが
言える。等価回路は第6図(b)のように簡略化され
る。アドレスすべき行をn番目の行とすると、信号電圧
はそれぞれ、(V′m−1−Vs)、(V′m−Vs)、
(V′m+1−Vs)が印加されC1に記憶される。他の行
では、(V′m−1−Vb)、(V′m−Vb)、(V′m
+1−Vb)の電圧がC2に印加させられる。
E′1n and E′1 (n + 1) represent first electrodes for transmitting signals, and E′3 (m−1), E′3m and E′3 (m + 1) represent third electrodes. Similar to FIG. 3 (a), R1 and C1 represent storage capacitance or liquid crystal resistance and capacitance, and R2 and C2 represent photoconductive layer resistance and capacitance. The same thing can be said when the conditions similar to those in FIG. 3 described above, that is, the expressions (1), (2), and (4) are satisfied. The equivalent circuit is simplified as shown in FIG. 6 (b). If the row to be addressed is the n-th row, the signal voltages are (V'm-1-Vs), (V'm-Vs),
(V'm + 1-Vs) is applied and stored in C1. In the other rows, (V'm-1-Vb), (V'm-Vb), (V'm
A voltage of + 1-Vb) is applied to C2.

C1が無視できない場合でもC1に分配される電圧は、 である。この場合でも、(V′m−Vs)の絶対値が
(V′m−Vb)の絶対値よりが大きくなるようにVbを設
定すると、アドレスされていない行のC1に印加される偽
の信号は小さくできる。
Even if C1 cannot be ignored, the voltage distributed to C1 is Is. Even in this case, if Vb is set so that the absolute value of (V'm-Vs) is larger than the absolute value of (V'm-Vb), a false signal applied to C1 of an unaddressed row. Can be small.

実施例4 本実施例は光遮蔽層を設ける場合の例で、第4図にその
平面図を示す。実施例1と同様の材料を用いて、光導波
路41、光導電層44、ITO42、第1の電極43を順次形成す
る。
Example 4 This example is an example in which a light shielding layer is provided, and its plan view is shown in FIG. The optical waveguide 41, the photoconductive layer 44, the ITO 42, and the first electrode 43 are sequentially formed using the same material as in the first embodiment.

ガラス基板の反対側に光遮蔽層45をCr金属を用いて1000
Aの厚さに形成する。
A light shielding layer 45 on the opposite side of the glass substrate using Cr metal 1000
Form to thickness A.

実施例5 本実施例は記憶装置を液晶表示装置に適用した場合であ
る。実施例1の基板を一方の基板とし、ITOを全面に形
成してある他方の基板との間のギャップを6μmとして
液晶を挿入して液晶表示装置とする。
Example 5 In this example, the memory device is applied to a liquid crystal display device. The substrate of Example 1 is used as one substrate, and a liquid crystal is inserted by setting a gap between the other substrate having ITO formed on the entire surface to 6 μm and inserting a liquid crystal.

光導波路にはGaAlAsのLEDアレーより680nmの波長の光を
1本当り30μ秒間ずつ導入してその光導波路上の光導電
層を低抵抗化してこれに同期して映像信号を与える。映
像信号は従来のTFTアレーのLCDと同一でよい。これによ
りTV画像が表示できる。
Light having a wavelength of 680 nm is introduced into the optical waveguide from a GaAlAs LED array for 30 μsec each to reduce the resistance of the photoconductive layer on the optical waveguide and to provide a video signal in synchronization with this. The video signal may be the same as the LCD of the conventional TFT array. This allows TV images to be displayed.

実施例6 実施例4の基板を一方の基板とし、ストライプ状のITO4
5を形成したもう一方の基板とギャップ6μmで第4図
の様に合わせて形成し、液晶表示装置とする。
Example 6 The substrate of Example 4 was used as one substrate, and ITO4 in a stripe shape was used.
A liquid crystal display device is formed by forming the substrate 5 and the other substrate with a gap of 6 μm as shown in FIG.

光導波路には別の液晶シャッターより光を導入する。Light is introduced into the optical waveguide from another liquid crystal shutter.

この場合の等価回路は第5図に示すようになる。一つの
単位は容量CLの液晶と光によって変化する可変抵抗RPと
容量Cpをもつ光導電層の直列接続によって表わされる。
この動作は第6図で説明したようになる。
The equivalent circuit in this case is as shown in FIG. One unit is represented by a series connection of a liquid crystal having a capacitance CL, a variable resistance RP that changes with light, and a photoconductive layer having a capacitance Cp.
This operation is as described in FIG.

なお、上述した第1の電極と光導電層を同一マスクパタ
ーンにより形成するとより簡単に記憶装置が製造でき
る。
If the first electrode and the photoconductive layer described above are formed with the same mask pattern, the memory device can be manufactured more easily.

また、液晶によって光を偏向し複数の複数の光導波路に
導く構成するとより簡単な構成の液晶表示装置が実現で
きる。
Further, a liquid crystal display device having a simpler structure can be realized by a structure in which light is deflected by the liquid crystal and guided to a plurality of optical waveguides.

第1図、第4図の例のように、光電流が光導電層の横方
向に流れる構成の方が、第2図のように光電流が光導電
層の膜厚方向に流れる構成より光導電層の容量C2の値が
小さくできる。
The configuration in which the photocurrent flows in the lateral direction of the photoconductive layer as in the example of FIGS. 1 and 4 is lighter than the configuration in which the photocurrent flows in the film thickness direction of the photoconductive layer as in FIG. The value of the capacitance C2 of the conductive layer can be reduced.

発明の効果 本発明によれば、TFTアレーのゲート電極にあたるアド
レス線を光導波路構造とすることにより、XY電極同志の
ショートをなくし、段差のないところに信号伝達線を配
置することができるので歩留まりが向上する。電気的で
はなく光によって行をアドレスするのでTFTの場合のよ
うなゲートパルスの電位変化による偽信号を容量に与え
ることがない。
EFFECTS OF THE INVENTION According to the present invention, the address line corresponding to the gate electrode of the TFT array has an optical waveguide structure, so that the short circuit between the XY electrodes can be eliminated, and the signal transmission line can be arranged in a step-free place. Is improved. Since the row is addressed not by electrical but by light, a false signal due to the potential change of the gate pulse as in the case of TFT is not given to the capacitor.

このような特長をもつ本発明の記憶装置をたとえば液晶
表示装置に適用するとちらつきのない画面の表示が可能
となる。また電気的なゲートパルス信号の代わりに光を
アドレス信号としているためアドレス信号の遅延はほと
んどない。このためTFTアレーを大型の液晶表示装置に
適用する場合問題となる画面左右の不均一性がなくな
る。
When the storage device of the present invention having such features is applied to, for example, a liquid crystal display device, it is possible to display a flicker-free screen. Further, since the light is used as the address signal instead of the electric gate pulse signal, there is almost no delay in the address signal. Therefore, the non-uniformity on the left and right of the screen, which is a problem when the TFT array is applied to a large-sized liquid crystal display device, is eliminated.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)および(b)は各々、本発明の第1の実施
例における記憶装置を示す平面図および断面図、第2図
(a)および(b)は各々、本発明の第3の実施例にお
ける記憶装置を示す平面図および断面図、第3図(a)
および(b)は、本発明の記憶装置の作用を説明する等
価回路図、第4図は、本発明の第4の実施例の平面図、
第5図は、本発明の記憶装置を液晶表示装置に適用した
場合の等価回路図、第6図は、本発明の記憶装置の作用
を説明する等価回路図、第7図は、従来の液晶表示装置
の斜視図、第8図(a)および(b)は各々、従来のTF
Tアレーを説明する断面図および平面図である。 21、31、41……光導波路、32、33、42……透明電極、3
4、43……信号電極、35、44……光導電層、45……光遮
蔽層。
1 (a) and 1 (b) are a plan view and a sectional view, respectively, showing a memory device according to a first embodiment of the present invention, and FIGS. 2 (a) and 2 (b) are respectively a third embodiment of the present invention. FIG. 3A is a plan view and a cross-sectional view showing a memory device according to the embodiment of FIG.
And (b) are equivalent circuit diagrams for explaining the operation of the memory device of the present invention, FIG. 4 is a plan view of the fourth embodiment of the present invention,
FIG. 5 is an equivalent circuit diagram when the memory device of the present invention is applied to a liquid crystal display device, FIG. 6 is an equivalent circuit diagram illustrating the operation of the memory device of the present invention, and FIG. 7 is a conventional liquid crystal display device. A perspective view of the display device and FIGS. 8A and 8B are respectively a conventional TF.
It is sectional drawing and a top view explaining a T array. 21, 31, 41 …… Optical waveguide, 32, 33, 42 …… Transparent electrode, 3
4, 43 …… Signal electrodes, 35, 44 …… Photoconductive layer, 45 …… Light shielding layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 永田 清一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (56)参考文献 特開 平1−173016(JP,A) 特開 平1−156724(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Seiichi Nagata 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) Reference JP-A-1-173016 (JP, A) JP-A-1- 156724 (JP, A)

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】光導波路と、記憶すべき電気信号を伝達す
る大1の電極と、第1の誘電体層をはさんで相対する第
2、第3の電極とからなり、前記第1の電極と前記第2
の電極とは互いに重なることなく形成され、前記電気信
号を蓄積する第1の容量と、前記光導波路上に形成さ
れ、前記第1の電極と前記第2の電極とを電気的に接続
する光導電層を含む第4の電極を備えたことを特徴とす
る記憶装置。
1. An optical waveguide, a large electrode for transmitting an electric signal to be stored, and second and third electrodes which face each other with a first dielectric layer interposed therebetween. Electrode and the second
Of the first capacitor for accumulating the electric signal and the light for electrically connecting the first electrode and the second electrode with each other, the first capacitor storing the electric signal and the electrode of A memory device comprising a fourth electrode including a conductive layer.
【請求項2】第2の電極及び第4の電極間に第2の誘電
体層を介在させた第2の容量を形成することを特徴とす
る請求項1に記載の記憶装置。
2. The memory device according to claim 1, wherein a second capacitor having a second dielectric layer interposed between the second electrode and the fourth electrode is formed.
【請求項3】光導波路を複数の第1の電極が交差する箇
所に対応して第2の電極が分離形成されて設置されたこ
とを特徴とする請求項1に記載の記憶装置。
3. The storage device according to claim 1, wherein a second electrode is separately formed in the optical waveguide at a position where a plurality of first electrodes intersect, and the optical waveguide is installed.
【請求項4】光導電体層の下層または上層の少なくとも
一方に光遮蔽層を設けたことを特徴とする請求項1に記
載の記憶装置。
4. The storage device according to claim 1, further comprising a light shielding layer provided on at least one of a lower layer and an upper layer of the photoconductor layer.
【請求項5】第1または第2の電極が光遮蔽層を兼ねる
ことを特徴とする請求項4に記載の記憶装置。
5. The memory device according to claim 4, wherein the first or second electrode also serves as a light shielding layer.
【請求項6】光導電体層と第1、第2の電極の間に第2
の誘電体層を介在させたことを特徴とする請求項1に記
載の記憶装置。
6. A second electrode between the photoconductive layer and the first and second electrodes.
2. The memory device according to claim 1, wherein the dielectric layer is included.
【請求項7】表示信号を伝達する第1の電極配線と、前
記第1の電極配線と交差して形成された光導波路と、画
素毎に分離形成され前記第1の電極配線と重なることな
く形成された光を透過する第2の電極と、前記第1と電
気第2の電極との間に光導電体層を含む第4の電極が光
導波路上に形成した第1の基板と、第3の電極を有する
第2の基板とを液晶を介して対向したことを特徴とする
液晶表示装置。
7. A first electrode wiring for transmitting a display signal, an optical waveguide formed so as to intersect with the first electrode wiring, and formed separately for each pixel without overlapping the first electrode wiring. A second electrode that transmits the formed light; and a fourth substrate that includes a photoconductor layer between the first and electric second electrodes and that is formed on the optical waveguide. A liquid crystal display device, which is opposed to a second substrate having three electrodes with a liquid crystal interposed therebetween.
JP24011188A 1988-09-26 1988-09-26 Storage device and liquid crystal display device Expired - Fee Related JPH0797190B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24011188A JPH0797190B2 (en) 1988-09-26 1988-09-26 Storage device and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24011188A JPH0797190B2 (en) 1988-09-26 1988-09-26 Storage device and liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH0289029A JPH0289029A (en) 1990-03-29
JPH0797190B2 true JPH0797190B2 (en) 1995-10-18

Family

ID=17054655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24011188A Expired - Fee Related JPH0797190B2 (en) 1988-09-26 1988-09-26 Storage device and liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0797190B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2055123C (en) * 1990-11-09 1996-06-11 Naofumi Kimura Display apparatus
JP2911662B2 (en) * 1991-03-20 1999-06-23 シャープ株式会社 Display device
JP2863363B2 (en) * 1992-01-24 1999-03-03 シャープ株式会社 Display device
JPH05297356A (en) * 1992-04-22 1993-11-12 Sharp Corp Liquid crystal display device
JP2944852B2 (en) * 1992-07-09 1999-09-06 シャープ株式会社 Optical scanning display
EP0595647B1 (en) * 1992-10-29 2002-12-18 Sharp Kabushiki Kaisha Optical address type display device
JP2915724B2 (en) * 1992-11-25 1999-07-05 シャープ株式会社 Display device
US5541751A (en) * 1992-12-11 1996-07-30 Sharp Kabushiki Kaisha Light scan type display device having light waveguides and photo conductive switching elements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01156724A (en) * 1987-12-14 1989-06-20 Toshiba Corp Thin film transistor array
JPH01173016A (en) * 1987-12-28 1989-07-07 Toray Ind Inc Liquid crystal display device using photoconductive body

Also Published As

Publication number Publication date
JPH0289029A (en) 1990-03-29

Similar Documents

Publication Publication Date Title
KR101435527B1 (en) Display device
EP0633542B1 (en) An electro-optic device
KR101469028B1 (en) Display device
US7477445B2 (en) Electrophoretic indication display
KR100247628B1 (en) Liquid crystal display element and its manufacturing method
CN1819214B (en) Sensor,thin film transistor array panel including the sensor,And display panel
JP4483235B2 (en) Transistor array substrate manufacturing method and transistor array substrate
EP0453324B1 (en) Active matrix display device with thin film transistors structure
KR100393957B1 (en) Wiring pattern of liquid crystal display, liquid crystal display, and electronic equipment
US6226057B1 (en) Liquid crystal display having overlapped pixel electrodes and method for fabricating the same
US5808706A (en) Thin-film transistor liquid crystal display devices having cross-coupled storage capacitors
JPH04233516A (en) Active-matrix liquid crystal display device
US6717630B1 (en) Liquid crystal display device and method of fabricating the same
EP0279171B1 (en) Active matrix liquid crystal display device
KR20000022726A (en) Liquid crystal display and manufacturing method thereof
KR20050047752A (en) Liquid crystal display, thin film diode panel and manufacturing method of the same
US5952675A (en) Thin film transistor element array
JP2002530719A (en) Active matrix liquid crystal display device
US5508765A (en) Matrix-addressed type display device
JPH0797190B2 (en) Storage device and liquid crystal display device
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
JPS6242127A (en) Liquid crystal display unit with light blocking and cell spacer construction
KR20050041010A (en) Thin film diode panel and manufacturing method of the same
JPH0752266B2 (en) Reflective liquid crystal display device
KR0120399Y1 (en) Liquid crystal display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees