JPH079633B2 - 共有メモリの割り当て制御方式 - Google Patents
共有メモリの割り当て制御方式Info
- Publication number
- JPH079633B2 JPH079633B2 JP3181509A JP18150991A JPH079633B2 JP H079633 B2 JPH079633 B2 JP H079633B2 JP 3181509 A JP3181509 A JP 3181509A JP 18150991 A JP18150991 A JP 18150991A JP H079633 B2 JPH079633 B2 JP H079633B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- block
- address
- shared memory
- space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Multi Processors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、メモリ共有型マルチプ
ロセッサシステムにおいて、複数のプロセッサによって
共有される共有メモリ内のメモリ空間を複数のブロック
に分割して、必要とする各プロセッサにブロックの割り
当てを行なう共有メモリの割り当て制御方式に関するも
のである。
ロセッサシステムにおいて、複数のプロセッサによって
共有される共有メモリ内のメモリ空間を複数のブロック
に分割して、必要とする各プロセッサにブロックの割り
当てを行なう共有メモリの割り当て制御方式に関するも
のである。
【０００２】
【従来の技術】メモリ共有型マルチプロセッサシステム
における共有メモリの各プロセッサへの割り当ては、プ
ロセッサ毎に割り当てが偏ることを避けるために、共有
メモリのメモリ空間を所定の大きさの複数のブロックに
分割し、共有メモリ内にブロックの割り当てを管理する
テーブル等の管理構造を置き、必要に応じて動的に各プ
ロセッサに割り当てる。
における共有メモリの各プロセッサへの割り当ては、プ
ロセッサ毎に割り当てが偏ることを避けるために、共有
メモリのメモリ空間を所定の大きさの複数のブロックに
分割し、共有メモリ内にブロックの割り当てを管理する
テーブル等の管理構造を置き、必要に応じて動的に各プ
ロセッサに割り当てる。
【０００３】つまり、各プロセッサは、共有メモリの消
費に先立ち、まず１つのブロックを共有メモリから獲得
しておき、そのブロックを消費した時点で、さらに新た
なブロックを共有メモリから獲得する。
費に先立ち、まず１つのブロックを共有メモリから獲得
しておき、そのブロックを消費した時点で、さらに新た
なブロックを共有メモリから獲得する。
【０００４】なお、各プロセッサが自己の獲得している
ブロックを消費する時、獲得済みのブロックを越えて消
費してはならない（未獲得の次のブロックは、他のプロ
セッサに既に割り付けされている場合があるから）。そ
こで、各プロセッサが自己の獲得済みのブロックを越え
て消費しないように管理する必要があり、従来では、次
の［１］または［２］の対応がとられてきた。
ブロックを消費する時、獲得済みのブロックを越えて消
費してはならない（未獲得の次のブロックは、他のプロ
セッサに既に割り付けされている場合があるから）。そ
こで、各プロセッサが自己の獲得済みのブロックを越え
て消費しないように管理する必要があり、従来では、次
の［１］または［２］の対応がとられてきた。
【０００５】［１］領域指定レジスタ、または、セグメ
ント機構がある場合にはセグメントサイズのチェック機
構を用いて、ブロックの境界を越えてのアクセス時に、
ハードウエア的にトラップを発生させ処理する。
ント機構がある場合にはセグメントサイズのチェック機
構を用いて、ブロックの境界を越えてのアクセス時に、
ハードウエア的にトラップを発生させ処理する。
【０００６】［２］プロセッサによるメモリ空間の消費
時には、毎回、ブロックの境界をプログラムで比較演算
する処理を実行させることによって、ブロックの境界を
越えてのアクセスが発生したか否かをチェックし、ブロ
ックの境界を越える時には、ソフトウェア的に処理す
る。
時には、毎回、ブロックの境界をプログラムで比較演算
する処理を実行させることによって、ブロックの境界を
越えてのアクセスが発生したか否かをチェックし、ブロ
ックの境界を越える時には、ソフトウェア的に処理す
る。
【０００７】
【発明が解決しようとする課題】ところが、前述した従
来の対応では、次のような問題がある。
来の対応では、次のような問題がある。
【０００８】［１］の対応の場合では、特殊なハードウ
エア（領域指定レジスタやセグメント機構）が必要とな
り、ハードウエア構成が複雑になる。
エア（領域指定レジスタやセグメント機構）が必要とな
り、ハードウエア構成が複雑になる。
【０００９】［２］の対応の場合では、プロセッサがメ
モリを消費する場合には、獲得済みのブロックの境界を
越えない時でも、毎回、ブロックの境界を越えてのアク
セスが発生したか否かのチェックを行なわなければなら
ないため、処理時間のオーバヘッドが生じる。
モリを消費する場合には、獲得済みのブロックの境界を
越えない時でも、毎回、ブロックの境界を越えてのアク
セスが発生したか否かのチェックを行なわなければなら
ないため、処理時間のオーバヘッドが生じる。
【００１０】本発明は前記事情に鑑みてなされたもの
で、メモリ共有型のマルチプロセッサシステムにおい
て、ハードウェアの複雑化や処理時間のオーバヘッドと
いった不都合を招かずに、各プロセッサが自己の獲得済
みのブロックを越えて共有メモリを消費することを防止
すると同時に境界越えに対する処理をすることのできる
共有メモリの割り当て制御方式を提供することを目的と
する。
で、メモリ共有型のマルチプロセッサシステムにおい
て、ハードウェアの複雑化や処理時間のオーバヘッドと
いった不都合を招かずに、各プロセッサが自己の獲得済
みのブロックを越えて共有メモリを消費することを防止
すると同時に境界越えに対する処理をすることのできる
共有メモリの割り当て制御方式を提供することを目的と
する。
【００１１】
【課題を解決するための手段】本発明に係る共有メモリ
の割り当て制御方式は、複数のプロセッサによって共有
される共有メモリ内のメモリ空間は、所定の大きさの複
数のブロックに分割してブロック単位で各プロセッサへ
の割当てを管理することとし、前記共有メモリを必要と
するプロセッサにはとりあえず未割り当ての一つのブロ
ックを割り当てて、その割り当てたブロックが消費され
た時点でさらに新たなブロックを割り当てることによっ
て、プロセッサに必要以上のメモリ空間が割り当てられ
ることを防止するものである。
の割り当て制御方式は、複数のプロセッサによって共有
される共有メモリ内のメモリ空間は、所定の大きさの複
数のブロックに分割してブロック単位で各プロセッサへ
の割当てを管理することとし、前記共有メモリを必要と
するプロセッサにはとりあえず未割り当ての一つのブロ
ックを割り当てて、その割り当てたブロックが消費され
た時点でさらに新たなブロックを割り当てることによっ
て、プロセッサに必要以上のメモリ空間が割り当てられ
ることを防止するものである。
【００１２】具体的には、仮想アドレス空間を使って各
プロセッサへのブロック割り当てを管理するアドレス変
換テーブルを用意しておく。また、前記アドレス変換テ
ーブル上では、プロセッサに割り当てる各ブロックに対
応する仮想アドレス空間は、対応する物理アドレス空間
が存在する仮想アドレス空間である有効アドレス部と、
この有効アドレス部に連続する仮想アドレス空間であっ
て対応する物理アドレス空間が存在しない無効アドレス
部とで構成する。
プロセッサへのブロック割り当てを管理するアドレス変
換テーブルを用意しておく。また、前記アドレス変換テ
ーブル上では、プロセッサに割り当てる各ブロックに対
応する仮想アドレス空間は、対応する物理アドレス空間
が存在する仮想アドレス空間である有効アドレス部と、
この有効アドレス部に連続する仮想アドレス空間であっ
て対応する物理アドレス空間が存在しない無効アドレス
部とで構成する。
【００１３】そして、プロセッサが割り当てられた仮想
アドレス空間内の無効アドレス部へアクセスすることに
よって、割り当てたブロックの消費を検出する。
アドレス空間内の無効アドレス部へアクセスすることに
よって、割り当てたブロックの消費を検出する。
【００１４】
【作用】本発明に係る共有メモリの割り当て制御方式の
場合、無効アドレス部に対しては相当する共有メモリ上
の物理アドレスが存在しないため、該無効アドレス部に
アクセスがあったとしても、既に他のプロセッサに割り
当て済みのブロックにアクセスした場合と異なり、実害
が生じない。
場合、無効アドレス部に対しては相当する共有メモリ上
の物理アドレスが存在しないため、該無効アドレス部に
アクセスがあったとしても、既に他のプロセッサに割り
当て済みのブロックにアクセスした場合と異なり、実害
が生じない。
【００１５】しかも、無効アドレス部にアクセスしたか
否か（即ち、獲得済みのブロックの境界を越えたか否
か）は、物理アドレスが不存在の領域へのアクセスが発
生することによって用意に検知することができ、領域指
定レジスタやセグメント機構といった特殊なハードウェ
アを使用せずとも、また、プロセッサがメモリを消費す
る都度に毎回ソフトウェアによって獲得済みのブロック
の境界を越えたか否かのチェックを行なわなくとも、獲
得済みのブロックの境界越えに対する処理をすることが
できる。
否か（即ち、獲得済みのブロックの境界を越えたか否
か）は、物理アドレスが不存在の領域へのアクセスが発
生することによって用意に検知することができ、領域指
定レジスタやセグメント機構といった特殊なハードウェ
アを使用せずとも、また、プロセッサがメモリを消費す
る都度に毎回ソフトウェアによって獲得済みのブロック
の境界を越えたか否かのチェックを行なわなくとも、獲
得済みのブロックの境界越えに対する処理をすることが
できる。
【００１６】従って、前記一実施例によれば、メモリ共
有型のマルチプロセッサシステムにおいて、ハードウェ
アの複雑化や処理時間のオーバヘッドといった不都合を
招かずに、各プロセッサが自己の獲得済みのブロックの
境界を越えて共有メモリを消費することを防止し、境界
越えに対する処理をすることのできる。
有型のマルチプロセッサシステムにおいて、ハードウェ
アの複雑化や処理時間のオーバヘッドといった不都合を
招かずに、各プロセッサが自己の獲得済みのブロックの
境界を越えて共有メモリを消費することを防止し、境界
越えに対する処理をすることのできる。
【００１７】
【実施例】本発明に係る共有メモリの割り当て制御方式
は、複数のプロセッサによって共有される共有メモリ内
のメモリ空間は、所定の大きさの複数のブロックに分割
してブロック単位で各プロセッサへの割当てを管理する
こととし、前記共有メモリを必要とするプロセッサには
とりあえず未割り当ての一つのブロックを割り当てて、
その割り当てたブロックが消費された時点でさらに新た
なブロックを割り当てることによって、プロセッサに必
要以上のメモリ空間が割り当てられることを防止するも
ので、以下、図１〜図４に基づいて、本発明の一実施例
の共有メモリの割り当て制御方式を説明する。
は、複数のプロセッサによって共有される共有メモリ内
のメモリ空間は、所定の大きさの複数のブロックに分割
してブロック単位で各プロセッサへの割当てを管理する
こととし、前記共有メモリを必要とするプロセッサには
とりあえず未割り当ての一つのブロックを割り当てて、
その割り当てたブロックが消費された時点でさらに新た
なブロックを割り当てることによって、プロセッサに必
要以上のメモリ空間が割り当てられることを防止するも
ので、以下、図１〜図４に基づいて、本発明の一実施例
の共有メモリの割り当て制御方式を説明する。
【００１８】一実施例の共有メモリの割り当て制御方式
は、ページ機構を有する共有メモリを持つマルチプロセ
ッサシステムに対するもので、仮想アドレス空間を使っ
て各プロセッサへのブロック割り当てを管理するアドレ
ス変換テーブルであるページテーブルを保有している。
は、ページ機構を有する共有メモリを持つマルチプロセ
ッサシステムに対するもので、仮想アドレス空間を使っ
て各プロセッサへのブロック割り当てを管理するアドレ
ス変換テーブルであるページテーブルを保有している。
【００１９】図２は、前記ページテーブルによるアドレ
ス変換方法の１例を示したもので、図中の符号１がペー
ジテーブルで、２はプロセッサに渡される仮想アドレ
ス、３は共有メモリの上のの物理アドレス（実アドレ
ス）であり、仮想アドレス２および物理アドレス３にお
いて上部に付した数値列Ｎ１，Ｎ２は、アドレスのビッ
ト番号を示したものである。
ス変換方法の１例を示したもので、図中の符号１がペー
ジテーブルで、２はプロセッサに渡される仮想アドレ
ス、３は共有メモリの上のの物理アドレス（実アドレ
ス）であり、仮想アドレス２および物理アドレス３にお
いて上部に付した数値列Ｎ１，Ｎ２は、アドレスのビッ
ト番号を示したものである。
【００２０】この一例では、仮想アドレス２は４０ビッ
トで構成し、その上位２８ビットが仮想ページ番号２ａ
を示し、下位の１２ビットをオフセット２ｂとしてい
る。また、物理アドレス３は、３２ビットで構成し、そ
の上位２０ビットが物理ページ番号３ａを示し、下位の
１２ビットをオフセット３ｂとしている。仮想アドレス
２におけるオフセット２ｂの内容と物理アドレス３にお
けるオフセット３ｂの内容とは、同一である。
トで構成し、その上位２８ビットが仮想ページ番号２ａ
を示し、下位の１２ビットをオフセット２ｂとしてい
る。また、物理アドレス３は、３２ビットで構成し、そ
の上位２０ビットが物理ページ番号３ａを示し、下位の
１２ビットをオフセット３ｂとしている。仮想アドレス
２におけるオフセット２ｂの内容と物理アドレス３にお
けるオフセット３ｂの内容とは、同一である。
【００２１】この一実施例では、前記ページテーブル１
によって仮想ページ番号２ａを物理ページ番号３ａに変
換し、それにオフセット２ｂを合わせることにより、仮
想アドレス２に対する物理アドレス３を生成する。
によって仮想ページ番号２ａを物理ページ番号３ａに変
換し、それにオフセット２ｂを合わせることにより、仮
想アドレス２に対する物理アドレス３を生成する。
【００２２】図３は、前述のアドレス変換を実現する前
記ページテーブル１の構造を示す。これは、各仮想ペー
ジ番号（図に、Ｐ１，Ｐ２，……Ｐｋで示している）毎
に物理ページ番号等を記述するエントリＥを設けたもの
で、詳述すると、各エントリＥには、前述の物理ページ
番号３ａを記述するページ番号記述部Ｅ１と、その物理
ページが割り当て済みか否かを示すバリッドビット部Ｅ
２とが含まれており、仮想アドレス２を物理アドレス３
へ変換する際に、仮想ページ番号Ｐｉから物理ページ番
号を求めるために使用される。
記ページテーブル１の構造を示す。これは、各仮想ペー
ジ番号（図に、Ｐ１，Ｐ２，……Ｐｋで示している）毎
に物理ページ番号等を記述するエントリＥを設けたもの
で、詳述すると、各エントリＥには、前述の物理ページ
番号３ａを記述するページ番号記述部Ｅ１と、その物理
ページが割り当て済みか否かを示すバリッドビット部Ｅ
２とが含まれており、仮想アドレス２を物理アドレス３
へ変換する際に、仮想ページ番号Ｐｉから物理ページ番
号を求めるために使用される。
【００２３】図４は、一実施例におけるページの初期割
り当て（共有メモリを必要とする各プロセッサに、とり
あえず、一つずつブロックを割り当てること）後の物理
アドレス空間５と仮想アドレス空間６との対応を示して
いる。ここに、それぞれの空間の左側に付したｎ、ｍ等
はページ番号を示す。この図は、物理アドレス空間５
を、サイズｎ（ページ）のブロックに分割し、仮想アド
レス空間６のアドレスｍのところから順に物理ページを
割り当てた場合を示している。
り当て（共有メモリを必要とする各プロセッサに、とり
あえず、一つずつブロックを割り当てること）後の物理
アドレス空間５と仮想アドレス空間６との対応を示して
いる。ここに、それぞれの空間の左側に付したｎ、ｍ等
はページ番号を示す。この図は、物理アドレス空間５
を、サイズｎ（ページ）のブロックに分割し、仮想アド
レス空間６のアドレスｍのところから順に物理ページを
割り当てた場合を示している。
【００２４】仮想アドレス空間６における領域６Ａは、
物理アドレス空間５におけるブロック５Ａをプロセッサ
に割り当てるためのもので、領域６Ｂは物理アドレス空
間５におけるブロック５Ｂをプロセッサに割り当てるた
めのものである。なお、仮想アドレス空間６における各
領域６Ａ，６Ｂ，６Ｃ……は、対応する物理アドレス空
間が存在する仮想アドレス空間である有効アドレス部Ｕ
Ａ，ＵＢ，ＵＣ……と、各有効アドレス部に連続する仮
想アドレス空間であって対応する物理アドレス空間が存
在しない無効アドレス部ＭＡ，ＭＢ，ＭＣとで構成して
いる。
物理アドレス空間５におけるブロック５Ａをプロセッサ
に割り当てるためのもので、領域６Ｂは物理アドレス空
間５におけるブロック５Ｂをプロセッサに割り当てるた
めのものである。なお、仮想アドレス空間６における各
領域６Ａ，６Ｂ，６Ｃ……は、対応する物理アドレス空
間が存在する仮想アドレス空間である有効アドレス部Ｕ
Ａ，ＵＢ，ＵＣ……と、各有効アドレス部に連続する仮
想アドレス空間であって対応する物理アドレス空間が存
在しない無効アドレス部ＭＡ，ＭＢ，ＭＣとで構成して
いる。
【００２５】そして、この一実施例の場合は、プロセッ
サが割り当てられた仮想アドレス空間６内の無効アドレ
ス部へアクセスすることによって、割り当てたブロック
の消費を検出する。
サが割り当てられた仮想アドレス空間６内の無効アドレ
ス部へアクセスすることによって、割り当てたブロック
の消費を検出する。
【００２６】図１は、図４の対応での初期割り当て後の
ページテーブル１の内容を示す。この図１において、左
端に付したｍ，ｎ等の値はページ数を示し、また、上部
に付した数値列Ｎはビット番号を示している。また、Ｔ
Ａで示した範囲は物理アドレス空間５のブロック５Ａを
プロセッサに割り当てるためのものであり、ＴＢで示し
た範囲は物理アドレス空間５のブロック５Ｂをプロセッ
サに割り当てるためのものである。また、ｕａ，ｕｂ，
ｕｃは前述の仮想アドレス空間における有効アドレス部
を示し、ｍａ，ｍｂ，ｍｃは無効アドレス部であること
を示す。なお、テーブルのバリッドビット部Ｅ２におい
て、値「１」は物理ページが割り当てられている状態、
値「０」は物理ページが割り当てられていない状態を示
している。
ページテーブル１の内容を示す。この図１において、左
端に付したｍ，ｎ等の値はページ数を示し、また、上部
に付した数値列Ｎはビット番号を示している。また、Ｔ
Ａで示した範囲は物理アドレス空間５のブロック５Ａを
プロセッサに割り当てるためのものであり、ＴＢで示し
た範囲は物理アドレス空間５のブロック５Ｂをプロセッ
サに割り当てるためのものである。また、ｕａ，ｕｂ，
ｕｃは前述の仮想アドレス空間における有効アドレス部
を示し、ｍａ，ｍｂ，ｍｃは無効アドレス部であること
を示す。なお、テーブルのバリッドビット部Ｅ２におい
て、値「１」は物理ページが割り当てられている状態、
値「０」は物理ページが割り当てられていない状態を示
している。
【００２７】以上の如き一実施例の共有メモリの割り当
て制御方式の場合、無効アドレス部に対しては相当する
共有メモリ上の物理アドレスが存在しないため、該無効
アドレス部にアクセスがあったとしても、既に他のプロ
セッサに割り当て済みのブロックにアクセスした場合と
異なり、実害が生じない。
て制御方式の場合、無効アドレス部に対しては相当する
共有メモリ上の物理アドレスが存在しないため、該無効
アドレス部にアクセスがあったとしても、既に他のプロ
セッサに割り当て済みのブロックにアクセスした場合と
異なり、実害が生じない。
【００２８】しかも、無効アドレス部にアクセスしたか
否か（即ち、獲得済みのブロックの境界を越えたか否
か）は、物理アドレスが不存在の領域へのアクセスが発
生することによって用意に検知することができ、領域指
定レジスタやセグメント機構といった特殊なハードウェ
アを使用せずとも、また、プロセッサがメモリを消費す
る都度に毎回ソフトウェアによって獲得済みのブロック
の境界を越えたか否かのチェックを行なわなくとも、獲
得済みのブロックの境界越えに対する処理をすることが
できる。
否か（即ち、獲得済みのブロックの境界を越えたか否
か）は、物理アドレスが不存在の領域へのアクセスが発
生することによって用意に検知することができ、領域指
定レジスタやセグメント機構といった特殊なハードウェ
アを使用せずとも、また、プロセッサがメモリを消費す
る都度に毎回ソフトウェアによって獲得済みのブロック
の境界を越えたか否かのチェックを行なわなくとも、獲
得済みのブロックの境界越えに対する処理をすることが
できる。
【００２９】従って、前記一実施例によれば、メモリ共
有型のマルチプロセッサシステムにおいて、ハードウェ
アの複雑化や処理時間のオーバヘッドといった不都合を
招かずに、各プロセッサが自己の獲得済みのブロックの
境界を越えて共有メモリを消費することを防止し、境界
越えに対する処理をすることのできる。
有型のマルチプロセッサシステムにおいて、ハードウェ
アの複雑化や処理時間のオーバヘッドといった不都合を
招かずに、各プロセッサが自己の獲得済みのブロックの
境界を越えて共有メモリを消費することを防止し、境界
越えに対する処理をすることのできる。
【００３０】なお、前述の一実施例の場合は、マルチプ
ルセッサシステムとして、ページ機構を装備したものを
示したが、本発明はページ機構を装備していない場合に
も、利用することができることは言うまでもない。
ルセッサシステムとして、ページ機構を装備したものを
示したが、本発明はページ機構を装備していない場合に
も、利用することができることは言うまでもない。
【００３１】
【発明の効果】本発明に係る共有メモリの割り当て制御
方式の場合、無効アドレス部に対しては相当する共有メ
モリ上の物理アドレスが存在しないため、該無効アドレ
ス部にアクセスがあったとしても、既に他のプロセッサ
に割り当て済みのブロックにアクセスした場合と異な
り、実害が生じない。
方式の場合、無効アドレス部に対しては相当する共有メ
モリ上の物理アドレスが存在しないため、該無効アドレ
ス部にアクセスがあったとしても、既に他のプロセッサ
に割り当て済みのブロックにアクセスした場合と異な
り、実害が生じない。
【００３２】しかも、無効アドレス部にアクセスしたか
否か（即ち、獲得済みのブロックの境界を越えたか否
か）は、物理アドレスが不存在の領域へのアクセスが発
生することによって用意に検知することができ、領域指
定レジスタやセグメント機構といった特殊なハードウェ
アを使用せずとも、また、プロセッサがメモリを消費す
る都度に毎回ソフトウェアによって獲得済みのブロック
の境界を越えたか否かのチェックを行なわなくとも、獲
得済みのブロックの境界越えに対する処理をすることが
できる。
否か（即ち、獲得済みのブロックの境界を越えたか否
か）は、物理アドレスが不存在の領域へのアクセスが発
生することによって用意に検知することができ、領域指
定レジスタやセグメント機構といった特殊なハードウェ
アを使用せずとも、また、プロセッサがメモリを消費す
る都度に毎回ソフトウェアによって獲得済みのブロック
の境界を越えたか否かのチェックを行なわなくとも、獲
得済みのブロックの境界越えに対する処理をすることが
できる。
【００３３】従って、前記一実施例によれば、メモリ共
有型のマルチプロセッサシステムにおいて、ハードウェ
アの複雑化や処理時間のオーバヘッドといった不都合を
招かずに、各プロセッサが自己の獲得済みのブロックの
境界を越えて共有メモリを消費することを防止し、境界
越えに対する処理をすることのできる。
有型のマルチプロセッサシステムにおいて、ハードウェ
アの複雑化や処理時間のオーバヘッドといった不都合を
招かずに、各プロセッサが自己の獲得済みのブロックの
境界を越えて共有メモリを消費することを防止し、境界
越えに対する処理をすることのできる。
【図１】本発明の一実施例におけるアドレス変換テーブ
ルの記述内容の説明図である。
ルの記述内容の説明図である。
【図２】本発明の一実施例におけるアドレス変換方法の
説明図である。
説明図である。
【図３】本発明の一実施例におけるアドレス変換テーブ
ルの構造図である。
ルの構造図である。
【図４】本発明の一実施例の物理アドレス空間と仮想ア
ドレス空間との対応関係図である。
ドレス空間との対応関係図である。
１ ページテーブル ２ 仮想アドレス ３ 物理アドレス ５ 物理アドレス空間 ６ 仮想アドレス空間 ＵＡ，ＵＢ，ＵＣ 有効アドレス部 ＭＡ，ＭＢ，ＭＣ 無効アドレス部
Claims (1)
- 【請求項１】 複数のプロセッサによって共有される共
有メモリ内のメモリ空間は、所定の大きさの複数のブロ
ックに分割してブロック単位で各プロセッサへの割当て
を管理することとし、前記共有メモリを必要とするプロ
セッサにはとりあえず未割り当ての一つのブロックを割
り当てて、その割り当てたブロックが消費された時点で
さらに新たなブロックを割り当てることによって、プロ
セッサに必要以上のメモリ空間が割り当てられることを
防止する共有メモリの割り当て制御方式であって、仮想
アドレス空間を使って各プロセッサへのブロック割り当
てを管理するアドレス変換テーブルを用意しておき、前
記アドレス変換テーブル上では、プロセッサに割り当て
る各ブロックに対応する仮想アドレス空間は、対応する
物理アドレス空間が存在する仮想アドレス空間である有
効アドレス部と、この有効アドレス部に連続する仮想ア
ドレス空間であって対応する物理アドレス空間が存在し
ない無効アドレス部とで構成し、プロセッサが割り当て
られた仮想アドレス空間内の無効アドレス部へアクセス
することによって、割り当てたブロックの消費を検出す
ることを特徴とする共有メモリの割り当て制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181509A JPH079633B2 (ja) | 1991-06-10 | 1991-06-10 | 共有メモリの割り当て制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3181509A JPH079633B2 (ja) | 1991-06-10 | 1991-06-10 | 共有メモリの割り当て制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04362751A JPH04362751A (ja) | 1992-12-15 |
| JPH079633B2 true JPH079633B2 (ja) | 1995-02-01 |
Family
ID=16102009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3181509A Expired - Lifetime JPH079633B2 (ja) | 1991-06-10 | 1991-06-10 | 共有メモリの割り当て制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079633B2 (ja) |
-
1991
- 1991-06-10 JP JP3181509A patent/JPH079633B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04362751A (ja) | 1992-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8495318B2 (en) | Memory page management in a tiered memory system | |
| US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
| US6061773A (en) | Virtual memory system with page table space separating a private space and a shared space in a virtual memory | |
| US6272612B1 (en) | Process for allocating memory in a multiprocessor data processing system | |
| US5978892A (en) | Virtual memory allocation in a virtual address space having an inaccessible gap | |
| US5873127A (en) | Universal PTE backlinks for page table accesses | |
| JP2559994B2 (ja) | スモール・アドレスを使用するメモリ・アクセス方法およびコンピュータ・システム | |
| EP0507063A1 (en) | Cross-invalidate directory method and means | |
| US6366994B1 (en) | Cache aware memory allocation | |
| US5835961A (en) | System for non-current page table structure access | |
| US20090172337A1 (en) | Cooperative mechanism for efficient application memory allocation | |
| US20050216696A1 (en) | Multi-processor system and memory accessing method | |
| JPH10247163A (ja) | コンピュータ・システム及びそのメモリ管理方法 | |
| GB2239724A (en) | Maintaining consistency in a multiprocessor computer system using virtual caching | |
| US7412705B2 (en) | Method for inter partition communication within a logical partitioned data processing system | |
| WO1995016962A1 (en) | Dynamic allocation of page sizes in virtual memory | |
| JP2019523920A (ja) | ページ・フォールト解決法 | |
| US6745292B1 (en) | Apparatus and method for selectively allocating cache lines in a partitioned cache shared by multiprocessors | |
| US20170123735A1 (en) | Reducing page invalidation broadcasts | |
| US5394539A (en) | Method and apparatus for rapid data copying using reassigned backing pages | |
| EP0892351A1 (en) | Large memory allocation method and apparatus | |
| US6457107B1 (en) | Method and apparatus for reducing false sharing in a distributed computing environment | |
| US7783849B2 (en) | Using trusted user space pages as kernel data pages | |
| EP0175398A2 (en) | Data processing system comprising a memory access controller which is provided for combining descriptor bits of different descriptors associated with virtual addresses | |
| JP3808058B2 (ja) | 複数のホストが圧縮データを記憶するメモリ・セクタの集合を共用できるようにするための装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |