JPH0795715B2 - Equalizer - Google Patents

Equalizer

Info

Publication number
JPH0795715B2
JPH0795715B2 JP1315862A JP31586289A JPH0795715B2 JP H0795715 B2 JPH0795715 B2 JP H0795715B2 JP 1315862 A JP1315862 A JP 1315862A JP 31586289 A JP31586289 A JP 31586289A JP H0795715 B2 JPH0795715 B2 JP H0795715B2
Authority
JP
Japan
Prior art keywords
tap coefficient
output
equalizer
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1315862A
Other languages
Japanese (ja)
Other versions
JPH03175748A (en
Inventor
圭司 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP1315862A priority Critical patent/JPH0795715B2/en
Priority to DE69028273T priority patent/DE69028273T2/en
Priority to EP90120563A priority patent/EP0426026B1/en
Priority to US07/604,940 priority patent/US5068873A/en
Priority to CA002028873A priority patent/CA2028873C/en
Priority to US07/730,675 priority patent/US5175747A/en
Publication of JPH03175748A publication Critical patent/JPH03175748A/en
Publication of JPH0795715B2 publication Critical patent/JPH0795715B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はディジタル無線通信,ディジタル移動体通信
等に用いられる受信機内に設けられる等化器に関するも
のである。
The present invention relates to an equalizer provided in a receiver used for digital wireless communication, digital mobile communication and the like.

〔従来の技術〕[Conventional technology]

第3図は例えば、『計測と制御』第25巻第12号p22〜28
(昭和61,12月)に示された従来の等化器の構成を示す
ブロック図である。図において、1は受信信号入力端
子、10〜13はこの入力端子1に入力した信号を時刻Tだ
け遅延させる遅延素子、20〜23はこの遅延素子10〜13で
遅延された信号及び入力信号1に重みa0(n)〜a
N(n)(以後タップ係数と呼ぶ)を乗じて出力する重
み付け回路、30はこの重み付け回路20〜23の出力を加算
して出力する加算器、40はこの加算器30の加算結果を出
力する出力端子、50は既知系列である基準信号d(n)
が入力する基準信号入力端子、31はこの基準信号入力端
子50から入力した基準信号と、前記加算器30の出力との
差をとる加算器、60はこの加算器31の出力を誤信号ε
(n)として出力する誤差信号出力端子である。
Fig. 3 shows, for example, "Measurement and Control," Vol. 25, No. 12, p22-28.
It is a block diagram which shows the structure of the conventional equalizer shown in (Showa 61, December). In the figure, 1 is a received signal input terminal, 10 to 13 are delay elements for delaying the signal input to the input terminal 1 by time T, and 20 to 23 are signals delayed by the delay elements 10 to 13 and the input signal 1. To the weight a 0 (n) ~ a
A weighting circuit for multiplying and outputting N (n) (hereinafter referred to as tap coefficient), 30 is an adder for adding and outputting the outputs of the weighting circuits 20 to 23, and 40 is for outputting the addition result of the adder 30. Output terminal, 50 is a reference signal d (n) of known series
A reference signal input terminal to which is input, 31 is an adder for taking the difference between the reference signal input from the reference signal input terminal 50 and the output of the adder 30, and 60 is an error signal ε for the output of the adder 31.
This is an error signal output terminal for outputting as (n).

なお、上記遅延素子10〜13、重み付け回路20〜23、加算
器30から成る部分を等化部と呼ぶ。
The part including the delay elements 10 to 13, the weighting circuits 20 to 23, and the adder 30 is referred to as an equalizer.

次に動作について説明する。Next, the operation will be described.

受信信号入力端子1に入力した受信信号χ(n)(n:離
散時刻t=nを示す引数)は、二分されて、一方は遅延
素子10に入力され、他方はタップ係数a0(n)をもつ重
み付け回路20に入力され重み付けされて出力される。同
様に上記遅延素子10の出力はt=n−1における受信信
号χ(n−1)となり、一方は、遅延素子11に入力し他
方はタップ係数a1(n)をもつ重み付け回路21に入力
し、重み付けされて出力される。このような動作をN個
の全ての遅延素子及びN+1個の全ての重み付け回路に
対して行うと、時刻nにおける加算器30出力y(n)は
次式となる。
The received signal χ (n) (n: an argument indicating the discrete time t = n) input to the received signal input terminal 1 is divided into two parts, one is input to the delay element 10, and the other is tap coefficient a 0 (n). Is input to the weighting circuit 20 having the weights, weighted, and output. Similarly, the output of the delay element 10 becomes the received signal χ (n-1) at t = n-1, one of which is input to the delay element 11 and the other is input to the weighting circuit 21 having the tap coefficient a 1 (n). And weighted and output. When such an operation is performed for all N delay elements and all N + 1 weighting circuits, the output y (n) of the adder 30 at time n is given by the following equation.

これは線形な時変フィルタであり、この時変フィルタの
伝達関数のZ変換は次式となる。
This is a linear time-varying filter, and the Z-transform of the transfer function of this time-varying filter is as follows.

ところで、伝送路が例えばフェージング回線のように時
々刻々その特性が変化する未知伝送路のような場合には
良好な伝送品質を得るために、等化器を導入してフェー
ジング特性を時々刻々補正する必要がある。すなわち式
(1),(2)で示したタップ係数ai(n)(i=0.1,
・・・,N)は時刻nの関数であり、各時刻毎に最適にな
るように適応的に制御されねばならない。
By the way, in the case of an unknown transmission line whose characteristics change every moment such as a fading line, an equalizer is introduced to correct the fading characteristics every moment in order to obtain good transmission quality. There is a need. That is, the tap coefficient a i (n) (i = 0.1,
..., N) is a function of time n and must be adaptively controlled to be optimal at each time.

ここでその制御方法の代表的な例として、第3図に示し
た基準信号入力端子50から入力する基準信号d(n)を
用いる方法を示す。
Here, as a typical example of the control method, a method using the reference signal d (n) input from the reference signal input terminal 50 shown in FIG. 3 will be shown.

基準信号は既知系列であり、この系列が送信されている
間に、伝送路の特性を推定して、伝送路歪を第3図に示
す等化器で補正して理想的な伝送特性を実現するもので
ある。通常は基準信号d(n)と、出力信号y(n)と
の差で与えられる。誤差信号 ε(n)=d(n)−y(n) …(3) によってタップ係数は適応制御される。適応制御アルゴ
リズムとして各種考えられており、LMSアルゴリズムで
は a(n+1)=a(n)+με(n)χ(n)…(4) ただし、μはタップ利得と呼ばれるパラメータ ε(n)は(3)式で与えられる値 として求められ、カルマンフィルタでは ただし、χ(i)はχ(i)の転置行列として与えら
れる。
The reference signal is a known series, and while the series is being transmitted, the characteristics of the transmission line are estimated and the distortion of the transmission line is corrected by the equalizer shown in FIG. 3 to realize the ideal transmission characteristics. To do. Usually, it is given by the difference between the reference signal d (n) and the output signal y (n). The tap coefficient is adaptively controlled by the error signal ε (n) = d (n) -y (n) (3). Various adaptive control algorithms have been considered, and in the LMS algorithm, a (n + 1) = a (n) + με (n) χ (n) (4) where μ is a parameter called tap gain ε (n) is (3 ) Is calculated as the value given by However, χ T (i) is given as a transposed matrix of χ (i).

既知系列で伝送路特性を補正した後は2つの等化方法が
ある。1つは既知系列を用いて定めた等化器のタップ係
数を固定して、ランダムデータ部の等化を行う方法、他
の1つは上記タップ係数を初期値してランダムデータ部
における出力信号y(n)を判定した結果を基準信号d
(n)とにみなして適応的に等化を行う方法である。
There are two equalization methods after correcting the transmission path characteristics with the known series. One is a method of fixing the tap coefficient of the equalizer determined by using a known sequence to equalize the random data part, and the other is an output signal in the random data part by initializing the tap coefficient. The result of determining y (n) is the reference signal d
(N) is a method of performing equalization adaptively.

等化器の構成法については第3図に示したフィードフォ
ワード形構成以外に、第4図に示すフィードバック形、
及び第5図に示す判定帰還形の構成方法であり、さらに
第3図と第5図とを組合わせフィードフォワード部とフ
ィードバック部を併用した判定帰還形の構成方法もよく
用いられている。なお第4図,第5図において、第3図
と同一符号は同一又は相当部分を示す。
Regarding the construction method of the equalizer, in addition to the feed-forward type construction shown in FIG. 3, the feedback type shown in FIG.
Also, a decision feedback type configuration method shown in FIG. 5 is also often used, and a decision feedback type configuration method using a combination of FIGS. 3 and 5 together with a feedforward section and a feedback section is also often used. In FIGS. 4 and 5, the same reference numerals as those in FIG. 3 indicate the same or corresponding portions.

又第5図の70は判定器であり、たとえば2値判定の場合
は加算器30の出力結果が2値データ(+1,−1)のどち
らにより近いかで+1、又は−1を判定し、その判定結
果を出力信号y(n)とするとともに、帰還部の遅延素
子10の入力信号とするものである。第4図に示したフィ
ードバック形のものは第5図に示す判定器において判定
をせずに帰還部の遅延素子10の入力信号とするものであ
る。
Further, reference numeral 70 in FIG. 5 is a judging device. For example, in the case of binary judgment, +1 or -1 is judged depending on which of the binary data (+1, -1) the output result of the adder 30 is, The determination result is used as the output signal y (n) and also as the input signal of the delay element 10 of the feedback section. The feedback type shown in FIG. 4 is used as the input signal of the delay element 10 of the feedback section without making a decision by the decision device shown in FIG.

また、第6図に、伝送路特性を推定するための既知系列
と、ランダム系列とを含むパケットの構成例を示す。
Further, FIG. 6 shows a configuration example of a packet including a known sequence for estimating the transmission path characteristic and a random sequence.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

従来の等化器は以上のように構成されているので、伝送
路の特性の変化が速い場合には既知系列のみで伝送路を
推定し、そのタップ係数を固定してデータ部の等化を行
うと、データ部の後方になるに従ってデータのの品質が
低下する、また既知系列部で得たタップ係数を初期値と
してデータ部でも適応等化する場合にはタップ係数を求
める演算量が膨大になり、実際に伝送可能なデータの伝
送速度に制限が加えられる等の問題点があった。
Since the conventional equalizer is configured as described above, when the change in the characteristics of the transmission line is fast, the transmission line is estimated only by the known sequence, and the tap coefficient is fixed to equalize the data part. If this is done, the quality of the data will decrease as the data part becomes rearward, and if the tap coefficient obtained in the known sequence part is used as the initial value and adaptive equalization is also performed in the data part, the amount of calculation for obtaining the tap coefficient will be enormous. Therefore, there is a problem that the transmission speed of data that can be actually transmitted is limited.

この発明は上記のような問題点を解消するためになされ
たもので、伝送路の特性変動が速い場合にもその変動に
追随できるとともに、既知系列部で得たタップ係数を初
期値としてデータ部に適応等化する場合においても、演
算量が膨大とならず、伝送速度が低下しない等化器を得
ることを目的とする。
The present invention has been made in order to solve the above problems, and can follow the fluctuation even when the characteristic fluctuation of the transmission line is fast, and can use the tap coefficient obtained in the known sequence section as an initial value in the data section. It is an object of the present invention to obtain an equalizer in which the amount of calculation does not become huge and the transmission speed does not decrease even when adaptive equalization is performed.

〔課題を解決するための手段〕[Means for Solving the Problems]

この発明に係る等化器は、タップ係数の更新において、
2種類以上のタップ係数更新アルゴリズムを内蔵し、一
つは毎シンボル演算し、他は間欠動作により遅い周期で
演算するようにしたものである。
The equalizer according to the present invention, when updating the tap coefficient,
Two or more types of tap coefficient update algorithms are built in, one for each symbol operation, and the other for intermittent operation in a slow cycle.

〔作用〕[Action]

この発明においては、2種類以上のタップ係数更新アル
ゴリズムを内蔵しているため、既知系列で伝送路推定を
行ってタップ係数を定めるとともに、データ部ではこの
タップ係数を初期値として数シンボルに1回だけタップ
係数を更新するアルゴリズムにより、ゆっくりした伝送
路変動にタップ係数が追随できるようになる。
In the present invention, since two or more types of tap coefficient updating algorithms are incorporated, the channel coefficient is estimated by a known sequence to determine the tap coefficient, and the tap coefficient is used as an initial value in the data section once every several symbols. The algorithm that updates the tap coefficient only allows the tap coefficient to follow slow channel fluctuations.

〔実施例〕〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第1図はこの発明の一実施例による等化器の構成を示す
ブロック図であり、図において第3図と同一符号は同一
又は相当部分を示し、10〜15は遅延素子、20〜27は重み
付け回路、30〜32は加算器、70は判定器である。100,10
1は、出力端子40に出力される等化出力と、110,111で示
される、入力端子1に入力した受信信号と同一の入力信
号χ(n)から、ある定まったタップ係数更新アルゴリ
ズムにより演算してタップ係数Ci(n),Di(n)を出
力する演算部である。150は判定器70の出力結果と、基
準信号d(n)のいずれかを選択するスイッチである。
また、200はフィードフォワード部、300はフィードバッ
ク部を示しており、それぞれ第3図,第5図の等化器の
構成部を併用した判定帰還形のものを構成している。
FIG. 1 is a block diagram showing the configuration of an equalizer according to an embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 3 denote the same or corresponding parts, 10 to 15 are delay elements, and 20 to 27 are. Weighting circuits, 30 to 32 are adders, and 70 is a determiner. 100,10
1 is calculated by a certain tap coefficient update algorithm from the equalized output output to the output terminal 40 and the input signal χ (n) indicated by 110 and 111 which is the same as the received signal input to the input terminal 1. This is a calculation unit that outputs tap coefficients C i (n) and D i (n). A switch 150 selects either the output result of the determiner 70 or the reference signal d (n).
Further, reference numeral 200 denotes a feedforward section, and 300 denotes a feedback section, which constitute a decision feedback type in which the components of the equalizer shown in FIGS. 3 and 5 are used together.

次に動作について説明する。Next, the operation will be described.

入力端子1に入力された受信信号χ(n)は従来例の説
明中(1)式で示したフィルタリングが行われて、フィ
ードフォワード部200の加算器30出力に として出力される。ここでCi(n)(i=0,・・・,N)
はフィードフォワード部200のタップ係数であり、遅延
素子10〜12はシンボル周期をTとした時、T/Tp=p(整
数)で表わされる遅延量Tpをもつものとする。そしてp
=1の場合が第3図で示した従来例に相当するものであ
る。
The received signal χ (n) input to the input terminal 1 is filtered by the equation (1) in the description of the conventional example, and is output to the adder 30 output of the feedforward unit 200. Is output as. Where C i (n) (i = 0, ..., N)
Is a tap coefficient of the feedforward unit 200, and the delay elements 10 to 12 have a delay amount Tp represented by T / Tp = p (integer), where T is the symbol period. And p
The case of = 1 corresponds to the conventional example shown in FIG.

一方、判定器70は出力端子40に出力される等化出力を従
来と同様の方法で判定して出力する。スイッチ150はフ
ィードバック部300への入力信号として既知系列を用い
る場合は、基準信号入力端子50から入力する既知系列を
採用し、データ部では判定器70の出力を採用するように
動作する。
On the other hand, the determiner 70 determines and outputs the equalized output output to the output terminal 40 in the same manner as the conventional method. When the known series is used as the input signal to the feedback section 300, the switch 150 operates so as to adopt the known series input from the reference signal input terminal 50 and adopt the output of the determiner 70 in the data section.

ところで、タップ係数更新アルゴリズムとして二種類の
アルゴリズム演算部100,101を内蔵している。今、タッ
プ利得更新アルゴリズム(A)の演算部100で、既知系
列の1シンボル毎に伝送路推定を行って、既知系列の終
了時刻t=lでタップ係数がそれぞれC(l)={C
0(l),C1(l),・・・,CN1(l)},D(l)={D0
(l),D1(l),・・・,DN2(l)}と定まったとす
る。ここで、N1+1,N2+1はフィードフォワード部200
及びフィードバック部300のタップ数である。
By the way, two types of algorithm operation units 100 and 101 are incorporated as tap coefficient update algorithms. Now, the calculation unit 100 of the tap gain update algorithm (A) estimates the transmission path for each symbol of the known sequence, and the tap coefficient is C (l) = {C at the end time t = 1 of the known sequence.
0 (l), C 1 (l), ..., C N1 (l)}, D (l) = {D 0
(L), D 1 (l), ..., D N2 (l)}. Here, N 1 +1 and N 2 +1 are feedforward units 200
And the number of taps of the feedback unit 300.

次にタップ係数更新アルゴリズム(B)の演算部101で
は、上記C(l),D(l)なるタップ係数値を初期値と
してデータ部の等化を行うが、この時点でタップ係数は
ほぼ伝送路推定を完了しており、データ部では、ドップ
ラー周波数等のゆるやかな変動のみを補正すればよい。
従って、その変化速度を推定して、間欠的にタップ係数
の更新を行なえばよい。すなわち、例えば5シンボルに
1回タップ係数の更新を行うものとすると、データ部の
第5のシンボル目、第10シンボル目,第15シンボル目・
・・というように、5の倍数のデータの部のシンボルを
用いてタップ係数の更新を行う。つまり2〜4シンボル
の間では伝送路は急激な変動を生じないため、このよう
な間欠動作でも、ゆっくりした伝送路に十分に追随可能
となる。
Next, the arithmetic unit 101 of the tap coefficient update algorithm (B) performs equalization of the data part using the tap coefficient values C (l) and D (l) as initial values, but at this point the tap coefficients are almost transmitted. Since the path estimation has been completed, the data section only needs to correct the gradual fluctuation of the Doppler frequency or the like.
Therefore, it suffices to estimate the rate of change and intermittently update the tap coefficient. That is, assuming that the tap coefficient is updated once every 5 symbols, for example, the 5th symbol, the 10th symbol, the 15th symbol of the data part
······································ Tap coefficient is updated using a symbol of the data part of multiples of 5. That is, since the transmission line does not change rapidly between 2 to 4 symbols, even such an intermittent operation can sufficiently follow the slow transmission line.

第2図にこの動作におけるパケットの構成例を示す。FIG. 2 shows a packet configuration example in this operation.

ところで、タップ係数の更新アルゴリズムとしては、で
きるだけ短い既知系列を伝送路推定に用いてデータの伝
送効率を上げる必要があるために、高速で収束するアル
ゴリズムが要求される。例えば、従来例で示したカルマ
ンフィルタがその代表例であるが、このアルゴリズムは
収束は極めて速いが演算回数が膨大となる。しかし、短
い既知系列の時のみこのアルゴリズムをシンボル毎に用
い、データ部でnシンボルに1回の間欠動作をさせれ
ば、シンボル当りの演算量は1/nで済み、タップ係数更
新アルゴリズムの演算量がデータ伝送速度に大きな影響
を与えることがなくなる。
By the way, as a tap coefficient update algorithm, it is necessary to use a known sequence that is as short as possible for channel estimation to improve the data transmission efficiency, and therefore an algorithm that converges at high speed is required. For example, the Kalman filter shown in the conventional example is a typical example. This algorithm converges extremely quickly, but the number of calculations becomes enormous. However, if this algorithm is used for each symbol only in the case of a short known sequence and the data part is made to perform an intermittent operation once for n symbols, the calculation amount per symbol is 1 / n. The amount does not significantly affect the data transmission rate.

なお本実施例では、(3)式に相当する誤差信号をタッ
プ係数更新アルゴリズムの演算部100,101内で等化出力
とその判定値とから計算により求めたが、これは第1図
の判定器70の結果を用いても得られる。
In this embodiment, the error signal corresponding to the equation (3) is calculated from the equalized output and its judgment value in the arithmetic units 100 and 101 of the tap coefficient updating algorithm, which is the judgment unit 70 in FIG. It can be obtained by using the result of.

また、上記実施例では、アルゴリズムにカルマンフィル
タを用いた場合について示したが、用いられるアルゴリ
ズムはこれに限られるものではなく、例えば、LMS法、
学習同定法等の適応アルゴリズムであってもよい。
Further, in the above embodiment, the case where the Kalman filter is used for the algorithm is shown, but the algorithm used is not limited to this, for example, the LMS method,
It may be an adaptive algorithm such as a learning identification method.

また、上記実施例では、タップ係数更新アルゴリズムを
行う演算部を並列に2個配置して夫々に係数の更新を受
け持たせたが、これはたとえばタップ係数更新の演算部
にDSP(Digital Signal Processor)を用いた場合は同
一のバードウエアでソフトウエアのみの変更で同じ効果
を奏することができる。
Further, in the above-described embodiment, two arithmetic units for performing the tap coefficient updating algorithm are arranged in parallel and the respective coefficients are respectively in charge of updating the coefficient. ) Is used, the same effect can be obtained by changing only the software with the same birdware.

さらに、上記実施例ではタップ係数更新アルゴリズムの
演算部を2個配置したが、演算部の配置個数はこれに限
られるものではなく、複数個あってもよく、この場合に
はそのうちの1個を適宜選択すればよい。
Further, in the above embodiment, two arithmetic units of the tap coefficient updating algorithm are arranged, but the number of arithmetic units arranged is not limited to this, and a plurality of arithmetic units may be arranged. In this case, one of them may be arranged. It may be selected appropriately.

加えて、上記実施例ではフィードフォワード部とフィー
ドバック部の両方を内蔵した等化器について示したが、
これらは必ずしも双方備える必要はなく、いずれか一方
だけであっても同様の効果を奏する。
In addition, in the above embodiment, the equalizer including both the feedforward unit and the feedback unit is shown.
It is not always necessary to provide both of them, and even if only one of them is provided, the same effect is obtained.

また上記実施例ではベースバンド伝送をモデルとした構
成について示したが、直行変調等のような変調方式に対
しても上記構成を拡張して、同相と直交な二次元のベー
スバンドモデルを考え、同相から直交成分への干渉、直
交から同相成分への干渉を考慮した等化部を構成すれば
同様の効果を奏することができる。
Further, in the above-mentioned embodiment, the configuration using the baseband transmission as a model is shown, but the configuration is extended to a modulation system such as orthogonal modulation, and a two-dimensional baseband model orthogonal to the in-phase is considered. The same effect can be achieved by configuring an equalization unit that takes into consideration interference from the in-phase component to the quadrature component and interference from the quadrature component to the in-phase component.

〔発明の効果〕〔The invention's effect〕

以上のように、この発明に係る等化器によれば、等化器
のタップ係数更新アルゴリズムを行う演算部に演算周期
の異なる複数個の演算部を設け、毎シンボル毎の演算と
間欠動作による遅い周期の演算とを行うようにしたの
で、伝送路の変動に追随可能となり、さらに演算回数を
削減でき、高速伝送にも対応することができる効果があ
る。
As described above, according to the equalizer according to the present invention, a plurality of arithmetic units having different arithmetic cycles are provided in the arithmetic unit for performing the tap coefficient updating algorithm of the equalizer, and the arithmetic operation for each symbol and the intermittent operation are performed. Since the calculation with the slow cycle is performed, it is possible to follow the fluctuation of the transmission path, further reduce the number of calculations, and have an effect of being able to cope with high-speed transmission.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の一実施例による等化器のブロック構
成図、第2図はこの発明の動作を示すタイミングチャー
ト図、第3図は従来のフィードフォワード形等化器のブ
ロック構成図、第4図は従来のフィードバック形等化器
のブロック構成図、第5図は従来の判定帰還形等化器の
ブロック構成図、第6図はパケットの構成例を示す図で
ある。 1は信号入力端子、10〜15は遅延素子、20〜27は重み付
け回路、30〜32は加算器、40は等化出力端子、50は基準
信号入力端子、70は判定器、100,101は第1及び第2の
タップ係数更新アルゴリズムの演算部、150はスイッ
チ、200はフィードフォワード部、30はフィードバック
部。 なお図中同一符号は同一又は相当部分を示す。
FIG. 1 is a block diagram of an equalizer according to an embodiment of the present invention, FIG. 2 is a timing chart showing the operation of the present invention, and FIG. 3 is a block diagram of a conventional feedforward equalizer. FIG. 4 is a block diagram of a conventional feedback equalizer, FIG. 5 is a block diagram of a conventional decision feedback equalizer, and FIG. 6 is a diagram showing a packet configuration example. 1 is a signal input terminal, 10 to 15 are delay elements, 20 to 27 are weighting circuits, 30 to 32 are adders, 40 is an equalization output terminal, 50 is a reference signal input terminal, 70 is a decision unit, and 100 and 101 are first And a calculation unit of the second tap coefficient updating algorithm, 150 is a switch, 200 is a feedforward unit, and 30 is a feedback unit. The same reference numerals in the drawings indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数個の遅延素子,重み付け回路及び加算
器からなり、入力端子から入力された信号を設定された
タップ係数に従って複数回積和演算する等化部と、 該等化部の出力信号を受けて、その判定を行う判定器
と、 該判定器出力と既知信号系列である基準信号とのいずれ
かを選択するスイッチ手段と、 上記判定器の入力信号と出力信号とに基づいて、既知系
列の1シンボル毎に伝送路推定を行ってタップ係数を算
出する第1の演算部と、該第1の演算部で算出されたタ
ップ係数を用いて所定シンボル毎に間欠的に伝送路推定
を行ってタップ係数を算出する第2の演算部とを備えた
ことを特徴とする等化器。
1. An equalizer comprising a plurality of delay elements, a weighting circuit, and an adder, which multiplies a signal input from an input terminal a plurality of times according to a set tap coefficient, and an output of the equalizer. Based on an input signal and an output signal of the determiner, which receives the signal and makes a determination, a switch means for selecting one of the output of the determiner and a reference signal which is a known signal sequence, A first calculation unit that estimates a transmission channel for each symbol of a known sequence to calculate a tap coefficient, and a transmission channel is estimated intermittently for each predetermined symbol using the tap coefficient calculated by the first calculation unit. And an arithmetic unit for calculating a tap coefficient by performing the above.
JP1315862A 1989-10-31 1989-12-04 Equalizer Expired - Fee Related JPH0795715B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP1315862A JPH0795715B2 (en) 1989-12-04 1989-12-04 Equalizer
DE69028273T DE69028273T2 (en) 1989-10-31 1990-10-26 Equalizer
EP90120563A EP0426026B1 (en) 1989-10-31 1990-10-26 Equalizer
US07/604,940 US5068873A (en) 1989-10-31 1990-10-29 Equalizer
CA002028873A CA2028873C (en) 1989-10-31 1990-10-30 Equalizer
US07/730,675 US5175747A (en) 1989-10-31 1991-07-16 Equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1315862A JPH0795715B2 (en) 1989-12-04 1989-12-04 Equalizer

Publications (2)

Publication Number Publication Date
JPH03175748A JPH03175748A (en) 1991-07-30
JPH0795715B2 true JPH0795715B2 (en) 1995-10-11

Family

ID=18070487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1315862A Expired - Fee Related JPH0795715B2 (en) 1989-10-31 1989-12-04 Equalizer

Country Status (1)

Country Link
JP (1) JPH0795715B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3160453B2 (en) * 1993-11-29 2001-04-25 松下電器産業株式会社 Data receiving device
CN100556012C (en) * 2002-08-30 2009-10-28 皇家飞利浦电子股份有限公司 The frequency domain equalization of single-carrier signal
JP4966121B2 (en) * 2007-07-20 2012-07-04 日本無線株式会社 Received signal equalizer

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0748677B2 (en) * 1986-03-14 1995-05-24 日本電気株式会社 Equalizer
JPH0736537B2 (en) * 1989-10-31 1995-04-19 三菱電機株式会社 Equalizer

Also Published As

Publication number Publication date
JPH03175748A (en) 1991-07-30

Similar Documents

Publication Publication Date Title
US5068873A (en) Equalizer
US5175747A (en) Equalizer
AU723679B2 (en) Receiver with a frequency offset correcting function
US5579344A (en) Adaptive maximum likelihood sequence estimation apparatus and adaptive maximum likelihood sequence estimation method
US6952570B2 (en) Wireless communication receiver that determines frequency offset
WO1995012926A1 (en) Replica producing adaptive demodulating method and demodulator using the same
JPH04291522A (en) Receiver consisting of at least two receiving rranches
WO2002015505A2 (en) Adaption of the feedforward section of an equaliser
EP0453814B1 (en) Adaptive channel impulse response estimation system using maximum likelihood sequence estimation
US5272726A (en) Blind type sequence estimator for use in communications system
JP3099745B2 (en) Automatic equalizer
JP2000315968A (en) Adaptive signal estimate system
JP3391373B2 (en) Adaptive equalizer
JPH0795715B2 (en) Equalizer
JPH0736537B2 (en) Equalizer
US7042962B2 (en) LMS-based channel estimation
US5898731A (en) Auto-coefficient renewal digital channel equalizer
JPH05152894A (en) Adaptive equalizer
JP6783201B2 (en) Tap coefficient update method and judgment feedback type equalization circuit
JP3292165B2 (en) Line equalizer and its equalization method
JP3180240B2 (en) Adaptive equalizer
JPH03235511A (en) Automatic waveform equalizing system
JP2009044211A (en) Waveform equalizer and control method thereof, and reception device and control method thereof
KR100252339B1 (en) The convergence constance conversion circuit in the least men square equalizer
JPH0818492A (en) Delay amount estimation type mlse equalizer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees