JPH0795411A - Picture data compressing method - Google Patents

Picture data compressing method

Info

Publication number
JPH0795411A
JPH0795411A JP5236504A JP23650493A JPH0795411A JP H0795411 A JPH0795411 A JP H0795411A JP 5236504 A JP5236504 A JP 5236504A JP 23650493 A JP23650493 A JP 23650493A JP H0795411 A JPH0795411 A JP H0795411A
Authority
JP
Japan
Prior art keywords
circuit
data
block
smin
smax
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5236504A
Other languages
Japanese (ja)
Inventor
Masaichi Isomura
政一 礒村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP5236504A priority Critical patent/JPH0795411A/en
Publication of JPH0795411A publication Critical patent/JPH0795411A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To use the visual characteristic of human eyes to obtain a satisfactorily compressed picture with a smaller number of bits by limiting the change range of variable density to a minute block unit like a prescribed number of picture elements to quantize each picture element. CONSTITUTION:Digital data Y quantized by an A/D converter 21 is divided into blocks B by a block dividing circuit 22, and a maximum value MAX and a minimum value MIN of data Y in each block are taken out by a detecting circuit 23. Data Y from the circuit 22 is delayed and compensated by a delay circuit 24, and data Y of the block B is divided into subblocks SB by a block dividing circuit 25, and a maximum value SMAX and a minimum value SMIN in each eubblock SB are taken out by a detecting circuit 26. A D-range encoding circuit 28 encodes SMAX and SMIN in the range determined by MAX and MIN. A D-range decoding circuit 29 obtains the output of the circuit 28 to output SMAX' and SMIN', and a quantizing circuit 30 quantizes data Y of the subblock SB in the range determined by SMAX' and SMIN'.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は画像データの圧縮方法に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of compressing image data.

【0002】[0002]

【従来の技術】コンピュータ・グラフィクスにおいて
は、色表示能力は、一般に1画素につき256色であれ
ば充分とされている。つまり、1画素に8ビットを割り
当てればよいわけである。
2. Description of the Related Art In computer graphics, a color display capability of 256 colors per pixel is generally sufficient. In other words, it is sufficient to allocate 8 bits to 1 pixel.

【0003】しかし、最近では、自然画、例えばビデオ
カメラで取り込んだ画像を加工したり表示したいという
要求があり、この場合には、1画素につき256色の色
表示能力では不充分である。
However, recently, there is a demand for processing and displaying a natural image, for example, an image captured by a video camera, and in this case, the color display capability of 256 colors per pixel is insufficient.

【0004】ところが、コンピュータ・グラフィクスに
おいては、2000画素×2000画素程度の表示能力
を備えているので、1画素当りの色表示能力を大きくす
ると、表示用のメモリのサイズが大きくなり過ぎてしま
う。例えば、1つの画素におけるR、G、Bの各成分に
対してそれぞれ8ビットを割り当てたとすれば、1画素
につき24ビットが必要となるので、全体としては 24ビット×2000画素×2000画素=96000
000ビット≒11.4メガバイト の大きさになってしまい、これでは、その画像データの
伝送時、多大な時間がかかり、あるいはハードディスク
装置を使用しても僅かな枚数の画像しか蓄積できず、い
ずれにせよ実用性に乏しくなってしまう。
However, since the computer graphics has a display capacity of about 2000 pixels × 2000 pixels, if the color display capacity per pixel is increased, the size of the display memory becomes too large. For example, if 8 bits are assigned to each of R, G, and B components in one pixel, 24 bits are required for each pixel, so that 24 bits x 2000 pixels x 2000 pixels = 96000 as a whole.
The size becomes 000 bits ≈ 11.4 megabytes, which takes a lot of time when transmitting the image data, or even if a hard disk device is used, only a small number of images can be stored. In any case, it becomes less practical.

【0005】そこで、画質、特に解像度を劣化させずに
画像データを圧縮する方法としてADRC法と呼ばれる
圧縮方法がある。
Therefore, there is a compression method called the ADRC method as a method for compressing image data without degrading the image quality, particularly the resolution.

【0006】図3はADRC法による画像データ圧縮を
行う画像データ圧縮回路の一例を示し、濃淡画像信号Y
が、A/Dコンバータ1において1サンプル(1画素)
が8ビットのディジタルデータYに量子化され、このデ
ータYがブロック分割回路2において、16画素分(=
4ライン×4画素)ごとに1つのブロックBに分割さ
れ、さらに、検出回路3において各ブロックごとにその
ブロックにおけるデータYの最大値MAXおよび最小値
MINが取り出される。
FIG. 3 shows an example of an image data compression circuit for compressing image data by the ADRC method, which is a grayscale image signal Y.
However, 1 sample (1 pixel) in A / D converter 1
Is quantized into 8-bit digital data Y, and this data Y is 16 pixels (=
It is divided into one block B for each 4 lines × 4 pixels), and the maximum value MAX and the minimum value MIN of the data Y in that block are taken out for each block in the detection circuit 3.

【0007】そして減算回路4において、これらのデー
タMAX、MINからそのダイナミックレンジDを示す
8ビットのデータDが取り出される。また、分割回路2
からのデータYは、遅延回路5において検出回路3に対
する遅延補償をされてから減算回路6において、その遅
延補償されたデータYと、データMINとから、最小値
MIN以下が足切りされたデータ(Y−MIN)が取り
出され、これが適応型エンコーダ7に供給されるととも
に、データDがエンコーダ7に供給されてブロックBご
とに、各データYは、絶対的なレベルを示す8ビットの
データYから区間D内においてレベルMINを基準とす
る4ビットの階調データDATAに再量子化される。
Then, in the subtraction circuit 4, 8-bit data D indicating the dynamic range D is extracted from these data MAX and MIN. In addition, the division circuit 2
The data Y from is subjected to delay compensation with respect to the detection circuit 3 in the delay circuit 5, and then in the subtraction circuit 6, the delay compensated data Y and the data MIN are cut off from the minimum value MIN or less ( Y-MIN) is extracted and supplied to the adaptive encoder 7, and the data D is supplied to the encoder 7 so that, for each block B, each data Y is an 8-bit data Y indicating an absolute level. In the section D, the 4-bit grayscale data DATA with the level MIN as a reference is requantized.

【0008】したがって、1個のブロックBのデータY
に対して、4ビット×16サンプルの階調データDAT
Aと、8ビットの最小値データMINと8ビットのダイ
ナミックレンジデータDとが得られることになり、これ
らのデータが伝送あるいは蓄積される。
Therefore, the data Y of one block B
In contrast, 4 bits x 16 samples of gradation data DAT
A, 8-bit minimum value data MIN, and 8-bit dynamic range data D are obtained, and these data are transmitted or accumulated.

【0009】そして、図4は、データDATAからもと
の濃淡画像信号Yを得る画像データ伸張回路の一例を示
し、適応型エンコーダ7および減算回路6とは逆の処理
が行われてもとの8ビットのデータYに復元され、この
データYがブロック分解回路13において1サンプル分
づつもとの時間軸順に配列され、これがD/Aコンバー
タ14に供給されてもとの濃淡画像信号Yが取り出され
る。
FIG. 4 shows an example of an image data decompression circuit for obtaining the original grayscale image signal Y from the data DATA, which has been subjected to the processing reverse to that of the adaptive encoder 7 and the subtraction circuit 6. The data Y is reconstructed into 8-bit data Y, and the data Y is arranged in the block decomposition circuit 13 by one sample in order of the original time axis. When this is supplied to the D / A converter 14, the original grayscale image signal Y is extracted. Be done.

【0010】文献:電子情報通信学会誌・1987年4
月号 720〜726、736〜741ページ
Reference: Journal of the Institute of Electronics, Information and Communication Engineers, April 1987
Month issue pages 720-726, 736-741

【0011】[0011]

【発明が解決しようとする課題】ADRC法で圧縮率を
向上させるためには、ブロックサイズを大きくすること
と、階調データDATAの量子化ビット数を減らすこと
が考えられる。しかし、従来例のように階調データDA
TAの量子化ビット数を4とした場合は、ブロックサイ
ズをどんなに大きくしても圧縮率は2倍以上にはならな
い。従って、圧縮率を2倍以上にするためには、階調デ
ータDATAの割当ビット数を減らすことが不可欠であ
る。量子化ビット数の減少は、量子化誤差が問題とな
る。輪郭を含むブロックを符号化する場合、そのダイナ
ミックレンジが当然大きくなり、少ないビット割り当て
では、量子化分解能が粗くなる。従って輪郭を含むブロ
ックはブロック全体の量子化誤差が大きくなり、輪郭を
含まないブロックに比べ量子化ノイズが目につき安く不
自然な画像になってしまう問題があった。
In order to improve the compression rate by the ADRC method, it is possible to increase the block size and reduce the number of quantization bits of the grayscale data DATA. However, as in the conventional example, the gradation data DA
When the number of quantization bits of TA is 4, the compression rate cannot be more than double, no matter how large the block size is. Therefore, in order to double the compression rate, it is indispensable to reduce the number of allocated bits of the gradation data DATA. The reduction of the number of quantization bits causes a quantization error. When encoding a block including contours, its dynamic range naturally becomes large, and the quantization resolution becomes coarse with a small bit allocation. Therefore, there is a problem that the block including the contour has a large quantization error of the entire block, and the quantization noise is noticeable and the image becomes unnatural compared to the block not including the contour.

【0012】本発明の目的は、量子化誤差を輪郭のごく
近傍にのみに集中するようにし、人間の目の視覚特性を
利用して、より少ないビット数で良好な圧縮画像が得ら
れる画像データ圧縮方法を得ることを目的とする。
The object of the present invention is to concentrate the quantization error only in the very vicinity of the contour, and by utilizing the visual characteristics of the human eye, image data in which a good compressed image can be obtained with a smaller number of bits. The purpose is to obtain a compression method.

【0013】[0013]

【課題を解決するための手段】本発明に係わる画像デー
タ圧縮方法は、画像を微小ブロックBに分割する手段
と、微小ブロックBの最大値MAXと最小値MINを求
める手段と、微小ブロックBをさらに小さい微小ブロッ
クSBに分割する手段と、微小ブロックSBの最大値S
MAXと最小値SMINを求める手段と、最大値SMA
Xと最小値SMINを最大値MAXと最小値MINで定
まる範囲内で量子化する手段と、量子化された最大値S
MAXと最小値SMINを逆量子化して最大値SMA
X’と最小値SMIN’を得る手段と、微小ブロックS
Bの濃淡を最大値SMAX’と最小値SMIN’で定ま
る範囲内で量子化する手段とを備えたことを特徴とす
る。
An image data compression method according to the present invention comprises means for dividing an image into minute blocks B, means for obtaining the maximum value MAX and the minimum value MIN of the minute blocks B, and the minute blocks B. Means for dividing into smaller micro blocks SB and maximum value S of the micro blocks SB
Means for obtaining MAX and minimum value SMIN, and maximum value SMA
Means for quantizing X and the minimum value SMIN within a range determined by the maximum value MAX and the minimum value MIN, and a quantized maximum value S
Maximum value SMA by dequantizing MAX and minimum value SMIN
Means for obtaining X ′ and the minimum value SMIN ′, and the small block S
It is characterized in that it comprises means for quantizing the light and shade of B within the range defined by the maximum value SMAX 'and the minimum value SMIN'.

【0014】[0014]

【実施例】以下本発明をその実施例を示す図面に基づき
詳述する。図1は本発明を実施するための画像データ圧
縮回路の構成例を示すブロック図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to the drawings showing the embodiments thereof. FIG. 1 is a block diagram showing a configuration example of an image data compression circuit for carrying out the present invention.

【0015】濃淡画像信号Yが、A/Dコンバータ21
において1画素が8ビットのディジタルデータYに量子
化される。このデータYがブロック分割回路22におい
て、64画素分(8ライン×8画素)ごとに1つのブロ
ックBに分割され、さらに、第1の検出回路23におい
て、各ブロックBごとにそのブロックBにおけるデータ
Yの最大値MAXおよび最小値MINを示す8ビットの
データMAX、MINが取り出される。また、ブロック
分割回路22からのデータYは、第1の遅延回路24に
おいて検出回路23に対する遅延補償をされてから第2
のブロック分割回路25で、ブロックBのデータYを図
5に示すように16個のサブブロックSB[i](2ラ
イン×2画素)に分割し、第2の検出回路26でサブブ
ロックSB[i]ごとにデータYの最大値SMAX
[i]および最小値SMIN[i]を示すSMAX
[i]、SMIN[i]が取り出される。また、ブロッ
ク分割回路25からのデータYは、第2の遅延回路27
において検出回路26に対する遅延補償が行われる。
The grayscale image signal Y is transferred to the A / D converter 21.
At, one pixel is quantized into 8-bit digital data Y. This data Y is divided by the block division circuit 22 into one block B for every 64 pixels (8 lines × 8 pixels), and further, in the first detection circuit 23, the data in the block B is divided for each block B. 8-bit data MAX and MIN indicating the maximum value MAX and the minimum value MIN of Y are taken out. Further, the data Y from the block division circuit 22 is subjected to delay compensation for the detection circuit 23 in the first delay circuit 24, and then the second
Block division circuit 25 divides the data Y of block B into 16 sub-blocks SB [i] (2 lines × 2 pixels) as shown in FIG. 5, and the second detection circuit 26 sub-block SB [i]. Maximum value SMAX of data Y for each i]
SMAX indicating [i] and minimum value SMIN [i]
[I] and SMIN [i] are taken out. In addition, the data Y from the block division circuit 25 is transferred to the second delay circuit 27.
In, the delay compensation for the detection circuit 26 is performed.

【0016】Dレンジ符号化回路28は図6に示すよう
にMAXとMINで定まる範囲を例えば4等分し、SM
AX[i]とSMIN[i]がどのエリアに属するかを
調べ符号化する。図6に示すように4等分する閾値を下
からth0、th1、th2とすると、SMAX[i]
がMINとth0の間にあるときは、最大値を示す符号
CODE0[i]として「0」を、SMAX[i]がt
h0とth1の間にあるときは、符号CODE0[i]
として「1」を、SMAX[i]がth1とth2の間
にあるときは、符号CODE0[i]として「2」を、
SMAX[i]がth2とMAXの間にあるときは、符
号CODE0[i]として「3」を出力する。また同様
に、SMIN[i]がMINとth0の間にあるとき
は、最小値を示す符号CODE1[i]として「0」
を、SMIN[i]がth0とth1の間にあるとき
は、符号CODE1[i]として「1」を、SMIN
[i]がth1とth2の間にあるときは、符号COD
E1[i]として「2」を、SMIN[i]がth2と
MAXの間にあるときは、符号CODE1[i]として
「3」を出力する。
The D-range coding circuit 28 divides the range defined by MAX and MIN into, for example, four, as shown in FIG.
The area to which AX [i] and SMIN [i] belong is checked and encoded. As shown in FIG. 6, if the threshold value for dividing into four equal parts is th0, th1, and th2 from the bottom, SMAX [i]
Is between MIN and th0, “0” is set as the code CODE0 [i] indicating the maximum value, and SMAX [i] is t.
When it is between h0 and th1, the code CODE0 [i]
Is “1”, and when SMAX [i] is between th1 and th2, “2” is given as the code CODE0 [i].
When SMAX [i] is between th2 and MAX, "3" is output as the code CODE0 [i]. Similarly, when SMIN [i] is between MIN and th0, “0” is set as the code CODE1 [i] indicating the minimum value.
When SMIN [i] is between th0 and th1, “1” is set as the code CODE1 [i],
When [i] is between th1 and th2, the code COD
“2” is output as E1 [i], and “3” is output as code CODE1 [i] when SMIN [i] is between th2 and MAX.

【0017】Dレンジ復号化回路29はこれらの符号C
ODE0[i]、CODE1[i]を入力し、CODE
0の場合は上限の閾値をCODE1の場合は下限の閾値
を出力する。すなわち、符号CODE0[i]が
「0」、「1」、「2」、「3」のときはSMAX’
[i]としてそれぞれth0、th1、th2、MAX
を出力し、符号CODE1[i]が「0」、「1」、
「2」、「3」のときはSMIN’[i]としてそれぞ
れMIN、th0、th1、th2を出力する。
The D range decoding circuit 29 uses these codes C
Enter ODE0 [i] and CODE1 [i] to enter CODE
When it is 0, the upper threshold value is output, and when it is CODE 1, the lower threshold value is output. That is, when the code CODE0 [i] is "0", "1", "2", "3", SMAX '
Th0, th1, th2, and MAX as [i], respectively
Is output, and the code CODE1 [i] is “0”, “1”,
When it is "2" or "3", MIN, th0, th1 and th2 are output as SMIN '[i].

【0018】上述のようにして得られたSMAX’とS
MIN’はブロックSB[i]内のデータYの変化の範
囲を表している。量子化回路30は、SMAX’とSM
IN’で定まる範囲内で、遅延回路27より入力するブ
ロックSB[i]の各データYを、例えば2ビットで量
子化し、量子化代表値としてデータDATA[i]
[j](jはブロックSB内の画素データを表し、j=
0〜3である。)を出力する。上述のようにして、ブロ
ックBの画素データをブロックSB[0]〜SB[1
5]まで順次符号化する。
SMAX 'and S obtained as described above
MIN 'represents the range of change of the data Y in the block SB [i]. The quantization circuit 30 uses SMAX 'and SM.
Within the range determined by IN ′, each data Y of the block SB [i] input from the delay circuit 27 is quantized with, for example, 2 bits, and data DATA [i] is quantized as a representative value.
[J] (j represents pixel data in the block SB, j =
0 to 3. ) Is output. As described above, the pixel data of the block B is set to the blocks SB [0] to SB [1.
5] are sequentially encoded.

【0019】従って、ブロックBのデータYに対して、
2×4×16の階調データDATAと、2×16の符号
データCODE0[16]およびCODE1[16]
と、8ビットの最大値データMAXと8ビットの最小値
データMINとが得られることになり、これらのデータ
が伝送あるいは蓄積される。
Therefore, for the data Y of block B,
2 × 4 × 16 gradation data DATA and 2 × 16 code data CODE0 [16] and CODE1 [16]
Then, 8-bit maximum value data MAX and 8-bit minimum value data MIN are obtained, and these data are transmitted or accumulated.

【0020】次に本発明による画像データ伸張回路の実
施例について詳述する。図2は本発明を実施するための
画像データ伸張回路の構成例を示すブロック図である。
まず、MAX、MIN、CODE0[i]、CODE1
[i]を入力し、Dレンジ復号化回路31に供給する。
Dレンジ復号化回路31はDレンジ復号化回路29と同
様に、CODE0[i]を入力したときはその上限の閾
値を出力し、CODE1[i]を入力したときはその下
限の閾値を入力する。例えば、MAXとMINで表され
る範囲を4等分する閾値を下からth0、th1、th
2とすると、CODE0[i]として「2」を入力した
ときは、「2」に対応する範囲はth1〜th2の間で
あり、CODE0[i]は最大値を表す符号であるか
ら、出力のSMAX’[i]はth2となる。CODE
0[i]として「0」を入力したときは、出力のSMI
N’[i]はMINとなる。
Next, an embodiment of the image data expansion circuit according to the present invention will be described in detail. FIG. 2 is a block diagram showing a configuration example of an image data expansion circuit for implementing the present invention.
First, MAX, MIN, CODE0 [i], CODE1
[I] is input and supplied to the D range decoding circuit 31.
Like the D range decoding circuit 29, the D range decoding circuit 31 outputs the upper limit threshold value when CODE0 [i] is input, and inputs the lower limit threshold value when CODE1 [i] is input. . For example, the thresholds that divide the range represented by MAX and MIN into four equal parts are th0, th1, and th from the bottom.
If the value is 2, when "2" is input as CODE0 [i], the range corresponding to "2" is between th1 and th2, and CODE0 [i] is a code representing the maximum value, so that the output SMAX '[i] becomes th2. CODE
When "0" is input as 0 [i], the output SMI
N ′ [i] becomes MIN.

【0021】上述のように得られたSMAX’[i]や
SMIN’[i]は、ブロックSB[i]の各データY
の変化範囲を表しており、逆量子化回路32に供給され
る。逆量子化回路32は同時にデータDATA[i]
[j]を入力する。逆量子化回路32は、SMAX’
[i]とSMIN’[i]で定められた範囲内の量子化
値から、データDATA[i][j]に対応する量子化
値を選び各画素のデータYとする。このデータYがブロ
ック分解回路33において1サンプル分づつもとの時間
軸順に配列され、これがD/Aコンバータ34に供給さ
れてもとの濃淡画像信号Yが取り出される。
The SMAX '[i] and SMIN' [i] obtained as described above are each data Y of the block SB [i].
, Which is supplied to the inverse quantization circuit 32. The inverse quantization circuit 32 simultaneously receives data DATA [i]
Enter [j]. The inverse quantization circuit 32 uses SMAX '.
The quantized value corresponding to the data DATA [i] [j] is selected from the quantized values within the range defined by [i] and SMIN ′ [i], and is set as the data Y of each pixel. The data Y is arranged in the block decomposition circuit 33 in the order of the original time axis by one sample, and the original grayscale image signal Y is taken out when the data Y is supplied to the D / A converter 34.

【0022】[0022]

【発明の効果】以上のように本発明によれば、2ライン
×2画素程度の微少なブロック単位に、濃淡の変化範囲
を限定し、各画素を量子化するので、輪郭部分のみが粗
く量子化され、輪郭の近傍の平坦部は細かく量子化され
るので、人間の目の視覚特性に合致した量子化を行うこ
とができ、画質を劣化させずに、画像を2倍以上の圧縮
率で圧縮できる効果がある。
As described above, according to the present invention, the variation range of the light and shade is limited to a small block unit of about 2 lines × 2 pixels and each pixel is quantized, so that only the outline portion is roughly quantized. Since the flat part near the contour is finely quantized, it is possible to perform quantization that matches the visual characteristics of the human eye, and the image can be compressed at a compression ratio of 2 times or more without degrading the image quality. It has the effect of compression.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の画像データ圧縮回路の実施例の構成
を示すブロック図。
FIG. 1 is a block diagram showing the configuration of an embodiment of an image data compression circuit of the present invention.

【図2】 本発明の画像データ伸張回路の実施例の構成
を示すブロック図。
FIG. 2 is a block diagram showing a configuration of an embodiment of an image data expansion circuit of the present invention.

【図3】 従来の画像データ圧縮回路の構成を示すブロ
ック図。
FIG. 3 is a block diagram showing a configuration of a conventional image data compression circuit.

【図4】 従来の画像データ伸張回路の構成を示すブロ
ック図。
FIG. 4 is a block diagram showing a configuration of a conventional image data expansion circuit.

【図5】 本発明の実施例におけるブロック分割回路2
5のブロック分割方法を示す図。
FIG. 5 is a block division circuit 2 according to an embodiment of the present invention.
The figure which shows the block division | segmentation method of 5.

【図6】 本発明の実施例におけるDレンジ符号化回路
28の動作を説明する図。
FIG. 6 is a diagram for explaining the operation of the D range encoding circuit 28 according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 A/Dコンバータ 2 ブロック分割回路 3 検出回路 4 減算回路 5 遅延回路 6 減算回路 7 適応エンコーダ 11 適応デコーダ 12 加算回路 13 D/Aコンバータ 21 A/Dコンバータ 22 ブロック分割回路 23 検出回路 24 遅延回路 25 ブロック分割回路 26 検出回路 27 遅延回路 28 Dレンジ符号化回路 29 Dレンジ復号化回路 30 量子化回路 31 Dレンジ復号化回路 32 逆量子化回路 33 ブロック分解回路 34 D/Aコンバータ DESCRIPTION OF SYMBOLS 1 A / D converter 2 Block division circuit 3 Detection circuit 4 Subtraction circuit 5 Delay circuit 6 Subtraction circuit 7 Adaptive encoder 11 Adaptive decoder 12 Addition circuit 13 D / A converter 21 A / D converter 22 Block division circuit 23 Detection circuit 24 Delay circuit 25 block division circuit 26 detection circuit 27 delay circuit 28 D range encoding circuit 29 D range decoding circuit 30 quantization circuit 31 D range decoding circuit 32 inverse quantization circuit 33 block decomposition circuit 34 D / A converter

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】画像を微小ブロックBに分割する手段と、
微小ブロックBの最大値MAXと最小値MINを求める
手段と、微小ブロックBをさらに小さい微小ブロックS
Bに分割する手段と、微小ブロックSBの最大値SMA
Xと最小値SMINを求める手段と、最大値SMAXと
最小値SMINを最大値MAXと最小値MINで定まる
範囲内で量子化する手段と、量子化された最大値SMA
Xと最小値SMINを逆量子化して最大値SMAX’と
最小値SMIN’を得る手段と、微小ブロックSBの濃
淡を最大値SMAX’と最小値SMIN’で定まる範囲
内で量子化する手段とを備えたことを特徴とする画像デ
ータ圧縮方法。
1. A means for dividing an image into minute blocks B,
A means for obtaining the maximum value MAX and the minimum value MIN of the minute block B, and the minute block B having a smaller minute block S.
Means for dividing into B and maximum value SMA of minute block SB
Means for obtaining X and the minimum value SMIN, means for quantizing the maximum value SMAX and the minimum value SMIN within a range determined by the maximum value MAX and the minimum value MIN, and a quantized maximum value SMA.
A means for dequantizing X and the minimum value SMIN to obtain a maximum value SMAX 'and a minimum value SMIN', and a means for quantizing the light and shade of the minute block SB within a range determined by the maximum value SMAX 'and the minimum value SMIN'. A method for compressing image data, comprising:
JP5236504A 1993-09-22 1993-09-22 Picture data compressing method Pending JPH0795411A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5236504A JPH0795411A (en) 1993-09-22 1993-09-22 Picture data compressing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5236504A JPH0795411A (en) 1993-09-22 1993-09-22 Picture data compressing method

Publications (1)

Publication Number Publication Date
JPH0795411A true JPH0795411A (en) 1995-04-07

Family

ID=17001710

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5236504A Pending JPH0795411A (en) 1993-09-22 1993-09-22 Picture data compressing method

Country Status (1)

Country Link
JP (1) JPH0795411A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224278B1 (en) 1997-11-11 2001-05-01 Polymatech Co., Ltd. Key pad with rigid key top having both silicone and urethane adhesion layers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6224278B1 (en) 1997-11-11 2001-05-01 Polymatech Co., Ltd. Key pad with rigid key top having both silicone and urethane adhesion layers

Similar Documents

Publication Publication Date Title
US6208693B1 (en) Chroma-key for efficient and low complexity shape representation of coded arbitrary video objects
US6618444B1 (en) Scene description nodes to support improved chroma-key shape representation of coded arbitrary images and video objects
US6181822B1 (en) Data compression apparatus and method
US7415154B2 (en) Compression of palettized color images with variable length color codes
JPS6257139B2 (en)
Sindhu et al. Images and its compression techniques-A Review
US5162898A (en) Color image data compressing apparatus and method
JP2583627B2 (en) Method and apparatus for compressing and decompressing statistically encoded data for digital color video
JP3360695B2 (en) Image data quantization circuit
US7450769B2 (en) Image processing method for facilitating data transmission
KR100304798B1 (en) Animation Moving Image Coding Method
JP2003264830A (en) Image encoder and image decoder
JPH0795411A (en) Picture data compressing method
JPH08251420A (en) Color image processing unit
JPH0795412A (en) Picture data compressing method
KR100412176B1 (en) Document segmentation compression, reconstruction system and method
KR0132895B1 (en) Image compression and expansion method and apparatus for adaptable function
JPH0795420A (en) Picture data compressing method
JP2925047B2 (en) Data compression device and data decompression device
JPS63284974A (en) Picture compression system
JP3642158B2 (en) Image encoding device, image encoding method, image decoding device, image decoding method, and transmission method
JP2925043B2 (en) Data decompression device
JPH11136519A (en) Picture processor
JPH06315143A (en) Image processor
JP2005086226A (en) Imaging unit