JPH0795020A - Pull-up circuit - Google Patents

Pull-up circuit

Info

Publication number
JPH0795020A
JPH0795020A JP23512593A JP23512593A JPH0795020A JP H0795020 A JPH0795020 A JP H0795020A JP 23512593 A JP23512593 A JP 23512593A JP 23512593 A JP23512593 A JP 23512593A JP H0795020 A JPH0795020 A JP H0795020A
Authority
JP
Japan
Prior art keywords
control signal
voltage
pull
signal line
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23512593A
Other languages
Japanese (ja)
Inventor
Hitoshi Inaba
均 稲葉
Hideki Miyasato
秀樹 宮里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP23512593A priority Critical patent/JPH0795020A/en
Publication of JPH0795020A publication Critical patent/JPH0795020A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the pull-up circuit in which a voltage level does not become high when a control signal becomes an 'L' level, while improving a rise waveform of the control signal. CONSTITUTION:In this pull-up circuit in which a pull-up resistance is connected between a control signal line 2 and a power source VDD, the pull-up resistance is constituted of a series circuit of two resistances R1, R2, and an emitter and a collector of a first switching transistor Q1 are connected in parallel to both ends of one resistance R1. By turning ON and OFF this transistor Q1, a pull-up resistance value can be switched. Between the control signal line 2 and a reference potential point, two resistances R3, R4 for detecting a voltage of the control signal line 2 are also connected in series. By turning ON a second switching transistor Q2 at when a detected voltage of its connecting point rises to a prescribed voltage, a first switching transistor Q1 is turned ON, and the value of the pull-up resistance is set small. In such a way, a rise waveform can be made steep.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、集積回路(以下、I
C)を制御するたの制御信号ラインに、論理レベル”
H”(以下、”H”レベル)を供給する目的のプルアッ
プ回路に関する。
BACKGROUND OF THE INVENTION The present invention relates to an integrated circuit (hereinafter referred to as I
The control signal line for controlling C) has a logic level "
The present invention relates to a pull-up circuit for the purpose of supplying H "(hereinafter," H "level).

【0002】[0002]

【従来の技術】ICには、スレッショルドレベルと呼ば
れる、基準の電圧が決まっていて、それ以上の電圧が、
入力端子にかかっていれば”H”レベル、それ以下なら
ば”L”レベルと判断する。
2. Description of the Related Art In an IC, a reference voltage called a threshold level is determined, and a voltage higher than that is required.
If it is applied to the input terminal, it is determined to be "H" level, and if it is less than that, it is determined to be "L" level.

【0003】実際には、スレッショルドレベルよりもほ
んの僅か上の電圧、または下の電圧で動作させるのは不
安定で、少しのノイズでも、ICは誤動作を起こしてし
まう。
In practice, it is unstable to operate at a voltage just above or below the threshold level, and even a little noise causes the IC to malfunction.

【0004】そこで、従来、被制御ICの入力端子の信
号が”H”レベルの状態のときの制御信号電圧VOHを、
電源電圧(例えば5V)近くに引き上げるため、制御信
号ラインから、抵抗を介して、電源ラインに結線するこ
とが行われている。
Therefore, conventionally, the control signal voltage VOH when the signal at the input terminal of the controlled IC is in the "H" level is
In order to raise the voltage to near the power supply voltage (for example, 5 V), the control signal line is connected to the power supply line via a resistor.

【0005】図4に、従来のプルアップ回路を示す。図
4において、制御IC1から出力される制御信号は、制
御信号ライン2を通って被制御IC3の入力端子に供給
されている。制御信号ライン2と電源VDDとの間には、
プルアップ用の抵抗R10が接続されている。
FIG. 4 shows a conventional pull-up circuit. In FIG. 4, the control signal output from the control IC 1 is supplied to the input terminal of the controlled IC 3 through the control signal line 2. Between the control signal line 2 and the power supply VDD,
A pull-up resistor R10 is connected.

【0006】しかしながら、上記の方法では、電源VDD
からプルアップ用の抵抗R10を通って電流が制御信号ラ
イン2に供給され、制御IC1から例えば”H”レベル
の信号が出力された場合、一定の時定数をもって制御信
号波形が立ち上がってしまう。従って、制御信号ライン
2に多数の被制御ICが接続されていると、容量成分が
増加し波形がなまってしまい、立ち上がり特性が悪化す
る。この結果、被制御IC3に正確に制御信号が伝わら
なかったり、制御信号を受け取れなくなってしまうとい
う誤動作を生じていた。
However, in the above method, the power supply VDD
When a current is supplied from the control IC 1 to the control signal line 2 through the pull-up resistor R10 and a signal of "H" level is output from the control IC 1, the control signal waveform rises with a constant time constant. Therefore, when a large number of controlled ICs are connected to the control signal line 2, the capacitance component increases and the waveform becomes blunt, and the rising characteristic deteriorates. As a result, there is a malfunction in that the control signal is not accurately transmitted to the controlled IC 3 or the control signal cannot be received.

【0007】そこで、信号波形の立ち上がり特性を改善
するために、プルアップ用の抵抗の定数を小さくするこ
とにより時定数を小さくすればよいが、今度は制御信号
を”L”レベルにしたときの被制御IC3への制御信号
電圧V0Lが大きくなってしまい、”L”レベルがグラン
ドレベルよりもかなり高いレベルになる。この結果、被
制御ICが誤動作を起こすことになる。
Therefore, in order to improve the rising characteristics of the signal waveform, the time constant may be reduced by reducing the constant of the pull-up resistor. This time, however, when the control signal is set to the "L" level. The control signal voltage V0L to the controlled IC 3 becomes large, and the "L" level becomes a level considerably higher than the ground level. As a result, the controlled IC will malfunction.

【0008】[0008]

【発明が解決しようとする課題】上記の如く、従来のプ
ルアップ回路では、制御信号の立ち上がり波形がなまっ
てしまい、これを改善しようとすると、プルアップ用の
抵抗の値を小さくする必要があるため、制御信号を”
L”レベルにしたときの電圧レベルが高くなるという問
題があった。
As described above, in the conventional pull-up circuit, the rising waveform of the control signal is blunted. To improve this, it is necessary to reduce the value of the pull-up resistor. Because of the control signal
There is a problem that the voltage level becomes high when the L "level is reached.

【0009】そこで、本発明はこのような問題に鑑み、
制御信号の立ち上がり波形を改善しつつ、制御信号を”
L”レベルにしたときの電圧レベルが高くならないプル
アップ回路を提供することを目的とするものである。
Therefore, the present invention has been made in view of such problems.
The control signal is improved while improving the rising waveform of the control signal.
It is an object of the present invention to provide a pull-up circuit that does not increase the voltage level when it is set to the L ″ level.

【0010】[0010]

【課題を解決するための手段】請求項1記載の本発明に
よるプルアップ回路は、電源と制御信号ラインとの間に
設けた複数の抵抗から成るプルアップ用抵抗と、このプ
ルアップ用抵抗に接続して設けられ、切換え電圧の供給
によってプルアップ用抗値を切り換えるためのスイッチ
手段と、前制御信号ラインと基準電位点との間に設けて
前記制御信号ラインの電圧を検出するための電圧検出手
段と、この電圧検出手段にて検出した電圧が予め定めた
電圧以上になったときに切換え電圧を作成して、前記ス
イッチ手段に供給するための手段とを具備したものであ
る。
According to a first aspect of the present invention, there is provided a pull-up resistor including a plurality of resistors provided between a power supply and a control signal line, and the pull-up resistor. Switch means provided to be connected to switch the pull-up resistance value by supplying a switching voltage, and a voltage provided between the previous control signal line and the reference potential point to detect the voltage of the control signal line. It is provided with a detecting means and means for creating a switching voltage when the voltage detected by the voltage detecting means exceeds a predetermined voltage and supplying the switching voltage to the switch means.

【0011】請求項2記載の本発明によるプルアップ回
路は、請求項1記載の発明において、前記電圧検出手段
を、前記制御信号ラインと基準電位点間に直列接続した
第1,第2の抵抗で構成し、第1の抵抗の両端にコンデ
ンサを並列接続したことを特徴とするものである。
A pull-up circuit according to a second aspect of the present invention is the pull-up circuit according to the first aspect, wherein the voltage detecting means is connected in series between the control signal line and a reference potential point. And a capacitor is connected in parallel to both ends of the first resistor.

【0012】[0012]

【作用】請求項1記載の発明によれば、制御信号の立ち
上がり、立ち下がり時に、制御信号ラインの電圧が予め
定めた電圧に達したとき、制御信号ラインに接続された
プルアップ用の抵抗の値を切り換えることが可能とな
る。制御信号が”H”レベルに立ち上がるときは、スイ
ッチ手段がオンして小さなプルアップ抵抗値に切り換え
られ、制御信号の立ち上がり特性は急峻となるよう改善
され、かつ制御信号ラインを”L”レベルにした時に
は、予め定めた電圧値になればスイッチ手段がオフしプ
ルアップ抵抗値を大きく設定して、制御信号電圧を小さ
くすることが可能となる。
According to the invention described in claim 1, when the voltage of the control signal line reaches a predetermined voltage when the control signal rises and falls, the pull-up resistor connected to the control signal line is It is possible to switch the value. When the control signal rises to the "H" level, the switch means is turned on to switch to a small pull-up resistance value, the rising characteristic of the control signal is improved to be steep, and the control signal line is set to the "L" level. At this time, when the voltage value reaches a predetermined value, the switch means is turned off and the pull-up resistance value is set to a large value, and the control signal voltage can be decreased.

【0013】請求項2記載の発明によれば、制御信号ラ
インに接続した第1の検出用抵抗の両端にコンデンサを
接続することにより、検出電圧の立ち上がり、立ち下が
りが速くなり、その結果切換え電圧が急速に作成され
て、スイッチ手段による抵抗値切換えが速やかに行われ
ると共に、制御信号ラインのノイズ除去が可能となる。
従って、被制御ICへ供給される制御信号電圧の立ち上
がり、立ち下がり特性をより急峻にすることができる。
According to the second aspect of the present invention, by connecting a capacitor to both ends of the first detection resistor connected to the control signal line, the rise and fall of the detection voltage can be accelerated, resulting in a switching voltage. Is rapidly created, the resistance value can be switched quickly by the switching means, and noise on the control signal line can be removed.
Therefore, the rising and falling characteristics of the control signal voltage supplied to the controlled IC can be made steeper.

【0014】[0014]

【実施例】実施例について図面を参照して説明する。図
1は本発明の一実施例のプルアップ回路を示す回路図で
ある。
EXAMPLES Examples will be described with reference to the drawings. FIG. 1 is a circuit diagram showing a pull-up circuit according to an embodiment of the present invention.

【0015】図1において、制御IC1から出力される
制御信号は、制御信号ライン2を通って被制御IC3
a,…,3nの各入力端子に供給されている。電源VDD
と制御信号ライン2との間には、プルアップ用の抵抗R
1 ,R2 を直列に接続してあり、制御信号ライン2と基
準電位点との間には、制御信号ライン2の電圧を検出す
るための抵抗R3 ,R4 を直列に接続してある。抵抗R
1 の両端には、PNP形トランジスタQ1 のエミッタ・
コレクタ路を並列に接続してあり、Q1 のエミッタ・ベ
ース間には抵抗R5 を接続し、Q1 のベースは抵抗R6
とNPN形トランジスタQ2 のコレクタ・エミッタ路を
直列に介して基準電位点に接続している。更に、抵抗R
3 の両端には、小容量のコンデンサCを接続して、検出
電圧の立ち上がり,立ち下がりを速やかにし、トランジ
スタQ2 のスイッチングスピードアップを図ると共に、
制御信号ライン2に混入するノイズの除去を可能として
いる。
In FIG. 1, the control signal output from the control IC 1 passes through the control signal line 2 and the controlled IC 3
, 3n are supplied to the respective input terminals. Power supply VDD
And a control signal line 2 between the pull-up resistor R
1 and R2 are connected in series, and resistors R3 and R4 for detecting the voltage of the control signal line 2 are connected in series between the control signal line 2 and the reference potential point. Resistance R
At both ends of 1, the emitter of PNP transistor Q1
The collector paths are connected in parallel, a resistor R5 is connected between the emitter and base of Q1, and the base of Q1 is resistor R6.
And the collector-emitter path of the NPN transistor Q2 are connected in series to the reference potential point. Furthermore, the resistance R
A small-capacitance capacitor C is connected to both ends of 3 to speed up the rise and fall of the detection voltage to speed up the switching of the transistor Q2 and
It is possible to remove noise mixed in the control signal line 2.

【0016】上記の構成において、抵抗R3 ,R4 によ
って制御信号ライン2の電圧を分圧し、これをトランジ
スタQ2 のベースに加える。抵抗R3 とR4 の抵抗値を
適宜に選ぶことにより、制御信号ライン2がトランジス
タQ2 をオンさせる電圧値を任意に選ぶことができる。
In the above structure, the voltage of the control signal line 2 is divided by the resistors R3 and R4, and this is applied to the base of the transistor Q2. By appropriately selecting the resistance values of the resistors R3 and R4, the voltage value at which the control signal line 2 turns on the transistor Q2 can be arbitrarily selected.

【0017】この電圧値は、制御信号ライン2が”L”
レベル状態の時に、制御信号ライン2に混入してくるノ
イズを考慮して決定する。即ち、この電圧値を低く設定
し過ぎると、制御信号ライン2に混入してくるノイズに
よって、トランジスタQ2 が誤ってオンしてしまうし、
逆に高く設定し過ぎると、信号がその電圧値に達するま
での時間を要し、信号波形の立ち上がり特性を改善する
効果が得られなくなってしまう。
This voltage value is "L" on the control signal line 2.
The noise is mixed in the control signal line 2 in the level state, and is determined. That is, if this voltage value is set too low, the noise mixed in the control signal line 2 will cause the transistor Q2 to turn on accidentally,
Conversely, if it is set too high, it takes time for the signal to reach the voltage value, and the effect of improving the rising characteristics of the signal waveform cannot be obtained.

【0018】トランジスタQ2 がオンすることにより、
抵抗R1 とR2 で構成されるプルアップ抵抗の大きさが
切り換えられることになる。即ち、トランジスタQ2 が
オンすることにより、抵抗R5 ,R6 によるバイアス供
給回路が形成され、抵抗R5の両端即ちトランジスタQ1
のエミッタ・ベース間にはQ1 をオンさせるのに必要
なバイアス電圧がかかり、トランジスタQ1 がオンして
抵抗R1 の両端が短絡された状態となる。これにより、
制御信号ライン2が”H”レベルに立ち上がるときは、
スイッチ用トランジスタQ2 ,Q1 のオンによって、小
さなプルアップ抵抗値に切り換えられ、制御信号電圧の
立ち上がり特性は急峻となるよう改善される。
By turning on the transistor Q2,
The size of the pull-up resistor formed by the resistors R1 and R2 is switched. That is, when the transistor Q2 is turned on, a bias supply circuit is formed by the resistors R5 and R6, and both ends of the resistor R5, that is, the transistor Q1.
A bias voltage required to turn on Q1 is applied between the emitter and the base of the transistor, and the transistor Q1 is turned on to short-circuit both ends of the resistor R1. This allows
When the control signal line 2 rises to "H" level,
When the switching transistors Q2 and Q1 are turned on, the pull-up resistance value is switched to a small value, and the rising characteristic of the control signal voltage is improved.

【0019】一方、制御信号ライン2を”L”レベルに
した時には、予め定めた電圧値になればスイッチ用トラ
ンジスタQ2 がオフしてスイッチ用トランジスタQ1 が
オフし、プルアップ抵抗値を大きく設定して、制御信号
電圧を小さく抑えることが可能となる。
On the other hand, when the control signal line 2 is set to "L" level, when the voltage value reaches a predetermined value, the switching transistor Q2 is turned off and the switching transistor Q1 is turned off to set a large pull-up resistance value. As a result, the control signal voltage can be kept small.

【0020】制御信号の立ち上がり時、プルアップ抵抗
値が切り換わるタイミング、即ちトランジスタQ2 がオ
ンするベース電圧は、前述したように高く設定し過ぎて
はいけない。これは、制御信号ライン2に”H”レベル
が出力されているときに、被制御IC3a〜3nの中
で、”H”レベルを検出するためのスレッショルドレベ
ルが最も低い被制御ICのスレッショルドレベルよりも
小さく設定すべきである。例えば、制御信号ライン2に
被制御IC3a,…,3nが接続されており、これらの
デバイスの中で”H”レベルを検出する電圧VIHの最も
低い値VIHmin が2.8Vであったとすれば、トランジ
スタQ2 がオンする電圧Vonも2.8Vよりも低い値に
設定すべきである。トランジスタQ2 がオンする時のベ
ース電圧をVB とすれば、次の式を満たすように抵抗値
を選べば良い。
At the rising edge of the control signal, the timing at which the pull-up resistance value switches, that is, the base voltage at which the transistor Q2 turns on, must not be set too high as described above. This is because the threshold level for detecting the "H" level among the controlled ICs 3a to 3n when the "H" level is output to the control signal line 2 is lower than the threshold level of the controlled IC. Should also be set small. For example, if the controlled ICs 3a, ..., 3n are connected to the control signal line 2 and the lowest value VIHmin of the voltage VIH for detecting the "H" level among these devices is 2.8V, The voltage Von at which the transistor Q2 turns on should also be set to a value lower than 2.8V. If the base voltage when the transistor Q2 is turned on is VB, the resistance value may be selected so as to satisfy the following equation.

【0021】 VIHmin > Von VB = Von・R4 /(R3 +R4 ) R2 << R3 図2に、図1の実施例における立ち上がり時の制御信号
波形を示す。制御IC1から例えば”H”レベルの信号
が出力された場合、図2の実線に示すようにトランジス
タQ2 がオンするまでは一定の時定数で立ち上がり、制
御信号ライン2の電圧が、Q2 がオンする電圧Vonに達
すると、Q2 がオンしてQ1 がオンし、プルアップ抵抗
がR2 だけの小さな抵抗値となり、制御信号電圧は急速
に立ち上がる。このとき、制御信号電圧は、被制御IC
の”H”レベル検出電圧VIHを越えて、電源電圧VDD近
くにまで急速に立ち上がる。
VIHmin> Von VB = Von.R4 / (R3 + R4) R2 << R3 FIG. 2 shows a control signal waveform at the time of rising in the embodiment of FIG. When the control IC 1 outputs, for example, a "H" level signal, it rises with a constant time constant until the transistor Q2 turns on as shown by the solid line in FIG. 2, and the voltage of the control signal line 2 turns on Q2. When the voltage reaches Von, Q2 turns on and Q1 turns on, the pull-up resistance becomes a small resistance value of R2, and the control signal voltage rises rapidly. At this time, the control signal voltage is controlled IC
The voltage rises rapidly beyond the "H" level detection voltage VIH to near the power supply voltage VDD.

【0022】従って、制御IC1から出力される制御信
号が”H”レベルの時に、被制御IC3a,…,3nに
供給される制御信号電圧の立ち上がりは従来の波形に比
して急峻となりかつ被制御ICの”H”レベル検出電圧
VIHを越えて電源電圧VDD近くまで立ち上がるので、被
制御ICが誤動作することなく動作することになる。
Therefore, when the control signal output from the control IC 1 is at the "H" level, the rising edge of the control signal voltage supplied to the controlled ICs 3a, ..., 3n becomes steeper than the conventional waveform and is controlled. Since the voltage exceeds the "H" level detection voltage VIH of the IC and rises to near the power supply voltage VDD, the controlled IC operates without malfunction.

【0023】また、制御IC1からの制御信号が”L”
レベルになった時は、トランジスタQ2 のベース電圧も
急速に下降し、Q2 がオフしてQ1 もオフし、プルアッ
プ抵抗がR1 +R2 となり大きな抵抗値となって、被制
御ICへの制御信号電圧がグランドレベル近くまで確実
に下降する。
The control signal from the control IC 1 is "L".
When it becomes the level, the base voltage of the transistor Q2 also drops rapidly, Q2 turns off and Q1 also turns off, the pull-up resistance becomes R1 + R2 and becomes a large resistance value, and the control signal voltage to the controlled IC becomes high. Surely descends to near the ground level.

【0024】従って、制御IC1から出力される制御信
号が”L”レベルとなった時に、被制御IC3a,…,
3nに供給される制御信号電圧がグランドレベル近くま
で立ち下がるので、被制御ICは誤動作することなく動
作する。
Therefore, when the control signal output from the control IC 1 becomes "L" level, the controlled ICs 3a, ...,
Since the control signal voltage supplied to 3n falls close to the ground level, the controlled IC operates without malfunction.

【0025】なお、図1における検出用抵抗R3 の両端
のコンデンサCが無い時については、図2の一点鎖線に
示すように”H”レベルに立ち上がった時にコンデンサ
Cが有る場合と同様な立ち上がりとなるが、コンデンサ
Cが有る時に比べて立ち上がりが少し遅くかつ”L”レ
ベルに立ち下がった時の制御信号電圧がグランドレベル
より少し高いレベルになる。これにより、コンデンサC
が無いときは、コンデンサCが有るときに比べ信号の立
ち上がり,立ち下がり波形が劣化すると言える。図2の
点線の波形は、従来例(図4)の制御信号電圧の波形を
示している。
Incidentally, when there is no capacitor C at both ends of the detection resistor R3 in FIG. 1, there is a rise similar to the case where the capacitor C is present when it rises to "H" level as shown by the alternate long and short dash line in FIG. However, the control signal voltage when the rise is a little slower than when the capacitor C is present and when it falls to the "L" level becomes a level slightly higher than the ground level. As a result, the capacitor C
It can be said that when there is no signal, the rising and falling waveforms of the signal deteriorate as compared with the case where the capacitor C exists. The waveform of the dotted line in FIG. 2 shows the waveform of the control signal voltage of the conventional example (FIG. 4).

【0026】図3は本発明の他の実施例を示す回路図で
ある。図1の実施例では、電源VDDと制御信号ライン2
との間にプルアップ用抵抗R1 ,R2 を直列接続してい
るのに対して、図3に示す本実施例では、電源VDDと制
御信号ライン2との間にプルアップ用の抵抗R1a,R2a
を並列接続する構成としたものである。その他の構成は
図1と同様である。この場合も、制御IC1からの制御
信号が”H”レベルに立ち上がる過程で、トランジスタ
Q2 がオンしてトランジスタQ1 がオンすると、プルア
ップ抵抗はR1a,R2aが並列接続したものとなり、小さ
な抵抗値となり、被制御ICへ供給される信号電圧の立
ち上がり波形を急峻なものとすることができる。一方、
制御信号が”L”レベルに立ち下がった時は、トランジ
スタQ2 はオフしてトランジスタQ1 はオフし、プルア
ップ抵抗はR2aのみの高い抵抗値となり、被制御ICへ
供給される”L”レベルがグランドレベルより上昇して
しまうのを防ぐことができる。
FIG. 3 is a circuit diagram showing another embodiment of the present invention. In the embodiment of FIG. 1, power supply VDD and control signal line 2
While the pull-up resistors R1 and R2 are connected in series with the pull-up resistors R1a and R2a between the power supply VDD and the control signal line 2 in this embodiment shown in FIG.
Are connected in parallel. Other configurations are the same as those in FIG. Also in this case, when the transistor Q2 is turned on and the transistor Q1 is turned on in the process that the control signal from the control IC1 rises to the "H" level, the pull-up resistor becomes a resistance value in which R1a and R2a are connected in parallel, and has a small resistance value. The rising waveform of the signal voltage supplied to the controlled IC can be made steep. on the other hand,
When the control signal falls to "L" level, the transistor Q2 turns off and the transistor Q1 turns off, and the pull-up resistor has a high resistance value only for R2a, and the "L" level supplied to the controlled IC is You can prevent it from rising above the ground level.

【0027】[0027]

【発明の効果】以上述べたように本発明によれば、制御
信号の立ち上がり波形を改善しつつ、制御信号を”L”
レベルにしたときの電圧レベルが高くならないようにす
ることができる。特に、制御信号ラインに多数の被制御
デバイスが接続されかつ偏向回路等のノイズ源からのノ
イズが混入し易いようなテレビジョン受信システム等で
は、制御信号ラインのノイズを軽減しつつ制御信号の立
ち上がり,立ち下がり特性を改善することが可能とな
る。
As described above, according to the present invention, the control signal is "L" while improving the rising waveform of the control signal.
It is possible to prevent the voltage level from becoming high when the level is set. In particular, in a television receiving system or the like in which a large number of controlled devices are connected to the control signal line and noise from a noise source such as a deflection circuit is easily mixed, the rise of the control signal while reducing the noise of the control signal line , It is possible to improve the fall characteristic.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例のプルアップ回路を示す回路
図。
FIG. 1 is a circuit diagram showing a pull-up circuit according to an embodiment of the present invention.

【図2】図1の動作を説明する制御信号波形図。FIG. 2 is a control signal waveform diagram illustrating the operation of FIG.

【図3】本発明の他の実施例を示す回路図。FIG. 3 is a circuit diagram showing another embodiment of the present invention.

【図4】従来のプルアップ回路を示す回路図。FIG. 4 is a circuit diagram showing a conventional pull-up circuit.

【符号の説明】[Explanation of symbols]

1…制御IC 2…制御信号ライン 3a〜3n…被制御IC Q1 …スイッチ用トランジスタ(スイッチ手段) Q2 …スイッチ用トランジスタ R1 ,R2 …プルアップ抵抗 R3 ,R4 …電圧検出用抵抗(電圧検出手段) R5 ,R6 …Q1 のバイアス抵抗 1 ... Control IC 2 ... Control signal lines 3a to 3n ... Controlled IC Q1 ... Switch transistor (switch means) Q2 ... Switch transistor R1, R2 ... Pull-up resistors R3, R4 ... Voltage detection resistance (voltage detection means) Bias resistance of R5, R6 ... Q1

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】電源と制御信号ラインとの間に設けた複数
の抵抗から成るプルアップ用抵抗と、 このプルアップ用抵抗に接続して設けられ、切換え電圧
の供給によってプルアップ用抗値を切り換えるためのス
イッチ手段と、 前制御信号ラインと基準電位点との間に設けて前記制御
信号ラインの電圧を検出するための電圧検出手段と、 この電圧検出手段にて検出した電圧が予め定めた電圧以
上になったときに切換え電圧を作成して、前記スイッチ
手段に供給するための手段とを具備したことを特徴とす
るプルアップ回路。
1. A pull-up resistor composed of a plurality of resistors provided between a power supply and a control signal line, and a pull-up resistance value provided by connecting to the pull-up resistor and supplying a switching voltage. Switch means for switching, voltage detection means for detecting the voltage of the control signal line provided between the previous control signal line and the reference potential point, and the voltage detected by this voltage detection means is predetermined. A pull-up circuit comprising: means for generating a switching voltage when the voltage exceeds the voltage and supplying the switching voltage to the switching means.
【請求項2】前記電圧検出手段を、前記制御信号ライン
と基準電位点間に直列接続した第1,第2の抵抗で構成
し、この第1の抵抗の両端にコンデンサを並列接続した
ことを特徴とする請求項1記載のプルアップ回路。
2. The voltage detecting means comprises first and second resistors connected in series between the control signal line and a reference potential point, and a capacitor is connected in parallel across both ends of the first resistor. The pull-up circuit according to claim 1, which is characterized in that.
JP23512593A 1993-09-21 1993-09-21 Pull-up circuit Pending JPH0795020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23512593A JPH0795020A (en) 1993-09-21 1993-09-21 Pull-up circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23512593A JPH0795020A (en) 1993-09-21 1993-09-21 Pull-up circuit

Publications (1)

Publication Number Publication Date
JPH0795020A true JPH0795020A (en) 1995-04-07

Family

ID=16981428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23512593A Pending JPH0795020A (en) 1993-09-21 1993-09-21 Pull-up circuit

Country Status (1)

Country Link
JP (1) JPH0795020A (en)

Similar Documents

Publication Publication Date Title
EP0173288A2 (en) Voltage level converting circuit
US4720762A (en) Current drive circuit
US4883975A (en) Schmitt trigger circuit
JPH0633715Y2 (en) Transistor-transistor logic circuit
US4567380A (en) Schmitt trigger circuit
JPH0795020A (en) Pull-up circuit
US4806785A (en) Half current switch with feedback
US4920286A (en) Method and circuitry for compensating for negative internal ground voltage glitches
US5319251A (en) Circuit arrangement for generating a switching pulse from a square-wave signal
EP0496277B1 (en) Output stage for a digital circuit
JPS58103230A (en) Switching circuit
JP3452723B2 (en) Output transistor short circuit detection circuit
EP0465167A2 (en) Non-threshold logic circuit
JPH0832421A (en) Delay logic circuit element
US6882180B2 (en) Switching aid circuit for a logic circuit
US6870406B2 (en) Output driver circuit
JP2567015B2 (en) Input voltage detection circuit
EP1681763A1 (en) Universal device for DC motor speed control
JP2816682B2 (en) Logic circuit
JPS5851621A (en) Electronic circuit
JP2000323977A (en) Output circuit
JP2760679B2 (en) Semiconductor device
KR20010023993A (en) Method and device for controlling an integrated power amplifier stage
JPH08139581A (en) Power supply control circuit
JPH0611624Y2 (en) Muting circuit