JPH0794411A - Manufacture of semiconductor thin film - Google Patents

Manufacture of semiconductor thin film

Info

Publication number
JPH0794411A
JPH0794411A JP23781893A JP23781893A JPH0794411A JP H0794411 A JPH0794411 A JP H0794411A JP 23781893 A JP23781893 A JP 23781893A JP 23781893 A JP23781893 A JP 23781893A JP H0794411 A JPH0794411 A JP H0794411A
Authority
JP
Japan
Prior art keywords
substrate
thin film
semiconductor thin
ingaas
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23781893A
Other languages
Japanese (ja)
Inventor
Hideaki Takano
秀明 鷹野
Shigehisa Tanaka
滋久 田中
Hitoshi Nakamura
均 中村
Hiroaki Inoue
宏明 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP23781893A priority Critical patent/JPH0794411A/en
Publication of JPH0794411A publication Critical patent/JPH0794411A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To grow a thin film having excellent electrical and optical characteristics by using molecular beam epitaxy by providing a process for confirming a group III stabilized surface formed by performing thermal cleaning on the surface of a mixed crystal of compound semiconductors exposed on the surface of a substrate. CONSTITUTION:An oxide on the surface of a substrate is completely removed by thermal cleaning. In order to accomplish the above-mentioned purpose, the temperature of the substrate must meet such two requirements that all kinds of oxides existing on the surface of the substrate can be sublimated and the surface of a crystal must be stabilized. When the substrate is composed of InGaAs, InGaP, GaAsP, or InGaAsP, the temperature of the thermal cleaning is set at about 60 deg.C. In case the substrate is composed of InAsP, the temperature is set at about 540 deg.C.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、分子線エピタキシ法に
よる半導体薄膜製造方法に関し、特に基板材料としてII
I−V族化合物半導体混晶を用いた場合の薄膜製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for producing a semiconductor thin film by a molecular beam epitaxy method, and particularly to a substrate material II
The present invention relates to a thin film manufacturing method using a group IV compound semiconductor mixed crystal.

【0002】[0002]

【従来の技術】分子線エピタキシ法により良好な薄膜成
長を行うためには、成長に先立って基板表面酸化物を完
全に除去することが必要条件である。この条件が満足さ
れないまま成長を行うと、基板と成長層との界面に転位
が多く発生し、電気的、光学的特性に良好な薄膜が得ら
れない。
2. Description of the Related Art In order to grow a good thin film by the molecular beam epitaxy method, it is necessary to completely remove the oxide on the surface of the substrate before the growth. If growth is performed without satisfying this condition, many dislocations occur at the interface between the substrate and the growth layer, and a thin film having good electrical and optical characteristics cannot be obtained.

【0003】従来、主な二元化合物半導体基板について
は、基板最表面がV族またはIII族安定化面となるサー
マルクリーニング工程により基板表面酸化物を完全に除
去することができた。ここでサーマルクリーニングと
は、超高真空中でV族脱離防止用のV族ビームを照射し
ながら、基板を加熱することにより酸化物を昇華させる
方法である。この方法は他の方法に比べて基板に対する
損傷が少ないという利点がある。
Conventionally, with respect to main binary compound semiconductor substrates, it has been possible to completely remove oxides on the surface of the substrate by a thermal cleaning process in which the outermost surface of the substrate is a group V or group III stabilizing surface. Here, thermal cleaning is a method of sublimating oxides by heating a substrate while irradiating a group V beam for preventing group V desorption in ultrahigh vacuum. This method has an advantage over other methods in that damage to the substrate is less.

【0004】なお、この種のIII−V族二元化合物半導
体基板におけるサーマルクリーニングについては、たと
えば電子情報通信学会、OQE91−182,p.85
(1992)が挙げられる。
Regarding the thermal cleaning of the III-V group binary compound semiconductor substrate of this type, see, for example, Institute of Electronics, Information and Communication Engineers, OQE 91-182, p. 85
(1992).

【0005】[0005]

【発明が解決しようとする課題】しかし、従来良好な薄
膜が得られたのは、基板最表面が二元化合物半導体であ
る場合に限られていた。このため、基板最表面に三元以
上のIII−V族化合物半導体混晶が露出する場合、基板
表面酸化物を完全に除去することができず、混晶基板と
成長層との界面に転位が多く発生し、電気的、光学的特
性に良好な薄膜が得られないという問題があった。
However, a good thin film has heretofore been obtained only when the outermost surface of the substrate is a binary compound semiconductor. Therefore, when the ternary or higher group III-V compound semiconductor mixed crystal is exposed on the outermost surface of the substrate, the oxide on the surface of the substrate cannot be completely removed, and dislocations occur at the interface between the mixed crystal substrate and the growth layer. There is a problem that a large number of them occur and a thin film having good electrical and optical characteristics cannot be obtained.

【0006】本発明の目的は、InGaAs、InGa
P、InAsP、GaAsP、またはInGaAsPと
いった化合物半導体混晶上に、分子線エピタキシ法を用
いて電気的、光学的特性に良好な薄膜を成長させること
を可能にする方法を提供することにある。
An object of the present invention is InGaAs, InGa.
It is an object of the present invention to provide a method which makes it possible to grow a thin film having good electrical and optical characteristics on a compound semiconductor mixed crystal such as P, InAsP, GaAsP, or InGaAsP by using a molecular beam epitaxy method.

【0007】本発明の他の目的は、基板表面の一部に、
構成元素がIn、Ga、As、またはPである二元以上
の化合物半導体のうち少なくとも二種類が露出する場合
に、該二種類の化合物半導体の両方に、分子線エピタキ
シ法を用いて電気的、光学的特性に良好な薄膜を成長さ
せることを可能にする方法を提供することにある。
Another object of the present invention is to provide a part of the substrate surface,
When at least two kinds of binary or more compound semiconductors whose constituent elements are In, Ga, As, or P are exposed, both of the two kinds of compound semiconductors are electrically exposed by a molecular beam epitaxy method, It is an object of the present invention to provide a method that makes it possible to grow a thin film having good optical characteristics.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板表面に露出する化合物半導体混晶の
結晶表面がIII族安定化面となるサーマルクリーニング
工程を含むことを特徴とする半導体薄膜製造方法を提供
するものである。すなわち、図1に示すように、基板を
成長室に搬入し、V族分子線照射下で基板を加熱して基
板温度を上昇させる、という通常の工程の後に、本発明
では、III族安定化面を確認する工程を設ける。本工程
後は基板温度を成長温度に設定し、成長を開始する、と
いう通常の工程である。
To achieve the above object, the present invention comprises a thermal cleaning step in which the crystal surface of the compound semiconductor mixed crystal exposed on the substrate surface is a group III stabilizing surface. A method of manufacturing a semiconductor thin film is provided. That is, as shown in FIG. 1, after the normal process of bringing the substrate into the growth chamber and heating the substrate under the irradiation of the group V molecular beam to raise the substrate temperature, in the present invention, the group III stabilization is performed. Provide a process to confirm the surface. After this step, the substrate temperature is set to the growth temperature and the growth is started, which is a normal step.

【0009】また上記他の目的を達成するために、本発
明は、基板表面に露出する化合物半導体混晶表面の酸化
物を他の化合物に置換する工程を経た後に、上記サーマ
ルクリーニング工程を含むことを特徴とする半導体薄膜
製造方法を提供するものである。すなわち、本発明で
は、成長室に搬入する工程の前に、酸化物を他の化合物
に置換する工程(図1内括弧の工程)を設ける。
In order to achieve the above-mentioned other objects, the present invention includes the above-mentioned thermal cleaning step after the step of substituting the oxide of the compound semiconductor mixed crystal surface exposed on the substrate surface with another compound. The present invention provides a method for manufacturing a semiconductor thin film. That is, in the present invention, a step of substituting the oxide with another compound (step in parentheses in FIG. 1) is provided before the step of loading into the growth chamber.

【0010】本発明におけるIII族安定化面の確認法に
は、反射高速電子線回折像の変化を観察する方法、反射
高速電子線回折像の変化の起こる基板温度を調べ、該基
板温度となる様に基板温度をモニタする方法、板状の物
質に該基板と安定化面同定用の平板状基板とを貼付る方
法、がある。
In the method of confirming the III-group stabilized surface in the present invention, a method of observing a change in a reflection high-energy electron diffraction image, a substrate temperature at which a change in the reflection high-energy electron diffraction image occurs is examined, and the substrate temperature is obtained. As described above, there are a method of monitoring the substrate temperature and a method of attaching the substrate and a flat plate substrate for stabilizing surface identification to a plate-shaped substance.

【0011】また本発明における酸化物を他の化合物に
置換する工程として、多硫化アンモニウム溶液または五
硫化リン/多硫化アンモニウム混合溶液に浸積すること
により硫化物に置換する方法がある。
Further, as a step of substituting the oxide with another compound in the present invention, there is a method of substituting it with a sulfide by immersing it in an ammonium polysulfide solution or a phosphorus pentasulfide / ammonium polysulfide mixed solution.

【0012】[0012]

【作用】まず本発明の目的である、InGaAs、In
GaP、InAsP、GaAsP、またはInGaAs
Pといった化合物半導体混晶上に、分子線エピタキシ法
を用いて電気的、光学的特性に良好な薄膜を成長させる
ことを可能にするための本発明の作用を述べる。
First, the object of the present invention, InGaAs, In
GaP, InAsP, GaAsP, or InGaAs
The action of the present invention for making it possible to grow a thin film having good electrical and optical characteristics on a compound semiconductor mixed crystal such as P by the molecular beam epitaxy method will be described.

【0013】サーマルクリーニングにより基板表面酸化
物を完全に除去するためには、基板表面に存在するあら
ゆる種類の酸化物が昇華する基板温度であること、およ
び該基板温度は結晶表面が安定化面となる温度であるこ
と、の二条件を満たすことが必要である。
In order to completely remove the oxide on the substrate surface by thermal cleaning, the substrate temperature is such that all kinds of oxides existing on the substrate surface sublime, and the substrate temperature is such that the crystal surface is a stabilizing surface. It is necessary to satisfy the following two conditions:

【0014】InGaAs、InGaP、InAsP、
GaAsP、またはInGaAsPといった化合物半導
体混晶表面には、In、Ga、As、およびPの各酸化
物が存在する。これら酸化物のうちで昇華温度の大小関
係は、Ga酸化物(約600℃)>As酸化物(約54
0℃)>In酸化物>P酸化物である。したがってIn
GaAs、InGaP、GaAsP、およびInGaA
sPの場合にはサーマルクリーニング温度を約600℃
に設定し、InAsPの場合にはサーマルクリーニング
温度を約540℃に設定すれば、基板表面に存在するあ
らゆる種類の酸化物を昇華させることができる。以下、
基板表面に存在する酸化物の昇華温度のうち、最も高い
ものをToと略称する。
InGaAs, InGaP, InAsP,
Indium, Ga, As, and P oxides are present on the surface of a compound semiconductor mixed crystal such as GaAsP or InGaAsP. Among these oxides, the sublimation temperature is as follows: Ga oxide (about 600 ° C.)> As oxide (about 54
0 ° C.)> In oxide> P oxide. Therefore In
GaAs, InGaP, GaAsP, and InGaA
In case of sP, the thermal cleaning temperature is about 600 ℃
And the thermal cleaning temperature is set to about 540 ° C. in the case of InAsP, all kinds of oxides existing on the substrate surface can be sublimated. Less than,
Of the sublimation temperatures of the oxides present on the substrate surface, the highest temperature is abbreviated as To.

【0015】またInGaAs、InGaP、GaAs
P、およびInGaAsPといった化合物半導体混晶を
V族分子線照射下で基板を加熱していくと、混晶結晶表
面は約600℃よりも低い基板温度でV族安定化面から
III族安定化面に変化し、約600℃においても安定で
ある。InAsPの場合は約500℃より低い基板温度
でV族安定化面からIII族安定化面に変化し、約540
℃においても安定である。すなわち、上記サーマルクリ
ーニング温度は混晶結晶表面の安定化面となる温度であ
る。以下、V族分子線照射下で基板加熱を行い、混晶結
晶表面がV族安定化面からIII族安定化面に変化する温
度のことをTsと略称する。
InGaAs, InGaP, GaAs
When the compound semiconductor mixed crystal such as P and InGaAsP is heated on the substrate under the irradiation of the group V molecular beam, the mixed crystal crystal surface becomes a group V stabilizing surface at a substrate temperature lower than about 600 ° C.
It changes to the group III stabilization surface and is stable even at about 600 ° C. In the case of InAsP, at a substrate temperature lower than about 500 ° C., the group V stabilization surface changes to the group III stabilization surface, and
It is stable even at ℃. That is, the thermal cleaning temperature is a temperature at which the mixed crystal crystal surface becomes a stabilizing surface. Hereinafter, the temperature at which the mixed crystal surface changes from the group V stabilized surface to the group III stabilized surface by heating the substrate under irradiation of the group V molecular beam is abbreviated as Ts.

【0016】したがって上記材料系についてはサーマル
クリーニング温度を、サーマルクリーニングを行うV族
分子線強度において清浄結晶表面がIII族安定化面を示
す基板温度に設定することにより、上記の化合物半導体
混晶上に電気的、光学的特性の良好な薄膜を成長するこ
とができる。
Therefore, by setting the thermal cleaning temperature of the above-mentioned material system to the substrate temperature at which the clean crystal surface shows the group III stabilizing surface in the group V molecular beam intensity for performing thermal cleaning, the above compound semiconductor mixed crystal is formed. It is possible to grow a thin film having excellent electrical and optical characteristics.

【0017】次に、本発明の他の目的である、基板表面
の一部に、構成元素がIn、Ga、As、またはPであ
る二元以上の化合物半導体のうち少なくとも二種類が露
出する場合に、該二種類の化合物半導体の両方に、分子
線エピタキシ法を用いて電気的、光学的特性に良好な薄
膜を成長させるための本発明の作用を述べる。
Next, another object of the present invention, where at least two kinds of binary or more compound semiconductors whose constituent elements are In, Ga, As, or P are exposed on a part of the substrate surface. The action of the present invention for growing a thin film having good electrical and optical characteristics on both of the two types of compound semiconductors by using the molecular beam epitaxy method will be described.

【0018】前処理工程中に、多硫化アンモニウム溶液
または五硫化リン/多硫化アンモニウム混合溶液に浸積
する工程を設けることにより、III−V族化合物半導体
混晶表面に存在する酸化物を硫化物に置換することがで
きる。このことにより、次の二つの効果がある。一つの
効果は、ToをGa酸化物の昇華温度(約600℃)か
らGa硫化物の昇華温度(約550℃)まで下げること
ができる点である。したがって、より低温でのサーマル
クリーニングにより、基板構造の熱拡散を抑制すること
ができる。もう一つの効果は、Ga硫化物もAs硫化物
も昇華温度は共に約550℃であり、昇華温度の違いを
なくすことができる点である。したがって、ToがGa
酸化物の昇華温度(約600℃)である材料系(GaA
s、InGaAs、InGaP、GaAsP、およびI
nGaAsP等)と、ToがAs酸化物の昇華温度(約
540℃)である材料系(InAsP等)との二種類の
化合物半導体混晶が基板表面に露出していても、サーマ
ルクリーニング温度をGa硫化物およびAs硫化物の昇
華温度(約550℃)に設定することによって、基板表
面に存在する付着物が昇華し、且つ該基板温度は結晶表
面が安定化面となる温度であるので、上記二種類の化合
物半導体上に同時に電気的、光学的特性の良好な薄膜を
成長させることができる。
By providing a step of immersing in an ammonium polysulfide solution or a phosphorus pentasulfide / ammonium polysulfide mixed solution during the pretreatment step, oxides existing on the III-V group compound semiconductor mixed crystal surface are sulfided. Can be replaced with This has the following two effects. One effect is that To can be lowered from the sublimation temperature of Ga oxide (about 600 ° C.) to the sublimation temperature of Ga sulfide (about 550 ° C.). Therefore, thermal cleaning at a lower temperature can suppress thermal diffusion of the substrate structure. Another effect is that the sublimation temperature of both Ga sulfide and As sulfide is about 550 ° C., and the difference in sublimation temperature can be eliminated. Therefore, To is Ga
A material system (GaA) that has an oxide sublimation temperature (about 600 ° C.)
s, InGaAs, InGaP, GaAsP, and I
nGaAsP, etc.) and a material system (InAsP, etc.) in which To is the sublimation temperature of As oxide (about 540 ° C.) (InAsP, etc.), the thermal cleaning temperature is set to Ga By setting the sublimation temperature of sulfides and As sulfides (about 550 ° C.), the deposits existing on the substrate surface are sublimated, and the substrate temperature is a temperature at which the crystal surface becomes a stabilizing surface. A thin film having good electrical and optical characteristics can be grown simultaneously on two types of compound semiconductors.

【0019】他の目的を達成するための本発明の作用に
ついてさらに詳しく述べるため、InPとInGaAs
上に同時に良好な成長を行う場合を例にとる。
To further elaborate on the operation of the present invention to achieve another object, InP and InGaAs
Take the case where good growth is simultaneously performed on the above.

【0020】サーマルクリーニングの際、混晶表面から
のV族の過剰な脱離を防止するためにAs分子線を照射
する場合、InPでは表面酸化物にAs酸化物が含まれ
ることが周知である。すなわち、このときInPとIn
GaAs上に同時に良好な成長を行うことは、InAs
PとInGaAs上に同時に良好な成長を行うことと同
等の扱いとなる。InAsPでは、ToはAs酸化物の
昇華温度(約540℃)であり、InGaAsでは、G
a酸化物の昇華温度(約600℃)である。多硫化アン
モニウム溶液または五硫化リン/多硫化アンモニウム混
合溶液に浸積する工程を設けることにより、これらGa
酸化物、As酸化物を、昇華温度が共に約550℃のG
a硫化物、As硫化物に置換することができる。またI
nAsPおよびInGaAsのTsは共に550℃以下
であり、約550℃においてIII族安定化面である。し
たがって、サーマルクリーニング温度を、サーマルクリ
ーニングを行うV族分子線強度において清浄結晶表面が
III族安定化面を示す基板温度に設定することにより、
InAsPとInGaAs上に同時に電気的、光学的特
性の良好な薄膜を成長することができる。
It is well known that the surface oxide of InP contains As oxide when it is irradiated with As molecular beam in order to prevent excessive desorption of group V from the mixed crystal surface during thermal cleaning. . That is, at this time, InP and In
Simultaneous good growth on GaAs is achieved by InAs
This is equivalent to the simultaneous good growth on P and InGaAs. For InAsP, To is the sublimation temperature of As oxide (about 540 ° C.), and for InGaAs, G is G.
It is the sublimation temperature (about 600 ° C.) of the oxide a. By providing a step of immersing in an ammonium polysulfide solution or a phosphorus pentasulfide / ammonium polysulfide mixed solution, these Ga
Oxides and As oxides with a sublimation temperature of about 550 ° C
It can be replaced with a sulfide or As sulfide. Also I
The Ts of nAsP and InGaAs are both 550 ° C. or less, which is a group III stabilizing surface at about 550 ° C. Therefore, the temperature of the clean crystal is determined by the temperature of the group V molecular beam for performing the thermal cleaning.
By setting the substrate temperature showing the III-stabilized surface,
A thin film having good electrical and optical characteristics can be grown on InAsP and InGaAs at the same time.

【0021】[0021]

【実施例】(実施例1) (1−1)単一量子井戸構造とその製造方法 単一量子井戸の結晶成長にはいずれも分子線エピタキシ
法を用いた。図2は、本発明を適用したIII−V族化合
物半導体からなる単一量子井戸構造を示したものであ
る。形成した半導体結晶はいずれもノンドープであり、
キャリア濃度は〈1×1015/cm3である。
EXAMPLES Example 1 (1-1) Single Quantum Well Structure and Manufacturing Method Thereof The molecular beam epitaxy method was used for crystal growth of single quantum wells. FIG. 2 shows a single quantum well structure made of a III-V group compound semiconductor to which the present invention is applied. The formed semiconductor crystals are all non-doped,
The carrier concentration is <1 × 10 15 / cm 3 .

【0022】図2において、2から10までの結晶は、
いずれも半絶縁性InP基板1(層厚450μm、キャ
リア濃度〈1×1015/cm3)に格子整合した混晶で
ある。 まず、InAlAsバッファ層2(層厚0.5
μm)の上にInGaAs単一量子井戸6(層厚19.
2nm)、7(層厚9.6nm)および8(層厚4.8
nm)を形成した。ここで単一量子井戸の障壁層として
はInAlAs障壁層3(層厚30.0nm)とした。
In FIG. 2, the crystals from 2 to 10 are
Both are mixed crystals lattice-matched to the semi-insulating InP substrate 1 (layer thickness 450 μm, carrier concentration <1 × 10 15 / cm 3 ). First, the InAlAs buffer layer 2 (layer thickness 0.5
InGaAs single quantum well 6 (layer thickness 19.
2 nm), 7 (layer thickness 9.6 nm) and 8 (layer thickness 4.8)
nm). Here, the InAlAs barrier layer 3 (layer thickness 30.0 nm) was used as the barrier layer of the single quantum well.

【0023】次に試料を大気中に取り出し、純粋流水に
浸積することによりInGaAs表面酸化物を形成し
た。有機洗浄後、試料を乾燥し、再び成長室に搬入し
た。
Next, the sample was taken out into the atmosphere and immersed in pure running water to form an InGaAs surface oxide. After the organic washing, the sample was dried and again loaded into the growth chamber.

【0024】InGaAs表面酸化物を除去するため
に、本発明を用いた。すなわち、8μTorrのAs分
子線を照射しながら基板温度を上げ、反射高速電子線回
折像がIII族安定化面を表す(4×2)パタンになる温
度(620℃、5分間)でサーマルクリーニングを行っ
た。この後、図2中ハッチング部を形成した。
The present invention was used to remove InGaAs surface oxide. That is, the substrate temperature is raised while irradiating the As molecular beam of 8 μTorr, and thermal cleaning is performed at a temperature (620 ° C., 5 minutes) at which the reflected high-energy electron diffraction image becomes a (4 × 2) pattern representing the group III stabilization surface. went. After that, the hatched portion in FIG. 2 was formed.

【0025】なお、この反射高速電子線回折像の観察は
次回も必ず行わなければならないものではない。基板温
度が620℃となることをモニタすることによっても、
同等の効果を得ることができる。
The observation of the reflected high-energy electron beam diffraction image is not necessarily required to be performed next time. By monitoring that the substrate temperature is 620 ° C,
The same effect can be obtained.

【0026】図2中ハッチング部の構成は以下の通りで
ある。InGaAs単一量子井戸9(層厚2.4nm)
および10(層厚1.2nm)。単一量子井戸の障壁層
としてはInAlAs障壁層4(層厚30.0nm)と
し、最後にInAlAsキャップ層(層厚0.1μm)
を形成した。
The structure of the hatched portion in FIG. 2 is as follows. InGaAs single quantum well 9 (layer thickness 2.4 nm)
And 10 (layer thickness 1.2 nm). The InAlAs barrier layer 4 (layer thickness 30.0 nm) was used as the barrier layer of the single quantum well, and finally the InAlAs cap layer (layer thickness 0.1 μm).
Was formed.

【0027】なお、比較例として、図2と同構造を上記
成長中断をせずに通常通り成長した試料も作製した。
As a comparative example, a sample in which the same structure as in FIG. 2 was grown normally without the above growth interruption was also prepared.

【0028】(1−2)図2中ハッチング部の単一量子
井戸の光学的特性評価結果 図3は、励起光源としてArイオンレ−ザ(波長51
4.5nm)を用いたときの単一量子井戸からのフォト
ルミネッセンススペクトルである。11は再成長InG
aAs井戸層6からのスペクトル、12は再成長InG
aAs井戸層7からのスペクトル、13はInGaAs
井戸層9からのスペクトル、14はInGaAs井戸層
10からのスペクトルである。なお、再成長界面に転位
などの非発光中心によりキャリアが空乏化したため、I
nGaAs井戸層7からのスペクトルは得られていな
い。
(1-2) Results of optical characteristic evaluation of a single quantum well in the hatched portion in FIG. 2 FIG. 3 shows an Ar ion laser (wavelength 51) as an excitation light source.
(4.5 nm) is a photoluminescence spectrum from a single quantum well. 11 is regrowth InG
spectrum from aAs well layer 6, 12 is regrown InG
spectrum from aAs well layer 7, 13 is InGaAs
The spectrum from the well layer 9 and the spectrum 14 from the InGaAs well layer 10. Note that carriers were depleted at the regrowth interface due to non-radiative centers such as dislocations.
The spectrum from the nGaAs well layer 7 is not obtained.

【0029】InGaAs井戸層9からのスペクトルの
半値全幅は26.0meV(比較例23.0meV)、
InGaAs井戸層10からのスペクトルの半値全幅は
31.0meV(比較例32.9meV)であり、比較
例と同等の光学的特性を有する結晶が成長できた。これ
は、図2中ハッチング部の形成前の、III族安定化面で
ある620℃、5分間のサーマルクリーニングにより、
InGaAs表面酸化物を完全に除去することができた
からと考えられる。すなわち、基板材料として三元以上
のIII−V族化合物半導体混晶基板を用いた場合、表面
酸化物を完全に除去することができず、混晶基板と成長
層との界面に転位が多く発生し、電気的、光学的特性に
良好な薄膜が得られないという問題に関する、本発明に
よる効果が確認された。
The full width at half maximum of the spectrum from the InGaAs well layer 9 is 26.0 meV (Comparative Example 23.0 meV),
The full width at half maximum of the spectrum from the InGaAs well layer 10 was 31.0 meV (Comparative Example 32.9 meV), and a crystal having the same optical characteristics as the Comparative Example could be grown. This is due to thermal cleaning for 5 minutes at 620 ° C., which is a Group III stabilizing surface before formation of the hatched portion in FIG.
It is considered that the InGaAs surface oxide could be completely removed. That is, when a ternary or higher group III-V compound semiconductor mixed crystal substrate is used as the substrate material, the surface oxide cannot be completely removed, and many dislocations occur at the interface between the mixed crystal substrate and the growth layer. However, the effect of the present invention was confirmed with respect to the problem that a thin film having good electrical and optical characteristics could not be obtained.

【0030】(実施例2) (2−1)素子構造とその製造方法 本実施例は、吸収層増倍層分離型メサ型裏面入射方式超
格子APD(アバランシェフォトダイオード)のパシベ
ーション膜として半導体結晶を用いたものである。図4
は、III−V族化合物半導体からなるAPDの素子断面
構造である。なお本素子の結晶成長にはすべて分子線エ
ピタキシ法を用いた。
Example 2 (2-1) Device Structure and Manufacturing Method Thereof In this example, a semiconductor crystal was used as a passivation film of an absorption layer multiplication layer separated type mesa type back illuminated superlattice APD (avalanche photodiode). Is used. Figure 4
[FIG. 3] is an element cross-sectional structure of an APD made of a III-V group compound semiconductor. The molecular beam epitaxy method was used for all crystal growth of this device.

【0031】まず、n−InP基板21(層厚150μ
m、電子濃度n=2×1018/cm3)に格子整合し
た、15から20までの混晶結晶を成長した。15はp
−InGaAsコンタクト層(層厚0.2μm、ホール
濃度p=2×1019/cm3)、16はp−InAlA
sバッファ層(層厚1.0μm、ホール濃度p=2×1
18/cm3)、17はp−InGaAs光吸収層(層
厚0.6μm、ホール濃度p=2×1015/cm3)1
8はp−InAlAs電解緩和層(層厚0.1μm、ホ
ール濃度p=2×1017/cm3)、19は超格子増倍
層であり、InGaAs(井戸層幅は5nm)およびI
nAlAs(障壁層幅15nm)を17回繰返した積層
構造(全層厚0.35μm、n<1×1015/c
3)、そして20はn−InAlAsバッファ層(層
厚0.1μm、ホール濃度p=2×1018/cm3)で
ある。
First, the n-InP substrate 21 (layer thickness 150 μm
m, electron concentration n = 2 × 10 18 / cm 3 ) and a mixed crystal of 15 to 20 lattice-matched was grown. 15 is p
-InGaAs contact layer (layer thickness 0.2 μm, hole concentration p = 2 × 10 19 / cm 3 ), 16 is p-InAlA
s buffer layer (layer thickness 1.0 μm, hole concentration p = 2 × 1
0 18 / cm 3 ), 17 is a p-InGaAs light absorption layer (layer thickness 0.6 μm, hole concentration p = 2 × 10 15 / cm 3 ) 1.
8 is a p-InAlAs electrolytic relaxation layer (layer thickness 0.1 μm, hole concentration p = 2 × 10 17 / cm 3 ), 19 is a superlattice multiplication layer, InGaAs (well layer width is 5 nm) and I
A laminated structure in which nAlAs (barrier layer width 15 nm) is repeated 17 times (total layer thickness 0.35 μm, n <1 × 10 15 / c)
m 3 ), and 20 are n-InAlAs buffer layers (layer thickness 0.1 μm, hole concentration p = 2 × 10 18 / cm 3 ).

【0032】次に、周知のBr系の溶液によるウエット
エッチングを用いて、メサ形状の形成を行った。素子の
接合径は50μmである。
Next, a mesa shape was formed by wet etching using a well-known Br type solution. The junction diameter of the element is 50 μm.

【0033】パシベーション結晶24の成長にあたっ
て、特にp−InGaAs吸収層17およびn−InP
基板21上に良好な特性を有するInAlAsパシベー
ション結晶を成長させるために、本発明を適用した。メ
サ側面に露出するInGaAsおよびInPの表面酸化
物を完全に昇華させるため、試料26を市販の多硫化ア
ンモニウム溶液に10秒浸積し、純粋流水洗浄後スピナ
乾燥した。また、反射高速電子線回折像観察用として、
同じく市販の硫化アンモニウム溶液に10秒浸積し、純
粋流水洗浄後スピナ乾燥したInGaAs平板基板25
を用意し、図5に示すようにSi板27にInで貼付け
た。
In growing the passivation crystal 24, especially the p-InGaAs absorption layer 17 and the n-InP are grown.
The present invention was applied to grow an InAlAs passivation crystal with good properties on the substrate 21. In order to completely sublime the surface oxides of InGaAs and InP exposed on the side surface of the mesa, Sample 26 was immersed in a commercially available ammonium polysulfide solution for 10 seconds, washed with pure running water, and then spinner dried. Also, for observation of the reflected high-speed electron beam diffraction image,
Similarly, an InGaAs flat substrate 25 was immersed in a commercially available ammonium sulfide solution for 10 seconds, washed with pure running water, and spinner dried.
Was prepared and attached to the Si plate 27 with In as shown in FIG.

【0034】なお、ここでは反射高速電子線回折像観察
用のInGaAs平板基板25を貼付たが、基板温度と
安定化面との関係が自明である場合は、反射高速電子線
回折像観察用の平板基板は必ずしも必要ではない。
Although the InGaAs flat plate substrate 25 for observation of the reflection high-energy electron diffraction image is attached here, when the relation between the substrate temperature and the stabilizing surface is obvious, the substrate for reflection high-energy electron diffraction image observation is performed. A flat substrate is not always necessary.

【0035】この試料を再び成長室に搬入し、8μTo
rrのAs分子線を照射しながら基板温度を上げ、反射
高速電子線回折像がIII族安定化面を表す(4×2)パ
タンになる温度(580℃、5分間)でサーマルクリー
ニングを行った。この後、パシベーション結晶としてノ
ンドープInAlAs24を膜厚は0.2μm成長し
た。この膜厚において、パシベーション結晶全体の抵抗
は、小断面積であり且つ抵抗率も表面空乏化により増大
するため、APDとして機能しうる程度に充分高抵抗
(500Mohm以上)となる。
This sample was again loaded into the growth chamber, and 8 μTo
The substrate temperature was raised while irradiating the As molecular beam of rr, and thermal cleaning was performed at a temperature (580 ° C., 5 minutes) at which the reflected high-energy electron diffraction image became a (4 × 2) pattern representing the III-group stabilized surface. . Thereafter, non-doped InAlAs24 was grown as a passivation crystal to a film thickness of 0.2 μm. At this film thickness, the resistance of the entire passivation crystal has a small cross-sectional area, and the resistivity also increases due to surface depletion, so that the resistance is sufficiently high (500 Mohm or more) to function as an APD.

【0036】最後に、真空蒸着法により、p型電極2
2、n型電極23ともAu/Pt/Tiを用いて形成し
た。
Finally, the p-type electrode 2 is formed by the vacuum evaporation method.
2. The n-type electrode 23 was formed using Au / Pt / Ti.

【0037】なお比較のために、硫化アンモニウム溶液
浸積を行わずに、他の条件は全て同じ同構造も作製し
た。
For comparison, the same structure was also prepared under the other conditions without the ammonium sulfide solution immersion.

【0038】(2−2)素子の特性評価 これらの素子の特性を以下に示す。増倍率10での暗電
流は0.05μA(比較例0.2μA)であり、低い暗
電流特性が得られた。これは、InGaAsおよびIn
P上に良好なパシベーション結晶が成長でき、APDメ
サ側面結晶表面の界面準位密度が低減化され、比較例に
比べて表面リーク電流が少なくなったためと考えられ
る。すなわち、III−V族化合物半導体混晶のうちで、
少なくとも二種類を同時に表面酸化物を昇華させる方法
に関する、本発明の効果が確認された。
(2-2) Evaluation of element characteristics The characteristics of these elements are shown below. The dark current at a multiplication factor of 10 was 0.05 μA (comparative example 0.2 μA), and low dark current characteristics were obtained. This is InGaAs and In
It is considered that a good passivation crystal could be grown on P, the interface state density of the APD mesa side crystal surface was reduced, and the surface leak current was smaller than that in the comparative example. That is, among the III-V group compound semiconductor mixed crystals,
The effects of the present invention have been confirmed regarding a method of sublimating at least two kinds of surface oxides at the same time.

【0039】[0039]

【発明の効果】以上詳述したように、本発明により所期
の目的を達成することができた。すなわち、InGaA
s、InGaP、InAsP、GaAsP、またはIn
GaAsPといった化合物半導体混晶上に、分子線エピ
タキシ法を用いて電気的、光学的特性に良好な薄膜を成
長させることを可能にする方法を提供することができる
効果がある。さらに、基板表面の一部に、構成元素がI
n、Ga、As、またはPである二元以上の化合物半導
体のうち少なくとも二種類が露出する場合に、該二種類
の化合物半導体の両方に、分子線エピタキシ法を用いて
電気的、光学的特性に良好な薄膜を成長させることを可
能にする方法を提供することができる効果がある。
As described above in detail, according to the present invention, the intended purpose can be achieved. That is, InGaA
s, InGaP, InAsP, GaAsP, or In
There is an effect that it is possible to provide a method that makes it possible to grow a thin film having excellent electrical and optical characteristics on a compound semiconductor mixed crystal such as GaAsP by using a molecular beam epitaxy method. Further, the constituent element I is formed on a part of the substrate surface.
When at least two kinds of binary or more compound semiconductors of n, Ga, As, or P are exposed, both the compound semiconductors of the two kinds are exposed to electric and optical characteristics by using a molecular beam epitaxy method. There is an effect that it is possible to provide a method that makes it possible to grow a good thin film.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のフローチャート。FIG. 1 is a flowchart of the present invention.

【図2】本発明を適用して形成した単一量子井戸構造の
断面図。
FIG. 2 is a cross-sectional view of a single quantum well structure formed by applying the present invention.

【図3】本発明を適用して形成した単一量子井戸構造の
フォトルミネッセンス特性。
FIG. 3 is a photoluminescence characteristic of a single quantum well structure formed by applying the present invention.

【図4】本発明を適用して形成した素子構造断面図。FIG. 4 is a sectional view of a device structure formed by applying the present invention.

【図5】本発明を適用して形成するためにSi板に貼り
付けを行った様子。
FIG. 5 is a state in which a Si plate is pasted to form by applying the present invention.

【符号の説明】[Explanation of symbols]

1…半絶縁性InP基板、2…InAlAsバッファ
層、3…InAlAs障壁層、4…再成長InAlAs
障壁層、5…再成長InAlAsキャップ層、6…In
GaAs井戸層(層厚19.2nm)、7…InGaA
s井戸層(層厚9.6nm)、8…InGaAs層(層
厚4.8nm)、9…再成長InGaAs井戸層(層厚
2.4nm)、10…再成長InGaAs井戸層(層厚
1.2nm)、11…InGaAs井戸層(層厚19.
2nm)からのフォトルミネッセンス、12…InGa
As井戸層(層厚9.6nm)からのフォトルミネッセ
ンス、13…再成長InGaAs井戸層(層厚2.4n
m)からのフォトルミネッセンス、14…再成長InG
aAs井戸層(層厚1.2nm)からのフォトルミネッ
センス、15…p−InGaAsコンタクト層、16…
p−InAlAsバッファ層、17…p−InGaAs
光吸収層、18…p−InAlAs電界緩和層、19…
InAlAs/InGaAs超格子増倍層、20…n−
InAlAsバッファ層、21…n−InP基板、22
…p電極、23…n電極、24…InAlAsパシベー
ション層、25…反射高速電子線回折像観察用平板In
GaAs、26…被成長試料、27…Si板。
1 ... Semi-insulating InP substrate, 2 ... InAlAs buffer layer, 3 ... InAlAs barrier layer, 4 ... Regrowth InAlAs
Barrier layer, 5 ... Regrown InAlAs cap layer, 6 ... In
GaAs well layer (layer thickness 19.2 nm), 7 ... InGaA
s well layer (layer thickness 9.6 nm), 8 ... InGaAs layer (layer thickness 4.8 nm), 9 ... regrown InGaAs well layer (layer thickness 2.4 nm), 10 ... regrown InGaAs well layer (layer thickness 1. 2 nm), 11 ... InGaAs well layer (layer thickness 19.
Photoluminescence from 2 nm), 12 ... InGa
Photoluminescence from As well layer (layer thickness 9.6 nm), 13 ... Regrown InGaAs well layer (layer thickness 2.4 n)
photoluminescence from m), 14 ... Regrown InG
Photoluminescence from aAs well layer (layer thickness 1.2 nm), 15 ... p-InGaAs contact layer, 16 ...
p-InAlAs buffer layer, 17 ... p-InGaAs
Light absorption layer, 18 ... p-InAlAs electric field relaxation layer, 19 ...
InAlAs / InGaAs superlattice multiplication layer, 20 ... n-
InAlAs buffer layer, 21 ... n-InP substrate, 22
... p electrode, 23 ... n electrode, 24 ... InAlAs passivation layer, 25 ... flat plate In for observing reflection high-energy electron diffraction images
GaAs, 26 ... Sample to be grown, 27 ... Si plate.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 宏明 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroaki Inoue 1-280, Higashi Koikekubo, Kokubunji, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】分子線エピタキシ法による半導体薄膜製造
方法であって、基板表面全体がInGaAs、InGa
P、InAsP、GaAsP、またはInGaAsPの
うち何れか一種類である場合、基板最表面がIII族安定
化面となるサーマルクリーニング工程を含むことを特徴
とする半導体薄膜製造方法。
1. A method for producing a semiconductor thin film by a molecular beam epitaxy method, wherein the entire substrate surface is made of InGaAs or InGa.
A method for producing a semiconductor thin film, which comprises a thermal cleaning step in which the outermost surface of the substrate is a Group III stabilizing surface when any one of P, InAsP, GaAsP, and InGaAsP is used.
【請求項2】分子線エピタキシ法による半導体薄膜製造
方法であって、基板表面全体がInGaAs、InGa
P、InAsP、GaAsP、またはInGaAsPの
うち何れか一種類である場合、酸化物を他の化合物に置
換する工程と、基板表面全体がIII族安定化面となるサ
ーマルクリーニング工程とを含むことを特徴とする半導
体薄膜製造方法。
2. A method of manufacturing a semiconductor thin film by a molecular beam epitaxy method, wherein the entire substrate surface is made of InGaAs or InGa.
When any one of P, InAsP, GaAsP, and InGaAsP is used, it includes a step of substituting the oxide with another compound, and a thermal cleaning step in which the entire substrate surface becomes a group III stabilizing surface. A method for manufacturing a semiconductor thin film.
【請求項3】分子線エピタキシ法による半導体薄膜製造
方法であって、基板表面の一部にInGaAs、InG
aP、InAsP、GaAsP、またはInGaAsP
のうち少なくとも一種類が露出する場合、該露出部がII
I族安定化面となるサーマルクリーニング工程を含むこ
とを特徴とする半導体薄膜製造方法。
3. A method for producing a semiconductor thin film by a molecular beam epitaxy method, wherein InGaAs and InG are formed on a part of the substrate surface.
aP, InAsP, GaAsP, or InGaAsP
If at least one of the
A method of manufacturing a semiconductor thin film, which comprises a thermal cleaning step for stabilizing a group I surface.
【請求項4】分子線エピタキシ法による半導体薄膜製造
方法であって、基板表面の一部に、構成元素がIn、G
a、As、またはPである二元以上の化合物半導体のう
ち少なくとも二種類が露出する場合、酸化物を他の化合
物に置換する工程と、該露出部がIII族安定化面となる
サーマルクリーニング工程とを含むことを特徴とする半
導体薄膜製造方法。
4. A method for producing a semiconductor thin film by a molecular beam epitaxy method, wherein the constituent elements are In and G on a part of the substrate surface.
When at least two kinds of binary semiconductor compounds of a, As, or P which are a or As are exposed, a step of substituting the oxide with another compound, and a thermal cleaning step in which the exposed part is a group III stabilizing surface A method of manufacturing a semiconductor thin film, comprising:
【請求項5】上記III族安定化面の確認法として、反射
高速電子線回折像の変化を観察する方法を用いることを
特徴とする請求項1又は2記載の半導体薄膜製造方法。
5. The method for producing a semiconductor thin film according to claim 1, wherein a method of observing a change in a reflection high-energy electron diffraction image is used as a method of confirming the group III stabilizing surface.
【請求項6】上記III族安定化面の確認法として、反射
高速電子線回折像の変化の起こる基板温度を調べ、該基
板温度となる様に基板温度をモニタする方法を用いるこ
とを特徴とする請求項1乃至4のいずれかに記載の半導
体薄膜製造方法。
6. The method for confirming the group III stabilization surface is characterized by using a method of examining a substrate temperature at which a reflection high-energy electron diffraction image change occurs and monitoring the substrate temperature so as to be the substrate temperature. The method for producing a semiconductor thin film according to claim 1, wherein
【請求項7】上記III族安定化面の確認法として、板状
の物質に該基板と安定化面同定用の平板状基板とを貼付
る方法であって、該安定化面同定用の平板状基板の最表
面にはInGaAs、InGaP、InAsP、GaA
sP、またはInGaAsPのうち何れか一種類が露出
することを特徴とする請求項1乃至4のいずれかに記載
の半導体薄膜製造方法。
7. A method for confirming the Group III stabilizing surface, comprising a step of sticking the substrate and a flat plate substrate for identifying the stabilizing surface to a plate-like substance, the flat plate for identifying the stabilizing surface. InGaAs, InGaP, InAsP, GaA on the outermost surface of the substrate
5. The method of manufacturing a semiconductor thin film according to claim 1, wherein either one of sP and InGaAsP is exposed.
【請求項8】上記酸化物を他の化合物に置換する工程と
して、多硫化アンモニウム溶液または五硫化リン/多硫
化アンモニウム混合溶液に浸積する方法を用いることを
特徴とする請求項2又は4記載の半導体薄膜製造方法。
8. The method of immersing in an ammonium polysulfide solution or a phosphorus pentasulfide / ammonium polysulfide mixed solution is used as a step of substituting the oxide with another compound. Method for manufacturing semiconductor thin film.
JP23781893A 1993-09-24 1993-09-24 Manufacture of semiconductor thin film Pending JPH0794411A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23781893A JPH0794411A (en) 1993-09-24 1993-09-24 Manufacture of semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23781893A JPH0794411A (en) 1993-09-24 1993-09-24 Manufacture of semiconductor thin film

Publications (1)

Publication Number Publication Date
JPH0794411A true JPH0794411A (en) 1995-04-07

Family

ID=17020860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23781893A Pending JPH0794411A (en) 1993-09-24 1993-09-24 Manufacture of semiconductor thin film

Country Status (1)

Country Link
JP (1) JPH0794411A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082079A (en) * 2014-10-17 2016-05-16 日本電信電話株式会社 Nitride semiconductor crystal growth method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082079A (en) * 2014-10-17 2016-05-16 日本電信電話株式会社 Nitride semiconductor crystal growth method

Similar Documents

Publication Publication Date Title
JP2601231B2 (en) Superlattice avalanche photodiode
US4644221A (en) Variable sensitivity transmission mode negative electron affinity photocathode
US4099305A (en) Fabrication of mesa devices by MBE growth over channeled substrates
US4684969A (en) Heterojunction avalanche photodiode
EP0964489A1 (en) Optical device including carbon-doped contact layers
US9680040B2 (en) Semiconductor device and method for manufacturing the same
US7855400B2 (en) Semiconductor light detecting element and method for manufacturing the semiconductor light detecting element
JPH06291359A (en) Semiconductor light receiving device
US4255755A (en) Heterostructure semiconductor device having a top layer etched to form a groove to enable electrical contact with the lower layer
US4498225A (en) Method of forming variable sensitivity transmission mode negative electron affinity photocathode
JPH0677580A (en) Semiconductor structure for optoelectronic component
US4287485A (en) GaInAsP/InP Double-heterostructure lasers
JPH0794411A (en) Manufacture of semiconductor thin film
US5073895A (en) Semiconductor laser
Saito et al. The new origin of dark-line defects in planar-stripe DH lasers
EP1271722A1 (en) Semiconductor laser structure and method of manufacturing same
JPH08162663A (en) Semiconductor photodetector
JPH0658972B2 (en) Lateral pin heterojunction device and method of forming same
Viswanath Surface and interfacial recombination in semiconductors
Choi et al. P/N InP homojunction solar cells by LPE and MOCVD techniques
JP3565534B2 (en) Photocathode
JP2783140B2 (en) Surface treatment method for compound semiconductor device
JPH11121774A (en) Gallium arsenide solar cell
Jones et al. A new technology for epitaxial II-VI compound semiconductor devices
Johnson et al. Orientation dependent p-type conversion of Fe: InP in hydride VPE regrown EMBH lasers