JPH0793735B2 - Television signal processor - Google Patents
Television signal processorInfo
- Publication number
- JPH0793735B2 JPH0793735B2 JP1288421A JP28842189A JPH0793735B2 JP H0793735 B2 JPH0793735 B2 JP H0793735B2 JP 1288421 A JP1288421 A JP 1288421A JP 28842189 A JP28842189 A JP 28842189A JP H0793735 B2 JPH0793735 B2 JP H0793735B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- signal processing
- supplied
- television
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン信号処理装置に係り、信号処理
アルゴリズムを遠方あるいは受信装置側で、簡単に変更
できるテレビジョン信号処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a television signal processing device, and more particularly to a television signal processing device in which a signal processing algorithm can be easily changed at a distance or at a receiving device side.
（従来の技術） 従来のテレビジョン信号処理装置は、アナログ回路，デ
ジタル回路等のハードウェアにより信号処理を行ってい
た。(Prior Art) A conventional television signal processing device performs signal processing by hardware such as an analog circuit and a digital circuit.
次に、デジタル回路のハードウェアにより構成されてい
る例につき説明する。Next, an example configured by hardware of a digital circuit will be described.
第６図は従来のテレビジョン信号処理装置の第１の例を
示すブロック図である。FIG. 6 is a block diagram showing a first example of a conventional television signal processing device.
第６図において、テレビジョン信号は、アンテナ１より
入来し、チューナー＆IF回路２へ供給されている。In FIG. 6, a television signal comes in from the antenna 1 and is supplied to the tuner & IF circuit 2.
チューナー＆IF回路２は、周知の選局，中間周波数増幅
等の動作をし、映像信号や同期信号等の出力信号を得
て、AD変換回路３及び同期信号処理回路４へ供給してい
る。The tuner & IF circuit 2 performs operations such as known channel selection and intermediate frequency amplification, obtains output signals such as video signals and sync signals, and supplies them to the AD conversion circuit 3 and sync signal processing circuit 4.
AD変換回路３は、映像信号をデジタル変換し、デジタル
信号処理部５へ供給している。The AD conversion circuit 3 digitally converts the video signal and supplies it to the digital signal processing unit 5.
同期信号処理回路４は、同期信号を基準としデジタル信
号処理のためのクロック等を作成し、AD変換回路３や他
の回路へ供給している。The sync signal processing circuit 4 creates a clock for digital signal processing with the sync signal as a reference, and supplies it to the AD conversion circuit 3 and other circuits.
デジタル信号処理部５は、さらにYC分離回路6,色復調回
路７及びマトリックス回路８により構成されており、各
部に同期信号処理回路４よりクロックが供給されてい
る。The digital signal processing section 5 is further composed of a YC separation circuit 6, a color demodulation circuit 7 and a matrix circuit 8, and a clock is supplied from the synchronization signal processing circuit 4 to each section.
YC分離回路６は、周知の如く、映像信号から輝度信号
（Ｙ信号）と色信号（Ｃ信号）を分離し、それぞれ色復
調回路７及びマトリックス回路８へ供給している。As is well known, the YC separation circuit 6 separates a luminance signal (Y signal) and a color signal (C signal) from a video signal and supplies them to a color demodulation circuit 7 and a matrix circuit 8, respectively.
色復調回路７は、前記Ｃ信号を復調して２つの色差信号
即ち（Ｂ−Ｙ）信号，（Ｒ−Ｙ）信号を得て、マトリッ
クス回路８へ供給している。The color demodulation circuit 7 demodulates the C signal to obtain two color difference signals, that is, (BY) signal and (RY) signal, and supplies them to the matrix circuit 8.
マトリックス回路８は、前記Ｙ信号，（Ｂ−Ｙ）信号，
（Ｒ−Ｙ）信号の３信号をマトリックス合成し、３つの
原色信号,R（赤）信号,G（緑）信号,B（青）信号を作成
し、DA変換回路９へ供給している。The matrix circuit 8 uses the Y signal, (BY) signal,
The three signals of the (RY) signal are matrix-synthesized to create three primary color signals, an R (red) signal, a G (green) signal, and a B (blue) signal, which are supplied to the DA conversion circuit 9.
DA変換回路９は、前記デジタルのR,G,B信号をアナログ
信号に変換し、画像表示部10へ供給している。The DA conversion circuit 9 converts the digital R, G, B signals into analog signals and supplies them to the image display unit 10.
画像表示部10は、周知のCRT（ブラウン管）や液晶等で
構成されており、画像を表示してユーザーが見られるよ
うにするものである。The image display unit 10 is composed of a well-known CRT (CRT), liquid crystal, or the like, and displays an image so that the user can see it.
第７図は従来のテレビジョン信号処理装置の第２の例を
示すブロック図、第８図は動き量による色信号帯域の変
化を示す図であり、同時に説明する。第６図と同一部分
は同一符号を付して示す。FIG. 7 is a block diagram showing a second example of the conventional television signal processing device, and FIG. 8 is a diagram showing changes in the color signal band depending on the amount of motion, which will be described at the same time. The same parts as those in FIG. 6 are designated by the same reference numerals.
第７図において第６図との相違は、デジタル信号処理部
11中に、動き検出回路12を有する点であり、この相違点
についてのみ説明する。The difference between FIG. 7 and FIG. 6 is that the digital signal processing unit
11 includes a motion detection circuit 12, and only this difference will be described.
AD変換回路３の出力信号である映像信号は、動き検出回
路12へ供給され、画像の動き量を検出して、YC分離回路
６へ出力している。The video signal, which is the output signal of the AD conversion circuit 3, is supplied to the motion detection circuit 12, detects the amount of motion of the image, and outputs it to the YC separation circuit 6.
動き検出回路12は、ハイビジョンやクリヤビジョン等で
も周知の如く、画像の動き量を検出するための回路であ
る。The motion detection circuit 12 is a circuit for detecting the amount of motion of an image, as is well known in high-vision and clear-vision.
YC分離回路６は、前記動き量に応じて、Ｃ信号を取り出
すフィルタの帯域幅を第８図に示す如く、静止部（動き
量０）では狭くしてＹ信号の解像度が高く取れるように
し、動き量が大きくなるに従って帯域幅を広くして、Ｃ
信号が確実に取り出せるようにしている。As shown in FIG. 8, the YC separation circuit 6 narrows the bandwidth of the filter for extracting the C signal in accordance with the motion amount so that the stationary portion (motion amount 0) is narrowed so that the resolution of the Y signal can be increased. As the amount of motion increases, the bandwidth becomes wider and C
I am trying to ensure that the signal can be taken out.
また、第９図は従来のテレビジョン信号処理装置の第３
の例を示すブロック図である。第６図と同一部分は同一
符号を付して示す。Further, FIG. 9 shows a third example of a conventional television signal processing device.
It is a block diagram showing an example of. The same parts as those in FIG. 6 are designated by the same reference numerals.
第９図において第６図との相違は、NTSC方式,PAL方式の
２方式を切り換えて受信できる点であり、デジタル信号
処理部13中にNTSC用とPAL用の色復調回路15,16,マトリ
ックス回路17,18及び切り換えスイッチ14,19〜21を有し
ている。The difference between FIG. 9 and FIG. 6 is that two systems, NTSC system and PAL system, can be switched and received. In the digital signal processing unit 13, NTSC and PAL color demodulation circuits 15, 16 and matrix are provided. It has circuits 17, 18 and changeover switches 14, 19-21.
YC分離回路６の出力信号であるＣ信号は、切り換えスイ
ッチ14の端子14aへ供給されている。The C signal, which is the output signal of the YC separation circuit 6, is supplied to the terminal 14a of the changeover switch 14.
切り換えスイッチ14は、このＣ信号を、端子14bを介し
てNTSC用色復調回路15へ、又は端子14cを介してPAL用色
復調回路16へと、切り換えて出力している。The changeover switch 14 switches and outputs this C signal to the NTSC color demodulation circuit 15 via the terminal 14b or to the PAL color demodulation circuit 16 via the terminal 14c.
NTSC用色復調回路15は、前記Ｃ信号を復調して、２つの
NTSC用色差信号即ち（Ｂ−Ｙ）信号，（Ｒ−Ｙ）信号を
得て、NTSC用マトリックス回路17へ供給している。The NTSC color demodulation circuit 15 demodulates the C signal to obtain two signals.
The NTSC color difference signals, that is, the (BY) signal and the (RY) signal are obtained and supplied to the NTSC matrix circuit 17.
NTSC用マトリックス回路17は、前記Ｙ信号，（Ｂ−Ｙ）
信号，（Ｒ−Ｙ）信号の３信号をマトリックス合成し、
３つのNTSC用原色信号（Ｒ信号,G信号,B信号）を作成
し、切り換えスイッチ19〜21へ供給している。The matrix circuit 17 for NTSC uses the Y signal, (BY).
Signal, (R-Y) signal three signals are matrix-synthesized,
Three NTSC primary color signals (R signal, G signal, B signal) are created and supplied to changeover switches 19-21.
PAL用色復調回路16とPAL用マトリックス回路18も、NTSC
用と同様に動作して、３つのPAL用原色信号（Ｒ信号,G
信号,B信号）を作成し、切り換えスイッチ19〜21へ供給
している。The PAL color demodulation circuit 16 and the PAL matrix circuit 18 are also NTSC
It operates in the same manner as for PAL, and the three primary color signals for PAL (R signal, G
Signal, B signal) is created and supplied to the changeover switches 19 to 21.
切り換えスイッチ19〜21は、３つのNTSC用原色信号と、
PAL用原色信号とを切り換えて、DA変換回路９へ供給し
ている。The changeover switches 19 to 21 are three NTSC primary color signals,
The primary color signal for PAL is switched and supplied to the DA conversion circuit 9.
なお、切り換え信号入力端子22より、NTSC/PAL切り換え
信号が入力され、前記切り換えスイッチ14,19〜21の切
り換え動作を行っている。An NTSC / PAL switching signal is input from the switching signal input terminal 22 to switch the switching switches 14, 19-21.
（発明が解決しようとする課題） しかし、ハードウェアで構成された従来のテレビジョン
信号処理装置では、前記説明の如く、第６図に比べて第
７図，第９図等で明らかなように、動き検出やNTSC,PAL
両方式対応等の新機能を追加した場合には、ハードウェ
アの回路も当然追加され、回路が複雑となり、電気回路
の占有面積も増大して機器の小型軽量化を阻害し、経済
的コストも増大してしまうという不具合があった。(Problems to be Solved by the Invention) However, in the conventional television signal processing device constituted by hardware, as described above, as shown in FIGS. 7 and 9 as compared with FIG. , Motion detection and NTSC, PAL
When a new function such as support for both methods is added, a hardware circuit is naturally added, the circuit becomes complicated, the area occupied by the electric circuit increases, which hinders the reduction in size and weight of the device, and also the economical cost. There was a problem that it would increase.
本発明は、以上の点に着目してなされたものであり、ハ
ードウェアではなくソフトウェアのアルゴリズムの切り
換えで処理するので、新機能を追加した場合にもハード
ウェアの回路を追加することなく、回路構成が単純で、
電気回路の占有面積も増大せず機器の小型軽量化に有利
であり、経済的コストも増加しないテレビジョン信号処
理装置を提供することを目的とするものである。The present invention has been made by paying attention to the above points. Since the processing is performed by switching the algorithm of the software, not the hardware, even if a new function is added, the circuit of the hardware is not added. The configuration is simple,
It is an object of the present invention to provide a television signal processing device which is advantageous in reducing the size and weight of a device without increasing the occupied area of an electric circuit and which does not increase economical cost.
（課題を解決するための手段） 本発明は上記課題を解決するために、テレビジョン映像
信号をAD変換するAD変換回路と、前記テレビジョン映像
信号から同期信号を取り出し出力すると共に、この同期
信号を基準としてデジタル信号処理のためのクロックを
作る同期信号処理回路と、前記同期信号処理回路から供
給される同期信号を基準として、制御信号を発生する制
御信号発生回路と、NTSC,PAL等の複数の放送方式につい
ての信号処理方法を格納している記憶手段と、前記複数
の放送方式についての信号処理方法のうち所定の信号処
理方法を、前記制御信号に応じて切り換えて出力する選
択手段と、前記AD変換回路の出力信号であるAD変換され
たテレビジョン映像信号が供給され、前記選択手段によ
り選択された信号処理方法に従って信号処理をして、輝
度信号と２つの色差信号、又は３つの原色信号を出力す
る演算手段と、前記演算手段の出力信号をDA変換するDA
変換回路とを有して構成することを特徴とするテレビジ
ョン信号処理装置を提供するものである。(Means for Solving the Problems) In order to solve the above problems, the present invention provides an AD conversion circuit for AD-converting a television video signal, and outputs a synchronization signal from the television video signal and outputs the synchronization signal. A synchronizing signal processing circuit for generating a clock for digital signal processing with reference to the reference signal, a control signal generating circuit for generating a control signal with reference to the synchronizing signal supplied from the synchronizing signal processing circuit, and a plurality of NTSC, PAL, etc. Storage means for storing a signal processing method for the broadcasting system of, and a selection means for switching and outputting a predetermined signal processing method among the signal processing methods for the plurality of broadcasting systems according to the control signal, An AD-converted television video signal that is an output signal of the AD conversion circuit is supplied, and signal processing is performed according to the signal processing method selected by the selection means. Te, and operation means for outputting a luminance signal and two color difference signals, or three primary color signals, DA to the output signal DA conversion of the operation means
A television signal processing device provided with a conversion circuit.
（実施例） 第１図は本発明の原理を示す第１のブロック図である。(Embodiment) FIG. 1 is a first block diagram showing the principle of the present invention.
第１図において、入力端子23より映像信号が入来し、演
算部24へ供給されている。In FIG. 1, a video signal comes in from the input terminal 23 and is supplied to the arithmetic unit 24.
演算部24は、外部より供給されるアルゴリズムに従って
信号処理を行ない，処理された出力信号を出力端子25へ
供給しており、演算手段であると言える。The calculation unit 24 performs signal processing according to an algorithm supplied from the outside and supplies the processed output signal to the output terminal 25, and can be said to be a calculation unit.
一方、記憶部26は通常ROM等のメモリと呼ばれるもので
あり、３個のアルゴリズム27〜29が格納されており、記
憶手段であると言える。On the other hand, the storage unit 26 is usually called a memory such as a ROM, and stores three algorithms 27 to 29, and can be said to be a storage means.
記憶部26には、制御信号入力端子30を介して制御信号が
供給され、アドレスの制御を行なっている。A control signal is supplied to the storage unit 26 via the control signal input terminal 30 to control the address.
３個のアルゴリズム27〜29は、切り換えスイッチ31に接
続されている。The three algorithms 27 to 29 are connected to the changeover switch 31.
切り換えスイッチ31は、切り換え信号入力端子22より供
給される切り換え信号に従って、３個のアルゴリズム27
〜29のうち所定のアルゴリズムを選択・切り換えて、演
算部24へ供給しており、選択手段であると言える。The changeover switch 31 has three algorithms 27 according to the changeover signal supplied from the changeover signal input terminal 22.
It can be said that it is a selecting means because it selects and switches a predetermined algorithm among 29 to 29 and supplies it to the arithmetic unit 24.
よって、所定のアルゴリズムを選択することにより、演
算部24において各種の信号処理が、ハードウェアではな
くソフトウェアのアルゴリズムの切り換えで選択処理が
可能となる。Therefore, by selecting a predetermined algorithm, various kinds of signal processing in the arithmetic unit 24 can be performed by switching the algorithm of software instead of hardware.
第２図は本発明の原理を示す第２のブロック図である。
第１図と同一部分は同一符号を付して示す。FIG. 2 is a second block diagram showing the principle of the present invention.
The same parts as those in FIG. 1 are designated by the same reference numerals.
第２図において第１図との相違は、３個のアルゴリズム
27〜29が、それぞれ３個の記憶部（記憶手段）33〜35に
格納されている点である。The difference between FIG. 2 and FIG. 1 is that there are three algorithms.
27 to 29 are stored in three storage units (storage means) 33 to 35, respectively.
従って、制御信号入力端子30を介して制御信号がそれぞ
れ３個の記憶部33〜35に供給され、アドレスの制御を行
なっている。Therefore, control signals are supplied to the three storage units 33 to 35 via the control signal input terminal 30 to control the addresses.
即ち、第１図の場合は各アルゴリズムは同一記憶部のア
ドレスを分割して使用し、第２図の場合は各アルゴリズ
ムは別々の記憶部の同一アドレスを使用していることと
なる。That is, in the case of FIG. 1, each algorithm uses divided addresses of the same storage section, and in the case of FIG. 2, each algorithm uses the same address of different storage sections.
第３図は本発明のテレビジョン信号処理装置の第１の実
施例を示すブロック図である。第６図と同一部分は同一
符号を付して示す。FIG. 3 is a block diagram showing a first embodiment of the television signal processing device of the present invention. The same parts as those in FIG. 6 are designated by the same reference numerals.
第３図において、テレビジョン信号は、アンテナ１より
入来し、チューナー＆IF回路２へ供給されている。In FIG. 3, a television signal comes in from the antenna 1 and is supplied to the tuner & IF circuit 2.
チューナー＆IF回路２は、周知の選局，中間周波数増幅
等の動作をし、映像信号や同期信号等の出力信号を得
て、AD変換回路３及び同期信号処理回路４へ供給してい
る。The tuner & IF circuit 2 performs operations such as known channel selection and intermediate frequency amplification, obtains output signals such as video signals and sync signals, and supplies them to the AD conversion circuit 3 and sync signal processing circuit 4.
同期信号処理回路４は、同期信号を基準としデジタル信
号処理のためのクロック等を作成し、AD変換回路３や他
の回路へ供給すると共に、制御信号発生回路37へも同期
信号を供給している。The synchronization signal processing circuit 4 creates a clock for digital signal processing with the synchronization signal as a reference and supplies it to the AD conversion circuit 3 and other circuits, and also supplies the synchronization signal to the control signal generation circuit 37. There is.
制御信号発生回路37は、前記同期信号を基準として制御
信号を発生させ、デジタル信号処理部38へ供給してい
る。The control signal generation circuit 37 generates a control signal based on the synchronization signal and supplies it to the digital signal processing unit 38.
AD変換回路３は、映像信号をデジタル変換し、デジタル
信号処理部38へ供給している。The AD conversion circuit 3 digitally converts the video signal and supplies it to the digital signal processing unit 38.
デジタル信号処理部38は、さらに演算部24,NTSC用記憶
部39,PAL用記憶部40及び切り換えスイッチ41により構成
されており、各部に同期信号処理回路４よりクロックが
供給されている。The digital signal processing unit 38 further includes an arithmetic unit 24, a storage unit 39 for NTSC, a storage unit 40 for PAL, and a changeover switch 41, and a clock is supplied from the synchronization signal processing circuit 4 to each unit.
AD変換回路３より映像信号が入来し、演算部24へ供給さ
れている。A video signal comes in from the AD conversion circuit 3 and is supplied to the arithmetic unit 24.
演算部24は、外部より供給されるアルゴリズムに従って
信号処理を行ない、処理された出力信号を、DA変換回路
９へ供給している。The arithmetic unit 24 performs signal processing according to an algorithm supplied from the outside and supplies the processed output signal to the DA conversion circuit 9.
DA変換回路９は、前記デシタルのR,G,B信号をアナログ
信号に変換し、画像表示部10へ供給している。The DA conversion circuit 9 converts the digital R, G, B signals into analog signals and supplies them to the image display unit 10.
画像表示部10は、周知のCRT（ブラウン管）や、液晶等
で構成されており、画像を表示して、ユーザーが見られ
るようにするものである。The image display unit 10 is composed of a well-known CRT (CRT), liquid crystal, or the like, and displays an image so that the user can see it.
一方、NTSC用記憶部39,PAL用記憶部40は、通常ROM等の
メモリと呼ばれるものであり、それぞれNTSC用,PAL用の
アルゴリズムが格納されている。On the other hand, the NTSC storage unit 39 and the PAL storage unit 40 are usually called a memory such as a ROM, and store algorithms for NTSC and PAL, respectively.
記憶部39,40には、制御信号発生回路37より制御信号が
供給され、アドレスの制御を行なっている。A control signal is supplied from the control signal generation circuit 37 to the storage units 39 and 40 to control the address.
記憶部39,40の出力信号（即ち、NTSC用,PAL用のアルゴ
リズム）は、切り換えスイッチ41へ供給されている。The output signals of the storage units 39 and 40 (that is, the algorithms for NTSC and PAL) are supplied to the changeover switch 41.
切り換えスイッチ41は、切り換え信号入力端子22より供
給される切り換え信号に従って、NTSC用,PAL用のアルゴ
リズムのうち所定のアルゴリズムを選択して、演算部24
へ供給している。The changeover switch 41 selects a predetermined algorithm from among the algorithms for NTSC and PAL according to the changeover signal supplied from the changeover signal input terminal 22, and the arithmetic unit 24
Supply to.
よって、所定のアルゴリズムを選択することにより、演
算部24において各種の信号処理が、ハードウェアではな
くソフトウェアのアルゴリズムの切り換えで選択処理が
可能となる。Therefore, by selecting a predetermined algorithm, various kinds of signal processing in the arithmetic unit 24 can be performed by switching the algorithm of software instead of hardware.
演算部24における信号処理としては、例えば、映像信号
から輝度信号（Ｙ信号）と色信号（Ｃ信号）を分離し、
さらに前記Ｃ信号を復調して、２つの色差信号即ち（Ｂ
−Ｙ）信号，（Ｒ−Ｙ）信号を得て、さらに前記Ｙ信
号，（Ｂ−Ｙ）信号，（Ｒ−Ｙ）信号の３信号をマトリ
ックス合成し、３つの原色信号,R（赤）信号,G（緑）信
号,B（青）信号を作成する等の演算処理をして、出力信
号をDA変換回路９へ供給している。As the signal processing in the calculation unit 24, for example, a luminance signal (Y signal) and a color signal (C signal) are separated from a video signal,
Further, by demodulating the C signal, two color difference signals, that is, (B
-Y) signal and (RY) signal are obtained, and further three signals of the Y signal, (BY) signal and (RY) signal are matrix-synthesized to obtain three primary color signals, R (red). A signal, a G (green) signal, a B (blue) signal, and the like are processed, and the output signal is supplied to the DA conversion circuit 9.
即ち、NTSC用アルゴリズムにより演算部24が動作すれ
ば、NTSC用３原色信号が得られ、PAL用アルゴリズムに
より演算部24が動作すれば、PAL用原色信号が得られる
こととなり、第９図の従来例における切り換えスイッチ
14,19〜21や複数の色復調回路，マトリックス回路も不
要となり、回路構成が簡単になる。That is, if the arithmetic unit 24 operates according to the NTSC algorithm, the three primary color signals for NTSC are obtained, and if the arithmetic unit 24 operates according to the PAL algorithm, the primary color signal for PAL is obtained. Changeover switch in the example
14,19 to 21, multiple color demodulation circuits and matrix circuits are not required, and the circuit configuration is simplified.
第４図は本発明のテレビジョン信号処理装置の第２の実
施例を示すブロック図である。第３図と同一部分は同一
符号を付して示す。FIG. 4 is a block diagram showing a second embodiment of the television signal processing device of the present invention. The same parts as those in FIG. 3 are designated by the same reference numerals.
第４図において第３図との相違点は、デジタル信号処理
部中にデコーダー44を設けた点である。4 is different from FIG. 3 in that a decoder 44 is provided in the digital signal processing section.
この場合には、どのアルゴリズムを選択するかを決定す
る切り換え信号が、送信側より映像信号と共に送られて
くる。In this case, a switching signal that determines which algorithm is selected is sent from the transmitting side together with the video signal.
第４図における切り換え信号は、例えば文字多重放送の
如く、テレビジョン信号の垂直帰線期間の例えば第20H
目に重畳して伝送される。The switching signal in FIG. 4 is, for example, a character multiplex broadcasting, for example, in the vertical blanking period of the television signal, for example, in the 20th H.
It is transmitted by being superimposed on the eyes.
AD変換回路３の出力信号は、デコーダー44へ供給され、
同期信号処理回路４の出力信号により同期がとられて、
伝送されてきた切り換え信号が抜き出され、内容が解読
される。The output signal of the AD conversion circuit 3 is supplied to the decoder 44,
Synchronized by the output signal of the synchronization signal processing circuit 4,
The transmitted switching signal is extracted and the content is decoded.
前記デコーダー44の出力信号は、切り換えスイッチ41へ
供給され、前記NTSC用,PAL用アルゴリズムのうち所定の
アルゴリズムを選択して、演算部24へ供給する動作に利
用されている。The output signal of the decoder 44 is supplied to the change-over switch 41, and is used for the operation of selecting a predetermined algorithm from the NTSC and PAL algorithms and supplying it to the arithmetic unit 24.
第５図は本発明のテレビジョン信号処理装置の第３の実
施例を示すブロック図である。FIG. 5 is a block diagram showing a third embodiment of the television signal processing device of the present invention.
この場合は、処理のアルゴリズムを、信号として伝送す
るものである。In this case, the processing algorithm is transmitted as a signal.
第５図において、入力端子23より映像信号が入来し、演
算部24及びデコーダー44へ供給されている。In FIG. 5, a video signal comes in from the input terminal 23 and is supplied to the arithmetic unit 24 and the decoder 44.
演算部24は、外部より供給されるアルゴリズムに従って
信号処理を行ない、処理された出力信号を出力端子25へ
供給している。The arithmetic unit 24 performs signal processing according to an algorithm supplied from the outside and supplies the processed output signal to the output terminal 25.
デコーダー44は、伝送された処理のアルゴリズム（プロ
グラミング・データ）を解読し、書き込める形式に変換
してRAM45へ書き込む。The decoder 44 decodes the transmitted processing algorithm (programming data), converts it into a writable format, and writes it in the RAM 45.
同期信号処理回路４でRAM書き込みタイミング，演算処
理タイミング等を発生し、この信号と同期して、制御信
号発生回路37によりRAMのアドレス制御が行われる。The synchronous signal processing circuit 4 generates a RAM write timing, a calculation processing timing, etc., and the control signal generation circuit 37 controls the RAM address in synchronization with this signal.
第５図の場合には、信号処理アルゴリズムそのものがフ
レキシブルに変更可能であり、さらに便利である。In the case of FIG. 5, the signal processing algorithm itself can be changed flexibly, which is more convenient.
（発明の効果） 本発明のテレビジョン信号処理装置は、以上のような構
成からなるものであり、ハードウェアではなくソフトウ
ェアのアルゴリズムの切り換えで処理するので、新機能
を追加した場合にもハードウェアの回路を追加すること
なく、回路構成が単純で、電気回路の占有面積も増大せ
ず機器の小型軽量化に有利であり、経済的コストも増加
しない等、実用上極めて優れた効果がある。(Effects of the Invention) The television signal processing device of the present invention is configured as described above, and performs processing by switching software algorithms rather than hardware, and therefore hardware is added even when new functions are added. The circuit configuration is simple without the addition of the above circuit, the area occupied by the electric circuit is not increased, the size and weight of the device are reduced, and the economical cost is not increased.
第１図は本発明の原理を示す第１のブロック図、第２図
は本発明の原理を示す第２のブロック図、第３図は本発
明のテレビジョン信号処理装置の第１の実施例を示すブ
ロック図、第４図は本発明のテレビジョン信号処理装置
の第２の実施例を示すブロック図、第５図は本発明のテ
レビジョン信号処理装置の第３の実施例を示すブロック
図、第６図は従来のテレビジョン信号処理装置の第１の
例を示すブロック図、第７図は従来のテレビジョン信号
処理装置の第２の例を示すブロック図、第８図は動き量
による色信号帯域の変化を示す図、第９図は従来のテレ
ビジョン信号処理装置の第３の例を示すブロック図であ
る。 １……アンテナ、２……チューナー＆IF回路、３……AD
変換回路、４……同期信号処理回路、5,11,13,38,43…
…デジタル信号処理部、６……YC分離回路、7,15,16…
…色復調回路、8,17,18……マトリックス回路、９……D
A変換回路、10……画像表示部、12……動き検出回路、1
4,19,20,21……切り換えスイッチ、22……切り換え信号
入力端子、23……入力端子、24……演算部（演算手
段）、25……出力端子、26,33,34,35,39,40……記憶部
（記憶手段）、27,28,29……アルゴリズム、30……制御
信号入力端子、31,41……切り換えスイッチ（選択手
段）、37……制御信号発生回路、44……デコーダー、45
……RAM。FIG. 1 is a first block diagram showing the principle of the present invention, FIG. 2 is a second block diagram showing the principle of the present invention, and FIG. 3 is a first embodiment of a television signal processing apparatus of the present invention. 4 is a block diagram showing a second embodiment of the television signal processing device of the present invention, and FIG. 5 is a block diagram showing a third embodiment of the television signal processing device of the present invention. FIG. 6 is a block diagram showing a first example of a conventional television signal processing device, FIG. 7 is a block diagram showing a second example of a conventional television signal processing device, and FIG. FIG. 9 is a block diagram showing a change of the color signal band, and FIG. 9 is a block diagram showing a third example of the conventional television signal processing device. 1 ... Antenna, 2 ... Tuner & IF circuit, 3 ... AD
Converter circuit, 4 ... Synchronous signal processing circuit, 5,11,13,38,43 ...
… Digital signal processor, 6… YC separation circuit, 7, 15, 16…
… Color demodulator, 8,17,18 …… Matrix circuit, 9 …… D
A conversion circuit, 10 ... Image display unit, 12 ... Motion detection circuit, 1
4,19,20,21 …… Selection switch, 22 …… Switching signal input terminal, 23 …… Input terminal, 24 …… Calculator (calculator), 25 …… Output terminal, 26,33,34,35, 39, 40 ... Storage unit (storage means), 27, 28, 29 ... Algorithm, 30 ... Control signal input terminal, 31, 41 ... Changeover switch (selection means), 37 ... Control signal generation circuit, 44 ...... Decoder, 45
……RAM.
Claims (1)
回路と、 前記テレビジョン映像信号から同期信号を取り出し出力
すると共に、この同期信号を基準としてデジタル信号処
理のためのクロックを作る同期信号処理回路と、 前記同期信号処理回路から供給される同期信号を基準と
して、制御信号を発生する制御信号発生回路と、 NTSC,PAL等の複数の放送方式についての信号処理方法を
格納している記憶手段と、 前記複数の放送方式についての信号処理方法のうち所定
の信号処理方法を、前記制御信号に応じて切り換えて出
力する選択手段と、 前記AD変換回路の出力信号であるAD変換されたテレビジ
ョン映像信号が供給され、前記選択手段により選択され
た信号処理方法に従って信号処理をして、輝度信号と２
つの色差信号、又は３つの原色信号を出力する演算手段
と、 前記演算手段の出力信号をDA変換するDA変換回路とを有
して構成することを特徴とするテレビジョン信号処理装
置。1. An AD conversion circuit for AD-converting a television video signal, a sync signal processing for extracting a sync signal from the television video signal and outputting the sync signal, and for producing a clock for digital signal processing with the sync signal as a reference. A circuit, a control signal generating circuit for generating a control signal with reference to the synchronizing signal supplied from the synchronizing signal processing circuit, and a storage means storing a signal processing method for a plurality of broadcasting systems such as NTSC and PAL. A selection means for switching and outputting a predetermined signal processing method among the signal processing methods for the plurality of broadcasting systems according to the control signal; and an AD-converted television which is an output signal of the AD conversion circuit. The video signal is supplied, and signal processing is performed according to the signal processing method selected by the selecting means, and the luminance signal and
A television signal processing device comprising: a computing unit that outputs one color difference signal or three primary color signals; and a DA conversion circuit that DA-converts the output signal of the computing unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288421A JPH0793735B2 (en) | 1989-11-06 | 1989-11-06 | Television signal processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288421A JPH0793735B2 (en) | 1989-11-06 | 1989-11-06 | Television signal processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03149992A JPH03149992A (en) | 1991-06-26 |
| JPH0793735B2 true JPH0793735B2 (en) | 1995-10-09 |
Family
ID=17730002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288421A Expired - Lifetime JPH0793735B2 (en) | 1989-11-06 | 1989-11-06 | Television signal processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793735B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635979A (en) * | 1994-05-27 | 1997-06-03 | Bell Atlantic | Dynamically programmable digital entertainment terminal using downloaded software to control broadband data operations |
| US5666293A (en) * | 1994-05-27 | 1997-09-09 | Bell Atlantic Network Services, Inc. | Downloading operating system software through a broadcast channel |
| US5768539A (en) * | 1994-05-27 | 1998-06-16 | Bell Atlantic Network Services, Inc. | Downloading applications software through a broadcast channel |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5963866A (en) * | 1982-10-05 | 1984-04-11 | Canon Inc | Picture processor |
-
1989
- 1989-11-06 JP JP1288421A patent/JPH0793735B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03149992A (en) | 1991-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2241457C (en) | High definition television for simultaneously displaying plural images contained in broadcasting signals of mutually different broadcasting systems | |
| US5680177A (en) | Multi-screen television receiver to simultaneously output and display multiple pictures on a single screen | |
| EP0817483B1 (en) | Television device having text data processing function | |
| KR0150505B1 (en) | Two picture video processing circuit | |
| EP0717562B1 (en) | Method and apparatus for displaying two video pictures simultaneously | |
| US5587744A (en) | Image display apparatus | |
| US5173777A (en) | Circuit configuration for inset-image keying in a television set having only one tuner | |
| EP0276985B1 (en) | Video processing | |
| US5715013A (en) | Double picture producing apparatus for wide screen television | |
| JPH05316447A (en) | Television receiver | |
| JPH0793735B2 (en) | Television signal processor | |
| JP2545853B2 (en) | Television receiver capable of simultaneously displaying multi-system signals | |
| KR0148187B1 (en) | Double screen and pip circuit | |
| JPH0638649B2 (en) | High-definition television receiver with dual-screen display function | |
| JP2525431B2 (en) | RGB multi-terminal input type progressive scan conversion television receiver | |
| JP2872269B2 (en) | Standard / high-definition television receiver | |
| KR0173348B1 (en) | Apparatus for image processing with multi-picture display function | |
| JPH01164187A (en) | Plural-screen processor | |
| JPH0336473B2 (en) | ||
| JPH024189B2 (en) | ||
| JPH07231406A (en) | Slave screen display circuit with caption moving function | |
| JPH01314079A (en) | Television receiver | |
| JPH06125498A (en) | Multi-picture processing circuit for multi-picture display television receiver | |
| JPH10341383A (en) | High-definition television receiver | |
| EP0838944A1 (en) | TV receiver with teletext function |