JPH0793620B2 - Decryption device - Google Patents
Decryption deviceInfo
- Publication number
- JPH0793620B2 JPH0793620B2 JP61251247A JP25124786A JPH0793620B2 JP H0793620 B2 JPH0793620 B2 JP H0793620B2 JP 61251247 A JP61251247 A JP 61251247A JP 25124786 A JP25124786 A JP 25124786A JP H0793620 B2 JPH0793620 B2 JP H0793620B2
- Authority
- JP
- Japan
- Prior art keywords
- key information
- unit
- decryption
- supplied
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばスクランブル通信システムのデスクラ
ンブラに適用して好適な復号化装置に関する。The present invention relates to a decoding device suitable for application to a descrambler of a scramble communication system, for example.
〔発明の概要〕 本発明は、記憶装置からのキー情報により暗号化された
情報信号を復号化する復号化装置において、記憶装置か
らのキー情報が正当なものではない限り、キー情報とし
て取扱わないようにしたことにより、暗号化のアルゴリ
ズムが解読されるのを防止するようにしたものである。SUMMARY OF THE INVENTION The present invention, in a decryption device for decrypting an information signal encrypted by key information from a storage device, does not handle it as key information unless the key information from the storage device is valid. By doing so, the encryption algorithm is prevented from being decrypted.
第３図はスクランブル通信システムの一例を示すもので
ある。同図において、端子（21）には、ビデオ、オーデ
ィオ、データ等の情報信号SIが供給される。この情報信
号SIはスクランブラ（22）に供給されて所定のアルゴリ
ズムをもって暗号化される。このスクランブラ（22）よ
り出力される暗号化された情報信号SI＊は、送信機（2
3）に供給される。そして、この送信機（23）より、通
信回線（24）、例えば通信衛星等を介して受信機（27）
に供給される。この受信機（27）からは暗号化された情
報信号SI＊が出力され、デスクランブラ（28）に供給さ
れる。このデスクランブラ（28）では、例えばROM等の
記憶装置（29）より供給されるキー情報KIに基づき、上
述したスクランブラ（22）と逆の復号化処理がなされ
る。したがって、デスクランブラ（28）より導出された
端子（30）には元の情報信号SIが出力される。FIG. 3 shows an example of the scramble communication system. In the figure, an information signal SI of video, audio, data, etc. is supplied to a terminal (21). This information signal SI is supplied to a scrambler (22) and encrypted by a predetermined algorithm. The encrypted information signal SI * output from the scrambler (22) is transmitted to the transmitter (2
3) Supplied to. Then, from the transmitter (23), the receiver (27) via the communication line (24), for example, a communication satellite or the like.
Is supplied to. The encrypted information signal SI * is output from the receiver (27) and supplied to the descrambler (28). In the descrambler (28), for example, the decryption process reverse to that of the scrambler (22) described above is performed based on the key information KI supplied from the storage device (29) such as a ROM. Therefore, the original information signal SI is output to the terminal (30) derived from the descrambler (28).
ところで、このようなスクランブル通信シテスムにおい
て、キー情報KIを故意に改ざんし、デスクランブラ（2
8）の出力信号を見ることができれば、暗号化のアルゴ
リズムを解読する手がかりとなってしまう。By the way, in such a scramble communication system, the key information KI is intentionally tampered with and the descrambler (2
If you can see the output signal of 8), it will be a clue to decipher the encryption algorithm.
本発明は、斯る点に鑑み、暗号化のアルゴリズムの解読
が困難となるようにするものである。In view of this point, the present invention makes it difficult to decipher the encryption algorithm.
本発明は上述問題点を解決するため、記憶装置（１）に
キー情報領域の他にチェックビット領域が設けられ、復
号時記憶装置（１）のキー情報及びチェックビットが選
択的に繰り返し指定されて論理演算がなされ、この演算
結果が所定値となるときのみ、キー情報により暗号化さ
れた情報信号の復号化が行なわれるようにしたものであ
る。According to the present invention, in order to solve the above-mentioned problems, a check bit area is provided in the storage device (1) in addition to the key information area, and the key information and the check bit of the storage device (1) at the time of decoding are selectively and repeatedly specified. Then, the logical operation is performed, and the information signal encrypted by the key information is decrypted only when the result of the operation reaches a predetermined value.
以上の構成においては、正当ではない改ざんされたキー
情報が供給されても、キー情報として取扱われない。即
ち、この正当でないキー情報が供給されるとき演算結果
は所定値とならず、この正当でないキー情報による暗号
化された情報信号の複合化は行なわれない。In the above configuration, even if the falsified key information which is not valid is supplied, it is not handled as the key information. That is, when this incorrect key information is supplied, the operation result does not reach a predetermined value, and the encrypted information signal is not combined with this incorrect key information.
以下、第１図を参照しながら本発明の一実施例について
説明しよう。本例はスクランブル通信システムにおける
デスクランブラに適用した例である。An embodiment of the present invention will be described below with reference to FIG. This example is an example applied to a descrambler in a scramble communication system.
同図において、（１）は記憶装置を構成するROMであ
る。第２図ＡはROM（１）の内容を示したものである。
即ち、ROM（１）にはキー情報、チェックビットが書き
込まれている。In the figure, (1) is a ROM that constitutes a storage device. FIG. 2A shows the contents of the ROM (1).
That is, key information and check bits are written in the ROM (1).
このROM（１）には、デスクランブラ（２）の制御信号
発生器（３）より、第２図Ｂに示すように順次アドレス
信号ADφ〜AD3が供給され、ROM（１）の内容がパラレル
データとして順次繰り返し読み出される。Address signals ADφ to AD3 are sequentially supplied to the ROM (1) from the control signal generator (3) of the descrambler (2) as shown in FIG. 2B, and the contents of the ROM (1) are parallel data. Are repeatedly read out in sequence.
ROM（１）からのデータはそのＭ系列を解くためのイク
スクルーシブオア回路（EX−OR回路）（４）に供給され
る。また、Ｍ系列符号発生器（５）からのＭ系列符号は
EX−OR回路（４）に供給され、このEX−OR回路（４）に
おいて、ROM（１）からのデータのＭ系列が解かれる。The data from the ROM (1) is supplied to an exclusive OR circuit (EX-OR circuit) (4) for solving the M series. Also, the M-sequence code from the M-sequence code generator (5) is
It is supplied to the EX-OR circuit (4), and in this EX-OR circuit (4), the M series of data from the ROM (1) is solved.
EX−OR回路（４）からのＭ系列の解かれたデータは、た
たみ用のEX−OR回路（６）を介してラッチ回路を構成す
るＤフリップフロップ（Ｄ−FF）（７）に供給される。
Ｄ−FF（７）には、ROM（１）よりデータが繰り返し読
み出される例えば第１〜第４の周期において、制御信号
発生器（３）より第２図C1〜C4に示すゲート信号GA1〜G
A4の高レベルのタイミングでクロックが供給され、EX−
OR回路（６）からのデータがラッチされる。また、Ｄ−
FF（７）の出力はEX−OR回路（６）に供給される。The M series of solved data from the EX-OR circuit (4) is supplied to a D flip-flop (D-FF) (7) forming a latch circuit via an EX-OR circuit (6) for folding. It
In the D-FF (7), data is repeatedly read from the ROM (1), for example, in the first to fourth cycles, the control signal generator (3) outputs the gate signals GA1 to G shown in C1 to C4 in FIG.
The clock is supplied at the high level timing of A4, and EX-
The data from the OR circuit (6) is latched. Also, D-
The output of FF (7) is supplied to the EX-OR circuit (6).
Ｄ−FF（７）には、制御信号発生器（３）より、各周期
の初期のタイミングで第２図Ｄに示すようにクリア信号
▲▼が供給されてリセットされる。したがって、
第１〜第４の各周期の終わりにＤ−FF（７）には、夫々
ゲート信号GA1〜GA4の高レベルのタイミングでEX−OR回
路（６）によってたたき込まれたデータがラッチされて
いる。The D-FF (7) is reset by being supplied with a clear signal () from the control signal generator (3) at the initial timing of each cycle as shown in FIG. 2D. Therefore,
At the end of each of the first to fourth periods, the D-FF (7) latches the data struck by the EX-OR circuit (6) at the high level timing of the gate signals GA1 to GA4, respectively. .
また、Ｄ−FF（７）の出力は正当性判定回路（９）に供
給される。この正当性判定回路（９）では、第１〜第４
の各周期の終りにＤ−FF（７）にラッチされているデー
タの正当性が判定される。即ち、各ゲート信号GA1〜GA4
の高レベルのタイミングでEX−OR回路（６）によってた
たき込まれるデータの正当性が判定される。Further, the output of D-FF (7) is supplied to the correctness judgment circuit (9). In this validity judgment circuit (9), the first to fourth
At the end of each cycle of, the validity of the data latched in D-FF (7) is determined. That is, each gate signal GA1 to GA4
The correctness of the data struck in by the EX-OR circuit (6) is determined at the high level timing of.
また、（10）はキー情報のラッチ回路であり、このラッ
チ回路（10）にはEX−OR回路（４）からＭ系列の解かれ
たデータが供給される。このラッチ回路（10）は上述し
た正当性判定回路（９）によって制御される。即ち、正
当性判定回路（９）によって第１〜第４の各周期の終り
にＤ−FF（７）にラッチされているデータが全て所定値
となり、正当であると判定されるときのみラッチ回路
（10）が動作するようになされる。Further, (10) is a latch circuit for key information, and the latch circuit (10) is supplied with the data obtained by solving the M series from the EX-OR circuit (4). This latch circuit (10) is controlled by the above-mentioned correctness judging circuit (9). That is, all the data latched in the D-FF (7) at the end of each of the first to fourth cycles by the validity judging circuit (9) becomes a predetermined value, and only when it is judged to be valid, the latch circuit (10) is made to work.
ラッチ回路（10）には、制御信号発生器（３）より、第
２図E1〜E4に示すラッチ信号LA1〜LA4のタイミングでク
ロックが供給され、キー情報がラッチされる。ラッチ回
路（10）でラッチされたキー情報KIはデスクランブラ本
体（図示せず）に供給され、このキー情報KIに基づいて
復号化処理がなされる。A clock is supplied to the latch circuit (10) from the control signal generator (3) at the timing of the latch signals LA1 to LA4 shown in FIG. 2 E1 to E4, and the key information is latched. The key information KI latched by the latch circuit (10) is supplied to the descrambler body (not shown), and the decryption process is performed based on this key information KI.
以上の構成においては、ROM（１）からのデータである
キー情報が正当なものであるとき、Ｄ−FF（７）にラッ
チされるデータは所定値となり、正当性判定回路（９）
によってラッチ回路（10）は動作状態とされ、このラッ
チ回路（10）にキー情報KIがラッチされる。そして、デ
スクランブラ本体に供給されて復号化処理がなされる。
一方、ROM（１）からのデータであるキー情報が正当な
ものでないとき、Ｄ−FF（７）にラッチされるデータは
所定値とならず、正当性判定回路（９）によってラッチ
回路（10）は動作状態とされず、このラッチ回路（10）
にキー情報はラッチされない。そのため、このときのキ
ー情報はデスクランブラ本体には供給されず、キー情報
として取扱われない。In the above configuration, when the key information, which is the data from the ROM (1), is valid, the data latched in the D-FF (7) becomes a predetermined value, and the validity judgment circuit (9)
Thereby, the latch circuit (10) is brought into an operating state, and the key information KI is latched in this latch circuit (10). Then, the data is supplied to the main body of the descrambler and decryption processing is performed.
On the other hand, when the key information, which is the data from the ROM (1), is not valid, the data latched in the D-FF (7) does not have a predetermined value, and the validity determination circuit (9) causes the latch circuit (10). ) Is not activated and this latch circuit (10)
No key information is latched on. Therefore, the key information at this time is not supplied to the descrambler body and is not handled as the key information.
したがって、本例によれば、キー情報が例えば改ざんさ
れて正当なものでなくなった場合には、このキー情報は
デスクランブラ本体には供給されず、キー情報としては
取扱われないので、キー情報等の改ざんによる暗号化の
アルゴリズムの解読は困難となる。また、本例によれば
第１〜第４の周期の終りにＤ−FF（７）にラッチされて
いるデータが全て所定値となるとき正当であると判定さ
れるので、高精度の判定がなされる利益がある。Therefore, according to this example, if the key information is tampered with and becomes invalid, the key information is not supplied to the descrambler body and is not handled as the key information. It is difficult to decipher the encryption algorithm by tampering with. Further, according to the present example, since it is determined that all the data latched in D-FF (7) has a predetermined value at the end of the first to fourth cycles, it is determined to be valid. There are benefits made.
尚、上述実施例は、本発明をスクランブル通信システム
におけるデスクランブラに適用した例であるが、本発明
は、記憶装置からのキー情報により暗号化された情報信
号を復号化するその他の復号化装置にも同様に適用する
ことができる。Although the above embodiment is an example in which the present invention is applied to a descrambler in a scramble communication system, the present invention is not limited to the decryption device for decrypting the information signal encrypted by the key information from the storage device. Can be similarly applied to.
以上述べた本発明によれば、記憶装置からのキー情報が
正当なものでない限りキー情報として取扱われないよう
にしたので、キー情報の改ざん等による暗号化のアルゴ
リズムの解読を良好に防止することができる。また、キ
ー情報の正当性の判定はキー情報及びチェックビットが
選択的に繰り返し指定されて行なわれるので、高精度の
判定が可能となる利益がある。According to the present invention described above, since the key information from the storage device is not handled as the key information unless it is valid, it is possible to favorably prevent the decryption of the encryption algorithm due to the alteration of the key information. You can Further, since the validity of the key information is determined by selectively and repeatedly designating the key information and the check bit, there is an advantage that a highly accurate determination can be performed.
第１図は本発明の一実施例を示す構成図、第２図はその
説明のための図、第３図はスクランブル通信システムの
一例を示す図である。 （１）はROM、（２）はデスクランブラ、（３）は制御
信号発生器、（４）及び（６）はイクスクルーシブオア
回路、（７）はＤフリップフロップ、（９）は正当性判
定回路、（10）はキー情報ラッチ回路である。FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a diagram for explaining it, and FIG. 3 is a diagram showing an example of a scramble communication system. (1) ROM, (2) descrambler, (3) control signal generator, (4) and (6) exclusive OR circuit, (7) D flip-flop, (9) justification A determination circuit, (10) is a key information latch circuit.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/16 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H04N 7/16
Claims (1)
情報信号入力部に得られる暗号化された情報信号を復号
部で復号して、復号信号出力部から出力させる復号化装
置において、 上記記憶装置に上記キー情報領域の他にチェックビット
領域が設けられ、 上記記憶装置から供給されるキー情報及びチェックビッ
トが繰り返し指定されて論理演算がなされるキー情報演
算部と、 該キー情報演算部での演算結果の正当性を判定する正当
性判定部と、 該正当性判定部での判定結果に基づいて、上記記憶装置
から供給されるキー情報の上記復号部への供給を制御す
るキー情報供給制御部とを備え、 上記正当性判定部での判定によりキー情報が正当なもの
であると判定したときだけ、上記キー情報供給制御部か
ら上記復号部にキー情報を供給して、上記復号信号出力
部から復号信号を出力させ、 上記正当性判定部での判定によりキー情報が正当なもの
でないと判断したとき、上記キー情報供給制御部から上
記復号部にキー情報を供給させず、上記復号部で復号処
理を行わないようにし、上記復号信号出力部から復号信
号が出力されないようにした 復号化装置。1. With key information supplied from a storage device,
In a decryption device for decrypting an encrypted information signal obtained at an information signal input unit by a decryption unit and outputting it from a decrypted signal output unit, a check bit area is provided in the storage device in addition to the key information area. A key information operation unit in which the key information and the check bit supplied from the storage device are repeatedly specified to perform a logical operation, and a validity determination unit that determines the validity of the operation result in the key information operation unit, A key information supply control unit that controls the supply of the key information supplied from the storage device to the decryption unit based on the determination result of the validity determination unit; Only when it is determined that the key information is valid, the key information supply control unit supplies the key information to the decryption unit, and the decryption signal output unit outputs the decryption signal. When the determination unit determines that the key information is not valid, the key information supply control unit does not supply the decryption unit with the key information, and the decryption unit does not perform the decryption process. A decoding device that prevents the decoded signal from being output from the signal output unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251247A JPH0793620B2 (en) | 1986-10-22 | 1986-10-22 | Decryption device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251247A JPH0793620B2 (en) | 1986-10-22 | 1986-10-22 | Decryption device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63105545A JPS63105545A (en) | 1988-05-10 |
| JPH0793620B2 true JPH0793620B2 (en) | 1995-10-09 |
Family
ID=17219922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61251247A Expired - Fee Related JPH0793620B2 (en) | 1986-10-22 | 1986-10-22 | Decryption device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793620B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817380B2 (en) * | 1993-02-22 | 1996-02-21 | 日本電気株式会社 | Confidential information communication method and confidential information communication device |
| JP4576100B2 (en) * | 2002-07-30 | 2010-11-04 | 富士通株式会社 | Information reproducing apparatus, secure module, and information reproducing method |
| EP1795991A1 (en) | 2002-07-30 | 2007-06-13 | Fujitsu Limited | Method and apparatus for reproducing information using a security module |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103334A (en) * | 1984-10-27 | 1986-05-21 | Oki Electric Ind Co Ltd | Key preservation method in data ciphering equipment |
-
1986
- 1986-10-22 JP JP61251247A patent/JPH0793620B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63105545A (en) | 1988-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008041B1 (en) | Microcontroller | |
| US4791669A (en) | Encryption/decryption system | |
| CN1097902C (en) | Method for identifying metering accounting vault to digital printer | |
| US4249180A (en) | Past dependent microcomputer cipher apparatus | |
| ATE158914T1 (en) | REPRODUCTION OF PROTECTED KEYS THROUGH DISTRIBUTED KEY GENERATION DATA | |
| US6393564B1 (en) | Decrypting device | |
| US5696823A (en) | High-bandwidth encryption system with low-bandwidth cryptographic modules | |
| EP0002388A1 (en) | Data processing terminal | |
| EP0114522A2 (en) | ROM protection device | |
| US20040177257A1 (en) | Data processing device and data processing method | |
| CA2441392A1 (en) | Encrypting apparatus | |
| EP0620690A1 (en) | Video signal encrypting apparatus | |
| JPH08292846A (en) | Method for prevention of monitoring of data transmitted to remotely arranged digital printer from postage meter vault | |
| US20090092251A1 (en) | Symmetric key cryptographic method and apparatus for information encryption and decryption | |
| KR100358705B1 (en) | An apparatus for information protection using Universal Serial Bus(USB) security module and crypto-chip based on PC | |
| JPH0380645A (en) | Enciphering method and deciphering method | |
| EP0537925A1 (en) | File-secure computer system | |
| JPH0793620B2 (en) | Decryption device | |
| JP2911595B2 (en) | Method for scrambling / scramble double tone of composite image signal and apparatus for implementing the same | |
| US6327654B1 (en) | Semiconductor integrated circuit for cryptographic process and encryption algorithm alternating method | |
| CN213717989U (en) | Memory for generating stream cipher by 32-bit LFSR | |
| JPH045298B2 (en) | ||
| JPS63220630A (en) | Terminal control system | |
| JP2000076144A (en) | Logic circuit, microcomputer and communication method between logic circuit and storage device | |
| CN100466513C (en) | System and method for protecting received and transmitted data by parity check bit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |