JPH0786843A - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH0786843A
JPH0786843A JP5248754A JP24875493A JPH0786843A JP H0786843 A JPH0786843 A JP H0786843A JP 5248754 A JP5248754 A JP 5248754A JP 24875493 A JP24875493 A JP 24875493A JP H0786843 A JPH0786843 A JP H0786843A
Authority
JP
Japan
Prior art keywords
transistor
resistor
coupled
voltage
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5248754A
Other languages
Japanese (ja)
Inventor
Osamu Hosoi
修 細井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Priority to JP5248754A priority Critical patent/JPH0786843A/en
Publication of JPH0786843A publication Critical patent/JPH0786843A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To stabilize the bias current by detecting the voltage difference between the emitters of transistors, supplying a voltage corresponding to the voltage difference to the base of the transistor and obtaining output signals from a resistor. CONSTITUTION:When the current made flow from the emitter of the transistor 26 towards the collector of the transistor 32 increases by temperature rising, the voltage drop of the resistors 28 and 34 increases as well. A differential amplifier 54 detects the increased voltage drop and when the output voltage rises, the base voltage of the transistor 44 rises as well. Thus, the current made flow to the resistor 42 is reduced and the voltage drop of the resistor 42 is lowered as well. Then, the base voltage of the transistor 26 is lowered and the current made flow to the transistor 26, that is the current made flow to the resistor 28, is reduced as well. Thus, the bias current is stabilized. When a temperature falls, operations for which increase (rise) and reduction (drop) are inverted are performed and the bias current is stabilized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、温度に影響されること
なくバイアスを安定化した増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit whose bias is stabilized without being affected by temperature.

【0002】[0002]

【従来の技術】演算(オペレーショナル)増幅器は、種
々の電子回路に用いられており、利得1の緩衝増幅器も
簡単に実現でき、非常に有効な回路である。演算増幅器
を用いた増幅回路において、出力電流を多く流す必要が
ある場合、演算増幅器の出力端にバイポーラ・トランジ
スタの回路を追加する。
2. Description of the Related Art An operational amplifier is used in various electronic circuits, and a buffer amplifier having a gain of 1 can be easily realized, and is a very effective circuit. In an amplifier circuit using an operational amplifier, if a large amount of output current needs to flow, a bipolar transistor circuit is added to the output terminal of the operational amplifier.

【0003】このような増幅回路の従来例を図3に示
す。図3において、演算増幅器10は、その非反転入力
端に入力端子12からの入力信号を受ける。また、演算
増幅器10の出力端は、ダイオード14及び抵抗16を
介して正電圧源端子18に結合すると共に、ダイオード
20及び抵抗22を介して負電圧源端子24に結合す
る。NPNトランジスタ26は、コレクタが正電圧源端
子18に結合し、ベースがダイオード14及び抵抗16
の共通接続点に結合し、エミッタが抵抗28を介して出
力端子30に結合する。この出力端子30は、演算増幅
器10の反転入力端に結合する。トランジスタ26と導
電型の異なるPNPトランジスタ32は、コレクタが負
電圧源端子24に結合し、ベースがダイオード20及び
抵抗22の共通接続点に結合し、エミッタが抵抗34を
介して出力端子30に結合する。かかる増幅回路は、演
算増幅器10の反転入力端及び出力端子30が結合して
いるため、利得1の非反転増幅器、即ち、緩衝増幅器で
ある。
A conventional example of such an amplifier circuit is shown in FIG. In FIG. 3, operational amplifier 10 receives an input signal from input terminal 12 at its non-inverting input terminal. The output terminal of the operational amplifier 10 is coupled to the positive voltage source terminal 18 via the diode 14 and the resistor 16, and is coupled to the negative voltage source terminal 24 via the diode 20 and the resistor 22. The NPN transistor 26 has a collector coupled to the positive voltage source terminal 18, and a base connected to the diode 14 and the resistor 16.
, And the emitter is coupled to the output terminal 30 via the resistor 28. This output terminal 30 is coupled to the inverting input of the operational amplifier 10. The PNP transistor 32 having a conductivity type different from that of the transistor 26 has a collector coupled to the negative voltage source terminal 24, a base coupled to a common connection point of the diode 20 and the resistor 22, and an emitter coupled to the output terminal 30 via the resistor 34. To do. Such an amplifier circuit is a non-inverting amplifier having a gain of 1, that is, a buffer amplifier because the inverting input terminal of the operational amplifier 10 and the output terminal 30 are coupled to each other.

【0004】ところで、トランジスタの接合温度が上昇
すると、コレクタ・ベース間の漏れ電流ICBO が増大
し、ベース・エミッタ間電圧VBEが低下して、コレクタ
電流が増加する。このコレクタ電流の増加により、コレ
クタ損失も増加する。この際、トランジスタが発熱する
ので、放熱を効率よくできないと、トランジスタの接合
温度が累積的に上昇して、トランジスタを破壊してしま
うかもしれない。また、破壊にはいたらなくても、温度
変化により電流が変化してしまうと、増幅回路全体の特
性が温度に影響されることになる。そこで、バイアス電
流を温度に依存しないように補償することが必要にな
る。
When the junction temperature of the transistor rises, the collector-base leakage current ICBO increases, the base-emitter voltage VBE decreases, and the collector current increases. This increase in collector current also increases collector loss. At this time, since the transistor generates heat, if the heat cannot be efficiently dissipated, the junction temperature of the transistor may cumulatively increase and the transistor may be destroyed. Moreover, even if the current is not destroyed, if the current changes due to the temperature change, the characteristics of the entire amplifier circuit are affected by the temperature. Therefore, it is necessary to compensate the bias current so that it does not depend on temperature.

【0005】図3の増幅回路においては、トランジスタ
26のVBEの変化をダイオード14により補償し、トラ
ンジスタ32のVBEの変化をダイオード20により補償
している。これは、ダイオードも、トランジスタと同様
に、温度上昇により、同じ電流に対する電位差が減少す
るという特性を利用している。
In the amplifier circuit of FIG. 3, the diode 14 compensates the change in VBE of the transistor 26 and the diode 20 compensates the change in VBE of the transistor 32. This utilizes the characteristic that the diode also reduces the potential difference for the same current due to the temperature rise, like the transistor.

【0006】図3の増幅回路のトランジスタ26及び3
2を、図4に示す如く、ダーリントン接続のトランジス
タ26A、26B及び32A、32Bに置き換えること
もしばしばある。なお、図4において、図3と同じ素子
は同じ参照番号で示す。図4の場合、トランジスタ26
A及び26Bの温度特性を補償するために2個のダイオ
ード14A及び14Bを用い、トランジスタ32A及び
32Bの温度特性を補償するために2個のダイオード2
0A及び20Bを用いる。
Transistors 26 and 3 of the amplifier circuit of FIG.
2 is often replaced by Darlington-connected transistors 26A, 26B and 32A, 32B, as shown in FIG. In FIG. 4, the same elements as those in FIG. 3 are designated by the same reference numerals. In the case of FIG. 4, the transistor 26
Two diodes 14A and 14B are used to compensate the temperature characteristics of A and 26B, and two diodes 2 are used to compensate the temperature characteristics of the transistors 32A and 32B.
0A and 20B are used.

【0007】[0007]

【発明が解決しようとする課題】図3及び図4の増幅回
路では、トランジスタの温度特性の補償にダイオードを
用いているが、トランジスタとダイオードとでは、その
温度特性に若干の相違があり、温度の影響を完全には補
償できない。このため、補償用のダイオードの代わり
に、ベース及びコレクタを接続したトランジスタを用い
る方法もある。この方法は、図3の増幅回路においてあ
る程度利用可能である。
In the amplifier circuits of FIGS. 3 and 4, a diode is used for compensating the temperature characteristic of the transistor. However, there is a slight difference in the temperature characteristic between the transistor and the diode. Cannot completely compensate for the effect of. Therefore, there is also a method of using a transistor in which a base and a collector are connected in place of the compensation diode. This method can be used to some extent in the amplifier circuit of FIG.

【0008】しかし、ダイオードとして用いるトランジ
スタと、トランジスタ26A、26B、32A、32B
との特性が完全に一致しない。また、図4の増幅回路で
は、2個のトランジスタで構成されるダーリントン接続
を用いると共に、ダイオードを2個ずつ用いている。よ
って、トランジスタをダイオード接続にしても、ダイオ
ードとしての電圧とダーリントン接続のトランジスタの
VBEとの誤差が累積して、トランジスタ26A、26
B、32A、32Bにバイアス電流が全く流れなくなっ
たり、これらトランジスタが導通状態のままになるとい
うことが生じる場合がある。
However, the transistors used as diodes and the transistors 26A, 26B, 32A and 32B
And the characteristics do not exactly match. The amplifier circuit of FIG. 4 uses Darlington connection composed of two transistors and uses two diodes each. Therefore, even if the transistors are diode-connected, the error between the voltage as the diode and VBE of the Darlington-connected transistor is accumulated, and the transistors 26A, 26
In some cases, no bias current may flow through B, 32A, and 32B, or these transistors may remain conductive.

【0009】また、図3及び図4の増幅回路において、
抵抗28(又は34)は、トランジスタ26(又は3
2)のICBO の増大を補償している。しかし、出力端子
30から大電流の出力信号を取り出したいときには、こ
れら抵抗の値を小さくせざるを得ず、ICBO に対する補
償の効果が小さくなってしまう。また、これら増幅回路
においては、バイアス電流をある程度大きくしないと、
ゼロクロス歪みをなくすことができない。バイアス電流
を大きくすることにより、温度変化によるバイアスの変
化も大きくなってしまう。
Further, in the amplifier circuits of FIGS. 3 and 4,
The resistor 28 (or 34) is connected to the transistor 26 (or 3).
It compensates for the increase in ICBO in 2). However, when it is desired to take out a large-current output signal from the output terminal 30, the values of these resistors must be reduced, and the effect of compensating for ICBO will be reduced. Also, in these amplifier circuits, unless the bias current is increased to some extent,
Zero cross distortion cannot be eliminated. By increasing the bias current, the change in bias due to temperature change also increases.

【0010】したがって、本発明の目的は、バイアス電
流を安定化させる際に、トランジスタのVBEとダイオー
ド電圧との相殺による温度補償の上述の欠点を克服した
増幅回路の提供にある。
Therefore, an object of the present invention is to provide an amplifier circuit which overcomes the above-mentioned drawbacks of temperature compensation by canceling the VBE of the transistor and the diode voltage when stabilizing the bias current.

【0011】[0011]

【課題を解決するための手段】本願の第1発明の増幅回
路は、非反転入力端に入力信号を受け、出力端が第1抵
抗を介して第1電圧源に結合された演算増幅器と;コレ
クタが第2抵抗を介して演算増幅器の出力端に結合さ
れ、エミッタが第3抵抗を介して第2電圧源に結合され
た第1トランジスタと;ベースがこの第1トランジスタ
のコレクタに結合し、第1トランジスタと導電型の異な
る第2トランジスタと;ベースが演算増幅器の出力端に
結合し、エミッタが第4抵抗を介して第2トランジスタ
のエミッタに結合され、第1トランジスタと導電型の等
しい第3トランジスタと;第2及び第3トランジスタの
エミッタ間の電圧差を検出し、この電圧差に応じた電圧
を第1トランジスタのベースに供給する差動増幅器とを
具え、第4抵抗より出力信号を得ると共に、この出力信
号を演算増幅器の反転入力端に供給している。
An amplifier circuit according to a first aspect of the present invention includes an operational amplifier having a non-inverting input terminal for receiving an input signal and an output terminal coupled to a first voltage source through a first resistor; A first transistor whose collector is coupled to the output of the operational amplifier via a second resistor and whose emitter is coupled to a second voltage source via a third resistor; and whose base is coupled to the collector of this first transistor, A second transistor having a conductivity type different from that of the first transistor; a base coupled to an output terminal of the operational amplifier, an emitter coupled to an emitter of the second transistor through a fourth resistor, and a first transistor having the same conductivity type as the first transistor. And a differential amplifier that detects a voltage difference between the emitters of the second and third transistors and supplies a voltage corresponding to the voltage difference to the base of the first transistor. With obtaining the force signal, and supplies the output signal to the inverting input of the operational amplifier.

【0012】また、本願の第2発明の増幅回路は、非反
転入力端に入力信号を受ける演算増幅器と;コレクタが
第1抵抗を介して演算増幅器の出力端に結合され、エミ
ッタが第2抵抗を介して第1電圧源に結合された第1ト
ランジスタと;コレクタが第3抵抗を介して演算増幅器
の出力端に結合され、エミッタが第4抵抗を介して第2
電圧源に結合され、第1トランジスタと導電型の異なる
第2トランジスタと;ベースが第1トランジスタのコレ
クタに結合し、第1トランジスタと導電型の異なる第3
トランジスタと;ベースが第2トランジスタのコレクタ
に結合し、エミッタが第5抵抗及び第6抵抗の直列回路
を介して第3トランジスタのエミッタに結合し、第1ト
ランジスタと導電型の等しい第4トランジスタと;第3
トランジスタのエミッタ及び第5及び第6抵抗の共通接
続点の間の電圧差を検出し、この電圧差に応じた電圧を
第2トランジスタのベースに供給する第1差動増幅器
と;第4トランジスタのエミッタ及び第5及び第6抵抗
の共通接続点の間の電圧差を検出し、この電圧差に応じ
た電圧を第1トランジスタのベースに供給する第2差動
増幅器とを具え、第5及び第6抵抗の共通接続点より出
力信号を得ると共に、この出力信号を演算増幅器の反転
入力端に供給している。なお、第1発明及び第2発明と
では、順序数の付いた構成要素が一致しない点に留意さ
れたい。
Further, the amplifier circuit of the second invention of the present application includes an operational amplifier which receives an input signal at a non-inverting input terminal; a collector is coupled to an output terminal of the operational amplifier through a first resistor, and an emitter is connected to a second resistor. A first transistor coupled to the first voltage source via; a collector coupled to the output terminal of the operational amplifier via a third resistor, and an emitter coupled to the second terminal via a fourth resistor.
A second transistor coupled to the voltage source and having a conductivity type different from that of the first transistor; a third transistor having a base coupled to the collector of the first transistor and having a conductivity type different from that of the first transistor.
A transistor; a base coupled to the collector of the second transistor, an emitter coupled to the emitter of the third transistor through a series circuit of a fifth resistor and a sixth resistor, and a fourth transistor having the same conductivity type as the first transistor. ; Third
A first differential amplifier that detects a voltage difference between an emitter of the transistor and a common connection point of the fifth and sixth resistors, and supplies a voltage according to the voltage difference to a base of the second transistor; A second differential amplifier that detects a voltage difference between the emitter and the common connection point of the fifth and sixth resistors, and supplies a voltage corresponding to the voltage difference to the base of the first transistor. An output signal is obtained from the common connection point of the 6 resistors, and this output signal is supplied to the inverting input terminal of the operational amplifier. It should be noted that the components with ordinal numbers do not match in the first invention and the second invention.

【0013】[0013]

【実施例】図1は、本発明の好適な第1実施例の回路図
である。演算増幅器10は、その非反転入力端に入力端
子12からの入力信号を受ける。また、演算増幅器10
の出力端は、抵抗40を介して負電圧源端子24に結合
すると共に、抵抗42を介してPNPトランジスタ44
のコレクタに結合する。トランジスタ44のエミッタ
は、可変抵抗器46を介して正電圧源端子18に結合す
る。トランジスタ44と導電型の異なるNPNトランジ
スタ26のベースは、トランジスタ44のコレクタに結
合し、そのコレクタは、正電圧源端子18に結合する。
トランジスタ44と導電型の等しいPNPトランジスタ
32のベースは、演算増幅器10の出力端に結合し、そ
のコレクタは、負電圧源端子24に結合し、そのエミッ
タは、抵抗34及び28を介してトランジスタ26のエ
ミッタに結合する。
1 is a circuit diagram of a first preferred embodiment of the present invention. The operational amplifier 10 receives the input signal from the input terminal 12 at its non-inverting input terminal. In addition, the operational amplifier 10
The output terminal of the PNP transistor 44 is coupled to the negative voltage source terminal 24 via the resistor 40 and the PNP transistor 44 via the resistor 42.
To the collector of. The emitter of transistor 44 is coupled to positive voltage source terminal 18 via variable resistor 46. The base of NPN transistor 26 of a different conductivity type from transistor 44 is coupled to the collector of transistor 44, which is coupled to positive voltage source terminal 18.
The base of a PNP transistor 32, which is of the same conductivity type as the transistor 44, is coupled to the output of the operational amplifier 10, its collector is coupled to the negative voltage source terminal 24, and its emitter is connected to the transistor 26 via resistors 34 and 28. Coupled to the emitter of.

【0014】演算増幅器48の非反転入力端は、トラン
ジスタ26のエミッタに結合し、その反転入力端は、抵
抗50を介してトランジスタ32のエミッタに結合す
る。抵抗器52を演算増幅器48の反転入力端及び出力
端間に挿入し、演算増幅器48の出力端をトランジスタ
44のベースに結合する。演算増幅器48、抵抗50及
び52は、利得がR52/R50で(R52:抵抗52
の値、R50:抵抗50の値)、トランジスタ26及び
32のエミッタ間の差電圧を検出してトランジスタ44
のベースに供給する差動増幅器54である。抵抗28及
び34の共通接続点は、出力端子30及び演算増幅器1
0の反転入力端に結合する。
The non-inverting input of operational amplifier 48 is coupled to the emitter of transistor 26, and its inverting input is coupled to the emitter of transistor 32 via resistor 50. A resistor 52 is inserted between the inverting input and the output of operational amplifier 48, and the output of operational amplifier 48 is coupled to the base of transistor 44. The operational amplifier 48 and the resistors 50 and 52 have a gain of R52 / R50 (R52: resistor 52
, R50: the value of the resistor 50), the difference voltage between the emitters of the transistors 26 and 32 is detected, and the transistor 44 is detected.
The differential amplifier 54 is supplied to the base of the. The common connection point of the resistors 28 and 34 is the output terminal 30 and the operational amplifier 1.
Connect to inverting input of 0.

【0015】次に、図1の実施例の動作を説明する。温
度上昇により、トランジスタ26及びトランジスタ32
のICBO が増加し、トランジスタ26のエミッタからト
ランジスタ32のコレクタに向かって流れる電流が増加
すると、抵抗28及び34の電圧降下も増える。差動増
幅器54がこの増えた電圧降下を検出し、その出力電圧
が上昇すると、トランジスタ44のベース電圧も上昇す
る。よって、抵抗42に流れる電流が減少し、この抵抗
42の電圧降下も下がる。すると、トランジスタ26の
ベース電圧が低下し、トランジスタ26に流れる電流、
即ち、抵抗28に流れる電流も減少する。したがって、
バイアス電流が安定化する。温度が低下した場合は、上
述の増加(上昇)及び減少(低下)が逆になった動作を
行い、バイアス電流を安定化する。すなわち、本発明で
は、バイアス電流を安定化させるのに、バイアス電流そ
のものを検出し、帰還を行っている。なお、抵抗46を
可変させて、バイアス電流の調整を行う。
Next, the operation of the embodiment shown in FIG. 1 will be described. Due to the temperature rise, the transistor 26 and the transistor 32
As I CBO increases and the current flowing from the emitter of transistor 26 to the collector of transistor 32 increases, so does the voltage drop across resistors 28 and 34. When the differential amplifier 54 detects this increased voltage drop and its output voltage rises, the base voltage of the transistor 44 also rises. Therefore, the current flowing through the resistor 42 decreases, and the voltage drop of the resistor 42 also decreases. Then, the base voltage of the transistor 26 drops, and the current flowing in the transistor 26
That is, the current flowing through the resistor 28 also decreases. Therefore,
Bias current is stabilized. When the temperature decreases, the above-described increase (increase) and decrease (decrease) operations are reversed to stabilize the bias current. That is, in the present invention, in order to stabilize the bias current, the bias current itself is detected and feedback is performed. The resistance 46 is varied to adjust the bias current.

【0016】図2は、本発明の第2実施例の回路図であ
る。図1と同じ素子は、同じ参照番号で示し、相違点の
みを説明する。演算増幅器10の出力端と負電圧源端子
24との間に、抵抗56、NPNトランジスタ58及び
抵抗60を挿入し、トランジスタ32のベースをトラン
ジスタ60のコレクタに接続する。抵抗64、66及び
演算増幅器62で構成する差動増幅器68は、抵抗28
の両端間の電圧差を検出し、トランジスタ60のベース
電圧を制御する。抵抗70、72及び演算増幅器74で
構成する差動増幅器76は、抵抗34の両端間の電圧差
を検出し、トランジスタ44のベース電圧を制御する。
FIG. 2 is a circuit diagram of the second embodiment of the present invention. The same elements as those in FIG. 1 are designated by the same reference numerals, and only the differences will be described. A resistor 56, an NPN transistor 58 and a resistor 60 are inserted between the output terminal of the operational amplifier 10 and the negative voltage source terminal 24, and the base of the transistor 32 is connected to the collector of the transistor 60. The differential amplifier 68 configured by the resistors 64 and 66 and the operational amplifier 62 includes a resistor 28
The base voltage of the transistor 60 is controlled by detecting the voltage difference between both ends of the. A differential amplifier 76 composed of resistors 70 and 72 and an operational amplifier 74 detects a voltage difference across the resistor 34 and controls the base voltage of the transistor 44.

【0017】図2の増幅回路では、抵抗28を流れる電
流、即ち、トランジスタ26のエミッタ電流を差動増幅
器68が検出して、トランジスタ32のVBEを制御し
て、抵抗34に流れる電流を制御する。同様に、抵抗3
4を流れる電流、即ち、トランジスタ32のエミッタ電
流を差動増幅器76が検出して、トランジスタ26のV
BEを制御して、抵抗28に流れる電流を制御する。この
ように、図2の増幅回路では交差的に制御しているが、
図2の上半分と下半分を対称に構成しているため、図1
の場合と同様にバイアス電流を安定化できる。また、出
力端子30から負荷に高電流を取り出そうとして、抵抗
28の電圧降下が増えても、トランジスタ26のVBEで
はなくトランジスタ32のVBEを制御するので、抵抗2
8に流れる電流を減らすことがない。同様に、負荷から
出力端子30に流れ込む電流が増えて、抵抗34の電圧
降下が増えても、トランジスタ32のVBEではなくトラ
ンジスタ26のVBEを制御するので、抵抗34を流れる
電流を減らすことがない。すなわち、図2の増幅回路
は、無負荷時のバイアス電流を安定させながら、図1の
増幅回路よりも、大きな出力電流が得られる。
In the amplifier circuit of FIG. 2, the differential amplifier 68 detects the current flowing through the resistor 28, that is, the emitter current of the transistor 26, controls the VBE of the transistor 32, and controls the current flowing through the resistor 34. . Similarly, resistor 3
4 is detected by the differential amplifier 76, that is, the emitter current of the transistor 32, and V of the transistor 26 is detected.
The BE is controlled to control the current flowing through the resistor 28. In this way, although the amplifier circuit of FIG. 2 controls crossing,
Since the upper half and the lower half of FIG. 2 are configured symmetrically,
The bias current can be stabilized in the same manner as in the above case. Further, even if an attempt is made to extract a high current from the output terminal 30 and the voltage drop of the resistor 28 increases, the VBE of the transistor 32 is controlled instead of the VBE of the transistor 26.
There is no reduction in the current flowing through 8. Similarly, even if the current flowing from the load to the output terminal 30 increases and the voltage drop of the resistor 34 increases, the VBE of the transistor 26 is controlled instead of the VBE of the transistor 32, so that the current flowing through the resistor 34 is not reduced. . That is, the amplifier circuit of FIG. 2 can obtain a larger output current than the amplifier circuit of FIG. 1 while stabilizing the bias current under no load.

【0018】[0018]

【発明の効果】上述の如く、本発明によれば、バイアス
電流そのものを検出して、この検出結果を帰還してバイ
アス電流を安定化させるので、従来のように温度特性の
類似した素子の相殺による場合よりも、バイアス電流を
より一層安定化できる。また、最終段のトランジスタ2
6、32をダーリントン構成に変更しても、他の回路構
成を変更することなくバイアス電流を安定化できる。
As described above, according to the present invention, the bias current itself is detected, and the detection result is fed back to stabilize the bias current, so that the elements having similar temperature characteristics as in the prior art are canceled. The bias current can be further stabilized than in the case of. Also, the final stage transistor 2
Even if 6 and 32 are changed to the Darlington configuration, the bias current can be stabilized without changing other circuit configurations.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の増幅回路の第1実施例の回路図であ
る。
FIG. 1 is a circuit diagram of a first embodiment of an amplifier circuit of the present invention.

【図2】本発明の増幅回路の第2実施例の回路図であ
る。
FIG. 2 is a circuit diagram of a second embodiment of the amplifier circuit according to the present invention.

【図3】従来の増幅回路の回路図である。FIG. 3 is a circuit diagram of a conventional amplifier circuit.

【図4】従来の他の増幅回路の回路図である。FIG. 4 is a circuit diagram of another conventional amplifier circuit.

【符号の説明】[Explanation of symbols]

10 演算増幅器 12 入力端子 26、32、44、58 トランジスタ 30 出力端子 54 差動増幅器 68 第1差動増幅器 72 第2差動増幅器 10 operational amplifier 12 input terminal 26, 32, 44, 58 transistor 30 output terminal 54 differential amplifier 68 first differential amplifier 72 second differential amplifier

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 非反転入力端に入力信号を受け、出力端
が第1抵抗を介して第1電圧源に結合された演算増幅器
と、 コレクタが第2抵抗を介して上記演算増幅器の出力端に
結合され、エミッタが第3抵抗を介して第2電圧源に結
合された第1トランジスタと、 ベースが上記第1トランジスタのコレクタに結合し、上
記第1トランジスタと導電型の異なる第2トランジスタ
と、 ベースが上記演算増幅器の出力端に結合し、エミッタが
第4抵抗を介して上記第2トランジスタのエミッタに結
合され、上記第1トランジスタと導電型の等しい第3ト
ランジスタと、 上記第2及び第3トランジスタのエミッタ間の電圧差を
検出し、該電圧差に応じた電圧を上記第1トランジスタ
のベースに供給する差動増幅器とを具え、上記第4抵抗
より出力信号を得ると共に、該出力信号を上記演算増幅
器の反転入力端に供給する増幅回路。
1. An operational amplifier whose non-inverting input terminal receives an input signal and whose output terminal is coupled to a first voltage source via a first resistor; and whose output terminal is the output terminal of the operational amplifier via a second resistor. A first transistor having an emitter coupled to a second voltage source through a third resistor, and a base having a base coupled to the collector of the first transistor and having a conductivity type different from that of the first transistor. A base coupled to an output terminal of the operational amplifier, an emitter coupled to an emitter of the second transistor through a fourth resistor, a third transistor having the same conductivity type as the first transistor, the second and the third transistors. A differential amplifier that detects a voltage difference between the emitters of the three transistors and supplies a voltage corresponding to the voltage difference to the base of the first transistor, and outputs an output signal from the fourth resistor. Rutotomoni, amplifying circuit for supplying the output signal to the inverting input terminal of the operational amplifier.
【請求項2】 非反転入力端に入力信号を受ける演算増
幅器と、 コレクタが第1抵抗を介して上記演算増幅器の出力端に
結合され、エミッタが第2抵抗を介して第1電圧源に結
合された第1トランジスタと、 コレクタが第3抵抗を介して上記演算増幅器の出力端に
結合され、エミッタが第4抵抗を介して第2電圧源に結
合され、上記第1トランジスタと導電型の異なる第2ト
ランジスタと、 ベースが上記第1トランジスタのコレクタに結合し、上
記第1トランジスタと導電型の異なる第3トランジスタ
と、 ベースが上記第2トランジスタのコレクタに結合し、エ
ミッタが第5抵抗及び第6抵抗の直列回路を介して上記
第3トランジスタのエミッタに結合し、上記第1トラン
ジスタと導電型の等しい第4トランジスタと、 上記第3トランジスタのエミッタ及び上記第5及び第6
抵抗の共通接続点の間の電圧差を検出し、該電圧差に応
じた電圧を上記第2トランジスタのベースに供給する第
1差動増幅器と、 上記第4トランジスタのエミッタ及び上記第5及び第6
抵抗の共通接続点の間の電圧差を検出し、該電圧差に応
じた電圧を上記第1トランジスタのベースに供給する第
2差動増幅器とを具え、上記第5及び第6抵抗の共通接
続点より出力信号を得ると共に、該出力信号を上記演算
増幅器の反転入力端に供給する増幅回路。
2. An operational amplifier receiving an input signal at a non-inverting input terminal, a collector coupled to an output terminal of the operational amplifier via a first resistor, and an emitter coupled to a first voltage source via a second resistor. And a collector connected to the output terminal of the operational amplifier via a third resistor, and an emitter connected to a second voltage source via a fourth resistor, the conductivity type of which is different from that of the first transistor. A second transistor, a base coupled to the collector of the first transistor, a third transistor having a conductivity type different from that of the first transistor, a base coupled to the collector of the second transistor, an emitter of the fifth resistor and a fifth resistor A fourth transistor coupled to the emitter of the third transistor via a 6-resistor series circuit and having the same conductivity type as the first transistor; and the third transistor. Emitter and the fifth and sixth
A first differential amplifier that detects a voltage difference between common connection points of resistors and supplies a voltage according to the voltage difference to the base of the second transistor, an emitter of the fourth transistor, and the fifth and fifth transistors. 6
A second differential amplifier that detects a voltage difference between common connection points of the resistors and supplies a voltage corresponding to the voltage difference to the base of the first transistor, and the common connection of the fifth and sixth resistors. An amplifier circuit that obtains an output signal from a point and supplies the output signal to the inverting input terminal of the operational amplifier.
JP5248754A 1993-09-09 1993-09-09 Amplifier circuit Pending JPH0786843A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5248754A JPH0786843A (en) 1993-09-09 1993-09-09 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5248754A JPH0786843A (en) 1993-09-09 1993-09-09 Amplifier circuit

Publications (1)

Publication Number Publication Date
JPH0786843A true JPH0786843A (en) 1995-03-31

Family

ID=17182883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5248754A Pending JPH0786843A (en) 1993-09-09 1993-09-09 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0786843A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194869A (en) * 2008-02-18 2009-08-27 Systec:Kk Bias current setting circuit of power amplifier circuit using static induction transistor
EP2738642A1 (en) * 2012-12-03 2014-06-04 Samsung Electronics Co., Ltd Method of sensing connection of usb device in power save mode and image forming apparatus for performing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194869A (en) * 2008-02-18 2009-08-27 Systec:Kk Bias current setting circuit of power amplifier circuit using static induction transistor
EP2738642A1 (en) * 2012-12-03 2014-06-04 Samsung Electronics Co., Ltd Method of sensing connection of usb device in power save mode and image forming apparatus for performing the same
KR20140071189A (en) * 2012-12-03 2014-06-11 삼성전자주식회사 Method for sensing connection of USB device and image forming apparatus performing the same
US8928907B2 (en) 2012-12-03 2015-01-06 Samsung Electronics Co., Ltd. Method of sensing connection of USB device in power save mode and image forming apparatus for performing the same
US9696783B2 (en) 2012-12-03 2017-07-04 S-Printing Solution Co., Ltd. Method of sensing connection of USB device in power save mode and image forming apparatus for performing the same

Similar Documents

Publication Publication Date Title
US6429700B1 (en) Driver circuit with output common mode voltage control
KR20010020410A (en) Variable gain amplifier with improved linearity and bandwidth
US4059808A (en) Differential amplifier
US4636744A (en) Front end of an operational amplifier
US5150076A (en) Emitter-grounded amplifier circuit with bias circuit
US4567444A (en) Current mirror circuit with control means for establishing an input-output current ratio
US7113041B2 (en) Operational amplifier
US4636743A (en) Front end stage of an operational amplifier
US7501893B2 (en) Variable gain amplifier circuit
FI73548C (en) OEVERSTROEMSKYDDSKRETS FOER EFFEKTTRANSISTOR.
US4460873A (en) Active differential output direct current offset voltage compensation circuit for a differential amplifier
US5939944A (en) NPN push-pull output stage with folded cascode JFETs
US3914704A (en) Feedback amplifier
US5166636A (en) Dynamic biasing for class a amplifier
US4163908A (en) Bias circuit for complementary transistors
US4232273A (en) PNP Output short circuit protection
US4451800A (en) Input bias adjustment circuit for amplifier
US4398160A (en) Current mirror circuits with field effect transistor feedback
US4425551A (en) Differential amplifier stage having bias compensating means
US5113146A (en) Amplifier arrangement
US5140181A (en) Reference voltage source circuit for a Darlington circuit
US5343165A (en) Amplifier having a symmetrical output characteristic
US4584535A (en) Stabilized current-source circuit
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
US4945314A (en) Amplifier arrangement with saturation detection