JPH0785534B2 - Pulse current output circuit - Google Patents

Pulse current output circuit

Info

Publication number
JPH0785534B2
JPH0785534B2 JP7288288A JP7288288A JPH0785534B2 JP H0785534 B2 JPH0785534 B2 JP H0785534B2 JP 7288288 A JP7288288 A JP 7288288A JP 7288288 A JP7288288 A JP 7288288A JP H0785534 B2 JPH0785534 B2 JP H0785534B2
Authority
JP
Japan
Prior art keywords
transistor
power supply
collector
output circuit
pulse current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7288288A
Other languages
Japanese (ja)
Other versions
JPH01245609A (en
Inventor
泰宣 井鍋
忠勝 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP7288288A priority Critical patent/JPH0785534B2/en
Publication of JPH01245609A publication Critical patent/JPH01245609A/en
Publication of JPH0785534B2 publication Critical patent/JPH0785534B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention 【産業上の利用分野】[Industrial applications]

本発明は、負荷に、入力されるパルスに基ずくパルス電
流を出力させるパルス電流出力回路に関する。
The present invention relates to a pulse current output circuit that causes a load to output a pulse current based on an input pulse.

【従来の技術】[Prior art]

従来、第2図を伴って次に述べるパルス電流出力回路が
提案されている。 すなわち、コレクタを、負荷Lを通じて、一端を電源端
E2(接地)に接続している駆動用電源VDの他端(正極
側)に接続されている電源端E1に接続し、ベースを一端
を電源端E2(接地)に接続しているパルス信号源Sの他
端に接続しているNPN型のトランジスタQ1を有する。 また、コレクタを電源端E1に接続し、ベースを、一端を
接地に接続している参照用電源VRの他端(正極側)に接
続しているNPN型のトランジスタQ2を有する。 さらに、コレクタをトランジスタQ1及びQ2のエミッタに
接続し、ベースを、抵抗R1を通じて、一端を電源端E2
(接地)に接続している電流設定用電源VS1の他端(正
極側)に接続し、エミッタを定電流回路Hを通じて電源
端E2に接続しているNPN型のトランジスタQ3を有する。 また、コレクタを電源端E1に接続し、ベースを他の抵抗
R2を通じて、一端を電源端E2(接地)に接続している他
の電流設定用電源VS2の他端(正極側)に接続し、エミ
ッタを定電流回路Hを通じて電源端E2に接続しているNP
N型のトランジスタQ4を有する。 以上が、従来提案されているパルス電流出力回路の一例
構成である。 また、従来、第3図に示すように、第2図で上述した従
来のパルス電流出力回路において、そのトランジスタQ3
のベースと電源端E2との間に電圧変動抑圧用容量素子CS
が接続されていることを除いて、第2図で上述した従来
のパルス電流出力回路と同様の構成を有するパルス電流
出力回路も提案されている。 第2図及び第3図に示す従来のパルス電流出力回路によ
れば、パルス信号源Sから、パルス信号が、参照用電源
VRからトランジスタQ2のベースに与えられる参照用電圧
よりも高い電圧値で得られる場合、トランジスタQ1及び
Q2がそれぞれオン及びオフ状態になる。また、このと
き、トランジスタQ3及びQ4のベースには、それぞれ電流
設定用電源VS1及びVS2から抵抗R1及びR2を通じて電流設
定用電圧が与えられている。 このため、駆動電源VDから、電源端E1、負荷L、トラン
ジスタQ3及び定電流回路Hをそれらの順に通ってパルス
信号の基ずくパルス電流IPが流れ、また、このとき、ト
ランジスタQ4に、駆動用電源VD側から、定電流回路Hを
通って電流I4が流れている。 負荷Lに流れるパルス電流IPと、トランジスタQ4に流れ
る電流とは、トランジスタQ3及びQ4のベースにそれぞれ
与えられている電流設定用電圧の値の比に応じた比の値
を有する。 また、パルス信号が参照用電圧よりも低い電圧値で得ら
れる場合、トランジスタQ1及びQ2がそれぞれオフ及びオ
ン状態になるので、負荷Lには、上述したパルス電流IP
は流れない。 従って、第2図及び第3図に示す従来のパルス電流出力
回路によれば、負荷Lに、入力されるパルス信号に基づ
くパルス電流を、電流設定用電圧源VS1及びVS2からそれ
ぞれ得られる電流設定用電圧の比の値に応じた値で出力
させる、という機能を有する。
Conventionally, a pulse current output circuit described below with reference to FIG. 2 has been proposed. That is, the collector is passed through the load L and one end is connected to the power supply end.
A pulse signal source connected to the power supply end E1 connected to the other end (positive side) of the drive power supply VD connected to E2 (ground) and one end connected to the power supply end E2 (ground) It has an NPN-type transistor Q1 connected to the other end of S. Further, it has an NPN transistor Q2 whose collector is connected to the power supply terminal E1 and whose base is connected to the other end (positive side) of the reference power supply VR whose one end is connected to the ground. Further, the collector is connected to the emitters of the transistors Q1 and Q2, and the base is connected through the resistor R1 to one end of the power source E2.
It has an NPN-type transistor Q3 connected to the other end (positive side) of the current setting power supply VS1 connected to (ground) and whose emitter is connected to the power supply end E2 through the constant current circuit H. Also, connect the collector to the power supply terminal E1 and connect the base to another resistor.
NP that connects one end to the other end (positive side) of the other current setting power supply VS2 whose one end is connected to the power supply end E2 (ground) through R2 and whose emitter is connected to the power supply end E2 through the constant current circuit H
It has an N-type transistor Q4. The above is an example of the configuration of the conventionally proposed pulse current output circuit. Further, conventionally, as shown in FIG. 3, in the conventional pulse current output circuit described above with reference to FIG.
Capacitor CS for suppressing voltage fluctuation is connected between the base of the
There is also proposed a pulse current output circuit having the same configuration as the conventional pulse current output circuit described above with reference to FIG. According to the conventional pulse current output circuit shown in FIGS. 2 and 3, the pulse signal is supplied from the pulse signal source S to the reference power source.
If a voltage value higher than the reference voltage applied from VR to the base of transistor Q2 is obtained, then transistor Q1 and
Q2 turns on and off respectively. At this time, the current setting voltage is applied to the bases of the transistors Q3 and Q4 from the current setting power supplies VS1 and VS2 through the resistors R1 and R2, respectively. Therefore, the pulse current I P based on the pulse signal flows from the drive power source VD through the power source terminal E1, the load L, the transistor Q3, and the constant current circuit H in that order, and at this time, the transistor Q4 is driven. A current I 4 flows from the power supply VD side through the constant current circuit H. A pulse current I P flowing through the load L, and the current flowing through the transistors Q4, has a value of the ratio corresponding to the ratio of the value of the voltage current settings are given to the bases of the transistors Q3 and Q4. Also, when the pulse signal is obtained at a voltage value lower than the reference voltage, the transistor Q1 and Q2 are turned off and turned on, respectively, the load L, the pulse current I P as described above
Does not flow. Therefore, according to the conventional pulse current output circuit shown in FIG. 2 and FIG. 3, the pulse current based on the pulse signal input to the load L is obtained from the current setting voltage sources VS1 and VS2, respectively. It has a function of outputting a value according to the value of the ratio of the working voltage.

【発明が解決しようとする課題】[Problems to be Solved by the Invention]

しかしながら、第2図に示す従来のパルス電流出力回路
の場合、トランジスタQ1及びQ2がそれぞれオン及びオフ
状態になるパルス信号の立上りの過渡時において、トラ
ンジスタQ1のベース・エミッタ間抵抗が過渡的にパルス
信号の立上りの過渡時以外の定常時における場合に比し
低下変動するので、トランジスタQ3のコレクタ電圧が、
過渡的に、パルス信号の立上りの過渡時以外の定常時に
おける場合に比し上昇変動する。そして、その変動分
が、トランジスタQ3のコレクタ・ベース間容量C3を介し
てトランジスタQ3のベースに与えられる。 従って、第2図に示す従来のパルス電流出力回路の場
合、トランジスタQ3に流れる電流、従って、負荷に流れ
るパルス電流IPが、過渡的に、パルス信号の定常時にお
ける場合に比し増加変動する、という欠点を有してい
た。 また、第4図に示す従来のパルス電流出力回路の場合、
トランジスタQ3のベースと電源端E2との間に電圧変動抑
圧用容量素子CSが接続されているので、パルス信号の立
上りの過渡的において、トランジスタQ3のベース電圧
が、上述したように、過渡的に増加変動するとき、トラ
ンジスタQ3のベースと電源端E2との間の等価インピーダ
ンスが、過渡的に、パルス信号の定常時における場合に
比し低下変動する。このため、第2図で上述した従来の
パルス電流出力回路の場合においてトランジスタQ3のベ
ース電圧が過渡的に増加変動せんとするのが抑圧され、
よって、パルス電流が過渡的に増加変動せんとするのが
抑圧される。 しかしながら、その抑圧効果は、電圧変動抑圧用素子CS
の容量値を大にすればする程大になるにしても、その容
量値を大にするのに、パルス電流出力回路を全体とし
て、小さな面積を有する基板を用いて、半導体集積化せ
んとすることなどからくる一定の限定を有することか
ら、上述した抑圧効果を十分満足させることができない
ともに、電流変動抑圧用容量素子CSの容量値を大とすれ
ば、電流設定用電源VS1及びVS2の電流設定用電圧の値を
高速に変化させた場合、それら電流設定用電圧の値が変
化に急速に追随してトランジスタQ3及びQ4のベースに与
えられず、よって、パルス電流IPの値を高速に変化させ
ることができない、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規なパルス
電流出力回路を提案せんとするものである。
However, in the case of the conventional pulse current output circuit shown in FIG. 2, the base-emitter resistance of the transistor Q1 is transiently pulsed during the rising transition of the pulse signal in which the transistors Q1 and Q2 are turned on and off, respectively. The collector voltage of the transistor Q3 is
Transiently, the pulse signal rises and fluctuates as compared with the case of a steady state other than the transition of the rising edge of the pulse signal. Then, the variation is given to the base of the transistor Q3 via the collector-base capacitance C3 of the transistor Q3. Therefore, in the case of the conventional pulse current output circuit shown in FIG. 2, the current flowing through the transistor Q3, and hence the pulse current I P flowing through the load, transiently increases and changes more than in the steady state of the pulse signal. It had the drawback of. In the case of the conventional pulse current output circuit shown in FIG. 4,
Since the voltage fluctuation suppressing capacitive element CS is connected between the base of the transistor Q3 and the power supply terminal E2, the base voltage of the transistor Q3 transiently changes as described above at the transition of the rising edge of the pulse signal. When the fluctuations increase, the equivalent impedance between the base of the transistor Q3 and the power supply terminal E2 transiently decreases and decreases as compared with the case where the pulse signal is in the steady state. Therefore, in the case of the conventional pulse current output circuit described above with reference to FIG. 2, it is suppressed that the base voltage of the transistor Q3 transiently increases and changes,
Therefore, it is suppressed that the pulse current transiently increases and changes. However, the suppression effect is that the voltage fluctuation suppression element CS
In order to increase the capacitance value of the pulse current output circuit as a whole, a substrate having a small area is used to increase the capacitance value of the semiconductor integrated circuit. Since the above-described suppression effect cannot be sufficiently satisfied due to a certain limitation due to such factors, if the capacitance value of the current fluctuation suppression capacitive element CS is large, the currents of the current setting power supplies VS1 and VS2 are increased. If the value of the setting voltage is changed at high speed, the value of the voltage for their current settings can not be applied to the base of the transistor Q3 and Q4 rapidly follow the variation, thus, the value of the pulse current I P at high speed It had the drawback that it could not be changed. Therefore, the present invention proposes a novel pulse current output circuit without the above-mentioned drawbacks.

【課題を解決するための手段】[Means for Solving the Problems]

本発明によるパルス電流出力回路は、第2図で上述した
従来のパルス電流出力回路の場合と同様に、コレクタを
負荷を通じて第1の電源端に接続し、ベースをパルス信
号源に接続している第1のトランジスタと、コレクタを
上記第1の電源端に接続し、ベースを参照用電源に接続
している第2のトランジスタと、コレクタを上記第1及
び第2のトランジスタのエミッタに接続し、ベースを第
1の電流設定用電源に接続し、エミッタを定電流回路を
通じて上記第1の電源端と対になる第2の電源端に接続
している第3のトランジスタと、コレクタを上記第1の
電源端に接続し、ベースを第2の電流設定用電源に接続
し、エミッタを上記定電流回路を通じて上記第2の電源
端に接続している第4のトランジスタとを有する。 しかしながら、本発明によるパルス電流出力回路は、こ
のような構成を有するパルス電流出力回路において、上
記第4のトランジスタのコレクタと上記第1の電源端と
の間に、ベースを上記パルス信号源に接続している第5
のトランジスタが、そのコレクタを上記第1の電源端に
接続し、エミッタを上記第4のトランジスタのコレクタ
に接続した関係で介挿されているとともに、ベースを上
記参照用電源に接続している第6のトランジスタが、そ
のコレクタを上記第1の電源端に接続し、エミッタを上
記第4のトランジスタのコレクタに接続した関係で介挿
されている。
In the pulse current output circuit according to the present invention, as in the case of the conventional pulse current output circuit described above with reference to FIG. 2, the collector is connected to the first power supply terminal through the load and the base is connected to the pulse signal source. A first transistor and a second transistor whose collector is connected to the first power supply terminal and whose base is connected to the reference power supply; and a collector which is connected to the emitters of the first and second transistors, A third transistor having a base connected to a first current setting power source and an emitter connected to a second power source terminal paired with the first power source terminal through a constant current circuit, and a collector connected to the first power source terminal. And a base connected to a second current setting power supply, and an emitter connected to the second power supply end through the constant current circuit. However, in the pulse current output circuit according to the present invention, in the pulse current output circuit having such a configuration, the base is connected to the pulse signal source between the collector of the fourth transistor and the first power supply terminal. 5th doing
A transistor having a collector connected to the first power supply terminal and an emitter connected to the collector of the fourth transistor, and a base connected to the reference power supply. No. 6 transistor is inserted in such a relationship that its collector is connected to the first power supply terminal and its emitter is connected to the collector of the fourth transistor.

【作用・効果】[Action / effect]

本発明のよるパルス電流出力回路によれば、パルス信号
源から、パルス信号が、参照用電源から第2のトランジ
スタに与えられる参照用電圧よりも高い電圧値で得られ
る場合、第2図で上述した従来のパルス電流出力回路の
場合と同様に、第1及び第2のトランジスタがそれぞれ
オン及びオフ状態にあるが、この場合、第5及び第6の
トランジスタもそれぞれオン及びオフ状態になり、ま
た、パルス信号が、参照用電圧よりも低い電圧値である
場合、第2図で上述した従来のパルス電流出力回路の場
合と同様に、第1及び第2のトランジスタがそれぞれオ
フ及びオン状態になるが、この場合、第5及び第6のト
ランジスタもそれぞれオフ及びオン状態になる。このた
め、トランジスタQ4に、そのコレクタと電源端E1との間
にトランジスタQ5およQ6が介挿されていず、トランジス
タQ4のコレクタが電源端E1に接続されている第2図で上
述した従来のパルス電流出力回路の場合と同様に、電流
が流れる。 よって、本発明によるパルス電流出力回路も、詳細説明
を省略するが、第2図で上述した従来のパルス電流出力
回路の場合と同様に、負荷に、入力されるパルス信号に
基ずくパルス電流を、第1及び第2の電流設定用電源か
らそれぞれ得られる電流設定電圧の比に応じた値で出力
させる機能が得られる。 しかしながら、本発明によるパルス電流出力回路の場
合、第1及び第2のトランジスタがそれぞれオン及びオ
フ状態になるパルス信号の立上りの過渡時において、第
2図で上述した従来のパルス電流出力回路の場合と同様
に、第1のトランジスタのベース・エミッタ間抵抗が過
渡的に変動し、このため、第3のトランジスタのコレク
タ電圧が過渡的に変動し、その変動分が第3のトランジ
スタのコレクタ・エミッタ間容量を介して第3のトラン
ジスタのベースに与えられ、それによって、第3のトラ
ンジスタのベース電圧が過渡的に変動するが、このと
き、第5のトランジスタのベース・エミッタ間抵抗も過
渡的に変動し、このため、第4のトランジスタのコレク
タ電圧も過渡的に変動し、その変動分が、第4のトラン
ジスタのコレクタ・ベース間容量を介して、第4のトラ
ンジスタのベースに与えられ、それによって、第4のト
ランジスタのベース電圧も過渡的に変動する。 このため、第3のトランジスタのベース電圧が過渡的に
変動することによって第3のトランジスタ、従って、負
荷に流れるパルス電流が過渡的に変動せんとするのが、
第4及び第5のトランジスタを通って流れる電流が過渡
的に変動することで、抑圧される。 そして、この場合、第1及び第5のトランジスタの特性
などを予め適当に選定することによって、第3及び第4
のトランジスタのベース電圧の値の過渡時における比
を、定常時における比とほぼ等しくすることができるの
で、負荷に対するパルス電流を過渡時においても実質的
に変動させなくすることができる。 また、このような効果は、第3図で上述した従来のパル
ス電流出力回路における電流変動抑圧用容量素子を用い
ることなしに、得ることができるので、第2図で上述し
た従来のパルス電流出力回路について前述した欠点を伴
うことがない。
According to the pulse current output circuit of the present invention, when the pulse signal is obtained from the pulse signal source at a voltage value higher than the reference voltage applied to the second transistor from the reference power supply, the above-described operation is performed in FIG. As in the case of the conventional pulse current output circuit described above, the first and second transistors are in ON and OFF states, respectively, but in this case, the fifth and sixth transistors are also in ON and OFF states, respectively. When the pulse signal has a voltage value lower than the reference voltage, the first and second transistors are turned off and on, respectively, as in the case of the conventional pulse current output circuit described above with reference to FIG. However, in this case, the fifth and sixth transistors are also turned off and on, respectively. Therefore, in the transistor Q4, the transistors Q5 and Q6 are not inserted between the collector of the transistor Q4 and the power source terminal E1, and the collector of the transistor Q4 is connected to the power source terminal E1. As with the pulse current output circuit, current flows. Therefore, the pulse current output circuit according to the present invention will not be described in detail, but similarly to the case of the conventional pulse current output circuit described above with reference to FIG. 2, a pulse current based on the pulse signal input to the load is applied. , And a function of outputting with a value according to the ratio of the current setting voltages obtained from the first and second current setting power supplies, respectively. However, in the case of the pulse current output circuit according to the present invention, in the case of the conventional pulse current output circuit described above with reference to FIG. 2, during the rising transition of the pulse signal in which the first and second transistors are turned on and off, respectively. Similarly, the base-emitter resistance of the first transistor fluctuates transiently, so that the collector voltage of the third transistor fluctuates transiently, and the fluctuation is the collector-emitter of the third transistor. Is given to the base of the third transistor via the inter-capacitance, and the base voltage of the third transistor fluctuates transiently. At this time, the base-emitter resistance of the fifth transistor also fluctuates transiently. Therefore, the collector voltage of the fourth transistor also transiently fluctuates, and the variation is the collector voltage of the fourth transistor. Through the scan capacitance, it is applied to the base of the fourth transistor, whereby the base voltage of the fourth transistor also varies transiently. Therefore, the base voltage of the third transistor transiently changes, so that the pulse current flowing through the third transistor, and thus the load, transiently changes.
The current that flows through the fourth and fifth transistors transiently fluctuates and is suppressed. In this case, the characteristics of the first and fifth transistors and the like are appropriately selected in advance so that the third and fourth transistors are
Since the ratio of the base voltage value of the transistor in the transient state can be made substantially equal to the ratio in the steady state, the pulse current with respect to the load can be substantially not changed even in the transient state. Further, since such an effect can be obtained without using the current fluctuation suppressing capacitive element in the conventional pulse current output circuit described in FIG. 3, the conventional pulse current output described in FIG. 2 is used. It does not have the disadvantages described above for the circuit.

【実施例】【Example】

次に、第1図を伴って本発明によるパルス電流出力回路
の第1の実施例を述べよう。 第1図において、第2図との対応部分には同一符号を付
して詳細説明を省略する。 第1図に示す本発明によるパルス電流出力回路は、次の
事項を除いて、第3図で上述した従来のパルス電流出力
回路と同様の構成を有する。 すなわち、トランジスタQ4のコレクタと、電源端E1との
間に、ベースを一端を電源端E2(接地)に接続している
パルス信号源の他端に接続しているトランジスタQ5が、
そのコレクタを電源端E1に接続し、エミッタをNPN型の
トランジスタQ4のコレクタに接続した関係で介挿されて
いる。 また、トランジスタQ4のコレクタと、電源端E1との間
に、ベースを、一端を電源端E2(接地)に接続している
参照用電源VRの他端に接続しているNPN型のトランジス
タQ6が、そのコレクタを電源端E1に接続し、エミッタを
トランジスタQ4のコレクタに接続した関係で介挿されて
いる。 以上が、本発明によるパルス電流出力回路の実施例の構
成である。 このような構成を有する本発明によるパルス電流出力回
路によれば、上述した事項を除いて、第2図で上述した
従来のパルス電流出力回路の場合と同様の構成を有す
る。 そして、パルス信号源Sから、パルス信号が、参照用電
源VRからトランジスタQ2に与えられる参照用電圧よりも
高い電圧値で得られる場合、第2図で上述した従来のパ
ルス電流出力回路の場合と同様に、トランジスタQ1及び
Q2がそれぞれオン及びオフ状態になる。しかしながら、
この場合、トランジスタQ5及びQ6もそれぞれオン及びオ
フ状態になる。 また、パルス信号が、参照用電圧よりも低い電圧値であ
る場合、第2図で上述した従来のパルス電流出力回路の
場合と同様に、トランジスタQ1及びQ2がそれぞれオフ及
びオン状態になる。しかしながら、この場合、トランジ
スタQ5及びQ6もそれぞれオフ及びオン状態になる。 このため、トランジスタQ4に、そのコレクタと電源端E1
との間にトランジスタQ5及びQ6が介挿されていず、トラ
ンジスタQ4のコレクタが電源端E1に接続されている第2
図で上述した従来のパルス電流出力回路の場合と同様
に、電流が流れる。 よって、第1図に示す本発明によるパルス電流出力回路
も、詳細説明を省略するが、第2図で上述した従来のパ
ルス電流出力回路の場合と同様に、負荷Lに、入力され
るパルス信号に基ずくパルス電流を、電流設定用電源VS
1及びVS2からそれぞれ得られる電流設定電圧の比に応じ
た値で出力させる機能が得られる。 しかしながら、第1図に示す本発明によるパルス電流出
力回路の場合、トランジスタQ1及びQ2がそれぞれオン及
びオフ状態になるパルス信号の立上りの過渡時におい
て、第2図で上述した従来のパルス電流出力回路の場合
と同様に、トランジスタQ1のベース・エミッタ間抵抗が
過渡的に変動し、このため、トランジスタQ3のコレクタ
電圧が過渡的に変動し、その変動分がトランジスタQ3の
コレクタ・エミッタ間容量を介してトランジスタQ3のベ
ースに与えられ、それによって、トランジスタQ3のベー
ス電圧が過渡的に変動するが、トランジスタQ5のベース
・エミッタ間抵抗も過渡的に変動し、このため、トラン
ジスタQ4のコレクタ電圧が過渡的に変動し、その変動分
が、トランジスタQ4のコレクタ・ベース間容量を介して
トランジスタQ4のベースに与えられ、それによって、ト
ランジスタQ4のベース電圧が過渡的に変動する。 このため、トランジスタQ3のベース電圧が過渡的に変動
することによってトランジスタQ3、従って、負荷Lに流
れるパルス電流が過渡的に変動せんとするのが、トラン
ジスタQ4及びQ5を通って流れる電流が過渡的に変動する
ことで、抑圧させる。 そして、この場合、トランジスタQ1及びQ5の特性などを
予め適当に選定することによって、トランジスタQ3及び
Q4のベース電圧の値の過渡時における比定常時における
比とほぼ等しくすることができるので、負荷Lに対する
パルス電流を過渡時においても実質的に変化させなくす
ることができる。 また、このような効果は、第3図で上述した従来のパル
ス電流出力回路における電流変動抑圧用容量素子CSを用
いることなしに、得ることができるので、第3図で上述
した従来のパルス電流出力回路について前述した欠点を
伴うことがない。 なお、上述においては、本発明によるパルス電流出力回
路の1つの実施例を示したに過ぎず、第1図で上述した
本発明によるパルス電流出力回路の構成において、その
NPN型のトランジスタQ1〜Q6のそれぞれをPNP型のトラン
ジスタに代え、これに応じて駆動用電源VD、参照用電源
VR、電流設定用電源VS1及びVS2の極性を第1図で上述し
た場合とは逆の極性に代え、第1図で上述したと同様の
作用効果を得るようにすることもでき、その他、本発明
の精神を脱することなしに、種々の変型、変更をなし得
るであろう。
Next, a first embodiment of the pulse current output circuit according to the present invention will be described with reference to FIG. In FIG. 1, parts corresponding to those in FIG. 2 are designated by the same reference numerals, and detailed description thereof will be omitted. The pulse current output circuit according to the present invention shown in FIG. 1 has the same configuration as the conventional pulse current output circuit described above with reference to FIG. 3, except for the following matters. That is, between the collector of the transistor Q4 and the power source end E1, the transistor Q5 having its base connected to the other end of the pulse signal source whose one end is connected to the power source end E2 (ground) is
The collector is connected to the power supply terminal E1 and the emitter is connected to the collector of the NPN transistor Q4. In addition, between the collector of the transistor Q4 and the power source end E1, there is an NPN transistor Q6 whose base is connected to the other end of the reference power source VR whose one end is connected to the power source end E2 (ground). , The collector of which is connected to the power supply terminal E1 and the emitter of which is connected to the collector of the transistor Q4. The above is the configuration of the embodiment of the pulse current output circuit according to the present invention. The pulse current output circuit according to the present invention having such a configuration has the same configuration as that of the conventional pulse current output circuit described above with reference to FIG. 2, except for the matters described above. When a pulse signal is obtained from the pulse signal source S at a voltage value higher than the reference voltage applied to the transistor Q2 from the reference power supply VR, the case of the conventional pulse current output circuit described above with reference to FIG. Similarly, transistors Q1 and
Q2 turns on and off respectively. However,
In this case, the transistors Q5 and Q6 are also turned on and off, respectively. When the pulse signal has a voltage value lower than the reference voltage, the transistors Q1 and Q2 are turned off and on, respectively, as in the case of the conventional pulse current output circuit described above with reference to FIG. However, in this case, the transistors Q5 and Q6 are also turned off and on, respectively. Therefore, the transistor Q4 has its collector and power supply terminal E1
Second transistor in which the collectors of the transistor Q4 are connected to the power supply terminal E1 without the transistors Q5 and Q6 being interposed between
A current flows as in the case of the conventional pulse current output circuit described above in the figure. Therefore, the detailed description of the pulse current output circuit according to the present invention shown in FIG. 1 is also omitted, but the pulse signal input to the load L is the same as in the conventional pulse current output circuit described above with reference to FIG. Pulse current based on
It is possible to obtain the function of outputting with a value according to the ratio of the current setting voltages obtained from 1 and VS2. However, in the case of the pulse current output circuit according to the present invention shown in FIG. 1, the conventional pulse current output circuit described above with reference to FIG. As in the case of, the base-emitter resistance of the transistor Q1 changes transiently, which causes the collector voltage of the transistor Q3 to change transiently, and this change is caused by the collector-emitter capacitance of the transistor Q3. Is applied to the base of transistor Q3, which causes the base voltage of transistor Q3 to change transiently, and the base-emitter resistance of transistor Q5 also changes transiently, which causes the collector voltage of transistor Q4 to change transiently. And the amount of the fluctuation is applied to the base of the transistor Q4 via the collector-base capacitance of the transistor Q4. This causes the base voltage of the transistor Q4 to change transiently. Therefore, the base voltage of the transistor Q3 fluctuates transiently, so that the pulse current flowing through the transistor Q3, and thus the load L, fluctuates transiently. The transient current flowing through the transistors Q4 and Q5 is transient. It is suppressed by fluctuating to. Then, in this case, by appropriately selecting the characteristics of the transistors Q1 and Q5 in advance,
Since the ratio of the value of the base voltage of Q4 in the transient state can be made substantially equal to the ratio in the steady state, the pulse current to the load L can be substantially unchanged even in the transient state. Further, since such an effect can be obtained without using the current fluctuation suppressing capacitive element CS in the conventional pulse current output circuit described above with reference to FIG. 3, the conventional pulse current described above with reference to FIG. It does not involve the drawbacks described above for the output circuit. In the above description, only one embodiment of the pulse current output circuit according to the present invention is shown, and in the configuration of the pulse current output circuit according to the present invention described above with reference to FIG.
Replace each of the NPN type transistors Q1 to Q6 with a PNP type transistor, and according to this, drive power supply VD, reference power supply
It is also possible to replace the polarities of VR and the current setting power supplies VS1 and VS2 with the polarities opposite to those described above with reference to FIG. 1 so as to obtain the same effects as those described above with reference to FIG. Various modifications and changes may be made without departing from the spirit of the invention.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明によるパルス電流出力回路の実施例を
示す接続図である。 第2図及び第3図は、従来のパルス電流出力回路を示す
接続図である。 Q1〜Q6……トランジスタ S……パルス信号源 L……負荷 VR……参照用電源 VS1、VS2……電流設定用電源 H……定電流回路 C3、C4……コレクタ・ベース間容量 R1、R2……抵抗
FIG. 1 is a connection diagram showing an embodiment of a pulse current output circuit according to the present invention. 2 and 3 are connection diagrams showing a conventional pulse current output circuit. Q1 to Q6 …… Transistor S …… Pulse signal source L …… Load VR …… Reference power supply VS1, VS2 …… Current setting power supply H …… Constant current circuit C3, C4 …… Collector-base capacitance R1, R2 ……resistance

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】コレクタを負荷を通じて第1の電源端に接
続し、ベースをパルス信号源に接続している第1のトラ
ンジスタと、 コレクタを上記第1の電源端に接続し、ベースを参照用
電源に接続している第2のトランジスタと、 コレクタを上記第1及び第2のトランジスタのエミッタ
に接続し、ベースを第1の電流設定用電源に接続し、エ
ミッタを定電流回路を通じて上記第1の電源端と対にな
る第2の電源端に接続している第3のトランジスタと、
コレクタを上記第1の電源端に接続し、ベースを第2の
電流設定用電源に接続し、エミッタを上記定電流回路を
通じて上記第2の電源端に接続している第4のトランジ
スタとを有するパルス電流出力回路において、 上記第4のトランジスタのコレクタと、上記第1の電源
端との間に、ベースを上記パルス信号源に接続している
第5のトランジスタが、そのコレクタを上記第1の電源
端に接続し、エミッタを上記第4のトランジスタのコレ
クタに接続した関係で介挿されているとともに、ベース
を上記参照用電源に接続している第6のトランジスタ
が、そのコレクタを上記第1の電源端に接続し、エミッ
タを上記第4のトランジスタのコレクタに接続した関係
で介挿されていることを特徴とするパルス電流出力回
路。
1. A first transistor having a collector connected to a first power supply terminal through a load and a base connected to a pulse signal source; and a collector connected to the first power supply terminal, and a base for reference. A second transistor connected to the power supply, a collector connected to the emitters of the first and second transistors, a base connected to the first current setting power supply, and an emitter connected to the first current setting circuit through a constant current circuit. A third transistor connected to a second power supply terminal paired with the power supply terminal of
A fourth transistor having a collector connected to the first power supply terminal, a base connected to a second current setting power supply, and an emitter connected to the second power supply terminal through the constant current circuit. In the pulse current output circuit, a fifth transistor whose base is connected to the pulse signal source is provided between the collector of the fourth transistor and the first power supply terminal, and the collector of the fifth transistor is connected to the first power supply terminal. A sixth transistor connected to the power supply end and having an emitter connected to the collector of the fourth transistor and a base connected to the reference power supply has a collector connected to the first transistor. A pulse current output circuit connected to the power supply end of the second transistor and having an emitter connected to the collector of the fourth transistor.
JP7288288A 1988-03-27 1988-03-27 Pulse current output circuit Expired - Lifetime JPH0785534B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7288288A JPH0785534B2 (en) 1988-03-27 1988-03-27 Pulse current output circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7288288A JPH0785534B2 (en) 1988-03-27 1988-03-27 Pulse current output circuit

Publications (2)

Publication Number Publication Date
JPH01245609A JPH01245609A (en) 1989-09-29
JPH0785534B2 true JPH0785534B2 (en) 1995-09-13

Family

ID=13502149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7288288A Expired - Lifetime JPH0785534B2 (en) 1988-03-27 1988-03-27 Pulse current output circuit

Country Status (1)

Country Link
JP (1) JPH0785534B2 (en)

Also Published As

Publication number Publication date
JPH01245609A (en) 1989-09-29

Similar Documents

Publication Publication Date Title
JPS61230411A (en) Electric circuit
JPH08265060A (en) Voltage to current conversion circuit
JPH0785534B2 (en) Pulse current output circuit
US4560919A (en) Constant-voltage circuit insensitive to source change
JPS6252486B2 (en)
US4262244A (en) Circuit providing improved rejection to power supply variations to current sources driven therefrom
JPH0413692Y2 (en)
JP2647725B2 (en) Voltage comparator
JP2797621B2 (en) Comparator circuit
JPH0434567Y2 (en)
JP2560074B2 (en) Laser diode drive circuit
JP2827743B2 (en) Semiconductor integrated circuit device
JPH0846452A (en) Arithmetic amplifier
JP2585098B2 (en) Interface for bipolar logic elements
JPH06260925A (en) Level shift circuit
JPS634962B2 (en)
JPH08102627A (en) Semiconductor integrated circuit
JPH0472410B2 (en)
JPS6242605A (en) Amplitude limiting circuit
JPH0637615A (en) Current switching type driving control circuit
JPH05102836A (en) Ttl output buffer
JPH0347775B2 (en)
JPS63304706A (en) Limiter amplifier circuit
JPH06140848A (en) Operational amplifier
JPH05152934A (en) Iil circuit