JPH0783991A - Circuit and method for analyzing characteristic of transistor formed of semiconductor crystal layer on conductive board - Google Patents
Circuit and method for analyzing characteristic of transistor formed of semiconductor crystal layer on conductive boardInfo
- Publication number
- JPH0783991A JPH0783991A JP22915293A JP22915293A JPH0783991A JP H0783991 A JPH0783991 A JP H0783991A JP 22915293 A JP22915293 A JP 22915293A JP 22915293 A JP22915293 A JP 22915293A JP H0783991 A JPH0783991 A JP H0783991A
- Authority
- JP
- Japan
- Prior art keywords
- series
- resistance
- inductance
- capacitance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体を利用したトラ
ンジスタの特性解析方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transistor characteristic analysis method using a semiconductor.
【０００２】[0002]
【従来の技術】従来、さまざまな小信号線形等価回路が
トランジスタの特性解析に用いられて2. Description of the Related Art Conventionally, various small signal linear equivalent circuits have been used for transistor characteristic analysis.
【０００３】[0003]
【外１】 [Outer 1]
【０００４】路の一般的な例を図４に示す。この回路で
は導電性基板上の半導体結晶層に形成されたトランジス
タの特性を十分に表現することが出来なかった。つま
り、誤差を最も小さくするように回路定数を選んでも誤
差が大きく、たとえば、１５〜２０％程度の誤差があっ
た。A typical example of a road is shown in FIG. In this circuit, the characteristics of the transistor formed in the semiconductor crystal layer on the conductive substrate could not be sufficiently expressed. That is, even if the circuit constant is selected so as to minimize the error, the error is large, for example, there is an error of about 15 to 20%.
【０００５】また、従来の等価回路を用いた解析では、
トランジスタの本質的な部分の特性と、導電性基板を用
いていることによる影響とを分離して解析することが出
来なくて、たとえば、ゲート・ソース間の容量成分に
は、トランジスタが本質的に持っているゲート・ソース
間容量と、導電性基板を用いていることによる容量成分
との両方が含まれてしまい、得られた回析結果では、作
製されたトランジスタの性能が、何できまっているのか
把握することが出来なかった。Further, in the analysis using the conventional equivalent circuit,
It is impossible to analyze the characteristics of the essential part of the transistor and the effect of using the conductive substrate separately. For example, in the capacitance component between the gate and the source, the transistor is essentially Both the gate-source capacitance that we have and the capacitance component due to the use of the conductive substrate are included, and the obtained diffraction results show what the performance of the fabricated transistor is. I couldn't figure it out.
【０００６】[0006]
【発明が解決しようとする課題】本発明は、誤差が小さ
く、また、トランジスタの本質的な部分の特性と、導電
性基板を用いていることによる影響とを分離して解析す
ることができるトランジスタの特性解析用回路および特
性解析方法を提供しようとするものである。SUMMARY OF THE INVENTION According to the present invention, a transistor having a small error and capable of separately analyzing the characteristics of an essential part of the transistor and the effect of using a conductive substrate are analyzed. The present invention aims to provide a circuit for characteristic analysis and a characteristic analysis method.
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
の本発明は、ゲート端子と接地電位間に直列に接続され
た容量（Ｃｇｐ）と抵抗（Ｒｇｐ）と、ゲート端子に接
続された、直列に接続されたインダクタンス（Ｌｇ）と
抵抗（Ｒｇ）と、ソース端子に接続された、直列に接続
されたインダクタンス（Ｌｓ）と抵抗（Ｒｓ）と、ドレ
イン端子に接続された、直列に接続されたインダクタン
ス（Ｌｄ）と抵抗（Ｒｄ）と、ドレイン端子と接地電位
間に直列に接続された容量（Ｃｄｐ）と抵抗（Ｒｄｐ）
と、該直列に接続されたインダクタンス（Ｌｇ）と抵抗
（Ｒｇ）のゲート端子に接続されていない側に接続され
た、並列に接続された容量（Ｃｇｓ）と抵抗（Ｒｇｓ）
と、前記直列に接続されたインダクタンス（Ｌｇ）と抵
抗（Ｒｇ）のゲート端子に接続されていない側と該直列
に接続されたインダクタンス（Ｌｄ）と抵抗（Ｒｄ）の
ドレイン端子に接続されていない側との間に接続され
た、直列に接続された容量（Ｃｇｄ）と抵抗（Ｒｇｄ）
と、該並列に接続された容量（Ｃｇｓ）と抵抗（Ｒｇ
ｓ）の、前記直列に接続されたインダクタンス（Ｌｇ）
と抵抗（Ｒｇ）の接続されていない側と該直列に接続さ
れたインダクタンス（Ｌｓ）と抵抗（Ｒｓ）のソース端
子に接続されていない側との間に接続された、抵抗（Ｒ
ｉｎ）と、前記直列に接続されたインダクタンス（Ｌ
ｄ）と抵抗（Ｒｇ）のドレイン端子に接続されていない
側と、前記直列に接続されたインダクタンス（Ｌｓ）と
抵抗（Ｒｓ）のソース端子に接続されていない側との間
に並列に接続された、電流値が前記直列に接続されたイ
ンダクタンス（Ｌｇ）と抵抗（Ｒｇ）のゲート端子に接
続されていない側に接続された容量（Ｃｇｓ）の両端電
圧に比例する電流源（Ｇｍ）と、抵抗（Ｒｄｓ）と、直
列に接続された容量（Ｃｄｓ）と抵抗（Ｒｓｕｂ）とを
具備することを特徴とする導電性基板上の半導体結晶層
に形成されたトランジスタの特性解析用回路である。According to the present invention for achieving the above object, a capacitor (Cgp) and a resistor (Rgp) connected in series between a gate terminal and a ground potential and a gate terminal are connected. Inductance (Lg) and resistance (Rg) connected in series, inductance (Ls) and resistance (Rs) connected in series, connected to the source terminal, and connected in series connected to the drain terminal. Inductance (Ld) and resistance (Rd), and capacitance (Cdp) and resistance (Rdp) connected in series between the drain terminal and ground potential.
And a parallel-connected capacitance (Cgs) and resistance (Rgs) connected to the side of the series-connected inductance (Lg) and resistance (Rg) not connected to the gate terminal.
And a side of the inductance (Lg) and the resistance (Rg) connected in series that are not connected to the gate terminal and a side of the inductance (Ld) and the drain terminal of the resistance (Rd) that are connected in series. The series connected capacitance (Cgd) and resistance (Rgd)
And the capacitance (Cgs) and resistance (Rg) connected in parallel.
s), the inductance (Lg) connected in series
And a resistor (Rg) connected between a side not connected to the resistor (Rg) and a side not connected to the source terminal of the resistor (Rs) and the inductance (Ls) connected in series.
in) and the inductance (L
d) and the side of the resistor (Rg) that is not connected to the drain terminal, and the side of the inductor (Ls) that is connected in series and the side that is not connected to the source terminal of the resistor (Rs) are connected in parallel. A current source (Gm) whose current value is proportional to the voltage across the capacitance (Cgs) connected to the side of the series connection of the inductance (Lg) and the resistance (Rg) that is not connected to the gate terminal, A circuit for analyzing characteristics of a transistor formed in a semiconductor crystal layer on a conductive substrate, comprising a resistor (Rds), a capacitor (Cds) and a resistor (Rsub) connected in series.
【０００８】また、以上のように構成された回路の各回
路定数を、Ｓ−パラメータの測定値に対して最も誤差が
小さくなるように決定する導電性基板上の半導体結晶層
に形成されたトランジスタの特性解析方法である。Further, each circuit constant of the circuit configured as described above is determined so that the error with respect to the measured value of the S-parameter is minimized. A transistor formed in the semiconductor crystal layer on the conductive substrate. Is a method of analyzing the characteristics of.
【０００９】[0009]
【作用】図面を用いて、本発明の作用を説明する。The operation of the present invention will be described with reference to the drawings.
【００１０】図１に本発明の小信号線形等価回路を示
す。新しい回路定数として、ＣｇｐとＲｇｐがゲートと
接地電位との間に追加され、ＣｄｐとＲｄｐがドレイン
と接地電位との間に追加され、ＲｓｕｂがＣｄｓと直列
に挿入されている。導電性基板を用いたトランジスタで
あるため、（１）基板による容量成分、（２）基板の導
電性（３）ＧａＡｓ−Ｓｉ界面などの影響を考慮しなけ
ればならない。ＣｇｐとＣｄｐは主に測定用パッドと導
電性基板との間の容量成分を表し、Ｃｄｓは主に、Ｇａ
Ａｓ−Ｓｉ界面の影響を表し、Ｒｇｐ、Ｒｄｐ、Ｒｓｕ
ｂは導電性基板を用いていることによる低抗成分を表
す。FIG. 1 shows a small signal linear equivalent circuit of the present invention. As new circuit constants, Cgp and Rgp are added between the gate and the ground potential, Cdp and Rdp are added between the drain and the ground potential, and Rsub is inserted in series with Cds. Since it is a transistor using a conductive substrate, influences such as (1) capacitance component due to substrate, (2) conductivity of substrate (3) GaAs-Si interface, etc. must be taken into consideration. Cgp and Cdp mainly represent a capacitance component between the measurement pad and the conductive substrate, and Cds mainly represents Ga.
Represents the influence of As-Si interface, Rgp, Rdp, Rsu
b represents a low resistance component due to the use of the conductive substrate.
【００１１】次に本発明の導電性基板上の半導体結晶層
に形成されたトランジスタの特性解析方法について述べ
る。等価回路の各回路定数をＳ−パラメータの測定値に
対して最も誤差が小さくなるように決定することを、通
常フィッティングと呼ぶ。本発明の等価回路を用いてこ
のフィッティングをした結果を、従来の等価回路による
フィッティングの結果と比較して、図２に示す。また、
従来回路によるフィッティングの誤差は１６％であった
が、図１の等価回路によるフィッティングの誤差は、わ
ずか２．１％である。図２や上記の誤差の値からもわか
るように、図１に示された本発明の等価回路を用いて、
かつ、本発明の解析方法によれば作製されたトランジス
タの特性を精度よく表現することができる。Next, a method of analyzing the characteristics of the transistor formed in the semiconductor crystal layer on the conductive substrate of the present invention will be described. It is generally called fitting to determine each circuit constant of the equivalent circuit so as to minimize the error with respect to the measured value of the S-parameter. The result of this fitting using the equivalent circuit of the present invention is shown in FIG. 2 in comparison with the result of fitting using a conventional equivalent circuit. Also,
The error in fitting by the conventional circuit was 16%, but the error in fitting by the equivalent circuit in FIG. 1 was only 2.1%. As can be seen from FIG. 2 and the above-mentioned error values, by using the equivalent circuit of the present invention shown in FIG.
Moreover, according to the analysis method of the present invention, the characteristics of the manufactured transistor can be accurately expressed.
【００１２】導電性基板を用いている影響は図１の等価
回路中の６つの回路定数Ｃｇｐ，Ｒｇｐ，Ｃｄｓ，Ｒｓ
ｕｂ，Ｃｄｐ，Ｒｄｐのみに現れる。したがって、作製
されたトランジスタの特性は、トランジスタの本質的な
特性による部分と、導電性基板や基板と半導体層との界
面の影響による部分とに分離される。本発明の等価回路
と、本発明の解析方法を用いることによって、この２つ
部分の特性をそれぞれ、より簡単にかつ正確に評価する
ことができる。そして、このため、トランジスタの最適
設計やプロセス最適化のための指針をより明確にするこ
とができる。The influence of using the conductive substrate is the six circuit constants Cgp, Rgp, Cds, Rs in the equivalent circuit of FIG.
Appears only in ub, Cdp, and Rdp. Therefore, the characteristics of the manufactured transistor are separated into a portion due to the intrinsic characteristics of the transistor and a portion due to the influence of the conductive substrate or the interface between the substrate and the semiconductor layer. By using the equivalent circuit of the present invention and the analysis method of the present invention, the characteristics of these two parts can be evaluated more easily and accurately. Therefore, it is possible to clarify the guideline for the optimum transistor design and process optimization.
【００１３】[0013]
【実施例】本発明の実施例を説明する。EXAMPLES Examples of the present invention will be described.
【００１４】図１の等価回路を用いてＳ−パラメータの
フィッテイングをした結果を従来の等価回路によるフィ
ッテイングの結果と比較して、図２に示す。従来回路に
よるフィッテイングの誤差は１６％であったが、図１の
等価回路によるフィッテングの誤差は、わずか２．１％
である。The result of S-parameter fitting using the equivalent circuit of FIG. 1 is shown in FIG. 2 in comparison with the result of fitting by the conventional equivalent circuit. The fitting error due to the conventional circuit was 16%, but the fitting error due to the equivalent circuit of Fig. 1 was only 2.1%.
Is.
【００１５】さまざまな基板上に作製されたトランジス
タの代表的な回路定数をまとめて図３の表に示す。これ
らの値は１〜２０ＧＨｚのＳ−パラメータの測定値に対
してフィッテイングで求めたものである。Typical circuit constants of transistors manufactured on various substrates are summarized in the table of FIG. These values are obtained by fitting with respect to the measured values of S-parameters of 1 to 20 GHz.
【００１６】ウェハ１の２つのトランジスタはウェハ上
で約４ｍｍ離れたところに位置する。両トランジスタの
定数はほとんど同じであり、これは両トランジスタがほ
ば同じ特性を持っていることと一致する。また、Ｒｓｕ
ｂの値は、基板の導電率の仕様から計算したソース・ド
レイン間のバルクの低抗値とほぼ一致している。このこ
とは、Ｒｓｕｂが基板の導電性による抵抗成分を表現で
きていることを示す。The two transistors on wafer 1 are located on the wafer approximately 4 mm apart. The constants of both transistors are almost the same, which is consistent with both transistors having almost the same characteristics. Also, Rsu
The value of b almost agrees with the low resistance value of the bulk between the source and drain calculated from the specification of the conductivity of the substrate. This indicates that Rsub can express the resistance component due to the conductivity of the substrate.
【００１７】ウェハ２のキャリア密度はウェハ１より約
１２％高い。したがって、この分ウェハ２のトランジス
タのＧｍの値が大きくなっている。また、Ｃｇｐ、Ｃｄ
ｓ、Ｃｄｐは２０％程度大きく、これは基板や基板と半
導体層との界面の影響と考えられる。また、Ｒｇｐ、Ｒ
ｓｕｂ、Ｒｄｐは２０％ほど小さく、これは基板の導電
率がウェハ１より高いためではないかと思われる。The carrier density of wafer 2 is about 12% higher than that of wafer 1. Therefore, the value of Gm of the transistor on the wafer 2 is correspondingly increased. Also, Cgp, Cd
s and Cdp are large by about 20%, which is considered to be due to the influence of the substrate and the interface between the substrate and the semiconductor layer. Also, Rgp, R
The sub and Rdp are as small as 20%, which is probably because the conductivity of the substrate is higher than that of the wafer 1.
【００１８】ウェハ３のキャリア密度はウェハ１より約
１８％高く、また、電子供給層の厚さが約３０％薄くな
っている。したがって、この分Ｇｍの値が小さく、Ｃｇ
ｓの値が大きくなっている。The carrier density of the wafer 3 is about 18% higher than that of the wafer 1, and the thickness of the electron supply layer is about 30% thinner. Therefore, the value of Gm is small by this amount, and
The value of s is large.
【００１９】また、Ｃｇｐ、Ｃｄｓ、Ｃｄｐはウェハ１
とほぼ同じであり、これは基板や基板と半導体層との界
面の影響がウェハ１とほぼ同じであると考えられる。ま
た、Ｒｇｐ，Ｒｓｕｂ、Ｒｄｐは約２倍になっており、
基板の抵抗率がウェハ１の２倍程度になっているのでは
ないかと思われる。Cgp, Cds and Cdp are wafer 1
It is considered that the influence of the substrate and the interface between the substrate and the semiconductor layer is almost the same as that of the wafer 1. Also, Rgp, Rsub, and Rdp are about doubled,
It seems that the resistivity of the substrate is about twice that of the wafer 1.
【００２０】ウェハ４のチャネル層（電子走行層）は、
製造上のミスにより、欠陥密度がウェハ１に比べ高くな
ってしまった。このため、Ｇｍは小さく、Ｃｇｓは大き
くなっている。Ｒｇｐ、Ｒｓｕｂ、Ｒｄｐはウェハ１と
ほぼ同じ値であり、基板の導電率がウェハ１とほぼ同じ
であることを示唆している。Ｃｇｐ、Ｃｄｓ、Ｃｄｐは
ウェハ２とほぼ同じ値であり、基板容量や基板と半導体
層との界面の影響はウェハ２とほぼ同じであると思われ
る。The channel layer (electron transit layer) of the wafer 4 is
Due to a manufacturing error, the defect density is higher than that of the wafer 1. Therefore, Gm is small and Cgs is large. Rgp, Rsub, and Rdp have almost the same values as those of the wafer 1, suggesting that the conductivity of the substrate is almost the same as that of the wafer 1. Cgp, Cds, and Cdp have almost the same values as the wafer 2, and the influence of the substrate capacitance and the interface between the substrate and the semiconductor layer seems to be almost the same as that of the wafer 2.
【００２１】ウェハ５のデバイス１はウェハ１のデバイ
スとほぼ同様の特性を持っており、回路定数もほぼ同じ
値である。デバイス２は測定用パッドの面積がデバイス
１の約半分であり、その分、Ｃｇｐ、Ｃｄｐが小さく、
Ｒｇｐ，Ｒｄｐが大きくなっている。The device 1 on the wafer 5 has substantially the same characteristics as the device on the wafer 1, and the circuit constants are also substantially the same. The area of the measurement pad of the device 2 is about half that of the device 1, and the Cgp and Cdp are small accordingly.
Rgp and Rdp are large.
【００２２】[0022]
【発明の効果】本発明の等価回路を用いた解析によれ
ば、導電性基板上の半導体結晶層に形成されたトランジ
スタの本質的な部分の特性と、導電性基板を用いている
ことによる影響とを分離して解析することができる。According to the analysis using the equivalent circuit of the present invention, the characteristics of the essential part of the transistor formed in the semiconductor crystal layer on the conductive substrate and the influence of using the conductive substrate. And can be separated and analyzed.
【００２３】したがって、トランジスタの高性能化や最
適化のための設計や導電性基板の最適化や基板上の半導
体層の構造やその製造方法の最適化などが極めて容易に
なる。またこの等価回路は、トランジスタの実際の特性
をよく表現できるため、この等価回路を用いれば、トラ
ンジスタを用いたさらに高度な回路の特性の計算や解析
を正確に行うことができる。Therefore, it is very easy to design the transistor for high performance and optimization, optimize the conductive substrate, optimize the structure of the semiconductor layer on the substrate, and optimize the manufacturing method thereof. Further, since the equivalent circuit can well represent the actual characteristics of the transistor, the calculation and analysis of the characteristics of a more sophisticated circuit using the transistor can be accurately performed by using the equivalent circuit.
【図１】本発明の導電性基板上の半導体結晶層に形成さ
れたトランジスタの特性解析用小信号線形等価回路であ
る。FIG. 1 is a small signal linear equivalent circuit for characteristic analysis of a transistor formed in a semiconductor crystal layer on a conductive substrate of the present invention.
【図２】本発明の小信号線形等価回路による解析結果と
従来の小信号線形等価回路による解析結果の比較であ
る。FIG. 2 is a comparison of the analysis result by the small signal linear equivalent circuit of the present invention and the analysis result by the conventional small signal linear equivalent circuit.
【図３】本発明の導電性基板上の半導体結晶層に形成さ
れたトランジスタの特性解析方法により得られた、さま
ざまなトランジスタの回路定数を示す図である。FIG. 3 is a diagram showing circuit constants of various transistors obtained by a method of analyzing characteristics of a transistor formed in a semiconductor crystal layer on a conductive substrate of the present invention.
【図４】従来のトランジスタの特性解析用小信号線形等
価回路である。FIG. 4 is a conventional small signal linear equivalent circuit for characteristic analysis of a transistor.
【手続補正書】[Procedure amendment]
【提出日】平成５年１０月８日[Submission date] October 8, 1993
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】請求項１[Name of item to be corrected] Claim 1
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００３[Name of item to be corrected] 0003
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００３】[0003]
【外１】 [Outer 1]
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００５[Name of item to be corrected] 0005
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００５】また、従来の等価回路を用いた解析では、
トランジスタの本質的な部分の特性と、導電性基板を用
いていることによる影響とを分離して解析することが出
来なくて、たとえば、ゲート・ソース間の容量成分に
は、トランジスタが本質的に持っているゲート・ソース
間容量と、導電性基板を用いていることによる容量成分
との両方が含まれてしまい、得られた解析結果では、作
製されたトランジスタの性能が、何できまっているのか
把握することが出来なかった。Further, in the analysis using the conventional equivalent circuit,
It is impossible to analyze the characteristics of the essential part of the transistor and the effect of using the conductive substrate separately. For example, in the capacitance component between the gate and the source, the transistor is essentially Both the existing gate-source capacitance and the capacitance component due to the use of the conductive substrate are included, and the obtained analysis results show what the performance of the fabricated transistor is. I couldn't do it.
【手続補正４】[Procedure amendment 4]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００７[Correction target item name] 0007
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００７】[0007]
【課題を解決するための手段】上記目的を達成するため
の本発明は、ゲート端子と接地電位間に直列に接続され
た容量（Ｃｇｐ）と抵抗（Ｒｇｐ）と、ゲート端子に接
続された、直列に接続されたインダクタンス（Ｌｇ）と
抵抗（Ｒｇ）と、ソース端子に接続された、直列に接続
されたインダクタンス（Ｌｓ）と抵抗（Ｒｓ）と、ドレ
イン端子に接続された、直列に接続されたインダクタン
ス（Ｌｄ）と抵抗（Ｒｄ）と、ドレイン端子と接地電位
間に直列に接続された容量（Ｃｄｐ）と抵抗（Ｒｄｐ）
と、該直列に接続されたインダクタンス（Ｌｇ）と抵抗
（Ｒｇ）のゲート端子に接続されていない側に接続され
た、並列に接続された容量（Ｃｇｓ）と抵抗（Ｒｇｓ）
と、前記直列に接続されたインダクタンス（Ｌｇ）と抵
抗（Ｒｇ）のゲート端子に接続されていない側と該直列
に接続されたインダクタンス（Ｌｄ）と抵抗（Ｒｄ）の
ドレイン端子に接続されていない側との間に接続され
た、直列に接続された容量（Ｃｇｄ）と抵抗（Ｒｇｄ）
と、該並列に接続された容量（Ｃｇｓ）と抵抗（Ｒｇ
ｓ）の、前記直列に接続されたインダクタンス（Ｌｇ）
と抵抗（Ｒｇ）の接続されていない側と該直列に接続さ
れたインダクタンス（Ｌｓ）と抵抗（Ｒｓ）のソース端
子に接続されていない側との間に接続された、抵抗（Ｒ
ｉｎ）と、前記直列に接続されたインダクタンス（Ｌ
ｄ）と抵抗（Ｒｄ）のドレイン端子に接続されていない
側と、前記直列に接続されたインダクタンス（Ｌｓ）と
抵抗（Ｒｓ）のソース端子に接続されていない側との間
に並列に接続された、電流値が前記直列に接続されたイ
ンダクタンス（Ｌｇ）と抵抗（Ｒｇ）のゲート端子に接
続されていない側に接続された容量（Ｃｇｓ）の両端電
圧に比例する電流源（Ｇｍ）と、抵抗（Ｒｄｓ）と、直
列に接続された容量（Ｃｄｓ）と抵抗（Ｒｓｕｂ）とを
具備することを特徴とする導電性基板上の半導体結晶層
に形成されたトランジスタの特性解析用回路である。According to the present invention for achieving the above object, a capacitor (Cgp) and a resistor (Rgp) connected in series between a gate terminal and a ground potential and a gate terminal are connected. Inductance (Lg) and resistance (Rg) connected in series, inductance (Ls) and resistance (Rs) connected in series, connected to the source terminal, and connected in series connected to the drain terminal. Inductance (Ld) and resistance (Rd), and capacitance (Cdp) and resistance (Rdp) connected in series between the drain terminal and ground potential.
And a parallel-connected capacitance (Cgs) and resistance (Rgs) connected to the side of the series-connected inductance (Lg) and resistance (Rg) not connected to the gate terminal.
And a side of the inductance (Lg) and the resistance (Rg) connected in series that are not connected to the gate terminal and a side of the inductance (Ld) and the drain terminal of the resistance (Rd) that are connected in series. The series connected capacitance (Cgd) and resistance (Rgd)
And the capacitance (Cgs) and resistance (Rg) connected in parallel.
s), the inductance (Lg) connected in series
And a resistor (Rg) connected between a side not connected to the resistor (Rg) and a side not connected to the source terminal of the resistor (Rs) and the inductance (Ls) connected in series.
in) and the inductance (L
d) and a side of the resistor (R d ) that is not connected to the drain terminal and a side of the inductor (Ls) and the side of the resistor (Rs) that are not connected to the source terminal connected in parallel. A current source (Gm) whose current value is proportional to the voltage across the inductance (Lg) connected in series and the capacitance (Cgs) connected to the side not connected to the gate terminal of the resistor (Rg). , A resistor (Rds), a capacitor (Cds) and a resistor (Rsub) connected in series, and a circuit for analyzing characteristics of a transistor formed in a semiconductor crystal layer on a conductive substrate. .
【手続補正５】[Procedure Amendment 5]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１０[Correction target item name] 0010
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１０】図１に本発明の小信号線形等価回路を示
す。新しい回路定数として、ＣｇｐとＲｇｐがゲートと
接地電位との間に追加され、ＣｄｐとＲｄｐがドレイン
と接地電位との間に追加され、ＲｓｕｂがＣｄｓと直列
に挿入されている。導電性基板を用いたトランジスタで
あるため、（１）基板による容量成分、（２）基板の導
電性（３）導電性基板と、その上の半導体結晶層との界
面などの影響を考慮しなければならない。ＣｇｐとＣｄ
ｐは主に測定用パッドと導電性基板との間の容量成分を
表し、Ｃｄｓは主に、導電性基板と、その上の半導体結
晶層との界面の影響を表し、Ｒｇｐ、Ｒｄｐ、Ｒｓｕｂ
は導電性基板を用いていることによる抵抗成分を表す。FIG. 1 shows a small signal linear equivalent circuit of the present invention. As new circuit constants, Cgp and Rgp are added between the gate and the ground potential, Cdp and Rdp are added between the drain and the ground potential, and Rsub is inserted in series with Cds. Since it is a transistor using a conductive substrate, (1) the capacitance component of the substrate, (2) the conductivity of the substrate, (3) the interface between the conductive substrate and the semiconductor crystal layer thereabove, etc. The impact must be considered. Cgp and Cd
p mainly represents the capacitance component between the measurement pad and the conductive substrate, and Cds mainly represents the conductive substrate and the semiconductor connection thereon.
Represents the effect of the interface with the crystal layer, Rgp, Rdp, Rsub
Represents a resistance component due to the use of the conductive substrate.
【手続補正６】[Procedure correction 6]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１６[Correction target item name] 0016
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１６】ウェハ１の２つのトランジスタはウェハ上
で約４ｍｍ離れたところに位置する。両トランジスタの
定数はほとんど同じであり、これは両トランジスタがほ
ば同じ特性を持っていることと一致する。また、Ｒｓｕ
ｂの値は、基板の導電率の仕様から計算したソース・ド
レイン間のバルクの抵抗値とほぼ一致している。このこ
とは、Ｒｓｕｂが基板の導電性による抵抗成分を表現で
きていることを示す。The two transistors on wafer 1 are located on the wafer approximately 4 mm apart. The constants of both transistors are almost the same, which is consistent with both transistors having almost the same characteristics. Also, Rsu
The value of b substantially matches the resistance value of the bulk between the source and drain calculated from the specification of the conductivity of the substrate. This indicates that Rsub can express the resistance component due to the conductivity of the substrate.
Claims (2)
れた容量（Ｃｇｐ）と抵抗（Ｒｇｐ）と、 ゲート端子に接続された、直列に接続されたインダクタ
ンス（Ｌｇ）と抵抗（Ｒｇ）と、 ソース端子に接続された、直列に接続されたインダクタ
ンス（Ｌｓ）と抵抗（Ｒｓ）と、 ドレイン端子に接続された、直列に接続されたインダク
タンス（Ｌｄ）と抵抗（Ｒｄ）と、 ドレイン端子と接地電位間に直列に接続された容量（Ｃ
ｄｐ）と抵抗（Ｒｄｐ）と、 該直列に接続されたインダクタンス（Ｌｇ）と抵抗（Ｒ
ｇ）のゲート端子に接続されていない側に接続された、
並列に接続された容量（Ｃｇｓ）と抵抗（Ｒｇｓ）と、 前記直列に接続されたインダクタンス（Ｌｇ）と抵抗
（Ｒｇ）のゲート端子に接続されていない側と、該直列
に接続されたインダクタンス（Ｌｄ）と抵抗（Ｒｄ）の
ドレイン端子に接続されていない側との間に接続され
た、直列に接続された容量（Ｃｇｄ）と抵抗（Ｒｇｄ）
と、 該並列に接続された容量（Ｃｇｓ）と抵抗（Ｒｇｓ）
の、前記直列に接続されたインダクタンス（Ｌｇ）と抵
抗（Ｒｇ）の接続されていない側と、該直列に接続され
たインダクタンス（Ｌｓ）と抵抗（Ｒｓ）のソース端子
に接続されていない側との間に接続された、抵抗（Ｒｉ
ｎ）と、 前記直列に接続されたインダクタンス（Ｌｄ）と抵抗
（Ｒｇ）のドレイン端子に接続されていない側と、前記
直列に接続されたインダクタンス（Ｌｓ）と抵抗（Ｒ
ｓ）のソース端子に接続されていない側との間に並列に
接続された、電流値が前記直列に接続されたインダクタ
ンス（Ｌｇ）と抵抗（Ｒｇ）のゲート端子に接続されて
いない側に接続された容量（Ｃｇｓ）の両端電圧に比例
する電流源（Ｇｍ）と、抵抗（Ｒｄｓ）と、直列に接続
された容量（Ｃｄｓ）と抵抗（Ｒｓｕｂ）とを具備する
ことを特徴とする導電性基板上の半導体結晶層に形成さ
れたトランジスタの特性解析用回路。1. A capacitance (Cgp) and a resistance (Rgp) connected in series between a gate terminal and a ground potential, and an inductance (Lg) and a resistance (Rg) connected in series connected to a gate terminal. , Series-connected inductance (Ls) and resistance (Rs) connected to the source terminal, series-connected inductance (Ld) and resistance (Rd) connected to the drain terminal, and drain terminal Capacitance (C
dp) and resistance (Rdp), and the inductance (Lg) and resistance (R
g) connected to the side not connected to the gate terminal,
A capacitance (Cgs) and a resistance (Rgs) connected in parallel, a side of the inductance (Lg) and a resistance (Rg) connected in series which are not connected to the gate terminals, and an inductance (S) connected in series. A series connected capacitor (Cgd) and resistor (Rgd) connected between Ld) and the side of the resistor (Rd) not connected to the drain terminal.
And the capacitance (Cgs) and resistance (Rgs) connected in parallel
Of the inductance (Lg) and the resistor (Rg) connected in series, and the side of the inductor (Ls) and the resistor (Rs) connected in series that are not connected to the source terminal. The resistor (Ri
n), the side of the inductance (Ld) and the resistor (Rg) connected in series that are not connected to the drain terminal, and the inductance (Ls) and the resistance (R) connected in series.
s) connected in parallel with the side not connected to the source terminal, and connected to the side where the current value is connected in series to the inductance (Lg) and resistor (Rg) not connected to the gate terminal. Conductivity characterized by comprising a current source (Gm) proportional to the voltage across the charged capacitance (Cgs), a resistance (Rds), and a capacitance (Cds) and a resistance (Rsub) connected in series. A circuit for analyzing characteristics of a transistor formed in a semiconductor crystal layer on a substrate.
ラメータの測定値に対して最も誤差が小さくなるように
決定する導電性基板上の半導体結晶層に形成されたトラ
ンジスタの特性解析方法。2. A characteristic analysis of a transistor formed in a semiconductor crystal layer on a conductive substrate, wherein each circuit constant of the circuit of claim 1 is determined so as to have the smallest error with respect to the measured value of the S-parameter. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22915293A JPH0783991A (en) | 1993-09-14 | 1993-09-14 | Circuit and method for analyzing characteristic of transistor formed of semiconductor crystal layer on conductive board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22915293A JPH0783991A (en) | 1993-09-14 | 1993-09-14 | Circuit and method for analyzing characteristic of transistor formed of semiconductor crystal layer on conductive board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0783991A true JPH0783991A (en) | 1995-03-31 |
Family
ID=16887597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22915293A Withdrawn JPH0783991A (en) | 1993-09-14 | 1993-09-14 | Circuit and method for analyzing characteristic of transistor formed of semiconductor crystal layer on conductive board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783991A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134994A1 (en) * | 2005-06-16 | 2006-12-21 | Agilent Technologies, Inc. | Fet characteristic measuring method |
-
1993
- 1993-09-14 JP JP22915293A patent/JPH0783991A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006134994A1 (en) * | 2005-06-16 | 2006-12-21 | Agilent Technologies, Inc. | Fet characteristic measuring method |
| US7429869B2 (en) | 2005-06-16 | 2008-09-30 | Agilent Technologies, Inc. | Method for measuring FET characteristics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7952333B2 (en) | Circuit and method for determining current in a load | |
| US20040044511A1 (en) | Circuit simulation method | |
| Garverick et al. | An MOS device for AC measurement of surface impedance with application to moisture monitoring | |
| JP2006147756A (en) | Method for designing high-frequency transistor, and high-frequency transistor with multi-finger gate | |
| KR20030017503A (en) | Hybrid, non linear, large signal microwave/millimeter wave model | |
| CN113252949B (en) | High-precision current sampling circuit with on-chip real-time calibration | |
| US20060217948A1 (en) | Component for a simulation tool | |
| JPH0783991A (en) | Circuit and method for analyzing characteristic of transistor formed of semiconductor crystal layer on conductive board | |
| CN106951586B (en) | Modeling method of radio frequency MOS device considering temperature effect | |
| Geng et al. | Modified small‐signal behavioral model for GaN HEMTs based on support vector regression | |
| Chen et al. | Reduction of sidegating in GaAs analog and digital circuits using a new buffer layer | |
| US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
| US7764077B2 (en) | Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device | |
| CN113030675B (en) | Non-back-gold MOSFET wafer testing method based on near particle method | |
| US6472942B1 (en) | Parasitically compensated resistor for integrated circuits | |
| JP4428190B2 (en) | How to create a high-frequency transistor model | |
| JPH09211064A (en) | Characteristic analyzing circuit of transistor formed on semiconductor crystal layer on conductive substrate | |
| US8242769B2 (en) | Method for measuring transconductance | |
| JP2848997B2 (en) | Method for determining equivalent circuit element constants of electric circuits | |
| Strid | Extracting more accurate FET equivalent circuits | |
| US9063193B2 (en) | Layout structure of electronic element and testing method of the same thereof | |
| JP2661528B2 (en) | Semiconductor integrated circuit device | |
| US5658804A (en) | Method for measuring parasitic components of a field effect transistor and a semiconductor integrated circuit | |
| CN113778163B (en) | Gallium nitride device with temperature compensation function | |
| JP3515440B2 (en) | Output transistor measurement method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |