JPH0778573B2 - Signal forming device - Google Patents

Signal forming device

Info

Publication number
JPH0778573B2
JPH0778573B2 JP62013470A JP1347087A JPH0778573B2 JP H0778573 B2 JPH0778573 B2 JP H0778573B2 JP 62013470 A JP62013470 A JP 62013470A JP 1347087 A JP1347087 A JP 1347087A JP H0778573 B2 JPH0778573 B2 JP H0778573B2
Authority
JP
Japan
Prior art keywords
signal
output
gate
circuit
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62013470A
Other languages
Japanese (ja)
Other versions
JPS63182633A (en
Inventor
良一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62013470A priority Critical patent/JPH0778573B2/en
Publication of JPS63182633A publication Critical patent/JPS63182633A/en
Priority to US07/483,293 priority patent/US5087119A/en
Publication of JPH0778573B2 publication Critical patent/JPH0778573B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measurement Of Optical Distance (AREA)
  • Focusing (AREA)
  • Automatic Focus Adjustment (AREA)

Description

【発明の詳細な説明】 ［発明の利用分野］ 本発明は、カメラ等の機器に適用される、目標方向に存
在する物体までの距離に関連した信号を形成する信号形
成装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal forming device which is applied to a device such as a camera and which forms a signal related to a distance to an object existing in a target direction.

［発明の背景］ 最近のカメラでは自動合焦装置を搭載しているものが多
くなっており、その自動合焦装置の要部を構成する装置
として三角測量の原理を応用したアクティブ方式の赤外
光測距装置が知られている。[Background of the Invention] Recently, many cameras are equipped with an automatic focusing device. As an apparatus that constitutes a main part of the automatic focusing device, an infrared of an active method applying the principle of triangulation is used. Optical ranging devices are known.

この赤外光測距装置は既によく知られているように、赤
外線を発光する赤外発光ダイオード等の投光素子と、該
投光素子から被写体に向って投射された赤外線の反射光
を受光して電気的出力を発生する受光素子と、を有して
おり、比較的精度の高い測距を行なうことができるとと
もに小型であることからカメラに適した測距装置として
多くのカメラに採用されている。As is well known, this infrared light distance measuring device receives a light projecting element such as an infrared light emitting diode that emits infrared light, and receives reflected light of infrared light projected from the light projecting element toward a subject. It is used in many cameras as a distance measuring device suitable for cameras because it has a light receiving element that generates an electrical output and is capable of relatively accurate distance measurement and is small. ing.

しかしながら従来のカメラに搭載されている公知の測距
装置では該投光素子から発射される光線が撮影視野の中
心部領域のみに投射されるように構成されていたので該
測距装置を搭載しているカメラでたとえば２人の人間が
撮影視野の中心部領域を挟んで互いに離れて立っている
写真を撮影した場合、該投光素子から発射された光線が
２人の人間の間を抜けて遠方位置（すなわち、測距不可
能な無限遠位置）の背景に投射される結果、被写体とす
べき２人の人間にはピントが合っていない、いわゆる
“中抜け”現象によるピンぼけ写真ができてしまう欠点
があった。However, in the known distance measuring device mounted on the conventional camera, since the light beam emitted from the light projecting element is configured to be projected only on the central area of the photographing visual field, the distance measuring device is mounted. When a photograph is taken with two cameras standing apart from each other with the central region of the field of view taken with a camera, the light beam emitted from the light projecting element passes through between the two humans. As a result of being projected on the background at a distant position (that is, at an infinity position where distance measurement is impossible), two people who should be the subject are out of focus, and a defocused photograph due to the so-called "blankhole" phenomenon is created. There was a drawback.

そこで、このような欠点を排除し、中抜け現象が生じな
いようにするために、撮影視野の中心部領域に投光する
投光素子と撮影視野の周辺部領域に投光する少なくも１
個以上の投光素子とを装備した、いわゆる広視野測距装
置が提案されている。Therefore, in order to eliminate such a defect and prevent the occurrence of the hollow defect, a light projecting element that projects light in the central area of the shooting field of view and at least 1 area that projects light in the peripheral area of the shooting field of view.
A so-called wide-field distance measuring device equipped with more than one light-projecting element has been proposed.

この広視野測距装置では撮影視野内の複数の点に対して
測距を行ない、無限遠ではない被写体までの距離を測定
値として出力するので該装置を有した自動合焦装置によ
ってピント合せを行なった場合、中抜け現象によるピン
ぼけ写真が生じることはないが、この広視野測距装置を
実用化するためにはなお解決すべき課題が残されてい
る。This wide-field distance measuring device measures the distances to a plurality of points within the field of view and outputs the distance to a subject that is not infinity as a measured value. Therefore, focusing is performed by an automatic focusing device having the device. If this is done, no out-of-focus photography due to the hollow image phenomenon will occur, but there are still problems to be solved in order to put this wide-field distance measuring device into practical use.

これまでに提案されている広視野測距装置として以下の
如き二種のものが知られているが、それぞれ次のような
欠点を有していた。The following two types of wide-field distance measuring devices proposed so far are known, but each has the following drawbacks.

その第一のものは、複数個の投光素子を時分割的に駆動
するとともに受光素子に生ずる出力信号を時分割処理し
て各投光点の測距値を算出した後、所定のアルゴリズム
を用いて妥当な測距値を出力として発生させる形式の測
距装置である。この第一の形式の広視野測距装置によれ
ば最も適切な測距値が得られるが、この装置の欠点は回
路規模が従来の測距装置よりも著しく大きくなって装置
価格が非常に高価になるばかりでなく、長い演算時間を
要するので測距開始から撮影完了までに長い時間を必要
とすることである。The first one is to drive a plurality of light emitting elements in a time-divisional manner and time-divisionally process an output signal generated in a light receiving element to calculate a distance measurement value of each light emitting point, and then execute a predetermined algorithm. It is a distance measuring device of a type that generates a proper distance measuring value as an output by using it. This first type of wide-field distance measuring device provides the most suitable distance measurement value, but the drawback of this device is that the circuit scale is significantly larger than the conventional distance measuring device and the device price is very expensive. In addition to the above, a long calculation time is required, and thus a long time is required from the start of distance measurement to the completion of shooting.

第二の形式の広視野測距装置は次のような測距動作を行
なうように構成されていた。すなわち、この測距装置で
は、まず、撮影視野の中心部領域もしくは周辺部領域の
いずれか一方の領域に対して精密測距を行って該領域の
測距値が無限遠であった時には該領域以外の他領域に対
して再び精密測距を行ない、該他領域の測距値が有限値
であれば該他領域の測距値を出力として発生するように
構成されていた。The wide-field distance measuring device of the second type is configured to perform the following distance measuring operation. That is, in this distance measuring device, first, a precise distance measurement is performed on either one of the central area and the peripheral area of the photographing visual field, and when the distance measurement value of the area is infinity, the area is measured. The distance measurement is performed again for other areas other than the above, and if the distance measurement value of the other area is a finite value, the distance measurement value of the other area is generated as an output.

この形式の広視野測距装置では上記第１のものより回路
規模は小さくなるのが２回の精密測距を行わなければな
らないので測距時間が従来の測距装置の２倍となって実
用には適しないという欠点があった。In this type of wide-field distance measuring device, the circuit size is smaller than that of the first one, but since the precision distance measurement has to be performed twice, the distance measuring time is twice as long as that of the conventional distance measuring device and put into practical use. There was a drawback that it was not suitable for.

更にこれら装置の欠点は信号処理回路に二重積分型の演
算方式を採用している測距装置において特に問題とな
る。すなわち、二重積分動作による信号処理方式を採用
している測距回路では二重積分動作のためにかなり長い
信号処理時間を必要とするからである。測距時間が長く
なることは、例えばオートフォーカス装置付きのコンパ
クトカメラにとっては以下のような理由によって好まし
いことではない。オートフォーカス装置付きコンパクト
カメラではシャッターレリーズボタンの第一押込み操作
によって測距が行われた後、測距値が測距回路に保持さ
れ、該シャッターレリーズボタンの第二押込み操作が行
われる前に該測距値の表示をファインダー内に行ってい
るので測距に要する時間が長いとシャッターチャンスを
逃すばかりでなくシャッターレリーズボタンの第一の押
込み操作と第二押込み操作との間の時間間隔が長くな
り、その間に手振れを生じる確率が大きくなって手振れ
による誤測距を生じやすくなる。Further, the drawbacks of these devices are particularly problematic in a distance measuring device that employs a double integration type arithmetic method in a signal processing circuit. That is, the distance measuring circuit that employs the signal processing method based on the double integration operation requires a considerably long signal processing time for the double integration operation. A long distance measurement time is not preferable for a compact camera with an autofocus device for the following reasons. In a compact camera with an autofocus device, after the distance measurement is performed by the first pressing operation of the shutter release button, the distance measurement value is held in the distance measuring circuit and before the second pressing operation of the shutter release button is performed. Since the distance measurement value is displayed in the viewfinder, if the time required for distance measurement is long, not only will you miss a photo opportunity, but the time interval between the first and second pressing operations of the shutter release button will be long. The probability that camera shake will occur during that time will increase, and erroneous distance measurement due to camera shake will easily occur.

［発明の目的］ 本発明は、以上の事情に鑑み為されたもので、いわゆる
二重積分型の演算方式を採用した広視野測距装置等の信
号処理時間を短縮することのできる信号形成装置を提供
しようとするものである。[Object of the Invention] The present invention has been made in view of the above circumstances, and is a signal forming device capable of shortening the signal processing time of a wide-field distance measuring device or the like adopting a so-called double integration type arithmetic method. Is to provide.

［発明の概要］ 上記目的を達成するために本発明による信号形成装置
は、複数の異なった目標方向からの光を受光し、受光し
た光に対応する信号に基づいて第１の積分及び該第１の
積分とは逆の第２の積分を行ない、その結果に従って目
標方向に存在する物体までの距離に関連した信号を形成
する信号形成装置において、複数の異なった目標方向か
らの光を受光するための受光手段と、前記受光手段の受
光した光に対応する信号に基づいて積分を行なう積分手
段と、前記受光手段の受光した第１の目標方向からの光
に対応する信号に基づいた前記積分手段による積分値が
前記第１の積分に要する時間より短い所定時間に所定レ
ベルに達しない場合は、前記受光手段の受光した第２の
目標方向からの光に対応する信号に基づいて物体までの
距離に関連した信号を形成するための動作を行なう信号
形成手段とを有することを特徴とするものである。[Summary of the Invention] In order to achieve the above object, a signal forming device according to the present invention receives light from a plurality of different target directions, and based on a signal corresponding to the received light, the first integration and the first integration are performed. In a signal forming device which performs a second integration opposite to the integration of 1 and forms a signal related to the distance to an object existing in the target direction according to the result, light from a plurality of different target directions is received. Light receiving means for performing integration based on a signal corresponding to the light received by the light receiving means, and the integration based on a signal corresponding to the light received by the light receiving means from the first target direction. When the integrated value by the means does not reach the predetermined level in a predetermined time shorter than the time required for the first integration, the object is detected based on the signal corresponding to the light from the second target direction received by the light receiving means. distance And signal forming means for performing an operation for forming a signal related to.

［発明の実施例］ 以下に図面を参照して本発明の実施例を説明する。Embodiments of the Invention Embodiments of the present invention will be described below with reference to the drawings.

第１図は本発明の測距装置の第一の実施例の主要部と該
主要部に関連する回路の一部を示した図である。FIG. 1 is a diagram showing a main part of a first embodiment of a distance measuring device of the present invention and a part of a circuit related to the main part.

第１図において左上隅に描かれた回路１は後記の投光手
段及び受光手段並びに受光信号処理手段や制御手段等に
定電圧を供給するための電源部であり、該電源部には電
池10、カップリングコンデンサ11および14、トランジス
タ12、カメラのレリーズボタンの第１ストロークで閉成
されるスイッチ13、該スイッチ13の閉成時に起動パルス
PUCを出力として生ずる起動パルス発生回路15、後記の
各種回路部分に基準電圧Vc及びKVc（KVc＞Vc）を供給す
る基準電圧発生回路16、等が含まれている。A circuit 1 drawn in the upper left corner in FIG. 1 is a power source unit for supplying a constant voltage to a light projecting unit, a light receiving unit, a light receiving signal processing unit, a control unit, etc., which will be described later, and the power source unit includes a battery 10 , Coupling capacitors 11 and 14, transistor 12, switch 13 that is closed by the first stroke of the release button of the camera, start pulse when the switch 13 is closed
A start pulse generating circuit 15 for generating PUC as an output, a reference voltage generating circuit 16 for supplying reference voltages V c and KV c (KV c > V c ) to various circuit parts described later, and the like are included.

第１図の最上段中央部に描かれている回路２には、撮影
視野の中心部領域に赤外光等の信号を投射するための投
射手段としての投光素子52、該投光素子52に電流を供給
するためのトランジスタ51、該トランジスタ51の制御手
段となっている演算増幅器50（以下には演算増幅器をOP
アンプと略記する）、OPアンプ50の出力をオンオフする
ためのトランジスタ49、投光素子52の両端の電圧を一定
に保つための抵抗53及び54、トランジスタ49を制御する
ためのNORゲート64及びANDゲーチ65、等が含まれてお
り、このうち、ANDゲート65は後述の切換手段の一部を
構成している。In the circuit 2 shown in the central portion of the uppermost stage of FIG. 1, a light projecting element 52 as a projecting means for projecting a signal such as infrared light in the central area of the photographing field, and the light projecting element 52. A transistor 51 for supplying a current to the operational amplifier 50, which serves as a control means for the transistor 51.
Abbreviated as an amplifier), a transistor 49 for turning on / off the output of the OP amplifier 50, resistors 53 and 54 for keeping the voltage across the light emitting element 52 constant, and a NOR gate 64 and AND for controlling the transistor 49. The gate 65 and the like are included, and the AND gate 65 constitutes a part of the switching means described later.

第１図の最上段右隅に描かれている回路３は、撮影視野
の周辺部領域に赤外光等の信号を投射するための投射手
段としての投光素子57及び61と該投光素子の点灯を制御
するための回路素子を含んだ回路であり、該回路３に
は、投光素子57及び61にそれぞれ駆動電流を供給するた
めのトランジスタ56及び60、該トランジスタ56及び60を
制御するOPアンプ55、該投光素子57及び61の両端電圧を
一定に保つための抵抗58及び59並びに62及び63、OPアン
プ55の出力をオン、オフ制御するためのトランジスタ6
6、該トランジスタ66を制御するNANDゲート67、NANDゲ
ート67を制御するインバータ68が含まれている。このう
ちANDゲート65とNANDゲート67とインバータ68は後に明
らかにされるように、無限遠領域判定操作後に行われる
測距に際して測距すべき領域の切換を行う測距領域切換
手段の一部を構成しており、ANDゲート65とインバータ6
8は後述の無限遠領域判定操作時の受光信号のレベル検
知手段の出力に応動するようになっている。The circuit 3 shown in the upper right corner of FIG. 1 is a light projecting element 57 and 61 as projecting means for projecting a signal such as infrared light in the peripheral area of the photographing visual field, and the light projecting element. Is a circuit including a circuit element for controlling lighting, and the circuit 3 controls transistors 56 and 60 for supplying a driving current to the light projecting elements 57 and 61, respectively, and the transistors 56 and 60. OP amplifier 55, resistors 58 and 59 and 62 and 63 for keeping the voltage across the light emitting elements 57 and 61 constant, and a transistor 6 for controlling the output of the OP amplifier 55 on and off.
6, a NAND gate 67 that controls the transistor 66, and an inverter 68 that controls the NAND gate 67 are included. Of these, the AND gate 65, the NAND gate 67, and the inverter 68 form a part of distance measuring area switching means for switching the area to be measured during distance measurement performed after the infinity area determination operation, as will be made clear later. Composed of AND gate 65 and inverter 6
Reference numeral 8 is adapted to respond to the output of the level detection means of the received light signal at the time of the infinity area determination operation described later.

第１図の中段に左から右に渡って描かれた回路４は受光
素子17の出力信号を演算処理して測距値を求めるための
受光信号処理手段としての回路網である。この回路４に
は、入射光の位置に応じた出力電流を発生する受信手段
としての半導体位置検出素子（PSD）の如き受光素子1
7、該受光素子17の２個の出力端子Ａ及びＢの間に接続
されたアナログスイッチ18、該出力端子Ｂと基準電圧Vc
との間に設けられたアナログスイッチ19、アナログスイ
ッチ18を制御するインバータ89、アナログスイッチ18及
び19を制御するNORゲート88、OPアンプ20とその反転入
力端子の帰還路に設けられた周波数選択回路21とから成
る電流−電圧変換器90、直流阻止コンデンサ22、OPアン
プ23と外付け抵抗24〜26とから成る非反転増幅器91、OP
アンプ33と外付け抵抗31及び32とから成る反転増幅器9
2、OPアンプ38及びその反転入力端子の帰還路に設けら
れたコンデンサ39並びにOPアンプ38の反転入力端子に互
いに並列に接続された抵抗29及び30と抵抗36及び37によ
って構成された可変時定数の積分回路93、該増幅器91及
び92の出力信号をサンプリングするとともに該積分回路
93の時定数を変更する作用をするアナログスイッチ27及
び28とアナログスイッチ34及び35、該積分回路93の作動
及び非作動を制御するアナログスイッチ40、該積分回路
93の出力端に接続された測距時の該積分回路93の出力信
号のレベルに応動する測距用のコンパレータ41、測距開
始及び測距終了のタイミングに応動するANDゲート42、
測距演算を行うカウンタ43、無限遠離判定操作時に受光
信号のレベル（積分回路93において上昇積分が行われて
いる時の該積分回路出力）が所定位置に達するか否かを
判定するためのレベル検出手段としてのコンパレータ9
4、無限遠領域判定操作の行われている間に該コンパレ
ータ94の出力に応動するANDゲート47、該コンパレータ9
4の出力に応じて測距すべき領域を切換える測距領域切
換手段の一部としてのRS-FF（フリップフロップ）48、
が設けられている。コンパレータ94はOPアンプ44と該OP
アンプ44の反転入力端子に並列接続された抵抗45及び46
とから構成され、該抵抗45及び46は２個の基準電圧減KV
c及びVcに接続されている。すなわちコンパレータとし
てOPアンプ44にはその基準値として抵抗45及び46で基準
電圧KVc及びVcを分圧した電圧が印加されている。The circuit 4 drawn from left to right in the middle of FIG. 1 is a circuit network as a light receiving signal processing means for calculating the output value of the light receiving element 17 to obtain a distance measurement value. The circuit 4 includes a light receiving element 1 such as a semiconductor position detecting element (PSD) as a receiving means for generating an output current according to the position of incident light.
7, an analog switch 18 connected between the two output terminals A and B of the light receiving element 17, the output terminal B and the reference voltage Vc
, An inverter 89 for controlling the analog switch 18, a NOR gate 88 for controlling the analog switches 18 and 19, an OP amplifier 20, and a frequency selection circuit provided in the feedback path of the inverting input terminal thereof. Current-voltage converter 90 composed of 21 and DC blocking capacitor 22, non-inverting amplifier 91 composed of OP amplifier 23 and external resistors 24 to 26, OP
Inverting amplifier 9 consisting of amplifier 33 and external resistors 31 and 32
2.A variable time constant composed of a capacitor 39 provided in the feedback path of the OP amplifier 38 and its inverting input terminal, and resistors 29 and 30 and resistors 36 and 37 connected in parallel to the inverting input terminal of the OP amplifier 38. Integrating circuit 93 for sampling the output signals of the amplifiers 91 and 92, and
Analog switches 27 and 28 and analog switches 34 and 35 that change the time constant of 93, analog switch 40 that controls the operation and non-operation of the integration circuit 93, and the integration circuit
A distance measuring comparator 41 connected to the output terminal of 93 for responding to the level of the output signal of the integrating circuit 93 at the time of distance measuring, an AND gate 42 responding to the timing of the distance measurement start and the distance measurement end,
A counter 43 for performing distance measurement calculation, a level for determining whether or not the level of the light-receiving signal (the output of the integrating circuit when the integrating circuit 93 is performing rising integration) reaches a predetermined position during the infinite distance determination operation. Comparator 9 as detection means
4. AND gate 47 responding to the output of the comparator 94 while the infinity area determination operation is being performed, the comparator 9
RS-FF (flip-flop) 48 as a part of distance measuring area switching means for switching the area to be measured according to the output of 4.
Is provided. The comparator 94 is the OP amplifier 44 and the OP.
Resistors 45 and 46 connected in parallel to the inverting input terminal of amplifier 44
And the resistors 45 and 46 have two reference voltage reductions KV.
connected to c and V c . That is, a voltage obtained by dividing the reference voltages KV c and V c by the resistors 45 and 46 is applied as a reference value to the OP amplifier 44 as a comparator.

なお、積分回路93においてOPアンプ38の入力端に接続さ
れている４個の抵抗29及び30と36及び37のうち、抵抗29
は抵抗30よりも低抵抗であり、また抵抗36は抵抗37より
も低い抵抗値となるように設計されている。低い抵抗値
の抵抗29及び36は同一抵抗値に設定されており、この両
抵抗は後に明らかにされるように、先立って実施される
無限遠領域判定操作の時には積分回路93の時定数を設定
するための抵抗である。一方、高い抵抗値の抵抗30及び
37は同一抵抗値に設定されており、この両抵抗はこの時
に積分回路93の時定数を設定するための抵抗である。こ
れらの抵抗は各々の抵抗の入力側に配置されたアナログ
スイッチ27,28,34,35がオンしている時に増幅器91及び9
2出力端子に接続され、該アナログスイッチがオフして
いる時に増幅器91及び92の出力端子から切離される。Of the four resistors 29 and 30 and 36 and 37 connected to the input terminal of the OP amplifier 38 in the integrating circuit 93, the resistor 29
Is designed to have a lower resistance than the resistance 30, and the resistance 36 is designed to have a lower resistance value than the resistance 37. The low resistance resistors 29 and 36 are set to have the same resistance value, and both of these resistors set the time constant of the integrating circuit 93 at the time of the infinity region determination operation which is performed in advance, as will be made clear later. It is a resistance to do. On the other hand, a high resistance resistor 30 and
37 is set to the same resistance value, and both of these resistances are resistors for setting the time constant of the integrating circuit 93 at this time. These resistors are the amplifiers 91 and 9 when the analog switches 27, 28, 34, 35 arranged on the input side of each resistor are on.
It is connected to the two output terminals and is disconnected from the output terminals of the amplifiers 91 and 92 when the analog switch is off.

回路４においては、電流−電圧変換器90、非反転増幅器
91、成分回路93までの部分は無限遠領域判定操作とその
後に行われる操作とに共通に用いられる部分である。一
方、コンパレータ94及びANDゲート47並びにRS-FF48から
成る部分は無限遠領域判定操作時の受光信号のレベル検
知とその後に行われる測距領域切換とのために用いられ
る。また、コンパレータ41及びANDゲート42並びにカウ
ンタ43は測距実行手段の一部を構成している。In the circuit 4, the current-voltage converter 90, the non-inverting amplifier
The parts up to 91 and the component circuit 93 are parts commonly used for the infinity region determination operation and the operation performed thereafter. On the other hand, the portion composed of the comparator 94, the AND gate 47, and the RS-FF 48 is used for detecting the level of the received light signal at the time of the infinity area determination operation and for the distance measurement area switching thereafter. Further, the comparator 41, the AND gate 42, and the counter 43 constitute a part of distance measurement execution means.

なお、無限遠領域判定操作に使用される手段及び測距実
効に使用される手段は上記の回路４の中の構成部分及び
後記の回路５の中の構成部分並びに前記の回路２及び３
の中のNORゲート64、ANDゲート65、NANDゲート67、イン
バータ68によって構成されている。The means used for the infinity area determination operation and the means used for effective distance measurement are the constituent parts in the circuit 4 and the constituent part in the circuit 5 described later, and the circuits 2 and 3 described above.
Of the NOR gate 64, the AND gate 65, the NAND gate 67, and the inverter 68.

第１図で最下段に描かれている回路５は、受光信号処理
手段としての回路４と投光素子52及び57並びに61とを制
御するための制御手段としての回路であり、無限遠領域
判定操作のためのタイマー手段を含んでいる。該回路５
は、クロックパルスを発生する発振器70、クロックパル
スの極性を反転させるインバータ69、タイミング信号T1
〜T5を時系列的に発生するとともにタイマー手段を構成
している分周器71、タイミング信号T1〜T5によってセッ
トされるとともに起動パルス発生回路15の出力信号PUC
によってリセットされる５個のRS-FF72〜76、後に説明
する無限遠領域判定操作の定常終了時期を設定するとと
もに前記タイマー手段に包含されているストップパルス
発生器77、各RS-FF72〜76の出力に応じて作動するANDゲ
ート78及び80並びに82、83、85及び86と、ORゲート84及
び87、インバータ79及び81、等から構成されている。こ
の回路５においてタイミング信号T1〜T2を発生する部分
と該タイミングT1〜T2に応動する部分が後述の無限遠領
域判定操作を実行するための無限遠領域判定操作手段を
構成しており、また、タイミング信号T3〜T5を発生する
部分とタイミング信号T3〜T5に応動する部分が回路５に
おける測距実行手段を構成している。A circuit 5 shown at the bottom of FIG. 1 is a circuit as a control means for controlling the circuit 4 as the received light signal processing means and the light projecting elements 52, 57 and 61, and the infinity area determination Includes timer means for operation. The circuit 5
Is an oscillator 70 that generates a clock pulse, an inverter 69 that inverts the polarity of the clock pulse, and a timing signal T 1
~ T 5 is generated in time series and is also set by the frequency divider 71 and the timing signals T 1 to T 5 constituting the timer means, and the output signal PUC of the starting pulse generation circuit 15
The five RS-FFs 72 to 76 reset by the stop pulse generator 77, which sets the stationary end time of the infinity region determination operation described later and is included in the timer means, and the RS-FFs 72 to 76. It is composed of AND gates 78 and 80 and 82, 83, 85 and 86 which operate according to outputs, OR gates 84 and 87, inverters 79 and 81, and the like. In this circuit 5, a portion that generates timing signals T 1 to T 2 and a portion that responds to the timings T 1 to T 2 constitute infinity area determination operation means for executing an infinity area determination operation described later. cage, also sections as responsive to the timing signal T 3 through T 5 for generating a timing signal T 3 through T 5 constitute a distance measuring execution means in the circuit 5.

次に、以上の如き構成を有する本実施例の測距装置の動
作について第１図乃至第３図を参照して説明する。Next, the operation of the distance measuring apparatus of the present embodiment having the above configuration will be described with reference to FIGS.

撮影に際して撮影者がカメラを構え、ファインダーをの
ぞいて撮影構図を定めた後、シャッターレリーズボタン
を第１ストロークまで押込み操作すると、スイッチ13が
閉じてトランジスタ12が導通し、電池10が起動パルス発
生回路15に接続される。このため該パルス発生回路15か
ら起動パルスPUCが発生し、該起動パルスは分周器71の
リセット入力端子に印加されるとともにRS-FF72〜76及
びRS-FF48並びにカウンタ43のリセット入力端子に印加
されて分周器71及びRS-FF72〜76とRS-FF48及びカウンタ
43が初期状態にリセットされる。When the photographer holds the camera at the time of shooting, sets the shooting composition through the viewfinder, and presses the shutter release button to the first stroke, the switch 13 closes, the transistor 12 becomes conductive, and the battery 10 starts the pulse generation circuit. Connected to 15. Therefore, a start pulse PUC is generated from the pulse generation circuit 15, and the start pulse is applied to the reset input terminal of the frequency divider 71 and RS-FF72 to 76 and RS-FF48 and the reset input terminal of the counter 43. Frequency divider 71 and RS-FF72 to 76 and RS-FF48 and counter
43 is reset to the initial state.

分周器71がリセットされると、発振器70から発生してい
るクロックパルスCLKが分周器71に取込まれて適当な時
系列のタイミングパルスに分周され、時刻t1において第
１の出力端子から第１のタイミング信号T1が発生し、該
信号T1がRS-FF72のセット端子に印加される。このためR
S-FF72がセットされてそのＱ出力端子に“H"レベルの信
号T1Lが発生し、該信号T1LはANDゲート78とANDゲート83
に印加される。この時、ANDゲート78の入力端に接続さ
れているインバータ79にはRS-FF73の“H"レベルの信号T
2Lが印加されていないので、ANDゲート78は導通状態と
なってANDゲート78の出力端子にはクロックパルスCLKと
同期したパルス信号SPL1（第２図参照）が生じる。When the frequency divider 71 is reset, the clock pulse CLK generated from the oscillator 70 is taken into the frequency divider 71 and divided into timing pulse of an appropriate time series, and the first output at time t 1 . first timing signal T 1 is generated from the terminal, the signal T 1 is applied to the set terminal of the RS-FF 72. Therefore R
The S-FF72 is set to generate an "H" level signal T1L at its Q output terminal. The signal T1L is the AND gate 78 and the AND gate 83.
Applied to. At this time, the inverter 79 connected to the input terminal of the AND gate 78 is connected to the “H” level signal T of the RS-FF73.
Since 2L is not applied, the AND gate 78 becomes conductive, and the pulse signal SPL1 (see FIG. 2) synchronized with the clock pulse CLK is generated at the output terminal of the AND gate 78.

一方、ANDゲート83は信号T1L及びインバータ79の出力▲
▼並びにインバータ69の出力▲▼によって
導通状態となるように構成されているから、信号T1Lが
印加されると導通状態となり、クロックパルス▲
▼の位相反転信号▲▼と同期する信号SPL3を発生
する（第２図参照）。On the other hand, the AND gate 83 outputs the signal T1L and the output of the inverter 79
Since it is configured to be conductive by ▼ and the output ▲ ▼ of the inverter 69, it becomes conductive when the signal T1L is applied, and the clock pulse ▲
A signal SPL3 synchronized with the phase inversion signal ▲ ▼ of ▼ is generated (see FIG. 2).

そして、信号SPL1は積分回路93中のアナログスイッチ27
に印加され、また、信号SPL3はアナログスイッチ34に印
加される。このため、アナログスイッチ27は信号SPL1の
パルス周期に従ってオンオフ動作を開始し、また、アナ
ログスイッチ34は信号SPL3のパルス周期に従ってオンオ
フ動作を開始する。従って、信号SPL1が“H"レベルの時
に抵抗29が非反転増幅器91の出力端子に接続され、信号
SPL3が“H"レベルの時に抵抗36が反転増幅器92の出力端
子に接続されることになる。このため、積分回路93のOP
アンプ38の反転入力端子には非反転増幅器91の出力端子
と反転増幅器92の出力端子とがそれぞれ抵抗29もしくは
抵抗36を介して交互に接続されることになる。また、積
分回路93の時定数抵抗29がOPアンプ38に接続される時に
は抵抗29の抵抗値とコンデンサ39の容量値との積で定ま
る時定数となり、抵抗36がOPアンプ38に接続される時に
は抵抗36の抵抗値とコンデンサ39の容量値との積で定ま
る時定数となるが、前記したように抵抗29と抵抗36とは
同一抵抗値に設計されているので、非反転増幅器91の出
力と反転増幅器92の出力とは同じ時定数に設定された積
分回路に印加されることになる。Then, the signal SPL1 is the analog switch 27 in the integrating circuit 93.
The signal SPL3 is also applied to the analog switch 34. Therefore, the analog switch 27 starts the on / off operation according to the pulse cycle of the signal SPL1, and the analog switch 34 starts the on / off operation according to the pulse cycle of the signal SPL3. Therefore, when the signal SPL1 is at “H” level, the resistor 29 is connected to the output terminal of the non-inverting amplifier 91,
When SPL3 is at "H" level, the resistor 36 is connected to the output terminal of the inverting amplifier 92. Therefore, the OP of the integration circuit 93
The output terminal of the non-inverting amplifier 91 and the output terminal of the inverting amplifier 92 are alternately connected to the inverting input terminal of the amplifier 38 via the resistor 29 or the resistor 36, respectively. Further, when the time constant resistor 29 of the integrating circuit 93 is connected to the OP amplifier 38, it becomes a time constant determined by the product of the resistance value of the resistor 29 and the capacitance value of the capacitor 39, and when the resistor 36 is connected to the OP amplifier 38. The time constant is determined by the product of the resistance value of the resistor 36 and the capacitance value of the capacitor 39, but since the resistors 29 and 36 are designed to have the same resistance value as described above, the output of the non-inverting amplifier 91 The output of the inverting amplifier 92 is applied to the integrating circuit set to the same time constant.

なお、回路４における動作説明は後に行う。The operation of the circuit 4 will be described later.

ANDゲート78から発生した信号SPL1は前記のようにアナ
ログスイッチ27に印加されると同時に回路２中のNORゲ
ート64にも印加されるため、NORゲート64は信号SPL1の
パルス周期に従ってオンオフ動作を始め（但し、極性は
反転するのでSPL1が“H"の時に“L"となる）、その結
果、トランジスタ49及びOPアンプ50並びにトランジスタ
51がNORゲート64の出力に周期してオンオフ動作を開始
するので撮影視野の中心領域に投光する投光素子52も同
じ周期で点滅動作を始める。投光素子52から投影視野の
中心領域に投射された赤外光は該領域に存在する物体で
反射して受光素子17に入射するので受光素子17の出力端
子Ａ及びＢは入射光の入射位置を表わす電流出力が生じ
る。Since the signal SPL1 generated from the AND gate 78 is applied to the analog switch 27 as described above and also to the NOR gate 64 in the circuit 2, the NOR gate 64 starts the on / off operation according to the pulse cycle of the signal SPL1. (However, since the polarity is inverted, it becomes "L" when SPL1 is "H"), and as a result, the transistor 49, OP amplifier 50, and transistor
Since 51 starts the ON / OFF operation in cycle with the output of the NOR gate 64, the light projecting element 52 which projects light in the central region of the photographing field also starts the blinking operation in the same cycle. The infrared light projected from the light projecting element 52 to the central area of the projection field of view is reflected by an object existing in that area and enters the light receiving element 17, so that the output terminals A and B of the light receiving element 17 are at the incident position of the incident light. A current output representing

ちなみに受光素子17に生ずる全電流をＩとし、受光素子
17の二つの出力端子Ａ及びＢの間の距離をＬ、入射光の
位置を端子Ａの位置からｘの距離の位置であったものと
仮定すると、端子Ａから生ずる電流IAは である。By the way, the total current generated in the light receiving element 17 is I,
Assuming that the distance between the two output terminals A and B of 17 is L and the position of the incident light is a position of a distance x from the position of the terminal A, the current I A generated from the terminal A is Is.

この場合の投光素子の動作は本発明装置の特徴である無
限遠領域判定操作に属するものであり、投光素子52の動
作時間は通常の測距の時よりはるかに短かい時間に設定
されている。The operation of the light projecting element in this case belongs to the infinity region determination operation, which is a feature of the device of the present invention, and the operating time of the light projecting element 52 is set to a time much shorter than that during normal distance measurement. ing.

なお、この時にはアナログスイッチ18はオン、アナログ
スイッチ19はオフ、の状態に保持されているため、受光
素子17の２つの出力端子ＡおよびＢはアナログスイッチ
18を介して接続され、出力端子Ａ及びＢの出力電流（IA
＋IB）が電流−電圧変換器90に印加される。At this time, since the analog switch 18 is kept on and the analog switch 19 is kept off, the two output terminals A and B of the light receiving element 17 are analog switches.
The output current of the output terminals A and B (I A
+ I B) current - are applied to the voltage converter 90.

電流−電圧変換器90によって電圧に変換された受光素子
出力は直流素子コンデンサ22によって直流分（すなわ
ち、受光素子17に印加されている基準電圧KVc）を取り
除かれて交流分のみとなり、非反転増幅器91に印加され
て該増幅器91の抵抗24〜26によって決まる増幅率で増幅
される。Current - DC component the DC element capacitor 22 is the light receiving element output which is converted into a voltage by the voltage converter 90 (i.e., the reference voltage KV c which is applied to the light-receiving element 17) are removed to be only an AC component, the non-inverting It is applied to the amplifier 91 and amplified at an amplification factor determined by the resistors 24-26 of the amplifier 91.

この時、前記信号SPL1が既にアナログスイッチ27に印加
されているのでアナログスイッチ27は信号SPL1のオンオ
フ動作に同期してオンオフ動作しており、信号SPL1の
“H"レベルの時には非反転増幅器91の出力端子に低い抵
抗値の抵抗29が接続された状態となる。一方、コンデン
サ39のバイパス路に設けられているアナログスイッチ40
がオフ状態となっているので積分が可能な状態となって
おり、アナログスイッチ27のオンの時には積分回路93の
時定数は抵抗29の抵抗値とコンデンサ39の静電容量値と
の積で定まる時定数に設定される。At this time, since the signal SPL1 is already applied to the analog switch 27, the analog switch 27 is on / off operated in synchronization with the on / off operation of the signal SPL1, and when the signal SPL1 is at the “H” level, the non-inverting amplifier 91 The resistor 29 having a low resistance value is connected to the output terminal. On the other hand, the analog switch 40 provided in the bypass path of the capacitor 39
Is in an off state, so that integration is possible. When the analog switch 27 is on, the time constant of the integrating circuit 93 is determined by the product of the resistance value of the resistor 29 and the capacitance value of the capacitor 39. Set to the time constant.

それ故、非反転増幅器91の出力信号（これは、受光素子
17の出力端子ＡおよびＢから生じた信号をそれぞれVA，
VBとするとVA＋VBとなる）はアナログスイッチ27のON時
に抵抗29を介してOPアンプ38の反転入力端子に印加さ
れ、その際にコンデンサ39に流入する逆向きの電流によ
ってコンデンサ39が充電されてゆき、OPアンプ38の出力
端子電圧が前記の時定数で定まる傾斜で増大する。Therefore, the output signal of the non-inverting amplifier 91 (this is
The signals generated from the 17 output terminals A and B are respectively V A ,
(V B becomes V A + V B ) is applied to the inverting input terminal of the OP amplifier 38 via the resistor 29 when the analog switch 27 is turned on, and the capacitor 39 is caused by the reverse current flowing into the capacitor 39 at that time. As it is charged, the output terminal voltage of the OP amplifier 38 increases with a slope determined by the time constant.

一方、非反転増幅器91の出力は反転増幅器92に入力され
るため、反転増幅器92のOPアンプ33を出力端子には非反
転増幅器91の出力を極性反転した電圧が発生する。この
時、前記したように積分回路93内のアナログスイッチ34
が信号SPL3に同期してオンオフ動作しているので、反転
増幅器92の出力は信号SPL3の“H"レベルの時にサンプリ
ングされて抵抗36を介してOPアンプ38の反転入力端子に
印加される。On the other hand, since the output of the non-inverting amplifier 91 is input to the inverting amplifier 92, a voltage obtained by inverting the polarity of the output of the non-inverting amplifier 91 is generated at the output terminal of the OP amplifier 33 of the inverting amplifier 92. At this time, as described above, the analog switch 34 in the integrating circuit 93 is
Is ON / OFF synchronized with the signal SPL3, the output of the inverting amplifier 92 is sampled when the signal SPL3 is at the “H” level and applied to the inverting input terminal of the OP amplifier 38 via the resistor 36.

信号SPL1と信号SPL3とは第２図に示したように“H"レベ
ルとなる位相が互いにずれているので積分回路93のOPア
ンプ38には非反転増幅器91の出力と反転増幅器92の出力
とが交互に印加されることになる。なお、抵抗29の抵抗
値と抵抗36の抵抗値とは同一値であるため、積分回路93
では非反転増幅器91の出力と反転増幅器92の出力を同じ
時定数で積分する。As shown in FIG. 2, the signals SPL1 and SPL3 are out of phase with each other at the “H” level, so that the OP amplifier 38 of the integrating circuit 93 has the output of the non-inverting amplifier 91 and the output of the inverting amplifier 92. Will be applied alternately. Since the resistance value of the resistor 29 and the resistance value of the resistor 36 are the same value, the integration circuit 93
Then, the output of the non-inverting amplifier 91 and the output of the inverting amplifier 92 are integrated with the same time constant.

第２図のｖ38で示した波形は積分回路93のOPアンプ38の
出力電圧の変化を示したものである。OPアンプ38の出力
端子の電圧は受光信号レベルの検知手段となっているコ
ンパレータ94に印加され、時刻t1から時刻t2までの間の
時間におけるOPアンプ38の出力電圧を基準値Vrと比較す
る。コンパレータ94の基準値VrはKVCとVcの電圧差を抵
抗45及び46で分圧した値となっている。The waveform indicated by v 38 in FIG. 2 shows a change in the output voltage of the OP amplifier 38 of the integrating circuit 93. The voltage at the output terminal of the OP amplifier 38 is applied to the comparator 94, which is a means for detecting the received light signal level, and the output voltage of the OP amplifier 38 during the period from time t 1 to time t 2 is set as the reference value V r . Compare. The reference value V r of the comparator 94 is a value obtained by dividing the voltage difference between KVC and V c by the resistors 45 and 46.

尚、OPアンプ38の出力端子の電圧は、コンパレータ41に
も印加されるが、その出力はアンドゲート42によって阻
止させる。（信号T5Lがまだ入力されていない為。） 本発明の測距装置では、測距動作に先立って、前記のよ
うに短時間投光を行うとともにその時の受光信号の上昇
積分を行う過程で受光信号のレベルが所定レベルに達し
ているか否かによって無限遠領域を判定することを特徴
としているが、受光信号のレベルの大小により回路動作
が相違してくるので、以下には、撮影視野の中心部領域
からの反射光のレベルが所定レベル以下の場合と所定レ
ベル以上の場合とに分けて説明する。The voltage at the output terminal of the OP amplifier 38 is also applied to the comparator 41, but its output is blocked by the AND gate 42. (Because the signal T5L has not been input yet.) In the distance measuring device of the present invention, the light is received in the process of performing the light projection for a short time as described above and performing the rising integration of the light reception signal at that time before the distance measuring operation. The feature is that the infinity area is judged depending on whether the signal level has reached a predetermined level.However, since the circuit operation differs depending on the level of the received light signal, the center of the field of view will be described below. The case where the level of the reflected light from the partial region is below a predetermined level and the case where the level is above the predetermined level will be described separately.

（ｉ）第１図の実施例において、分周器71からタイミン
グ信号T1が生じた後、次のタイミング信号T2が生じるま
での間に受光素子17の出力信号の上昇積分値がコンパレ
ータ94に設定されている基準値Vrに達しない場合（第２
図参照）。(I) In the embodiment shown in FIG. 1 , after the timing signal T 1 is generated by the frequency divider 71 and before the next timing signal T 2 is generated, the rising integral value of the output signal of the light receiving element 17 is the comparator 94. When the reference value V r set in is not reached (second
See figure).

時刻t1からt2（タイミング信号T2の発生時刻）までの間
に積分回路93のOPアンプ38の出力電圧がコンパレータ94
に設定された基準値Vrに達しないとコンパレータ94のOP
アンプ44の出力端子の電圧は“L"レベルのままであるた
め、ANDゲート47の出力電圧も“L"レベルであり、従っ
て、RS-FF48のＱ端子出力電圧も“L"レベルのままであ
る。従って、回路２及び３のANDゲート65に対する入力
とインバータ68に対する入力は変化しない。それ故、時
刻t2まで投光素子52は点滅し続け、また、NANDゲート67
の出力電圧は“H"レベルであるからトランジスタ66がO
N、OPアンプ55オフとなっており、投光素子57及び61は
非動作状態に保たれる。The output voltage of the OP amplifier 38 of the integrating circuit 93 changes from the comparator 94 to the time t 1 to t 2 (the time when the timing signal T 2 is generated).
If the reference value V r set in is not reached, the OP of comparator 94
Since the voltage of the output terminal of the amplifier 44 remains at "L" level, the output voltage of the AND gate 47 is also at "L" level, and therefore the Q terminal output voltage of RS-FF48 remains at "L" level. is there. Therefore, the inputs to the AND gate 65 and the inverter 68 of the circuits 2 and 3 do not change. Therefore, the light emitting element 52 continues to blink until time t 2 , and the NAND gate 67
Since the output voltage of the
The N and OP amplifiers 55 are off, and the light projecting elements 57 and 61 are kept inactive.

時刻t2になって分周器71からタイミング信号T2が発生す
るとRS-FF73がセットされ、RS-FF73のＱ端子からT2L信
号が発生し、T2L信号はストップパルス発生器77とイン
バータ79とに印加される。このため、ストップパルス発
生器77からストップパルスT2LST（第２図参照）が生
じ、これが積分回路93のアナログスイッチ40に印加され
て該スイッチ40がONとなるので、コンデンサ39の両極が
短絡され、それまで一方の極板に充電されていた電荷が
アナログスイッチ40を通って放電され、その結果、OPア
ンプ38の出力端子の電圧はコンデンサ39と抵抗29及び36
とによって決る時定数で減少し、最終的に初期電圧Vcに
戻る。When the timing signal T 2 is generated from the frequency divider 71 at time t 2 , RS-FF73 is set, the T2L signal is generated from the Q terminal of RS-FF73, and the T2L signal is generated by the stop pulse generator 77 and the inverter 79. Applied to. Therefore, a stop pulse T2LST (see FIG. 2) is generated from the stop pulse generator 77, and this is applied to the analog switch 40 of the integrating circuit 93 to turn on the switch 40, so that both electrodes of the capacitor 39 are short-circuited, The charge that had been charged in one of the plates until then is discharged through the analog switch 40, and as a result, the voltage at the output terminal of the OP amplifier 38 is changed to the capacitor 39 and the resistors 29 and 36.
It decreases with a time constant determined by and finally returns to the initial voltage V c .

ストップパルスT2LSTはすぐに消失するのでアナログス
イッチ40は再びオフ状態に戻り、コンデンサ39の短絡路
は遮断され、積分回路93は再び初期状態にリセットされ
る。Since the stop pulse T2LST disappears immediately, the analog switch 40 returns to the OFF state again, the short circuit of the capacitor 39 is cut off, and the integrating circuit 93 is reset to the initial state again.

一方、信号T2Lが印加されたインバータ79では、その出
力電圧が“L"レベルとなって信号▲▼が発生す
る。▲▼がANDゲート78に印加されるとANDゲート
78はオフとなって信号SPL1が消失し、その結果、NORゲ
ート64の出力電圧が“H"レベルに反転するためトランジ
スタ49がONとなり、OPアンプ50は非作動状態に転換され
る。このため、トランジスタ51がオフとなり、投光素子
52の消灯される。On the other hand, in the inverter 79 to which the signal T2L is applied, its output voltage becomes the “L” level and the signal ▲ ▼ is generated. AND gate is applied to AND gate 78
78 is turned off and the signal SPL1 disappears. As a result, the output voltage of the NOR gate 64 is inverted to the “H” level, the transistor 49 is turned on, and the OP amplifier 50 is turned off. Therefore, the transistor 51 is turned off and the light emitting element
52 lights off.

また、信号▲▼はANDゲート83にも印加されるの
で、それまで導通状態にあったANDゲート83が非導通と
なって信号SPL3が消失する。その結果、信号SPL1及びSP
L3の消失により回路４中のアナログスイッチ27及び34は
オフとなり、非反転増幅器91及び反転増幅器92と積分回
路93との接続が遮断される。Further, since the signal {circle around ()} is also applied to the AND gate 83, the AND gate 83 which has been in the conductive state until then becomes non-conductive and the signal SPL3 disappears. As a result, the signals SPL1 and SP
Due to the disappearance of L3, the analog switches 27 and 34 in the circuit 4 are turned off, and the connection between the non-inverting amplifier 91 and the inverting amplifier 92 and the integrating circuit 93 is cut off.

更に、信号▲▼がNORゲート88に入力されるのでN
OR88の出力電圧は“H"レベルに転換し、その結果、アナ
ログスイッチ19がON、インバータ89の出力電圧が“L"レ
ベル、アナログスイッチ18がオフ、となる。Furthermore, since the signal ▲ ▼ is input to the NOR gate 88, N
The output voltage of the OR 88 is converted to the “H” level, and as a result, the analog switch 19 is turned on, the output voltage of the inverter 89 is set to the “L” level, and the analog switch 18 is turned off.

このため、受光阻止17の出力端子Ａのみが電流−電圧変
換器90の入力端子に接続される。Therefore, only the output terminal A of the light reception block 17 is connected to the input terminal of the current-voltage converter 90.

以上のように各回路が設定させた状態で時刻t3になる
と、分周器71からタミング信号T3がRS-FF74に印加さ
れ、RS-FF74の状態端子Ｑから“H"レベルの信号T3Lが発
生する。信号T3LはANDゲート80及びANDゲート85に印加
されてANDゲート80及び85を導通させる。その結果、OR
ゲート84からSPL2信号が発生するとともにORゲート87か
らSPL4信号が発生し、これらの信号SPL2及びSPL4は回路
４中のアナログスイッチ28とアナログスイッチ35に別々
に印加される。このため、アナログスイッチ28は信号SP
L2のパルス周期に従ってオンオフ動作を始め、アナログ
スイッチ35は信号SPL4の周期に従ってオンオフ動作を開
始する。なお、ANDゲート80に印加されるクロックパル
スCLKとANDゲート85に印加されるクロックパルス▲
▼は符号反転をした関係にあるからアナログスイッチ
28の時にはアナログスイッチ35はオフとなり、交互にク
ロックパルスの周期でオンオフする。At time t 3 in the state where each circuit is set as described above, the timing signal T 3 is applied from the frequency divider 71 to the RS-FF74, and the “H” level signal T3L is applied from the state terminal Q of the RS-FF74. Occurs. The signal T3L is applied to the AND gate 80 and the AND gate 85 to make the AND gates 80 and 85 conductive. As a result, OR
The SPL2 signal is generated from the gate 84 and the SPL4 signal is generated from the OR gate 87, and these signals SPL2 and SPL4 are separately applied to the analog switch 28 and the analog switch 35 in the circuit 4. Therefore, the analog switch 28 is
The on / off operation starts according to the pulse cycle of L2, and the analog switch 35 starts the on / off operation according to the cycle of the signal SPL4. The clock pulse CLK applied to the AND gate 80 and the clock pulse applied to the AND gate 85
▼ is an analog switch because the sign is inverted
At 28, the analog switch 35 is turned off, and alternately turns on and off in the cycle of the clock pulse.

また、T3L信号は投光素子の制御手段であるANDゲート65
にも印加されるが、この時にはRS-FF48の出力電圧は
“L"レベルであるため、ANDゲート65の出力電圧は“H"
レベルに反転せず、NORゲート64に対する２つの入力は
共に“L"レベルであるからNOR64の出力電圧も“H"レベ
ルに保持される。従ってトランジスタ49も導通状態に保
持されるため、OPアンプ50も接地状態に保持され、投光
素子52も非点灯状態に保持される。Further, the T3L signal is the AND gate 65 which is the control means of the light emitting element.
, But the output voltage of RS-FF48 is "L" level at this time, the output voltage of AND gate 65 is "H".
Since the two inputs to the NOR gate 64 are both at the “L” level without being inverted to the level, the output voltage of the NOR 64 is also held at the “H” level. Therefore, since the transistor 49 is also held in the conductive state, the OP amplifier 50 is also held in the grounded state, and the light projecting element 52 is also held in the non-lighted state.

一方、T3L信号がNANDゲート67に印加されると、インバ
ータ68の出力が“H"レベルであるためNANDゲート67が導
通状態となってNANDゲート67の出力端子にはクロックパ
ルスCLKの周期に等しいパルス出力が生じ、トランジス
タ66はT3L信号印加時からクロックパルスの周期でオン
オフ動作を始め、OPアンプ55の出力電圧もクロックパル
スの周期でオンオフし、トランジスタ56及び60も同じ周
期でオンオフ動作するため、撮影視野の周辺部領域に投
光する２個の投光素子57及び61も同じ周期で点滅動作を
始める。On the other hand, when the T3L signal is applied to the NAND gate 67, the output of the inverter 68 is at the “H” level, the NAND gate 67 becomes conductive, and the output terminal of the NAND gate 67 has the same period as the clock pulse CLK. Since pulse output occurs, the transistor 66 starts on / off operation in the cycle of the clock pulse after the T3L signal is applied, the output voltage of the OP amplifier 55 also turns on / off in the cycle of the clock pulse, and the transistors 56 and 60 also operate on / off in the same cycle. The two light projecting elements 57 and 61, which project light in the peripheral area of the photographing field, also start blinking at the same cycle.

従って、撮影視野の周辺部領域に投射された赤外光が該
領域内の物体に反射して戻ってきた光線が受光素子17に
入射すると、受光素子17の出力端子に出力電流が生じる
が、この場合、前記したようにアナログスイッチ18が開
いているため、出力端子Ａから生ずる出力電流IAのみが
電流−電圧変換器90の入力端子に流入することになる。
電流IAが電流−電圧変換器90において電圧VAに変換され
た後、直流阻止コンデンサ22において直流分を除かれ、
非反転増幅器91に信号分のみの電圧VAとして印加され
る。非反転増幅器91において増幅された信号は信号SPL2
の周期でオンオフ動作しているアナログスイッチ28によ
ってサンプリングされて高抵抗値の抵抗30を介してOPア
ンプ38及びコンデンサ39に印加される。また、非反転増
幅器91の出力は反転増幅器92に印加され、反転増幅器92
の出力はSPL4信号の周期によってオンオフ動作している
アナログスイッチ35によってサンプリングされ、高抵抗
値の抵抗37（抵抗30と抵抗37の抵抗値は等しい）を介し
てOPアンプ38及びコンデンサ39に印加される。この時、
コンデンサ39の短絡路のアナログスイッチ40は開かれて
いるので積分回路93では抵抗30及び37の抵抗値とコンデ
ンサ39の静電容量との積で定まる時定数で積分動作が行
われ、OPアンプ38の出力端子の電圧v38は時刻t3以後、
第２図に示すように上昇してゆく。Therefore, when the infrared ray projected on the peripheral area of the imaging field of view is reflected by the object in the area and returned and enters the light receiving element 17, an output current is generated at the output terminal of the light receiving element 17, In this case, since the analog switch 18 is opened as described above, only the output current I A generated from the output terminal A flows into the input terminal of the current-voltage converter 90.
After the current I A is converted into the voltage V A in the current-voltage converter 90, the DC component is removed in the DC blocking capacitor 22,
The voltage V A for only the signal component is applied to the non-inverting amplifier 91. The signal amplified by the non-inverting amplifier 91 is the signal SPL2
Is sampled by the analog switch 28 which is turned on and off in the cycle of and is applied to the OP amplifier 38 and the capacitor 39 through the resistor 30 having a high resistance value. The output of the non-inverting amplifier 91 is applied to the inverting amplifier 92,
The output of is sampled by the analog switch 35 operating on and off according to the period of the SPL4 signal, and is applied to the OP amplifier 38 and the capacitor 39 through the high resistance resistor 37 (the resistance values of the resistors 30 and 37 are equal). It At this time,
Since the analog switch 40 in the short circuit of the capacitor 39 is opened, the integrating circuit 93 performs the integrating operation with the time constant determined by the product of the resistance values of the resistors 30 and 37 and the electrostatic capacitance of the capacitor 39, and the OP amplifier 38 The voltage v 38 of the output terminal of is after time t 3 ,
It rises as shown in FIG.

所定時刻t4になると分周器71からタイミング信号T4が発
生し、該タイミング信号T4によってRS-FF75がセットさ
れ、RS−FF75のＱ端子から“H"レベルの信号T4Lが発生
する。このため、該信号T4Lが印加されたインバータ81
からは“L"レベルの信号▲▼が生じ、その結果、
ANDゲート80はオフとなってSPL2信号の発生が停止す
る。また、▲▼信号が印加されたANDゲート85も
オフとなって信号SPL4の発生が停止する。このため、ア
ナログスイッチ28及び35が共に開かれるので非反転増幅
器91及び反転増幅器92と積分回路93との接続が断たれ、
その結果、コンデンサ39の端子電圧（すなわち、OPアン
プ38の出力電圧v38）の上昇が停止し、第２図に示すよ
うにv38は一定値となる。Timing signal T 4 from the frequency divider 71 with a predetermined time t 4 is generated, RS-FF 75 by the timing signal T 4 is set, RS-FF 75 of Q from the terminal "H" level signal T4L occurs. Therefore, the inverter 81 to which the signal T4L is applied
Generates an “L” level signal ▲ ▼, and as a result,
The AND gate 80 is turned off to stop the generation of the SPL2 signal. Further, the AND gate 85 to which the ▲ ▼ signal is applied is also turned off and the generation of the signal SPL4 is stopped. Therefore, since the analog switches 28 and 35 are both opened, the connection between the non-inverting amplifier 91 and the inverting amplifier 92 and the integrating circuit 93 is cut off,
As a result, the terminal voltage of the capacitor 39 (that is, the output voltage v 38 of the OP amplifier 38 ) stops increasing, and v 38 becomes a constant value as shown in FIG.

なお、積分回路93の出力電圧v38が前記のように上昇し
てゆく過程において該電圧v38は無限遠領域判定操作の
時に受光信号レベルの検知手段として用いられたコンパ
レータ94にも印加され、該電圧v38がコンパレータ94の
基準値Vrに等しくなった時にOPアンプ44の出力電圧は
“L"レベルから“H"レベルに転換してANDゲート47に一
つの入力が印加されるが、この時（すなわち、時刻t2以
後の時点）には▲▼信号が“L"レベル（第２図参
照）なのでANDゲート47に出力は生ぜず、従って、RS-FF
48もセットされない。従って、投光素子52及び57並びに
61の制御手段となっているANDゲート65及びインバータ6
8並びにNANDゲート67の動作にも変化が起こらず、その
結果、投光素子57及び61は点滅動作を続行している。In the process in which the output voltage v 38 of the integrating circuit 93 rises as described above, the voltage v 38 is also applied to the comparator 94 used as the light receiving signal level detecting means during the infinity region determination operation, When the voltage v 38 becomes equal to the reference value V r of the comparator 94, the output voltage of the OP amplifier 44 changes from “L” level to “H” level and one input is applied to the AND gate 47. At this time (that is, after the time t 2 ), since the ▲ ▼ signal is the “L” level (see FIG. 2), no output is generated to the AND gate 47, and therefore RS-FF
48 is not set either. Therefore, the light projecting elements 52 and 57 and
AND gate 65 and inverter 6 which are control means of 61
8 and the operation of the NAND gate 67 do not change, and as a result, the light projecting elements 57 and 61 continue the blinking operation.

一方、測距用のコンパレータ41にも該電圧v38が印加さ
れるが、コンパレータ41は入力電圧が基準電圧Vcよりも
大きい時には出力電圧が“H"レベルとなるように構成さ
れているので、後に説明するように測距が終了する時点
tc以外ではコンパレータ41の出力電圧は“H"レベルであ
り、上昇積分が行われている時の一定である。On the other hand, the voltage v 38 is also applied to the distance measuring comparator 41, but since the comparator 41 is configured so that the output voltage becomes “H” level when the input voltage is higher than the reference voltage V c . When the distance measurement ends, as described later
The output voltage of the comparator 41 is at the “H” level except t c , and is constant when the rising integration is performed.

時刻t5になると、分周器71からタイミング信号T5が発生
し、RS-FF76がセットされてRS-FF76のＱ端子に信号T5L
が発生する。この信号T5LはNORゲート88に印加されてNO
Rゲート88の出力電圧が“L"レベルに転換されるため、
アナログスイッチ19がオフとなって受光素子17の出力端
子Ｂは電源Vcから遮断される。また、インバータ89の出
力電圧が“H"レベルとなるためアナログスイッチ18がオ
ンとなって出力端子ＡとＢとが接続される。このため受
光素子17の２個の出力端子Ａ及びＢに生ずる出力電流IA
とIBとの和が電流−電圧変換器90に入力されるように準
備される。At time t 5, the frequency divider 71 is a timing signal T 5 generated from, RS-FF 76 is set and the signal T5L the Q terminal of the RS-FF 76
Occurs. This signal T5L is applied to NOR gate 88 to
Since the output voltage of the R gate 88 is converted to the “L” level,
An output terminal B of the light receiving element 17 analog switch 19 is turned off is interrupted from the power supply V c. Further, since the output voltage of the inverter 89 becomes "H" level, the analog switch 18 is turned on and the output terminals A and B are connected. Therefore, the output current I A generated at the two output terminals A and B of the light receiving element 17
And the sum of I B are prepared for input to the current-voltage converter 90.

信号T5LがANDゲート82に印加されることにより、ANDゲ
ート82の出力端子にはインバータ69からの入力信号▲
▼に同期したパルス信号SPL2が生じるが、この信号
SPL2は時刻t3〜t4におけるSPL2信号とは逆位相の信号で
ある。また、ANDゲート86にも信号T5Lが印加されるた
め、ANDゲート86からはクロックパルスCLKと同位相のパ
ルス出力が生じ、従って、ORゲート87からクロックパル
スCLKと同極性の信号SPL4が発生する。この信号SPL4も
時刻t3〜t4の間に発生された信号SPL4とは逆位相の信号
である。When the signal T5L is applied to the AND gate 82, the input signal from the inverter 69 is output to the output terminal of the AND gate 82.
A pulse signal SPL2 synchronized with ▼ is generated.
SPL2 is the SPL2 signal at time t 3 ~t 4 is a signal in opposite phase. Since the signal T5L is also applied to the AND gate 86, a pulse output having the same phase as the clock pulse CLK is generated from the AND gate 86, and thus the signal SPL4 having the same polarity as the clock pulse CLK is generated from the OR gate 87. . This signal SPL4 the even time t 3 ~t signal SPL4 generated between 4 is a signal in opposite phase.

この信号SPL2及びSPL4がそれぞれアナログスイッチ28及
び35に印加されると、アナログスイッチ28及び35は時刻
t1〜t2の場合のオンオフ動作とは逆のオンオフ動作を行
って非反転増幅器91の出力信号と反転増幅器92の出力信
号をサンプリングして積分回路93に印加する。この場
合、非反転増幅器91の出力電圧は（vA＋vB）、（vAは受
光素子17の出力端子Ａからの出力電流IAに対応する電
圧、vBは受光素子17の出力端子Ｂから生じた出力電流IB
に対応する電圧）、反転増幅器92の出力電圧は−（vA＋
vB）となる。When these signals SPL2 and SPL4 are applied to the analog switches 28 and 35, respectively, the analog switches 28 and 35 will
The on / off operation opposite to the on / off operation in the case of t 1 to t 2 is performed to sample the output signal of the non-inverting amplifier 91 and the output signal of the inverting amplifier 92 and apply them to the integrating circuit 93. In this case, the output voltage of the non-inverting amplifier 91 is (v A + v B ), (v A is the voltage corresponding to the output current I A from the output terminal A of the light receiving element 17, and v B is the output terminal B of the light receiving element 17). Output current I B
Output voltage of the inverting amplifier 92 is − (v A +
v B ).

今回のサンプリング電圧は時刻t3〜t4におけるサンプン
グ電圧とは逆極性になるため、アナログスイッチ28及び
35を介して非反転増幅器91及び反転増幅器92から積分回
路93に電圧が印加されると、時刻t3〜t4の間にコンデン
サ39に蓄積された電荷が放電され、その結果、時刻t5以
後は積分回路93のOPアンプ38の出力電圧v38は第２図に
示すように入力電圧と抵抗30（もしくは抵抗37）とコン
デンサ39とによって決まる時定数によりコンデンサ39が
放電されてゆき、いわゆる下降積分が行われる。For this sampling voltage be reversed polarity to the Sanpungu voltage at time t 3 ~t 4, analog switches 28 and
When a voltage is applied from the non-inverting amplifier 91 and the inverting amplifier 92 to the integrating circuit 93 via 35, the charge accumulated in the capacitor 39 is discharged during the time t 3 to t 4 , and as a result, the time t 5 After that, the output voltage v 38 of the OP amplifier 38 of the integrating circuit 93 is discharged by the time constant determined by the input voltage, the resistor 30 (or resistor 37) and the capacitor 39 as shown in FIG. Downward integration is performed.

一方、信号T5Lが発生した時、信号T5LがANDゲート42に
印加されるので、ANDゲート42の出力端子にはクロック
パルスCLKと同じパルス信号が発生し、該パルス信号が
カウンタ43に入力信号として印加されるのでカウンタ43
は計数を開始する。On the other hand, when the signal T5L is generated, the signal T5L is applied to the AND gate 42, so that the same pulse signal as the clock pulse CLK is generated at the output terminal of the AND gate 42, and the pulse signal is input to the counter 43 as an input signal. Counter 43 because it is applied
Starts counting.

時刻t5以後に積分回路93の出力電圧V38が減少してゆ
き、該電圧V38がコンパレータ41の設定基準値Vcに達す
ると、コンパレータ41の出力電圧は“H"レベルから“L"
レベルに反転するため、ANDゲート42の出力電圧レベル
も“L"レベルとなってカウンタ43への入力信号が断た
れ、カウンタ43はカウントを停止する。この時の時刻tc
におけるカウンタ43の積算値（すなわち、時刻t5から時
刻tcまでの間にANDゲート42から入力されたクロックパ
ルスの積算値）が被写体までの距離の測距値となる。After time t 5, the output voltage V 38 of the integrating circuit 93 decreases and when the voltage V 38 reaches the set reference value V c of the comparator 41, the output voltage of the comparator 41 changes from “H” level to “L”.
Since it is inverted to the level, the output voltage level of the AND gate 42 also becomes the “L” level, the input signal to the counter 43 is cut off, and the counter 43 stops counting. Time t c
The integrated value of the counter 43 (that is, the integrated value of the clock pulse input from the AND gate 42 between the time t 5 and the time t c ) becomes the distance measurement value of the distance to the subject.

以上のように、本実施例の測距装置では、測距に先立っ
て撮影視野の中心部領域に短時間投光するとともにその
間に受光素子に生じる出力信号のレベルを判定し、その
出力レベルが所定レベルに達しない時には撮影視野の周
辺部領域に対して測距を実行するので、被写体が撮影視
野の中心部領域に存在しない場合でも短時間で被写体に
ピントを合せることができ、しかも、ピント外れの写真
を撮影してしまうこともなくなる。As described above, in the distance measuring apparatus according to the present embodiment, the level of the output signal generated in the light receiving element during the short time projection to the central area of the photographing visual field is determined prior to the distance measurement, and the output level is When the level does not reach the predetermined level, distance measurement is performed on the peripheral area of the shooting field of view, so even if the object does not exist in the central area of the shooting field of view, it is possible to focus on the object in a short time, and You no longer have to take outlying photos.

次に、第１図の実施例で前記の無限遠領域判定操作にお
いて受光素子の出力信号のレベルが時刻t2までの間に所
定のレベルVrに達した場合（すなわち、撮影視野の中心
部領域に有限距離の物体が存在する場合）の回路動作を
第１図及び第３図を参照して説明する。Next, in the embodiment of FIG. 1, when the level of the output signal of the light receiving element reaches the predetermined level V r by the time t 2 in the infinity area determination operation (that is, the central portion of the photographing field of view). The circuit operation when there is a finite distance object in the area) will be described with reference to FIGS. 1 and 3.

（ii）第１図の実施例において分周器71からタイミング
信号T1が生じた後、次のタイミング信号T2が生じるまで
の間に受光素子17の出力信号の上昇積分値がコンパレー
タ14の設定基準値Vrに達した場合（第３図参照）。(Ii) In the embodiment shown in FIG. 1 , after the timing signal T 1 is generated by the frequency divider 71 and before the next timing signal T 2 is generated, the rising integral value of the output signal of the light receiving element 17 is calculated by the comparator 14. When the set reference value V r is reached (see FIG. 3).

時刻t1〜t2の間に積分回路93の出力電圧v38がコンパレ
ータ94の設定基準値Vrに達すると、コンパレータ94の出
力電圧が“L"レベルが“H"レベルに反転するのでANDゲ
ート47は導通状態となり、ANDゲート47の出力端子の電
子レベルは“L"から“H"に反転する。このため、RS-FF4
8がセットされ、そのＱ端子にはＨレベルの信号AEXTが
生ずる。そして、このAEXT信号が回路３内のインバータ
68に印加されるため、インバータ68の出力電圧レベルは
“H"から“L"に変る。しかしながら、この時点ではT3L
信号が発生していないのでNANDゲート67の出力電圧はそ
れまでと同じく“H"レベルに保持されるので、トランジ
スタ66はオン、OPアンプ55の出力電圧が“H"、トランジ
スタ56及び60がオフ、という状態が継続し、投光素子57
及び61は消灯状態に保持される。また、信号AEXTはAND
ゲート65にも印加されるが、T3L信号がANDゲート65に印
加されていないため、投光素子52は点滅を継続する。When the output voltage v 38 of the integrating circuit 93 reaches the set reference value V r of the comparator 94 between times t 1 and t 2 , the output voltage of the comparator 94 is inverted from the “L” level to the “H” level. The gate 47 becomes conductive, and the electronic level of the output terminal of the AND gate 47 is inverted from "L" to "H". Therefore, RS-FF4
8 is set, and an H level signal AEXT is generated at the Q terminal. And this AEXT signal is the inverter in the circuit 3.
Since it is applied to 68, the output voltage level of the inverter 68 changes from "H" to "L". However, at this point T3L
Since no signal is being generated, the output voltage of the NAND gate 67 is maintained at the “H” level as before, so the transistor 66 is on, the output voltage of the OP amplifier 55 is “H”, and the transistors 56 and 60 are off. , Continues, and the projector element 57
And 61 are kept off. The signal AEXT is AND
Although it is also applied to the gate 65, since the T3L signal is not applied to the AND gate 65, the light projecting element 52 continues to blink.

時刻t2になると、前記（ｉ）で説明したように信号SPL1
及びSPL3がなくなるため、NORゲート64への入力信号も
消滅し、従ってトランジスタ49は導通状態となってOPア
ンプ50はオフとなり、トランジスタ51が非導通となって
投光素子52は消灯される。At time t 2 , as described in (i) above, the signal SPL1
Since SPL3 and SPL3 disappear, the input signal to the NOR gate 64 also disappears, so that the transistor 49 becomes conductive, the OP amplifier 50 turns off, the transistor 51 becomes non-conductive, and the light emitting element 52 is turned off.

また、▲▼信号が“L"レベルに転換するため、AN
Dゲート47の出力レベルも“L"となるが、AEXT信号はRS-
FF48により“H"レベルとなっている。Also, because the ▲ ▼ signal changes to the “L” level, AN
The output level of D-gate 47 is also "L", but the AEXT signal is RS-
It is set to "H" level by FF48.

なお、T2L信号による他の回路動作は前記（ｉ）で説明
したので説明を省略する。Since the other circuit operation by the T2L signal has been described in the above (i), description thereof will be omitted.

時刻t3になってT3L信号がRS-FF74から発生すると、AND
ゲート65が導通状態となってクロックパルスCLKがNORゲ
ート64の入力端子に印加されるので、NORゲート64の出
力端の電圧はクロックパルスに同期して変化し、トラン
ジスタ49はクロックパルスに同期してオンオフ動作す
る。このため、OPアンプ50の出力電圧も同じ変化をし、
トランジスタ51も同じ周期でオンオフするので投光素子
52が再び点滅動作を始める。When the T3L signal is generated from the RS-FF74 become a time t 3, AND
Since the gate 65 becomes conductive and the clock pulse CLK is applied to the input terminal of the NOR gate 64, the voltage at the output end of the NOR gate 64 changes in synchronization with the clock pulse, and the transistor 49 synchronizes with the clock pulse. On and off. Therefore, the output voltage of the OP amplifier 50 changes the same,
The transistor 51 also turns on and off at the same cycle, so the light emitting element
52 starts blinking again.

この場合、信号AEXTが発生しているので、インバータ68
の出力はＬレベルであり、従ってNANDゲート67の出力は
“H"レベルになり、よってトランジスタ66はオンし、投
光素子57及び61は消灯状態に保持される。In this case, since the signal AEXT is generated, the inverter 68
Is at the L level, and therefore the output of the NAND gate 67 is at the "H" level, so that the transistor 66 is turned on and the light projecting elements 57 and 61 are held in the off state.

その結果、この場合は前記（ｉ）の場合とは異なって、
測距は撮影視野の中心部領域に対して実施される。As a result, in this case, unlike the case of (i) above,
The distance measurement is performed on the central area of the photographing visual field.

次に第４図を参照して撮影視野の周辺部領域に対して無
限遠領域判定操作を実施した後に測距を実行する実施例
を説明する。なお、第４図に示した実施例の装置が第１
図の装置と異なる点はトランジスタ49の制御回路とトラ
ンジスタ66の制御回路とが置換された構成となっている
ことである。Next, with reference to FIG. 4, an embodiment will be described in which the distance measurement is executed after performing the infinity area determination operation on the peripheral area of the imaging visual field. The device of the embodiment shown in FIG.
The difference from the device in the figure is that the control circuit of the transistor 49 and the control circuit of the transistor 66 are replaced.

すなわち、第４図の実施例では、トランジスタ49のベー
スにNANDゲート67Aが接続され、NANDゲート67Aの入力端
にインバータ68Aが接続されており、NANDゲート67Aの入
力として信号T3L及びクロックパルスCLKが印加されるよ
うになっている。また、トランジスタ66のベースにはNO
Rゲート64Aが接続され、NORゲート64Aの入力信号として
ANDゲート65Aの出力信号と信号SPL1とが印加されるよう
になっており、ANDゲート65Aの入力信号として信号AEXT
及びT3L並びにクロックパルスCLKが印加されるようにな
っている。本実施例では第１図の実施例の回路構成と類
似し且つ異なる部分には添字Ａを附して示してあるが、
該部分以外の回路構成は第１図の実施例の回路構成と同
じであるから説明を省略する。That is, in the embodiment of FIG. 4, the NAND gate 67A is connected to the base of the transistor 49, the inverter 68A is connected to the input end of the NAND gate 67A, and the signal T3L and the clock pulse CLK are input to the NAND gate 67A. Is applied. In addition, the base of the transistor 66 is NO
R gate 64A is connected and used as the input signal of NOR gate 64A
The output signal of the AND gate 65A and the signal SPL1 are applied, and the signal AEXT is used as the input signal of the AND gate 65A.
, T3L and the clock pulse CLK are applied. In the present embodiment, a portion similar to and different from the circuit configuration of the embodiment of FIG. 1 is shown with a subscript A,
The circuit configuration other than this portion is the same as the circuit configuration of the embodiment of FIG.

第４図の実施例において、カメラのレリーズボタンを第
１ストロークまで押込み操作すると、スイッチ13が閉じ
て起動パルス発生回路15から起動パルスPUCが生じると
ともに基準電圧発生回路16から基準電圧KVc及びVcが回
路各部に印加される。In the embodiment shown in FIG. 4, when the release button of the camera is pushed to the first stroke, the switch 13 is closed and the starting pulse PUC is generated from the starting pulse generating circuit 15 and the reference voltages KV c and V are generated from the reference voltage generating circuit 16. c is applied to each part of the circuit.

起動パルスPUCが分周器71及びRS-FF72〜76に印加されて
分周器71及びRS-FF72〜76がリセットされた後、分周器7
1から発生する。タイミング信号T1に応じて信号SPL1及
び信号SPL3が生じる回路動作は第１図の実施例と同じで
あるから詳しい説明を省略する。After the start pulse PUC is applied to the frequency divider 71 and RS-FF72 to 76 to reset the frequency divider 71 and RS-FF72 to 76, the frequency divider 7
It occurs from 1. The circuit operation in which the signal SPL1 and the signal SPL3 are generated according to the timing signal T 1 is the same as that of the embodiment shown in FIG.

信号SPL1がANDゲート78から発生し、該信号SPL1が回路3
AのNORゲート64Aに印加されると、NORゲート64Aが動作
状態となり、NORゲート64Aの出力端の電圧は信号SPL1の
“H"レベルの時に“L"レベル、SPL1の“L"の時に“H"と
なってトランジスタ66がSPL1の周期に同期してオンオフ
動作を始め、OPアンプ55も同じ周期でオンオフ動作を始
める。このため、トランジスタ56及び60も同じ周期でオ
ンオフ動作を始め、投光素子57及び61も同じ周期で点滅
を始める。その結果、撮影視野の周辺部領域に赤外光パ
ルスが投射され、該領域内の物体から反射した反射光が
受光素子17に入射する。なお、信号SPL1及びSPL3の発生
に伴って回路４中のアナログスイッチ27及び34に信号SP
L1及びSPL3が印加されてアナログスイッチ27及び34がSP
L1及びSPL3のオンオフ周期に応じてオンオフ動作を始め
ることは第１図の実施例と同じである。The signal SPL1 is generated from the AND gate 78, and the signal SPL1 is generated by the circuit 3
When applied to the NOR gate 64A of A, the NOR gate 64A is in the operating state, and the voltage at the output end of the NOR gate 64A is “L” level when the signal SPL1 is “H” level, and “S” when it is “L”. When it becomes H ", the transistor 66 starts ON / OFF operation in synchronization with the cycle of SPL1, and the OP amplifier 55 also starts ON / OFF operation in the same cycle. Therefore, the transistors 56 and 60 also start the on / off operation at the same cycle, and the light projecting elements 57 and 61 also start blinking at the same cycle. As a result, the infrared light pulse is projected on the peripheral area of the imaging visual field, and the reflected light reflected from the object in the area is incident on the light receiving element 17. In addition, the signal SP is sent to the analog switches 27 and 34 in the circuit 4 as the signals SPL1 and SPL3 are generated.
L1 and SPL3 are applied and analog switches 27 and 34 are SP
The on / off operation is started in accordance with the on / off cycle of L1 and SPL3 as in the embodiment of FIG.

以下、受光素子17に生じた出力電流を電流−電圧変換器
90で電圧信号に変換した後、非反転増幅器91及び反転増
幅器92の各々からアナログスイッチ27及び34を介して積
分回路93に印加し、該積分回路93で時刻t1から時刻t2の
間に上昇積分する過程も第１図の実施例と同じである。Below, the output current generated in the light receiving element 17 is converted into a current-voltage converter.
After being converted into a voltage signal at 90, it is applied from each of the non-inverting amplifier 91 and the inverting amplifier 92 to the integrating circuit 93 via the analog switches 27 and 34, and the integrating circuit 93 applies the time between time t 1 and time t 2 . The process of rising integration is the same as that of the embodiment shown in FIG.

そして、時刻t1から時刻t2（信号T2Lの発生時）までに
行われる上昇積分の値（すなわち、OPアンプ38の出力電
圧v38）が、受光素子出力信号のレベル判定手段である
コンパレータ94の設定基準値Vrに達しなかった場合は、
ANDゲート47の出力電圧は、“L"レベルを保ち、RS-FF48
の出力信号AEXTが生じないので、投光素子57及び61の制
御手段であるANDゲート65Aに対する入力信号が変化せ
ず、また、投光素子52の制御手段であるNANDゲート67A
に対する入力状態も変化しない。その結果、第１図の実
施例において説明したように、時刻t3になって信号T3L
が発生して測距が開始される時には回路2Aのトランジス
タ49がオフとなって投光素子52が駆動される一方、回路
3Aのトランジスタ66はオンとなって投光素子57及び61は
消灯状態は保持される。すなわち、投光素子57及び61の
最初の動作時に撮影視野の周辺部領域から反射してきた
光束のレベル判定を行うことによって該周辺部領域は測
距可能な物体が存在しない領域（無限遠領域）であると
判定されたことにより、測距は撮影視野の中心部領域に
対して行われることになる。Then, the value of the rising integration (that is, the output voltage v 38 of the OP amplifier 38) performed from the time t 1 to the time t 2 (when the signal T2L is generated) is the comparator 94 which is the level determining means of the light receiving element output signal. If the set reference value V r of is not reached,
The output voltage of AND gate 47 keeps "L" level and RS-FF48
Output signal AEXT of the light emitting elements 57 and 61 is not generated, the input signal to the AND gate 65A which is the control means of the light projecting elements 57 and 61 does not change, and the NAND gate 67A which is the control means of the light projecting element 52 is not changed.
The input state for does not change. As a result, as described in the embodiment of FIG. 1, the signal becomes a time t 3 T3L
Is generated and the distance measurement is started, the transistor 49 of the circuit 2A is turned off and the light emitting element 52 is driven, while the circuit
The 3A transistor 66 is turned on, and the light projecting elements 57 and 61 are maintained in the off state. That is, by performing the level determination of the light flux reflected from the peripheral area of the photographing field at the time of the first operation of the light projecting elements 57 and 61, the peripheral area is an area where there is no measurable object (infinite distance area). Since it has been determined that the distance is measured, the distance measurement is performed on the central area of the photographing visual field.

一方、時刻t1からt2の間に行われた上昇積分の値がコン
パレータ94の設定基準値Vrに達した場合は、OPアンプ44
の出力電圧が“L"から“H"に反転するのでANDゲート47
の出力電圧も“L"から“H"に判定し、その結果、RS-FF4
8のＱ端子には信号AEXTが生じることになる。このた
め、アンドゲート65Aとインバータ68Aのそれぞれに信号
AEXTが入力されるので、時刻t3になって信号T3LがANDゲ
ート65AとNANDゲート67Aに印加されると、トランジスタ
49がON、トランジスタ66がオフ、となって投光素子57B
および61が駆動される一方、投光素子52は非通電状態に
保持される。On the other hand, when the value of the rising integration performed from time t 1 to t 2 reaches the set reference value V r of the comparator 94, the OP amplifier 44
Since the output voltage of is inverted from "L" to "H", AND gate 47
Output voltage is also judged from "L" to "H", and as a result, RS-FF4
The signal AEXT is generated at the Q terminal of 8. For this reason, signals are sent to the AND gate 65A and the inverter 68A, respectively.
Since AEXT is input, the signal T3L is applied to the AND gate 65A and NAND gate 67A becomes the time t 3, the transistors
49 is ON, transistor 66 is OFF, and the light emitting element 57B
While 61 and 61 are driven, the light projecting element 52 is held in a non-energized state.

すなわち、この場合は投光素子57及び61の最初の動作時
に撮影視野の周辺部領域から反射してきた光束のレベル
判定を行うことによって該周辺部領域は測距可能な物体
が存在する領域であると判定されたことにより、測距も
該周辺部領域に対して行われることになる。That is, in this case, the peripheral area is an area in which a distance-measurable object exists by determining the level of the light flux reflected from the peripheral area of the photographing field at the time of the first operation of the light projecting elements 57 and 61. As a result of the determination, the distance measurement is also performed on the peripheral area.

以上のように、第４図の実施例では、最初に周辺部領域
に対して無限遠領域判定操作を実施した後、無限遠領域
でないと判定された領域に対して測距を実行する。As described above, in the embodiment of FIG. 4, the infinity area determination operation is first performed on the peripheral area, and then the distance measurement is performed on the area determined not to be the infinity area.

なお、第４図の実施例では、無限遠領域判定操作に関連
する構成のみが第１図の実施例とは異なるので測距に関
する回路動作の説明は省略する。The embodiment of FIG. 4 is different from the embodiment of FIG. 1 only in the configuration related to the infinity area determination operation, and therefore the description of the circuit operation relating to distance measurement will be omitted.

第１図及び第４図に示した本発明の測距装置では、無限
遠領域判定操作時の上昇積分を行うために積分回路93内
に低い抵抗値の一対の抵抗29及び36を設けるとともに該
抵抗29及び36をOPアンプ38の前段に投入するための一対
のアナログスイッチ27及び34を設けているが、このよう
な回路構成の代りに第５図の如き回路構成を採用しても
よい。In the distance measuring apparatus of the present invention shown in FIGS. 1 and 4, a pair of resistors 29 and 36 having a low resistance value are provided in the integrating circuit 93 for performing the upward integration at the time of the infinity region determination operation. Although a pair of analog switches 27 and 34 for turning on the resistors 29 and 36 in front of the OP amplifier 38 are provided, a circuit configuration as shown in FIG. 5 may be adopted instead of such a circuit configuration.

第５図は第１図及び第４図の回路４に関する変形実施例
を示したものである。本実施例の回路4Aでは第１図及び
第４図の回路４にくらべて非反転増幅器91Aの構造及び
積分回路93Aの構造並びに積分回路入力端のアナログス
イッチの数、等の点で異なっており、第５図の回路4Aで
は無限遠領域判定操作の時の受光素子17の出力信号は非
反転増幅器91Aのみを通して積分回路93Aに印加され、該
非反転増幅器91Aに入力される信号は無限遠領域判定操
作の時には測距操作の時よりも大きな増幅率で増幅され
る。FIG. 5 shows a modification of the circuit 4 of FIGS. 1 and 4. The circuit 4A of this embodiment differs from the circuit 4 of FIGS. 1 and 4 in the structure of the non-inverting amplifier 91A, the structure of the integrating circuit 93A, the number of analog switches at the input terminal of the integrating circuit, and the like. In the circuit 4A of FIG. 5, the output signal of the light receiving element 17 at the time of the infinity region determination operation is applied to the integrating circuit 93A through only the non-inverting amplifier 91A, and the signal input to the non-inverting amplifier 91A is the infinity region determination. It is amplified with a larger amplification factor during operation than during distance measurement operation.

なお、第５図において、第１図及び第４図と同じ符号で
表示した部分は第１図及び第４図に示した実施例の装置
と同じ部分であるから、この同じ部分の説明を省略す
る。Note that, in FIG. 5, the portions denoted by the same reference numerals as those in FIGS. 1 and 4 are the same portions as the apparatus of the embodiment shown in FIGS. 1 and 4, and therefore the description of these same portions is omitted. To do.

第５図に示す非反転増幅器91Aにおいては、OPアンプ23
の反転入力端子に互いに並列の抵抗24−１及び24−２が
接続され、該抵抗24−２と直列にアナログスイッチ95が
接続されている。従って、アナログスイッチ95の投入時
にはOPアンプ23の反転入力端子に接続された抵抗の抵抗
値は小さくなるので非反転増幅器91Aの増幅率は大きく
なり、逆にアナログスイッチ95の開放時には増幅率は小
さくなる。すなわち、該非反転増幅器91Aは可変増幅器
として構成されている。In the non-inverting amplifier 91A shown in FIG.
The resistors 24-1 and 24-2 connected in parallel to each other are connected to the inverting input terminal of, and the analog switch 95 is connected in series with the resistor 24-2. Therefore, when the analog switch 95 is turned on, the resistance value of the resistor connected to the inverting input terminal of the OP amplifier 23 becomes small, so that the amplification factor of the non-inverting amplifier 91A becomes large, and conversely when the analog switch 95 is opened, the amplification factor becomes small. Become. That is, the non-inverting amplifier 91A is configured as a variable amplifier.

該アナログスイッチ95は信号▲▼によって投入さ
れるようにRS-FF73（第１図参照）に接続されており、
従って、タイミング信号T2が発生するまで（時刻t1〜
t2）の間は該非反転増幅器91Aのゲインが大きくなって
いるので受光素子17の出力信号が小さくても大きな増幅
率で増幅することができ、該出力信号のレベル判定を行
いやすくなり、また、無限遠領域の判定を短時間で行う
ことができる。The analog switch 95 is connected to the RS-FF73 (see FIG. 1) so as to be turned on by the signal ▲ ▼,
Therefore, until the timing signal T 2 is generated (time t 1 ~
Since the gain of the non-inverting amplifier 91A is large during t 2 ), even if the output signal of the light receiving element 17 is small, amplification can be performed with a large amplification factor, and the level determination of the output signal is facilitated. The infinity area can be determined in a short time.

一方、第５図の回路4Aに設けられている積分回路93Aは
第１図の積分回路93にくらべてOPアンプの前置抵抗の数
が1/2になっており、該積分回路93Aは第１図及び第４図
の積分回路93から無限遠領域判定操作の時に専用に使用
する抵抗29及び34が除かれた構造となっている。従っ
て、該積分回路93AでOPアンプ38の前置抵抗30が無限遠
領域判定の時と測距時とに共用されるので積分回路と非
反転増幅器及び反転増幅器とを接続するためのアナログ
スイッチも第１図の２個（すなわち、アナログスイッチ
28及び35）のみとなっている。On the other hand, in the integrating circuit 93A provided in the circuit 4A of FIG. 5, the number of front resistances of the OP amplifier is halved as compared with the integrating circuit 93 of FIG. The integrator circuit 93 shown in FIGS. 1 and 4 has a structure in which the resistors 29 and 34, which are used exclusively for the infinity region determination operation, are removed. Therefore, since the front resistance 30 of the OP amplifier 38 is shared by the integrator circuit 93A both at the time of infinity region determination and at the time of distance measurement, an analog switch for connecting the integrator circuit to the non-inverting amplifier and the inverting amplifier is also provided. 2 of FIG. 1 (ie, analog switch
28 and 35) only.

なお、第５図の回路4Aを受光信号処理手段として採用す
る場合は信号SPL3の発生手段が不要となるため、回路５
の構成は第１図及び第４図の実施例よりは簡単になる。When the circuit 4A of FIG. 5 is adopted as the light receiving signal processing means, the means for generating the signal SPL3 becomes unnecessary, so the circuit 5
The configuration is simpler than the embodiment of FIGS. 1 and 4.

［発明と実施例の対応］ 以上の実施例において、受光素子17が、本発明の受光手
段に、同じく積分回路93が、本発明の積分手段に、さら
に同じくコンパレータ94およびRS-FF48が本発明の信号
形成手段に、それぞれ相当するものである。Correspondence between Invention and Embodiment In the above embodiments, the light receiving element 17 is the light receiving means of the present invention, the integrating circuit 93 is also the integrating means of the present invention, and the comparator 94 and RS-FF48 are also the present invention. Of signal forming means.

［発明の効果］ 以上に説明したように本発明によれば、いわゆる二重積
分型の演算方式を採用した広視野測距装置等の信号処理
時間を短縮することのできる信号形成装置が提供できる
ものである。[Effects of the Invention] As described above, according to the present invention, it is possible to provide a signal forming device capable of shortening the signal processing time such as a wide-field distance measuring device employing a so-called double integration type arithmetic method. It is a thing.

【図面の簡単な説明】[Brief description of drawings]

第１図は本発明による新規な測距装置の第一実施例を示
した図、第２図及び第３図は第１図の測距装置における
各部の信号波形を示した図、第４図は本発明による新規
な測距装置の第二実施例を示した図、第５図は第１図及
び第４図に示した測距装置の一部の変形実施例を示した
図である。 13……カメラのレリーズボタンに応動するスイッチ 15……起動パルス発生回路 16……基準電圧発生回路 17……受光素子 41……（測距用の）コンパレータ 43……カウンタ 52……（撮影視野中心部領域に投光する）投光素子 57及び61……（撮影視野周辺部領域に投光する）投光素
子 71……分周器 77……ストップパルス発生器 90……電流−電圧変換器 91……非反転増幅器 92……反転増幅器 93……積分回路 94……コンパレータ。FIG. 1 is a diagram showing a first embodiment of a novel distance measuring device according to the present invention, FIGS. 2 and 3 are diagrams showing signal waveforms of respective parts in the distance measuring device of FIG. 1, and FIG. Is a diagram showing a second embodiment of a novel distance measuring device according to the present invention, and FIG. 5 is a diagram showing a part of a modified embodiment of the distance measuring device shown in FIGS. 1 and 4. 13 …… Switch that responds to the release button of the camera 15 …… Starting pulse generation circuit 16 …… Reference voltage generation circuit 17 …… Light receiving element 41 …… (distance measuring) comparator 43 …… Counter 52 …… (field of view) Projectors 57 and 61 …… (projects light to the central area) (projects to the peripheral area of the imaging field of view) Projectors 71 …… Divider 77 …… Stop pulse generator 90 …… Current-voltage conversion Unit 91 …… Non-inverting amplifier 92 …… Inverting amplifier 93 …… Integrator circuit 94 …… Comparator.

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】複数の異なった目標方向からの光を受光
し、受光した光に対応する信号に基づいて第１の積分及
び該第１の積分とは逆の第２の積分を行ない、その結果
に従って目標方向に存在する物体までの距離に関連した
信号を形成する信号形成装置において、複数の異なった
目標方向からの光を受光するための受光手段と、前記受
光手段の受光した光に対応する信号に基づいて積分を行
なう積分手段と、前記受光手段の受光した第１の目標方
向からの光に対応する信号に基づいた前記積分手段によ
る積分値が前記第１の積分に要する時間より短い所定時
間に所定レベルに達しない場合は、前記受光手段の受光
した第２の目標方向からの光に対応する信号に基づいて
物体までの距離に関連した信号を形成するための動作を
行なう信号形成手段とを有することを特徴とする信号形
成装置。1. Lights from a plurality of different target directions are received, and a first integration and a second integration opposite to the first integration are performed based on a signal corresponding to the received light. In a signal forming device for forming a signal related to a distance to an object existing in a target direction according to a result, a light receiving means for receiving light from a plurality of different target directions, and a light receiving means for receiving the light And an integration value obtained by the integration means based on a signal corresponding to the light received by the light receiving means from the first target direction is shorter than the time required for the first integration. If the predetermined level is not reached within a predetermined time, a signal forming operation is performed to form a signal related to the distance to the object based on the signal corresponding to the light received from the second target direction by the light receiving means. means Signal forming apparatus characterized by having a.
JP62013470A 1986-02-28 1987-01-23 Signal forming device Expired - Fee Related JPH0778573B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62013470A JPH0778573B2 (en) 1987-01-23 1987-01-23 Signal forming device
US07/483,293 US5087119A (en) 1986-02-28 1990-02-20 Distance measuring apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62013470A JPH0778573B2 (en) 1987-01-23 1987-01-23 Signal forming device

Publications (2)

Publication Number Publication Date
JPS63182633A JPS63182633A (en) 1988-07-27
JPH0778573B2 true JPH0778573B2 (en) 1995-08-23

Family

ID=11834021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62013470A Expired - Fee Related JPH0778573B2 (en) 1986-02-28 1987-01-23 Signal forming device

Country Status (1)

Country Link
JP (1) JPH0778573B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906240B2 (en) * 1988-11-15 1999-06-14 株式会社ニコン Camera auto focus device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6190006A (en) * 1984-10-11 1986-05-08 Canon Inc Distance measuring instrument
JPH0620266B2 (en) * 1985-05-20 1994-03-16 三洋電機株式会社 Autofocus circuit

Also Published As

Publication number Publication date
JPS63182633A (en) 1988-07-27

Similar Documents

Publication Publication Date Title
JPH0140292B2 (en)
JPS6195324A (en) Exposure control device for camera
US4176928A (en) Focus detecting device
JPS6237327B2 (en)
US5087119A (en) Distance measuring apparatus
US4682872A (en) Signal processing apparatus for a semiconductor position sensing device
JPH0226207B2 (en)
JPS6077737A (en) Exposure controller of ophthalmic photographing apparatus
JPH0778573B2 (en) Signal forming device
JPS599610A (en) Automatic focusing device
JPS6156490B2 (en)
JP3554201B2 (en) Distance measuring device
US4967223A (en) Distance measuring device
JP3015099B2 (en) Distance measuring device
JPS62169134A (en) Automatic condition discriminator
JP3001289B2 (en) Auto focus camera
JPH0536732B2 (en)
JP2623631B2 (en) Distance measuring device
JPS5988721A (en) Range finder of camera
JP2713880B2 (en) Distance measuring device
JP2763800B2 (en) Distance measuring device
JP3077998B2 (en) Moving speed detector
JP3749639B2 (en) Ranging device
JP3135159B2 (en) Focus adjustment device
JPS634184Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees