JPH0777572A - Feedthrough suppression circuit - Google Patents

Feedthrough suppression circuit

Info

Publication number
JPH0777572A
JPH0777572A JP5247464A JP24746493A JPH0777572A JP H0777572 A JPH0777572 A JP H0777572A JP 5247464 A JP5247464 A JP 5247464A JP 24746493 A JP24746493 A JP 24746493A JP H0777572 A JPH0777572 A JP H0777572A
Authority
JP
Japan
Prior art keywords
feedthrough
signal
suppression
circuit
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5247464A
Other languages
Japanese (ja)
Inventor
Hideki Tamura
英樹 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP5247464A priority Critical patent/JPH0777572A/en
Publication of JPH0777572A publication Critical patent/JPH0777572A/en
Pending legal-status Critical Current

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

PURPOSE:To provide a circuit for suppressing wide band feedthrough. CONSTITUTION:In a CW radar having a phased array antenna, the transmission interval is repeated while interposing a pause period for switching the beam. Switches 1, 2 switch an input signal between a feedthrough receiving period present in the initial stage of receiving period and a following target signal receiving period. During the feedthrough receiving period, detecting circuits 3-6 detect a feedthrough and low frequency components extracted by LPFs 7, 8 are digitized by ADCs(A/D converters) 9, 10 and then averaged by adders 11, 12 and memories 13, 14 to produce a suppression data being stored. During a target signal receiving periodal, the suppression data is taken out from the memories 13, 14 and converted by DACs(D/A converters) 15, 16 into an analog data, and a suppression signal is produced in weighting circuits 17-20. It is fed to an adder 21 which outputs a receiving data subjected to feedthrough suppression.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、フェイズドアレイアン
テナを有するCWレーダ装置に用いられるフィードスル
ー抑圧回路の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a feedthrough suppressing circuit used in a CW radar device having a phased array antenna.

【0002】[0002]

【従来の技術】CWレーダ装置では、フィードスルーは
受信機を飽和させる原因となるので、その抑圧は重要な
課題の1つである。送信アンテナから受信アンテナに直
接漏れ込むフィードスルーは両アンテナの配置関係の変
更で解決可能であるが、建物等での反射波(クラッタ成
分)からなるフィードスルーは当該CWレーダ装置の設
置環境によって変化する。
2. Description of the Related Art In a CW radar device, feedthrough causes saturation of a receiver, so that suppression thereof is one of important problems. The feedthrough that directly leaks from the transmitting antenna to the receiving antenna can be solved by changing the layout of both antennas, but the feedthrough consisting of reflected waves (clutter component) in a building or the like changes depending on the installation environment of the CW radar device. To do.

【0003】そこで、例えば図3に示すように、フィー
ドスルー抑圧回路34を受信アンテナ33と受信機35
の間に設け、専らクラッタ成分からなるフィードスルー
の抑圧を図っている。
Therefore, as shown in FIG. 3, for example, the feedthrough suppressing circuit 34 is connected to the receiving antenna 33 and the receiver 35.
It is provided between the two to suppress the feedthrough consisting of clutter components.

【0004】即ち、図3において、送信機31が出力す
る連続波送信信号は送信アンテナ32から送信される
が、送信信号の一部が参照信号としてフィードスルー回
路34に与えられる。従来のフィードスルー抑圧回路3
4は、具体的には例えば図4に示すように構成され、参
照信号に基づき受信信号に含まれるフィードスルー量を
検出し、検出したフィードスルー量に基づき参照信号に
重み付けをして抑圧信号を形成し、形成した抑圧信号と
受信信号とを加算し、それを検出回路に与えて同様の動
作を繰り返し行うと共に、加算結果を受信機35へ出力
する。
That is, in FIG. 3, the continuous wave transmission signal output from the transmitter 31 is transmitted from the transmission antenna 32, and a part of the transmission signal is given to the feedthrough circuit 34 as a reference signal. Conventional feedthrough suppression circuit 3
4 is configured specifically as shown in FIG. 4, for example, detects the feedthrough amount included in the received signal based on the reference signal, weights the reference signal based on the detected feedthrough amount, and outputs the suppression signal. The suppression signal and the reception signal that have been formed are added, and the addition is applied to the detection circuit to repeat the same operation, and the addition result is output to the receiver 35.

【0005】その結果、受信機35では、フィードスル
ーの抑圧された受信信号が入力するので、飽和すること
なく入力信号について増幅・周波数変換等の受信処理が
行えることとなり、信号処理器36では目標情報を検出
し出力できることになる。
As a result, since the receiver 35 receives the received signal whose feedthrough is suppressed, the receiver 35 can perform the receiving process such as amplification and frequency conversion on the input signal without being saturated, and the signal processor 36 receives the target signal. Information can be detected and output.

【0006】次に、図4を参照して従来のフィードスル
ー抑圧回路を説明する。図4において、このフィードス
ルー抑圧回路は、基本的にはフィードスルー検出回路
(41〜44)とループフィルタ(45、46)と重み
回路(47〜50)と加算器51のループ回路で構成さ
れる。
Next, a conventional feedthrough suppressing circuit will be described with reference to FIG. In FIG. 4, this feedthrough suppression circuit is basically composed of a feedthrough detection circuit (41 to 44), a loop filter (45, 46), a weight circuit (47 to 50), and a loop circuit of an adder 51. It

【0007】送信機31からの参照信号は、分配器52
によりフィードスルー検出回路の分配器41と重み回路
の分配器47に分配され、それぞれ位相情報が付与され
た参照信号となる。即ち、分配器41と同47は、それ
ぞれ、送信機31の出力と同相(0°)の参照信号と9
0°移相した参照信号とを形成する。
The reference signal from the transmitter 31 is a distributor 52.
Is distributed to the distributor 41 of the feed-through detection circuit and the distributor 47 of the weighting circuit, and each becomes a reference signal to which phase information is added. That is, the distributors 41 and 47 have the reference signal of the same phase (0 °) as the output of the transmitter 31 and 9 °, respectively.
And a reference signal phase-shifted by 0 °.

【0008】受信アンテナ33からの受信信号は、加算
器51を通り分配器53からフィードスルー検出回路の
分配器42に入る。
The received signal from the receiving antenna 33 passes through the adder 51 and the distributor 53 into the distributor 42 of the feedthrough detecting circuit.

【0009】フィードスルー検出回路(41〜44)で
は、分配器42の出力(受信信号)と分配器41の出力
(位相情報を付与した参照信号)とを乗算器(43、4
4)にて乗算し、即ちいわば直交検波して受信信号に含
まれるフィードスルーの変動分(フィードスルー量)が
検出される。
In the feedthrough detection circuits (41 to 44), the output of the distributor 42 (received signal) and the output of the distributor 41 (reference signal added with phase information) are multiplied (43, 4).
4) Multiplication, that is, so-called quadrature detection is performed, and the fluctuation amount (feedthrough amount) of the feedthrough included in the received signal is detected.

【0010】ループフィルタ(45、46)は、乗算器
(43、44)が出力するフィードスルーの変動分のう
ちの低周波成分を取り出し、重み回路に与える。
The loop filter (45, 46) takes out the low frequency component of the variation of the feedthrough output from the multiplier (43, 44) and supplies it to the weighting circuit.

【0011】重み回路では、ループフィルタ(45、4
6)の出力(フィードスルー量)と分配器47の出力
(位相情報を付与した参照信号)とを乗算器(49、5
0)にて乗算し、2つの乗算結果を合成器48にてベク
トル合成して抑圧信号を形成する。
In the weight circuit, the loop filters (45, 4
The output of 6) (feedthrough amount) and the output of the distributor 47 (reference signal added with phase information) are multiplied by multipliers (49, 5).
0) and the two multiplication results are vector-combined by the combiner 48 to form a suppressed signal.

【0012】加算器51では、受信アンテナ33からの
受信信号から合成器48の出力(抑圧信号)を減じ、即
ち所定量のフィードスルーを減ずる。この加算器51の
出力は、分配器53を介してフィードスルー検出回路の
分配器42に与えられる。
The adder 51 subtracts the output (suppression signal) of the combiner 48 from the received signal from the receiving antenna 33, that is, reduces a predetermined amount of feedthrough. The output of the adder 51 is given to the distributor 42 of the feedthrough detection circuit via the distributor 53.

【0013】以上のループの動作が繰り返し行われ、受
信信号に含まれるフィードスルー量が受信機を飽和させ
ない程度にまで抑圧できると、分配器53の分配方向が
変更され、加算器51の出力が受信機35に与えられ
る。
When the above loop operation is repeated and the feedthrough amount contained in the received signal can be suppressed to the extent that the receiver is not saturated, the distribution direction of the distributor 53 is changed and the output of the adder 51 is changed. It is provided to the receiver 35.

【0014】この従来のフィードスルー抑圧回路では、
ドップラー信号を消さないようにするため、ループ帯域
を広げることはできないが、狭帯域のフィードスルーに
対しては、レーダの設置環境、つまり、フィードスルー
環境がある程度変化してもそれにアダプティブに対応し
て抑圧することができる。
In this conventional feedthrough suppressing circuit,
The loop band cannot be widened so as not to extinguish the Doppler signal, but for narrow band feedthrough, it can adaptively cope with the radar installation environment, that is, even if the feedthrough environment changes to some extent. Can be suppressed.

【0015】[0015]

【発明が解決しようとする課題】ところで、CWレーダ
装置は、ピーク電力が低いことから秘匿性に優れるとい
う特徴があり、フェイズドアレイアンテナを有するCW
レーダ装置では、かかる秘匿性を向上させるためスペク
トラム拡散信号のような広帯域信号を利用することが検
討されているが、上述したように従来のフィードスルー
抑圧回路ではループ帯域を広げることができないので、
特定のフィードスルー環境でしか十分な抑圧が行えず、
改善が望まれている。
By the way, the CW radar device is characterized by being excellent in concealment because of its low peak power, and has a phased array antenna.
In the radar device, it is considered to use a wideband signal such as a spread spectrum signal in order to improve the confidentiality, but as described above, the conventional feedthrough suppression circuit cannot expand the loop band,
Sufficient suppression can be performed only in a specific feedthrough environment,
Improvement is desired.

【0016】本発明は、このような問題に鑑みなされた
もので、その目的は、フェイズドアレイアンテナを有す
るCWレーダ装置において広帯域信号の使用を可能にす
るフィードスルー抑圧回路を提供することにある。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a feedthrough suppressing circuit which enables use of a wideband signal in a CW radar device having a phased array antenna.

【0017】[0017]

【課題を解決するための手段】前記の目的を達成するた
めに、本発明のフィードスルー抑圧回路は次の如き構成
を有する。即ち、本発明のフィードスルー抑圧回路は、
フェイズドアレイアンテナを有し、ある方向への送信期
間に対する受信期間が受信初期のフィードスルーのみを
受信するフィードスルー受信期間とその後目標からの反
射波を受信する目標信号受信期間とに区分されるCWレ
ーダ装置において; 送信機出力を参照信号とし受信ア
ンテナの受信信号をそれに含まれるフィードスルーを抑
圧して受信機に与えるフィードスルー抑圧回路を、フィ
ードスルー受信期間において参照信号に基づき受信信号
からフィードスルー量を検出し、それを平均化して抑圧
データとして記憶する回路と; 目標信号受信期間にお
いて前記抑圧データに基づき参照信号に重み付けをして
抑圧信号を形成し、形成した抑圧信号と受信信号とを加
算して受信機に出力する回路と; で構成したことを特
徴とするものである。
In order to achieve the above object, the feedthrough suppressing circuit of the present invention has the following structure. That is, the feedthrough suppression circuit of the present invention is
A CW having a phased array antenna, and a reception period for a transmission period in a certain direction is divided into a feedthrough reception period for receiving only feedthrough in the initial stage of reception and a target signal reception period for thereafter receiving a reflected wave from a target. In a radar device, a feedthrough suppressing circuit that uses a transmitter output as a reference signal and suppresses a feedthrough included in a receiving antenna to suppress the feedthrough contained in the signal, and feeds the received signal from a received signal based on the reference signal during a feedthrough reception period. A circuit for detecting a quantity, averaging it and storing it as suppression data; forming a suppression signal by weighting a reference signal based on the suppression data in the target signal reception period, and forming the suppression signal and the reception signal. And a circuit for adding and outputting to the receiver.

【0018】[0018]

【作用】次に、前記の如く構成される本発明のフィード
スルー抑圧回路の作用を説明する。周知のように、CW
レーダ装置では、ある方向への送信開始後の最初の数μ
秒の期間では目標での反射波は受信されずフィードスル
ーのみが受信される。ここに、パラボラアンテナを有す
るCWレーダ装置では、アンテナを回転して指向方向を
変えるが、そのとき送信は断続することなく連続して行
われるので、受信されるフィードスルーもアンテナの回
転に伴い変化する。
Next, the operation of the feedthrough suppressing circuit of the present invention constructed as described above will be described. As is well known, CW
With radar equipment, the first few μ after the start of transmission in a certain direction
During the second period, the reflected wave at the target is not received, but only the feedthrough is received. Here, in the CW radar device having the parabolic antenna, the pointing direction is changed by rotating the antenna, but at that time, since the transmission is continuously performed without interruption, the received feedthrough also changes with the rotation of the antenna. To do.

【0019】ところが、フェイズドアレイアンテナを有
するCWレーダ装置では、指向方向の制御は送信を止め
て行うので、ビーム方向切替えの休止期間を挟んで任意
方向に一定期間送信を行う。従って、ある方向への送信
期間に対する受信期間において初期に受信されるフィー
ドスルーは内容が一定である。本発明はかかる事実に着
目したものである。
However, in the CW radar device having the phased array antenna, the control of the pointing direction is performed by stopping the transmission, so that the transmission is performed for a certain period in an arbitrary direction with the beam direction switching pause period interposed. Therefore, the content of the feedthrough initially received in the reception period with respect to the transmission period in a certain direction is constant. The present invention focuses on such fact.

【0020】即ち、フィードスルー受信期間においてフ
ィードスルー量を検出し、それを平均化して抑圧データ
として記憶し、その後の目標信号受信期間において前記
抑圧データに基づき受信信号中のフィードスルーを抑圧
する。
That is, the feedthrough amount is detected during the feedthrough reception period, the averaged amount is stored as suppression data, and the feedthrough in the reception signal is suppressed based on the suppression data during the subsequent target signal reception period.

【0021】要するに、オープンループ制御方式でフィ
ードスルーのみを抑圧できるので、広帯域のフィードス
ルーに対しても目標信号を抑圧することなくアダプティ
ブにフィードスルー抑圧が可能である。
In short, since only the feedthrough can be suppressed by the open loop control method, it is possible to adaptively suppress the feedthrough without suppressing the target signal even for the wideband feedthrough.

【0022】[0022]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明のフィードスルー抑圧回路を示
す。図1において、このフィードスルー抑圧回路は、切
替器(1、2)と、フィードスルー検出回路(3〜6)
と、ローパスフィルタ(LPF:7、8)と、アナログ
・ディジタル変換器(ADC:9、10)と、加算器
(11、12)と、メモリ(13、14)と、デイジタ
ル・アナログ変換器(DAC:15、16)と、重み回
路(17〜20)と、加算器21と、図示省略したがタ
イミング制御回路とを基本的に備える。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows the feedthrough suppression circuit of the present invention. In FIG. 1, this feedthrough suppressing circuit includes a switch (1, 2) and a feedthrough detecting circuit (3-6).
, Low-pass filter (LPF: 7, 8), analog-digital converter (ADC: 9, 10), adder (11, 12), memory (13, 14), digital-analog converter ( DAC: 15, 16), a weighting circuit (17 to 20), an adder 21, and a timing control circuit (not shown) are basically provided.

【0023】フェイズドアレイアンテナを有するCWレ
ーダ装置では、指向方向の制御は送信を止めて行うの
で、例えば図2に示すように、ビーム切り替えの休止期
間22を挟んで送信期間23があり、この送信期間23
に対する受信期間は、受信初期のフィードスルーのみが
受信されるフィードスルー受信期間(これを「フィード
スルーリスン」と称する)24とその後目標からの反射
波を受信する目標信号受信期間25とに区分される。
In the CW radar device having the phased array antenna, the control of the directivity direction is performed by stopping the transmission. Therefore, for example, as shown in FIG. 2, there is a transmission period 23 across a beam switching pause period 22. Period 23
Is divided into a feed-through reception period (referred to as "feed-through listen") 24 in which only the initial feed-through is received and a target signal reception period 25 in which a reflected wave from the target is received thereafter. It

【0024】フィードスルーリスン24の期間は、当該
装置の最短探知距離を規定するもので、装置によって定
まるが、図示しないタイミング制御回路は、かかるフィ
ードスルーリスン24と目標信号受信期間25とを管理
し、各部にタイミング信号等を与え制御する。
The period of the feedthrough listen 24 defines the shortest detection distance of the device and is determined by the device, but a timing control circuit (not shown) manages the feedthrough listen 24 and the target signal reception period 25. , And gives timing signals to each part for control.

【0025】送信機31からの参照信号を受ける切替器
1は、フィードスルーリスン24の期間において参照信
号をフィードスルー検出回路の分配器3に与え、目標信
号受信期間25において参照信号を重み回路の分配器1
7に与える。
The switch 1 which receives the reference signal from the transmitter 31 gives the reference signal to the distributor 3 of the feedthrough detection circuit during the period of the feedthrough listen 24 and supplies the reference signal of the weighting circuit during the target signal reception period 25. Distributor 1
Give to 7.

【0026】受信アンテナ33からの受信信号を受ける
切替器2は、フィードスルーリスン24の期間において
受信信号をフィードスルー検出回路の分配器4に与え、
目標信号受信期間25において受信信号を加算器21の
一方の入力に与える。
The switch 2 which receives the reception signal from the reception antenna 33 gives the reception signal to the distributor 4 of the feedthrough detection circuit during the period of the feedthrough listen 24,
In the target signal reception period 25, the reception signal is given to one input of the adder 21.

【0027】フィードスルーリスン24の期間では、次
の動作が行われる。まず、フィードスルー検出回路(3
〜6)において前述したようにしてフィードスルー量が
検出される。次いで検出されたフィードスルーの変動分
の低周波成分がLPF(7、8)で抽出される。ここま
では従来とほぼ同様であるが、本発明では、抽出したフ
ィードスルーの変動分の低周波成分が、ADC(9、1
0)でディジタル化され、加算器(11、12)を介し
てメモリ(13、14)に格納されると共に、加算器
(11、12)とメモリ(13、14)のループ回路に
よってメモリ(13、14)に平均化された抑圧データ
が格納される。
During the feedthrough listen 24 period, the following operations are performed. First, the feedthrough detection circuit (3
The feedthrough amount is detected as described above in 6) to 6). Next, the low frequency component of the detected feed-through fluctuation is extracted by the LPF (7, 8). Up to this point, it is almost the same as the conventional one, but in the present invention, the low frequency component of the extracted feed-through fluctuation is converted into the ADC (9, 1).
0) digitized and stored in the memory (13, 14) via the adder (11, 12), and at the same time by the loop circuit of the adder (11, 12) and the memory (13, 14). , 14) stores the averaged suppression data.

【0028】次いで目標信号受信期間25では、メモリ
(13、14)以降が起動される。即ち、メモリ(1
3、14)の抑圧データがDAC(15、16)でアナ
ログ化され、重み回路の乗算器(19、20)に与えら
れ、前述したようにして参照信号に対する重み付けがな
され、合成器18でベクトル合成され、抑圧信号が加算
器21の他方の入力となり、フイードスルーを抑圧した
受信信号を出力する。
Next, in the target signal reception period 25, the memories (13, 14) and thereafter are activated. That is, the memory (1
The suppression data of (3, 14) are analogized by the DAC (15, 16) and given to the multiplier (19, 20) of the weighting circuit, the reference signal is weighted as described above, and the combiner 18 outputs the vector. The combined suppression signal becomes the other input of the adder 21, and the reception signal in which the feedthrough is suppressed is output.

【0029】なお、重み回路の乗算器(19、20)
は、アッテネータで構成しても良いことは勿論である。
The weighting circuit multipliers (19, 20)
Needless to say, may be composed of an attenuator.

【0030】[0030]

【発明の効果】以上説明したように、本発明のフィード
スルー抑圧回路では、フェイズドアレイアンテナを有す
るCWレーダ装置の動作特性に着目し、フィードスルー
が受信される期間において抑圧データを形成し、目標信
号の受信に際しその形成した抑圧データを用いてフィー
ドスルーのみを抑圧できるようにしたので、広帯域フィ
ードスルーに対しても目標信号に影響を及ぼすことなく
アダプティブに抑圧を行うことができ、フェイズドアレ
イアンテナを有するCWレーダ装置に好適なフィードス
ルー抑圧回路を提供できる効果がある。
As described above, in the feedthrough suppression circuit of the present invention, attention is paid to the operating characteristics of the CW radar device having the phased array antenna, suppression data is formed in the period when the feedthrough is received, and the target is obtained. When the signal is received, only the feedthrough can be suppressed by using the generated suppression data. Therefore, the wideband feedthrough can be adaptively suppressed without affecting the target signal, and the phased array antenna. There is an effect that it is possible to provide a feedthrough suppression circuit suitable for a CW radar device having.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るフィードスルー抑圧回
路の構成ブロック図である。
FIG. 1 is a configuration block diagram of a feedthrough suppression circuit according to an embodiment of the present invention.

【図2】フェイズドアレイアンテナを有するCWレーダ
装置の送信動作を説明するタイムチャートである。
FIG. 2 is a time chart explaining a transmission operation of a CW radar device having a phased array antenna.

【図3】フィードスルー抑圧回路を備えるCWレーダ装
置の構成ブロック図である。
FIG. 3 is a configuration block diagram of a CW radar device including a feedthrough suppression circuit.

【図4】従来のフィードスルー抑圧回路の構成ブロック
図である。
FIG. 4 is a configuration block diagram of a conventional feedthrough suppression circuit.

【符号の説明】[Explanation of symbols]

1,2 切替器 3,4,17 分配器 5,6,19,20 乗算器 7,8 ローパスフィルタ(LPF) 9,10 アナログ・ディジタル変換器(ADC) 11,12 加算器 13,14 メモリ 15,16 ディジタル・アナログ変換器(DAC) 18 合成器 21 加算器 22 ビーム切り替えの休止期間 23 送信期間 24 フィードスルーリスン 25 目標信号受信期間 1, 2 Switching device 3, 4, 17 Distributor 5, 6, 19, 20 Multiplier 7,8 Low-pass filter (LPF) 9,10 Analog-digital converter (ADC) 11, 12 Adder 13, 14 Memory 15 , 16 Digital-analog converter (DAC) 18 Combiner 21 Adder 22 Idle period of beam switching 23 Transmission period 24 Feedthrough listen 25 Target signal reception period

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 フェイズドアレイアンテナを有し、ある
方向への送信期間に対する受信期間が受信初期のフィー
ドスルーのみを受信するフィードスルー受信期間とその
後目標からの反射波を受信する目標信号受信期間とに区
分されるCWレーダ装置において; 送信機出力を参照
信号とし受信アンテナの受信信号をそれに含まれるフィ
ードスルーを抑圧して受信機に与えるフィードスルー抑
圧回路を、フィードスルー受信期間において参照信号に
基づき受信信号からフィードスルー量を検出し、それを
平均化して抑圧データとして記憶する回路と; 目標信
号受信期間において前記抑圧データに基づき参照信号に
重み付けをして抑圧信号を形成し、形成した抑圧信号と
受信信号とを加算して受信機に出力する回路と;で構成
したことを特徴とするフィードスルー抑圧回路。
1. A feedthrough receiving period having a phased array antenna, wherein a receiving period for a transmitting period in a certain direction receives only a feedthrough at an initial stage of reception, and a target signal receiving period thereafter for receiving a reflected wave from a target. In the CW radar device classified into 1., a feedthrough suppressing circuit that suppresses the feedthrough contained in the received signal of the receiving antenna and supplies it to the receiver by using the transmitter output as a reference signal based on the reference signal in the feedthrough receiving period. A circuit for detecting a feedthrough amount from a received signal, averaging it, and storing it as suppression data; a reference signal is weighted based on the suppression data in the target signal reception period to form a suppression signal, and the suppression signal thus formed And a circuit for adding the received signal to the receiver and outputting the result to the receiver. Idosuru suppression circuit.
JP5247464A 1993-09-08 1993-09-08 Feedthrough suppression circuit Pending JPH0777572A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5247464A JPH0777572A (en) 1993-09-08 1993-09-08 Feedthrough suppression circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5247464A JPH0777572A (en) 1993-09-08 1993-09-08 Feedthrough suppression circuit

Publications (1)

Publication Number Publication Date
JPH0777572A true JPH0777572A (en) 1995-03-20

Family

ID=17163843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5247464A Pending JPH0777572A (en) 1993-09-08 1993-09-08 Feedthrough suppression circuit

Country Status (1)

Country Link
JP (1) JPH0777572A (en)

Similar Documents

Publication Publication Date Title
US7202812B2 (en) Technique for compensation of transmit leakage in radar receiver
JP4567292B2 (en) Pulse radar that does not interfere with communication signal and method for generating the pulse
US7295145B2 (en) Selective-sampling receiver
JPS5845216B2 (en) Multipath distortion removal circuit
WO2006078314A2 (en) Selective-sampling receiver
JPH0777572A (en) Feedthrough suppression circuit
JP2000206227A (en) Ecm radar apparatus
JP3046949B2 (en) Transceiver
JPH07154299A (en) Disturbing equipment for direct spread communication
KR100248400B1 (en) Pointing error angle detecting apparatus and method for satellite tracking
Owen et al. An advanced digital antenna control unit for GPS
JP2817733B2 (en) Radar equipment
JP2980082B2 (en) Radar equipment
JP3822079B2 (en) Radar equipment
JPH01224684A (en) Feedthrough nullifying circuit
EP0374987A1 (en) Radar apparatus and side-lobe suppression unit suitable for application in such a radar apparatus
JP3050766B2 (en) Radar equipment
JP2003098250A (en) Rader system
JPH0772235A (en) Cw radar apparatus
Peacock et al. Digital radar
JPS60100779A (en) Radar equipment
JP3430963B2 (en) Echo generator for chirp radar
JP2001194449A (en) Radar system
Shatara et al. Automotive FM Diversity Systems, Part III: Digital Systems
Acampora High power radar implementation of coherent waveforms