JPH0774358A - Forming method of perovskite oxide film, thin film transistor using perovskite oxide film, and manufacture thereof - Google Patents

Forming method of perovskite oxide film, thin film transistor using perovskite oxide film, and manufacture thereof

Info

Publication number
JPH0774358A
JPH0774358A JP16052793A JP16052793A JPH0774358A JP H0774358 A JPH0774358 A JP H0774358A JP 16052793 A JP16052793 A JP 16052793A JP 16052793 A JP16052793 A JP 16052793A JP H0774358 A JPH0774358 A JP H0774358A
Authority
JP
Japan
Prior art keywords
oxide film
film
perovskite oxide
electrode
perovskite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP16052793A
Other languages
Japanese (ja)
Inventor
Shinichi Soeda
信一 添田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16052793A priority Critical patent/JPH0774358A/en
Publication of JPH0774358A publication Critical patent/JPH0774358A/en
Withdrawn legal-status Critical Current

Links

Abstract

PURPOSE:To provide a method of forming a perovskite oxide film and a means which forms an insulating film of high permittivity protecting a ground electrode against oxidation and enlargs the picture elements of a liquid crystal display device in opening rate in a thin film transistor provided with the above perovskite oxide film as a gate insulating film. CONSTITUTION:A first insulating film 3 of perovskite oxide film used for protecting a gate electrode 2 against oxidation is formed on the ground gate electrode 2 over an insulating transparent substrate 1 through an RF sputtering method wherein Ar mixed gas small in oxygen partial pressure or Ar gas is used. A second insulating film 4 comprising a perovskite oxide film high in permittivity is formed on it through an RF sputtering method wherein Ar mixed gas large in partial pressure of oxygen or oxygen gas is used. An a-Si acting semiconductor layer 5 and a channel protecting layer 6 of SiN or the like are formed over the insulating film 3, ohmic contact layers 71 and 72 used for a source and a drain are formed thereon confronting each other, and a source electrode 81 and a drain electrode 82 are formed thereon respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、高開口率画素を有する
液晶ディスプレイパネルを駆動する薄膜トランジスタ、
および、高誘電絶縁材料であるペロブスカイト系酸化膜
を下地電極を酸化させることなく形成する方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor for driving a liquid crystal display panel having a high aperture ratio pixel,
The present invention also relates to a method of forming a perovskite oxide film, which is a high dielectric insulating material, without oxidizing the base electrode.

【0002】[0002]

【従来の技術】薄膜トランジスタは、ソース電極とドレ
イン電極の間の導電体の電気伝導度を導体と接する絶縁
物層を介して設けられた第3の電極(ゲート電極)に印
加する電圧によって制御するいわゆる電界効果型トラン
ジスタとして知られている。そして、従来から、薄膜ト
ランジスタは大面積にわたってスイッチングアレイを形
成し易い点、あるいは材料が安価であるため低コスト化
できる等の点が注目され、特に、ディスプレイ素子用ス
イッチングアレイに使用することを目的として研究開発
が続けられている。
2. Description of the Related Art In a thin film transistor, the electrical conductivity of a conductor between a source electrode and a drain electrode is controlled by a voltage applied to a third electrode (gate electrode) provided via an insulating layer in contact with the conductor. It is known as a so-called field effect transistor. And, conventionally, attention has been paid to the point that a thin film transistor can easily form a switching array over a large area, or the cost can be reduced because the material is inexpensive, and in particular, for the purpose of using it for a switching array for a display element. Research and development continues.

【0003】図3は、窒化シリコン、アルミナ等の絶縁
膜を用いた従来の薄膜トランジスタの構成説明図であ
る。この図において、21は絶縁性透明基板、22はゲ
ート電極、23はゲート絶縁膜、24は動作半導体層、
25はチャネル保護層、261 はソース用オーミックコ
ンタクト層、262 はドレイン用オーミックコンタクト
層、271 はソース電極、272 はドレイン電極であ
る。
FIG. 3 is a diagram showing the structure of a conventional thin film transistor using an insulating film such as silicon nitride or alumina. In this figure, 21 is an insulating transparent substrate, 22 is a gate electrode, 23 is a gate insulating film, 24 is an operating semiconductor layer,
Reference numeral 25 is a channel protective layer, 26 1 is an ohmic contact layer for source, 26 2 is an ohmic contact layer for drain, 27 1 is a source electrode, and 27 2 is a drain electrode.

【0004】この構成説明図によって従来の窒化シリコ
ン、アルミナ等の絶縁膜を用いた薄膜トランジスタの構
成と製造方法を説明する。
The structure and manufacturing method of a conventional thin film transistor using an insulating film of silicon nitride, alumina or the like will be described with reference to this structure explanatory diagram.

【0005】第1工程 ガラス基板等の絶縁性透明基板21の上にCr,Ti,
Al,Mo等の金属膜をスパッタリングによって形成
し、パターニングすることによってゲート電極22を形
成する。
First step: Cr, Ti,
A gate electrode 22 is formed by forming a metal film of Al, Mo or the like by sputtering and patterning.

【0006】第2工程 ゲート電極22を含む絶縁性透明基板21の上に、窒化
シリコン(SiN)の単層膜または窒化シリコンとアル
ミナ(Al2 3 )の膜厚が数千Åの複合膜等からなる
ゲート絶縁膜23を形成する。
Second Step On the insulating transparent substrate 21 including the gate electrode 22, a single layer film of silicon nitride (SiN) or a composite film of silicon nitride and alumina (Al 2 O 3 ) having a film thickness of several thousand Å. A gate insulating film 23 made of, for example, is formed.

【0007】第3工程 ゲート絶縁膜23の上に、モノシランガスのCVDによ
って、アモルファスシリコンからなる動作半導体層24
を形成する。
Third step: An operating semiconductor layer 24 made of amorphous silicon is formed on the gate insulating film 23 by CVD of monosilane gas.
To form.

【0008】第4工程 動作半導体層24のチャネル領域の上に、SiN,Si
2 等のチャネル保護層25を形成する。
Fourth Step On the channel region of the operating semiconductor layer 24, SiN, Si
A channel protection layer 25 such as O 2 is formed.

【0009】第5工程 チャネル保護層25を挟む動作半導体層24のソース領
域とドレイン領域に、数μmから数十μmの間隔を隔て
て、燐(P)をドープしたアモルファスシリコンからな
るソース用オーミックコンタクト層261 とドレイン用
オーミックコンタクト層262 を形成し、その上に、A
l,Cr等からなるソース電極271 とドレイン電極2
2 を形成する。
Fifth Step: A source ohmic source made of amorphous silicon doped with phosphorus (P) is provided in the source region and the drain region of the operating semiconductor layer 24 with the channel protection layer 25 interposed therebetween, with an interval of several μm to several tens μm. A contact layer 26 1 and a drain ohmic contact layer 26 2 are formed, and A is formed on the contact layer 26 1.
Source electrode 27 1 and drain electrode 2 made of 1 , Cr, etc.
7 2 is formed.

【0010】この従来の窒化シリコン、アルミナ等のゲ
ート絶縁膜を用いた薄膜トランジスタには、ゲート絶縁
膜23に用いられる窒化シリコンの単層膜または窒化シ
リコンとアルミナの複合膜等の絶縁材料の比誘電率が1
0以下と小さいため、一定のドレイン電流を確保するた
めにはゲート幅をある大きさ以上確保することが必要で
あり、そのため、薄膜トランジスタ自体の面積が大きく
なり、画素の開口率が低下するという問題を有してい
る。
In this conventional thin film transistor using a gate insulating film such as silicon nitride or alumina, the dielectric constant of an insulating material such as a single layer film of silicon nitride used for the gate insulating film 23 or a composite film of silicon nitride and alumina is used. Rate is 1
Since it is as small as 0 or less, it is necessary to secure a gate width of a certain size or more in order to secure a constant drain current. Therefore, the area of the thin film transistor itself becomes large, and the aperture ratio of the pixel decreases. have.

【0011】この問題を解消するため、薄膜トランジス
タのゲート絶縁膜として、近年、高誘電率絶縁材料であ
るために1G以上のDRAMのキャパシタンス用の絶縁
材料として、また、大面積化が容易であるために低電圧
駆動EL用の絶縁材料として注目されているペロブスカ
イト系酸化物を用いることが考えられる。
In order to solve this problem, in recent years, as a gate insulating film of a thin film transistor, since it is a high dielectric constant insulating material, it is used as an insulating material for capacitance of DRAM of 1 G or more, and it is easy to increase the area. It is conceivable to use a perovskite-based oxide, which is attracting attention as an insulating material for low-voltage driving EL.

【0012】図4は、ペロブスカイト系酸化物膜を用い
た従来の薄膜トランジスタの構成説明図である。この図
において、31は絶縁性透明基板、32はゲート電極、
33はペロブスカイト系酸化物膜、34は窒化シリコン
膜、35は動作半導体層、36はチャネル保護層、37
1 はソース用オーミックコンタクト層、372 はドレイ
ン用オーミックコンタクト層、381 はソース電極、3
2 はドレイン電極である。
FIG. 4 is a diagram showing the structure of a conventional thin film transistor using a perovskite oxide film. In this figure, 31 is an insulating transparent substrate, 32 is a gate electrode,
33 is a perovskite oxide film, 34 is a silicon nitride film, 35 is an operating semiconductor layer, 36 is a channel protective layer, and 37
1 is an ohmic contact layer for source, 37 2 is an ohmic contact layer for drain, 38 1 is a source electrode, 3
8 2 is a drain electrode.

【0013】この構成説明図によって従来のペロブスカ
イト系酸化物膜を用いた薄膜トランジスタの構成と製造
方法を説明する。
The structure and manufacturing method of a conventional thin film transistor using a perovskite oxide film will be described with reference to this structure explanatory diagram.

【0014】第1工程 ガラス基板等の絶縁性透明基板31の上にCr,Ti,
Al,Mo等の金属膜をスパッタリングによって形成
し、パターニングすることによってゲート電極32を形
成する。
First step: Cr, Ti,
A gate electrode 32 is formed by forming a metal film of Al, Mo or the like by sputtering and patterning.

【0015】第2工程 ゲート電極32を含む絶縁性透明基板31の上に、膜厚
が数千Åで、ペロブスカイト系酸化物からなる絶縁膜3
3と窒化シリコン(SiN)膜24の複合膜であるゲー
ト絶縁膜を形成する。
Second Step On the insulating transparent substrate 31 including the gate electrode 32, an insulating film 3 made of a perovskite oxide having a film thickness of several thousand liters.
A gate insulating film which is a composite film of 3 and the silicon nitride (SiN) film 24 is formed.

【0016】第3工程 ゲート絶縁膜を構成する窒化シリコン膜34の上に、モ
ノシランガスのCVDによって、アモルファスシリコン
からなる動作半導体層35を形成する。
Third Step: An operating semiconductor layer 35 made of amorphous silicon is formed on the silicon nitride film 34 constituting the gate insulating film by CVD of monosilane gas.

【0017】第4工程 動作半導体層35のチャネル領域の上に、SiN,Si
2 等のチャネル保護層36を形成する。
Fourth Step On the channel region of the operating semiconductor layer 35, SiN, Si
A channel protection layer 36 such as O 2 is formed.

【0018】第5工程 チャネル保護層36を挟む動作半導体層36のソース領
域とドレイン領域に、数μmから数十μmの間隔を隔て
て、燐(P)をドープしたアモルファスシリコンからな
るソース用オーミックコンタクト層371 とドレイン用
オーミックコンタクト層372 を形成し、その上に、A
l,Cr等からなるソース電極381 とドレイン電極3
2 を形成する。
Fifth Step In the source and drain regions of the operating semiconductor layer 36 sandwiching the channel protection layer 36, a source ohmic layer made of amorphous silicon doped with phosphorus (P) is provided at a distance of several μm to several tens μm. A contact layer 37 1 and a drain ohmic contact layer 37 2 are formed, and A is formed on the contact layer 37 1.
source electrode 38 1 and drain electrode 3 made of 1 , Cr, etc.
8 2 is formed.

【0019】[0019]

【発明が解決しようとする課題】前記の従来のペロブス
カイト系酸化物膜を用いた薄膜トランジスタには、Sr
TiO3 ,PbTiO3 等のペロブスカイト系酸化物を
酸素分圧の極めて大きいアルゴン混合ガスあるいは10
0%酸素ガスによる反応性スパッタリングによって絶縁
性が優れ、誘電率が高く良質の膜を形成することがで
き、ゲート絶縁容量を増大させて、一定のバイアス電圧
によって大きい駆動電流を生じ、蓄積容量を増大して画
素電極にかかる維持電圧を高くなることができるという
利点はある反面、ペロブスカイト系酸化物をMo,C
r,Ti等からなる下地電極の上に形成すると、比較的
低い基板温度でも下地電極全体がほとんどが酸化されて
高抵抗化するという問題を有している。
The thin film transistor using the above-mentioned conventional perovskite oxide film is formed of Sr.
A perovskite-based oxide such as TiO 3 or PbTiO 3 is mixed with an argon mixed gas having an extremely large oxygen partial pressure or 10
By reactive sputtering with 0% oxygen gas, it is possible to form a film having excellent insulation, high dielectric constant and high quality, and increasing the gate insulation capacitance to generate a large drive current by a constant bias voltage, thereby increasing the storage capacitance. While there is an advantage that the sustain voltage applied to the pixel electrode can be increased by increasing the amount, the perovskite-based oxide can be replaced with Mo or C.
When formed on a base electrode made of r, Ti or the like, there is a problem that even if the substrate temperature is relatively low, most of the base electrode is oxidized and the resistance becomes high.

【0020】本発明は、開口率が大きい画素を有する液
晶ディスプレイパネル駆動用の薄膜トランジスタ、およ
び、高誘電率のペロブスカイト系酸化膜を下地電極を酸
化させないで形成する方法を提供することを目的とす
る。
An object of the present invention is to provide a thin film transistor for driving a liquid crystal display panel having pixels having a large aperture ratio, and a method for forming a perovskite oxide film having a high dielectric constant without oxidizing a base electrode. .

【0021】[0021]

【課題を解決するための手段】本発明にかかるペロブス
カイト系酸化膜の形成方法においては、絶縁基板上に形
成された下地電極の上に、下地電極酸化防止用の第1の
ペロブスカイト系酸化膜を酸素分圧の極めて小さいAr
混合ガスまたは100%ArガスのRFスパッタリング
によって形成し、引き続いて、大きな絶縁抵抗を有する
良質の第2のペロブスカイト系酸化膜を酸素分圧の極め
て大きいAr混合ガスまたは100%酸素ガスの反応性
RFスパッタリングによって形成し、該第1のペロブス
カイト系酸化膜と該第2のペロブスカイト系酸化膜を合
わせた厚さを目的の膜厚とする工程を採用した。
In the method of forming a perovskite oxide film according to the present invention, a first perovskite oxide film for preventing oxidation of a base electrode is formed on a base electrode formed on an insulating substrate. Ar with extremely low oxygen partial pressure
It is formed by RF sputtering of mixed gas or 100% Ar gas, and then a second perovskite oxide film of high quality having a large insulation resistance is formed by reactive RF of Ar mixed gas or 100% oxygen gas having an extremely large oxygen partial pressure. A step of adopting a step of forming the first perovskite-based oxide film and the second perovskite-based oxide film together by sputtering to obtain a target film thickness was adopted.

【0022】この場合、下地電極酸化防止用の第1のペ
ロブスカイト系酸化膜の厚さを500Å以下とし、大き
な絶縁抵抗を有する第2のペロブスカイト系酸化膜に比
べて薄く形成することによって、該第1のペロブスカイ
ト系酸化膜と該第2のペロブスカイト系酸化膜を合わせ
た膜特性を、該第2のペロブスカイト系酸化膜の大きな
絶縁抵抗と良質の膜質に近づけることができる。
In this case, the thickness of the first perovskite oxide film for preventing the oxidation of the base electrode is set to 500 Å or less, and it is formed thinner than the second perovskite oxide film having a large insulation resistance. The combined film characteristics of the first perovskite oxide film and the second perovskite oxide film can be brought close to the large insulation resistance and good film quality of the second perovskite oxide film.

【0023】また、本発明にかかる薄膜トランジスタの
製造方法においては、絶縁性基板上に下地電極であるゲ
ート電極を形成する工程と、該ゲート電極の上に酸素分
圧の極めて小さいAr混合ガスまたは100%Arガス
のRFスパッタリングによって下地電極酸化防止用の第
1のペロブスカイト系酸化膜を形成する工程と、その上
に引き続いて、酸素分圧の極めて大きいAr混合ガスま
たは100%酸素ガスの反応性RFスパッタリングによ
って大きな絶縁抵抗と高誘電率を有する良質の第2のペ
ロブスカイト系酸化膜を形成する工程と、該第2のペロ
ブスカイト系酸化膜の上に動作半導体層を形成する工程
と、該動作半導体層にソース電極とドレイン電極を形成
する工程を採用した。
Further, in the method of manufacturing a thin film transistor according to the present invention, a step of forming a gate electrode which is a base electrode on an insulating substrate and an Ar mixed gas having an extremely small oxygen partial pressure or 100 on the gate electrode. % Ar gas RF sputtering to form a first perovskite oxide film for preventing oxidation of the base electrode, and subsequently, a reactive RF of Ar mixed gas or 100% oxygen gas having an extremely large oxygen partial pressure. A step of forming a good quality second perovskite oxide film having a large insulation resistance and a high dielectric constant by sputtering, a step of forming an operating semiconductor layer on the second perovskite oxide film, and the operating semiconductor layer The step of forming the source electrode and the drain electrode was adopted.

【0024】また、本発明にかかる薄膜トランジスタに
おいては、絶縁基板上にゲート電極が形成され、該ゲー
ト電極を含む絶縁基板の上にゲート絶縁膜が形成され、
該ゲート絶縁膜の上に動作半導体層が形成され、該動作
半導体層の上にソース電極とドレイン電極が対向して形
成されてなり、該ゲート絶縁層が異なる誘電率を有する
2層以上の絶縁膜から構成されており、該動作半導体層
と接する絶縁膜が窒化シリコン膜であり、該動作半導体
層と接しない絶縁膜が大きな誘電率を有するペロブスカ
イト系酸化膜である構成を採用した。
In the thin film transistor according to the present invention, the gate electrode is formed on the insulating substrate, and the gate insulating film is formed on the insulating substrate including the gate electrode.
An operating semiconductor layer is formed on the gate insulating film, a source electrode and a drain electrode are formed on the operating semiconductor layer so as to face each other, and the gate insulating layer has two or more insulating layers having different dielectric constants. The insulating film that is in contact with the operating semiconductor layer is a silicon nitride film, and the insulating film that is not in contact with the operating semiconductor layer is a perovskite oxide film having a large dielectric constant.

【0025】この場合、動作半導体層と接する絶縁膜の
窒化シリコン膜の厚さが500Å以上にすることができ
る。
In this case, the thickness of the silicon nitride film of the insulating film which is in contact with the operating semiconductor layer can be 500 Å or more.

【0026】[0026]

【作用】本発明のように、ゲート絶縁膜を、比誘電率が
高いSrTiO3 等のペロブスカイト系酸化膜と、Si
N層を含む積層膜を用いると、ゲート絶縁膜を挟む電極
間の容量を増大することができるため、画素電極、蓄積
容量用電極の面積を小さくすることができ、駆動するL
CDパネルの画素の開口率を大きくすることができる。
As in the present invention, the gate insulating film is made of a perovskite oxide film such as SrTiO 3 having a high relative dielectric constant and Si.
When a stacked film including an N layer is used, the capacitance between the electrodes sandwiching the gate insulating film can be increased, so that the area of the pixel electrode and the storage capacitor electrode can be reduced and the driving L
The aperture ratio of the pixels of the CD panel can be increased.

【0027】また、本発明のように、下地電極の表面に
酸素分圧の極めて小さいAr酸素混合ガスまたは100
%Arガスのスパッタリングによってペロブスカイト系
酸化膜を極めて薄く形成して下地電極の酸化を抑え、さ
らに酸素分圧の極めて大きいArガスまたは100%酸
素ガスによる反応性スパッタリングによって絶縁性に優
れた良質の絶縁膜を目的の厚さの大部分を形成し複合化
すると、下地電極は電極内部まで酸化されないため、電
極自体の抵抗が増大することがなく、かつ、絶縁膜全体
としての誘電率を高くすることができる。
Further, as in the present invention, an Ar oxygen mixed gas having an extremely small oxygen partial pressure or 100 on the surface of the base electrode is used.
% Perovskite oxide film is formed extremely thin by sputtering Ar gas to suppress the oxidation of the base electrode, and high-quality insulation with excellent insulation by reactive sputtering with Ar gas or 100% oxygen gas, which has an extremely large oxygen partial pressure. When the film is formed to a large part of the target thickness and made composite, the underlying electrode is not oxidized to the inside of the electrode, so the resistance of the electrode itself does not increase and the dielectric constant of the entire insulating film is increased. You can

【0028】[0028]

【実施例】以下、本発明の実施例を説明する。 (第1実施例)図1は、第1実施例の薄膜トランジスタ
の構成説明図である。この図において、1は絶縁性透明
基板、2はゲート電極、3は第1の絶縁膜、4は第2の
絶縁膜、5は動作半導体層、6はチャネル保護層、71
はソース用オーミックコンタクト層、72 はドレイン用
オーミックコンタクト層、81 はソース電極、82 はド
レイン電極である。
EXAMPLES Examples of the present invention will be described below. (First Embodiment) FIG. 1 is a diagram for explaining the structure of the thin film transistor of the first embodiment. In this figure, 1 is an insulating transparent substrate, 2 is a gate electrode, 3 is a first insulating film, 4 is a second insulating film, 5 is an operating semiconductor layer, 6 is a channel protective layer, and 7 1
Is an ohmic contact layer for source, 7 2 is an ohmic contact layer for drain, 8 1 is a source electrode, and 8 2 is a drain electrode.

【0029】この薄膜トランジスタの構成説明図によっ
て第1実施例の薄膜トランジスタの構成と製造方法を説
明する。
The configuration and manufacturing method of the thin film transistor of the first embodiment will be described with reference to the configuration explanatory diagram of this thin film transistor.

【0030】第1工程 ガラス基板等の絶縁性透明基板1の上にMo,Cr,T
i等の金属膜をスパッタリングによって形成し、パター
ニングすることによってゲート電極2を形成する。
First Step Mo, Cr, T is formed on an insulating transparent substrate 1 such as a glass substrate.
The gate electrode 2 is formed by forming a metal film such as i by sputtering and patterning the metal film.

【0031】第2工程 ゲート電極2を含む絶縁性透明基板1の上に、SrTi
3 ,PbTiO3 等からなる高誘電率の第1の絶縁膜
3を形成し、その上に窒化シリコン(SiN)の第2の
絶縁膜4を形成する。SrTiO3 ,PbTiO3 等の
第1の絶縁膜3は、例えば、10mTorrの1%O2
/Ar混合ガス中でRFスパッタリングすることによっ
て容易に形成することができ、窒化シリコンの第2の絶
縁膜4はアンモニアガスとモノシランを用いたP−CV
Dによって形成することができる。
Second Step On the insulating transparent substrate 1 including the gate electrode 2, SrTi
A first insulating film 3 of high dielectric constant made of O 3 , PbTiO 3 or the like is formed, and a second insulating film 4 of silicon nitride (SiN) is formed thereon. The first insulating film 3 made of SrTiO 3 , PbTiO 3 or the like is formed of, for example, 10 mTorr of 1% O 2
The second insulating film 4 of silicon nitride can be easily formed by RF sputtering in a mixed gas of Ar / Ar, and the second insulating film 4 of silicon nitride is P-CV using ammonia gas and monosilane.
It can be formed by D.

【0032】第3工程 窒化シリコンの第2の絶縁膜4の上に、モノシランガス
のCVDによって、アモルファスシリコンからなる動作
半導体層5を形成する。
Third Step On the second insulating film 4 made of silicon nitride, the operating semiconductor layer 5 made of amorphous silicon is formed by CVD of monosilane gas.

【0033】第4工程 動作半導体層5のチャネル領域の上に、SiN,SiO
2 等のチャネル保護層6を形成する。動作半導体層5の
ソース領域とドレイン領域に、燐(P)をドープしたア
モルファスシリコンからなるソース用オーミックコンタ
クト層71 とドレイン用オーミックコンタクト層72
形成し、その上にAl,Cr等からなるソース電極8 1
とドレイン電極82 を形成する。
Fourth Step On the channel region of the operating semiconductor layer 5, SiN, SiO
2And the channel protection layer 6 are formed. Of the operating semiconductor layer 5
The source and drain regions are doped with phosphorus (P).
Source ohmic contact made of morphus silicon
Layer 71And drain ohmic contact layer 72To
A source electrode 8 formed of Al, Cr or the like 1
And drain electrode 82To form.

【0034】この実施例のように、第1の絶縁膜3を、
比誘電率が200、厚さが8000ÅのSrTiO3
し、第2の絶縁膜4を、比誘電率が6.4、厚さが55
0ÅのSiNとした場合と、ゲート絶縁膜として厚さが
4000ÅのSiN層を用いた場合と比較すると、この
実施例においては絶縁層の容量を5倍に増大することが
でき、したがって、同一のゲート長、一定のゲート幅の
薄膜トランジスタで比較する場合、液晶ディスプレイデ
バイスを駆動するドレイン電流の大きさは、ゲート絶縁
膜容量が増大した分だけ増大するため、ドレイン電流を
一定にすると、ゲート幅を約1/5にして、LCDパネ
ルの画素の開口率を大きくすることができる。また、蓄
積容量Csgを増大して画素電極にかかる維持電圧を高く
することができる。
As in this embodiment, the first insulating film 3 is
SrTiO 3 having a relative permittivity of 200 and a thickness of 8000Å was used, and the second insulating film 4 had a relative permittivity of 6.4 and a thickness of 55.
Compared with the case of using 0Å SiN and the case of using the SiN layer having a thickness of 4000Å as the gate insulating film, the capacity of the insulating layer can be increased five times in this embodiment, and therefore the same value can be obtained. When a thin film transistor having a constant gate width and a constant gate width is used for comparison, the magnitude of the drain current driving the liquid crystal display device increases as the gate insulating film capacitance increases. The aperture ratio of the pixels of the LCD panel can be increased to about ⅕. Further, the storage capacitor C sg can be increased to increase the sustain voltage applied to the pixel electrode.

【0035】上記の実施例において、動作半導体層と接
する絶縁膜を窒化シリコン膜とし、動作半導体層と接し
ない絶縁膜をペロブスカイト系酸化膜とした理由は、こ
の組み合わせの場合、特に上記の特性を生じやすいから
である。また、この場合、動作半導体層と接する絶縁膜
の窒化シリコン膜の厚さを500Å以上にすると特に上
記の特性を生じやすい。また、ゲート絶縁膜を構成する
ペロブスカイト系酸化膜を2層以上にして、ピンホール
を補償することができ、また、誘電率を調整することが
できる。
In the above embodiments, the insulating film in contact with the operating semiconductor layer is a silicon nitride film, and the insulating film not in contact with the operating semiconductor layer is a perovskite oxide film. This is because it easily occurs. Further, in this case, if the thickness of the silicon nitride film of the insulating film which is in contact with the operating semiconductor layer is 500 Å or more, the above characteristics are particularly likely to occur. Further, the perovskite-based oxide film forming the gate insulating film may be formed in two or more layers to compensate for pinholes and adjust the dielectric constant.

【0036】(第2実施例)図2は、第2実施例の薄膜
トランジスタの構成説明図である。この図において、1
1は絶縁性透明基板、12はゲート電極、13は酸化防
止用SrTiO3 層、14は高誘電率SrTiO3 層、
15は窒化シリコン層、16は動作半導体層、17はチ
ャネル保護層、181 はソース用オーミックコンタクト
層、182 はドレイン用オーミックコンタクト層、19
1 はソース電極、192 はドレイン電極である。
(Second Embodiment) FIG. 2 is an explanatory view of the structure of a thin film transistor of the second embodiment. In this figure, 1
1 is an insulating transparent substrate, 12 is a gate electrode, 13 is an oxidation preventing SrTiO 3 layer, 14 is a high dielectric constant SrTiO 3 layer,
Reference numeral 15 is a silicon nitride layer, 16 is an operating semiconductor layer, 17 is a channel protection layer, 18 1 is a source ohmic contact layer, 18 2 is a drain ohmic contact layer, 19
Reference numeral 1 is a source electrode and 19 2 is a drain electrode.

【0037】この薄膜トランジスタの構成説明図によっ
て第2実施例の薄膜トランジスタの構成と製造方法を説
明する。
The structure and manufacturing method of the thin film transistor of the second embodiment will be described with reference to the structure explanatory diagram of this thin film transistor.

【0038】第1工程 ガラス基板等の絶縁性透明基板11の上にMo,Cr,
Ti等の金属膜をスパッタリングによって形成し、パタ
ーニングすることによってゲート電極12を形成する。
Step 1 On the insulating transparent substrate 11 such as a glass substrate, Mo, Cr,
A gate electrode 12 is formed by forming a metal film of Ti or the like by sputtering and patterning it.

【0039】第2工程 ゲート電極12を含む絶縁性透明基板11の上に、20
mTorrの1%O2/Ar混合ガス中で2W/cm2
のRFパワーを用い、基板温度を450℃にして、ペロ
ブスカイト系酸化物である酸化防止用SrTiO3
(第1の絶縁層)13を500Å形成する。この酸化防
止用SrTiO3 層13は酸素が不足するため、誘電率
体としての電気特性は優れていないが、酸素含有量が少
ないため、ゲート電極12を内部まで酸化して、高抵抗
化することはない。
Second step: On the insulating transparent substrate 11 including the gate electrode 12, 20
2 W / cm 2 in 1% O 2 / Ar mixed gas of mTorr
The RF power is used to bring the substrate temperature to 450 ° C. to form an oxidation preventing SrTiO 3 layer (first insulating layer) 13 of 500 Å which is a perovskite oxide. Since the antioxidant SrTiO 3 layer 13 lacks oxygen, it does not have excellent electric characteristics as a dielectric constant material, but since the oxygen content is small, it is necessary to oxidize the gate electrode 12 to the inside to increase the resistance. There is no.

【0040】第3工程 引き続いて、同じ反応チャンバー内で、20mTorr
の100%O2 ガス中で2W/cm2 のRFパワーを用
い、基板温度を300℃にして、大きい絶縁抵抗と高誘
電率を有するペロブスカイト系酸化膜である高誘電率S
rTiO3 層(第2の絶縁層)14を7500Å形成
し、酸化防止用SrTiO3 層13と高誘電率SrTi
3 層14の厚さの和を目的の膜厚である8000Åに
する。
Third Step Subsequently, in the same reaction chamber, 20 mTorr
Of 100% O 2 gas using RF power of 2 W / cm 2 , substrate temperature of 300 ° C., high dielectric constant S which is a perovskite oxide film having large insulation resistance and high dielectric constant.
The rTiO 3 layer (second insulating layer) 14 is formed at 7500Å, and the oxidation preventing SrTiO 3 layer 13 and the high dielectric constant SrTi are formed.
The sum of the thicknesses of the O 3 layers 14 is set to a target film thickness of 8000Å.

【0041】第4工程 高誘電率SrTiO3 層14の上に、アンモニアガスと
モノシランガスを用いたP−CVDによって窒化シリコ
ン(SiN)層(第3の絶縁層)15を500Å形成す
る。
Fourth Step On the high dielectric constant SrTiO 3 layer 14, a silicon nitride (SiN) layer (third insulating layer) 15 of 500 Å is formed by P-CVD using ammonia gas and monosilane gas.

【0042】第5工程 窒化シリコン層15の上に、モノシランガスのCVDに
よって、アモルファスシリコンからなる動作半導体層1
6を形成する。
Fifth Step On the silicon nitride layer 15, an operating semiconductor layer 1 made of amorphous silicon is formed by CVD of monosilane gas.
6 is formed.

【0043】第6工程 動作半導体層16のチャネル領域の上に、SiN,Si
2 等のチャネル保護層17を形成する。動作半導体層
16のソース領域とドレイン領域に、燐(P)をドープ
したアモルファスシリコンからなるソース用オーミック
コンタクト層181 とドレイン用オーミックコンタクト
層182 を形成し、その上にAl,Cr等からなるソー
ス電極191 とドレイン電極192 を形成する。
Sixth Step On the channel region of the operating semiconductor layer 16, SiN, Si
A channel protection layer 17 such as O 2 is formed. A source ohmic contact layer 18 1 and a drain ohmic contact layer 18 2 made of amorphous silicon doped with phosphorus (P) are formed in the source region and the drain region of the operating semiconductor layer 16, and Al, Cr or the like is formed thereon. Then, the source electrode 19 1 and the drain electrode 19 2 are formed.

【0044】この実施例によると、下地電極の上に、酸
素分圧の極めて小さいAr混合ガスまたは100%Ar
ガスのRFスパッタリングによって酸化防止用ペロブス
カイト系酸化膜を形成するため、ペロブスカイト系酸化
膜中の酸素によって下地電極が中まで酸化されて電気抵
抗を増大することがなく、酸素分圧の極めて大きいAr
混合ガスまたは100%酸素ガスの反応性RFスパッタ
リングによって厚い大きい絶縁抵抗と高誘電率を有する
ペロブスカイト系酸化膜を形成するため、酸化防止用ペ
ロブスカイト系酸化膜と大きい絶縁抵抗と高誘電率を有
するペロブスカイト系酸化膜とからなるゲート絶縁膜
に、高い絶縁抵抗と誘電率をもたせ、下地電極の酸化を
防止することができる。この場合、酸化防止用SrTi
3 層13の厚さを500Å程度にすると充分に下地電
極の酸化を防ぐ効果を生じる。
According to this embodiment, an Ar mixed gas having an extremely small oxygen partial pressure or 100% Ar is formed on the base electrode.
Since the perovskite-based oxide film for oxidation prevention is formed by RF sputtering of gas, oxygen in the perovskite-based oxide film does not oxidize the base electrode to the inside to increase the electric resistance, and the Ar partial pressure is extremely large.
Since a thick perovskite oxide film having a large insulation resistance and a high dielectric constant is formed by reactive RF sputtering of a mixed gas or 100% oxygen gas, a perovskite oxide film for oxidation prevention and a perovskite having a large insulation resistance and a high dielectric constant are provided. It is possible to prevent oxidation of the base electrode by providing the gate insulating film including the system oxide film with high insulation resistance and high dielectric constant. In this case, antioxidant SrTi
When the thickness of the O 3 layer 13 is set to about 500 Å, the effect of sufficiently preventing the oxidation of the base electrode is produced.

【0045】上記の各実施例では、ペロブスカイト系酸
化膜を薄膜トランジスタのゲート絶縁層に適用する場合
を述べたが、DRAMの蓄積容量を形成する薄膜キャパ
シタの誘電体に適用する場合等、一般的に下地電極上に
ペロブスカイト系酸化膜を形成する場合にも、上記と同
様の効果を生じる。また、この実施例では酸素ガスの圧
を変えて2層のペロブスカイト系酸化膜を形成する場合
を説明したが、異なる材料のペロブスカイト系酸化膜を
複数層積層して、生成するピンホールを補償することが
でき、ペロブスカイト系酸化膜と他の絶縁材料からなる
絶縁膜を組み合わせて積層して誘電体としての特性を調
整することもできる。
In each of the above-mentioned embodiments, the case where the perovskite oxide film is applied to the gate insulating layer of the thin film transistor is described. However, when it is applied to the dielectric of the thin film capacitor forming the storage capacity of DRAM, it is generally used. Even when a perovskite oxide film is formed on the base electrode, the same effect as described above is produced. In this embodiment, the case where two layers of perovskite oxide film are formed by changing the pressure of oxygen gas has been described, but a plurality of layers of perovskite oxide films of different materials are laminated to compensate for the generated pinhole. It is also possible to adjust the characteristics as a dielectric by combining and stacking a perovskite oxide film and an insulating film made of another insulating material.

【0046】[0046]

【発明の効果】以上説明したように、本発明によると、
下地電極の上に、酸素分圧の極めて小さいAr混合ガス
または100%ArガスのRFスパッタリングによって
形成した薄い第1のペロブスカイト系酸化膜を形成する
ため、第1のペロブスカイト系酸化膜中の酸素によっ
て、下地電極が中まで酸化されて電気抵抗を増大するこ
とがなく、酸素分圧の極めて大きいAr混合ガスまたは
100%酸素ガスの反応性RFスパッタリングによって
厚い第2のペロブスカイト系酸化膜を形成するため、第
2のペロブスカイト系酸化膜の絶縁抵抗と誘電率を著し
く高くすることができ、これらの積層体によって、電気
抵抗が低い下地電極をもち、絶縁抵抗と誘電率が著しく
高く、画素の開口率が高い液晶ディスプレイデバイス、
あるいは、微小面積で容量が大きいDRAM用蓄積容量
等を実現することができる。
As described above, according to the present invention,
Since the thin first perovskite oxide film formed by RF sputtering of Ar mixed gas or 100% Ar gas having an extremely small oxygen partial pressure is formed on the base electrode, oxygen in the first perovskite oxide film is formed. In order to form a thick second perovskite oxide film by reactive RF sputtering of Ar mixed gas or 100% oxygen gas having an extremely large oxygen partial pressure without oxidizing the base electrode to the inside to increase electric resistance. , The insulation resistance and the dielectric constant of the second perovskite oxide film can be remarkably increased, and these laminated bodies have a base electrode having a low electric resistance, and the insulation resistance and the dielectric constant are remarkably high, and the aperture ratio of the pixel can be increased. High LCD display device,
Alternatively, it is possible to realize a DRAM storage capacitor or the like having a small area and a large capacity.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1実施例の薄膜トランジスタの構成説明図で
ある。
FIG. 1 is a structural explanatory view of a thin film transistor of a first embodiment.

【図2】第2実施例の薄膜トランジスタの構成説明図で
ある。
FIG. 2 is a structural explanatory view of a thin film transistor according to a second embodiment.

【図3】窒化シリコン、アルミナ等の絶縁膜を用いた従
来の薄膜トランジスタの構成説明図である。
FIG. 3 is a structural explanatory view of a conventional thin film transistor using an insulating film such as silicon nitride or alumina.

【図4】ペロブスカイト系酸化物膜を用いた従来の薄膜
トランジスタの構成説明図である。
FIG. 4 is a structural explanatory view of a conventional thin film transistor using a perovskite oxide film.

【符号の説明】[Explanation of symbols]

1 絶縁性透明基板 2 ゲート電極 3 第1の絶縁膜 4 第2の絶縁膜 5 動作半導体層 6 チャネル保護層 71 ソース用オーミックコンタクト層 72 ドレイン用オーミックコンタクト層 81 ソース電極 82 ドレイン電極 11 絶縁性透明基板 12 ゲート電極 13 酸化防止用SrTiO3 層 14 高誘電率SrTiO3 層 15 窒化シリコン層 16 動作半導体層 17 チャネル保護層 181 ソース用オーミックコンタクト層 182 ドレイン用オーミックコンタクト層 191 ソース電極 192 ドレイン電極 21 絶縁性透明基板 22 ゲート電極 23 ゲート絶縁膜 24 動作半導体層 25 チャネル保護層 261 ソース用オーミックコンタクト層 262 ドレイン用オーミックコンタクト層 271 ソース電極 272 ドレイン電極 31 絶縁性透明基板 32 ゲート電極 33 ペロブスカイト系酸化物膜 34 窒化シリコン膜 35 動作半導体層 36 チャネル保護層 371 ソース用オーミックコンタクト層 372 ドレイン用オーミックコンタクト層 381 ソース電極 382 ドレイン電極1 Insulating Transparent Substrate 2 Gate Electrode 3 First Insulating Film 4 Second Insulating Film 5 Operating Semiconductor Layer 6 Channel Protection Layer 7 1 Source Ohmic Contact Layer 7 2 Drain Ohmic Contact Layer 8 1 Source Electrode 8 2 Drain Electrode 11 Insulating Transparent Substrate 12 Gate Electrode 13 Antioxidation SrTiO 3 Layer 14 High Dielectric Constant SrTiO 3 Layer 15 Silicon Nitride Layer 16 Operating Semiconductor Layer 17 Channel Protection Layer 18 1 Source Ohmic Contact Layer 18 2 Drain Ohmic Contact Layer 19 1 Source electrode 19 2 Drain electrode 21 Insulating transparent substrate 22 Gate electrode 23 Gate insulating film 24 Operating semiconductor layer 25 Channel protective layer 26 1 Source ohmic contact layer 26 2 Drain ohmic contact layer 27 1 Source electrode 27 2 Drain electrode 31 Insulation Transparent substrate 3 The gate electrode 33 perovskite oxide film 34 a silicon film 35 operates ohmic semiconductor layer 36 a channel protective layer 37 for 1 source nitride contact layer 37 Ohmic for 2 drain contact layer 38 1 source electrode 38 second drain electrode

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁基板上に形成された下地電極の上
に、下地電極酸化防止用の第1のペロブスカイト系酸化
膜を酸素分圧の極めて小さいAr混合ガスまたは100
%ArガスのRFスパッタリングによって形成し、引き
続いて、大きな絶縁抵抗を有する良質の第2のペロブス
カイト系酸化膜を酸素分圧の極めて大きいAr混合ガス
または100%酸素ガスの反応性RFスパッタリングに
よって形成し、該第1のペロブスカイト系酸化膜と該第
2のペロブスカイト系酸化膜を合わせた厚さを目的の膜
厚とすることを特徴とするペロブスカイト系酸化膜の形
成方法。
1. A first perovskite-based oxide film for preventing oxidation of a base electrode is formed on a base electrode formed on an insulating substrate by using Ar mixed gas having an extremely small oxygen partial pressure or 100.
% Ar gas by RF sputtering, and subsequently, a good quality second perovskite oxide film having a large insulation resistance is formed by reactive RF sputtering of an Ar mixed gas having an extremely high oxygen partial pressure or 100% oxygen gas. A method of forming a perovskite oxide film, wherein a total thickness of the first perovskite oxide film and the second perovskite oxide film is set to a target film thickness.
【請求項2】 下地電極酸化防止用の第1のペロブスカ
イト系酸化膜の厚さを500Å以下とし、大きな絶縁抵
抗を有する第2のペロブスカイト系酸化膜に比べて薄く
形成することによって、該第1のペロブスカイト系酸化
膜と該第2のペロブスカイト系酸化膜を合わせた膜特性
を、該第2のペロブスカイト系酸化膜の大きな絶縁抵抗
と良質の膜質に近づけることを特徴とする請求項1に記
載されたペロブスカイト系酸化膜の形成方法。
2. The first perovskite oxide film for preventing oxidation of the base electrode is formed to have a thickness of 500 Å or less, and is formed thinner than the second perovskite oxide film having a large insulation resistance. The film characteristics of the perovskite-based oxide film and the second perovskite-based oxide film are brought close to the large insulation resistance and good quality of the second perovskite-based oxide film. Of forming a perovskite oxide film.
【請求項3】 絶縁性基板上に下地電極であるゲート電
極を形成する工程と、該ゲート電極の上に酸素分圧の極
めて小さいAr混合ガスまたは100%ArガスのRF
スパッタリングによって下地電極酸化防止用の第1のペ
ロブスカイト系酸化膜を形成する工程と、その上に引き
続いて、酸素分圧の極めて大きいAr混合ガスまたは1
00%酸素ガスの反応性RFスパッタリングによって大
きな絶縁抵抗と高誘電率を有する良質の第2のペロブス
カイト系酸化膜を形成する工程と、該第2のペロブスカ
イト系酸化膜の上に動作半導体層を形成する工程と、該
動作半導体層にソース電極とドレイン電極を形成する工
程を含むことを特徴とする薄膜トランジスタの製造方
法。
3. A step of forming a gate electrode which is a base electrode on an insulating substrate, and an RF of Ar mixed gas or 100% Ar gas having an extremely small oxygen partial pressure on the gate electrode.
A step of forming a first perovskite oxide film for preventing the oxidation of the base electrode by sputtering, and then, a step of forming a first perovskite oxide film, followed by Ar mixed gas or 1
A step of forming a good quality second perovskite oxide film having a large insulation resistance and a high dielectric constant by reactive RF sputtering of 00% oxygen gas, and forming an operating semiconductor layer on the second perovskite oxide film. And a step of forming a source electrode and a drain electrode on the operating semiconductor layer.
【請求項4】 絶縁基板上にゲート電極が形成され、該
ゲート電極を含む絶縁基板の上にゲート絶縁膜を形成さ
れ、該ゲート絶縁膜の上に動作半導体層が形成され、該
動作半導体層の上にソース電極とドレイン電極が対向し
て形成されてなり、該ゲート絶縁層が異なる誘電率を有
する2層以上の絶縁膜から構成され、該動作半導体層と
接する絶縁膜が窒化シリコン膜であり、該動作半導体層
と接しない絶縁膜が大きな誘電率を有するペロブスカイ
ト系酸化膜であることを特徴とする薄膜トランジスタ。
4. A gate electrode is formed on an insulating substrate, a gate insulating film is formed on an insulating substrate including the gate electrode, an operating semiconductor layer is formed on the gate insulating film, and the operating semiconductor layer is formed. A source electrode and a drain electrode facing each other, the gate insulating layer is composed of two or more insulating films having different dielectric constants, and the insulating film in contact with the operating semiconductor layer is a silicon nitride film. A thin film transistor characterized in that the insulating film not in contact with the operating semiconductor layer is a perovskite oxide film having a large dielectric constant.
【請求項5】 動作半導体層と接する絶縁膜の窒化シリ
コン膜の厚さが500Å以上であることを特徴とする請
求項4に記載された薄膜トランジスタ。
5. The thin film transistor according to claim 4, wherein the thickness of the silicon nitride film of the insulating film in contact with the operating semiconductor layer is 500 Å or more.
JP16052793A 1993-06-30 1993-06-30 Forming method of perovskite oxide film, thin film transistor using perovskite oxide film, and manufacture thereof Withdrawn JPH0774358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16052793A JPH0774358A (en) 1993-06-30 1993-06-30 Forming method of perovskite oxide film, thin film transistor using perovskite oxide film, and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16052793A JPH0774358A (en) 1993-06-30 1993-06-30 Forming method of perovskite oxide film, thin film transistor using perovskite oxide film, and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0774358A true JPH0774358A (en) 1995-03-17

Family

ID=15716896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16052793A Withdrawn JPH0774358A (en) 1993-06-30 1993-06-30 Forming method of perovskite oxide film, thin film transistor using perovskite oxide film, and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0774358A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280384A (en) * 2001-03-19 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> Thin-film forming method
JP2007294897A (en) * 2006-03-15 2007-11-08 Marvell World Trade Ltd Method for fabricating 1t-dram on bulk silicon
CN101246909A (en) * 2007-02-16 2008-08-20 三星电子株式会社 Thin film transistor and method of forming the same
CN104769658A (en) * 2012-10-31 2015-07-08 夏普株式会社 Electroluminescent substrate, method for producing same, electroluminescent display panel, and electroluminescent display device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280384A (en) * 2001-03-19 2002-09-27 Nippon Telegr & Teleph Corp <Ntt> Thin-film forming method
JP2007294897A (en) * 2006-03-15 2007-11-08 Marvell World Trade Ltd Method for fabricating 1t-dram on bulk silicon
CN101246909A (en) * 2007-02-16 2008-08-20 三星电子株式会社 Thin film transistor and method of forming the same
US8614442B2 (en) 2007-02-16 2013-12-24 Samsung Electronics Co., Ltd. Thin film transistor and method of forming the same
CN104769658A (en) * 2012-10-31 2015-07-08 夏普株式会社 Electroluminescent substrate, method for producing same, electroluminescent display panel, and electroluminescent display device
CN104769658B (en) * 2012-10-31 2017-03-08 夏普株式会社 Electroluminescence plate and its manufacture method, electroluminescence display panel, el display device

Similar Documents

Publication Publication Date Title
US4905066A (en) Thin-film transistor
EP0430702B1 (en) Line material, electronic device using the line material and liquid crystal display
US6563174B2 (en) Thin film transistor and matrix display device
JP3373525B2 (en) Multilayer ferroelectric cell and perovskite electron heterostructure integrated on silicon
JP3339599B2 (en) Ferroelectric memory
JP2001125134A (en) Active matrix substrate and method of producing the same
US5518936A (en) Method for producing metal wirings on an insulating substrate
JP2002318554A (en) Image display device and manufacturing method therefor
JP2850850B2 (en) Method for manufacturing semiconductor device
US8237242B2 (en) Capacitor, method of producing the same, semiconductor device, and liquid crystal display device
US5332684A (en) Method for fabricating thin-film capacitor with restrained leakage current at side and end portions of electrodes in a semiconductor integrated circuit device
JPH0774358A (en) Forming method of perovskite oxide film, thin film transistor using perovskite oxide film, and manufacture thereof
CN112397573A (en) Array substrate, preparation method thereof and display panel
JP3594787B2 (en) Semiconductor device and manufacturing method thereof
JPH0621455A (en) Thin-film transistor
JPH0635004A (en) Liquid crystal display device
JPH07183397A (en) Dielectric thin film element and fabrication thereof
JP2948436B2 (en) Thin film transistor and liquid crystal display device using the same
JPH0620136B2 (en) Thin film transistor element and manufacturing method thereof
JP3076504B2 (en) Electronic device having insulating film and method of forming insulating film
JP3139764B2 (en) Wiring material and liquid crystal display
JP2862737B2 (en) Thin film transistor and method of manufacturing the same
JPH0456168A (en) Thin-film transistor and its manufacture
JP3083965B2 (en) Active matrix substrate
JPS61185723A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000905