JPH0771063B2 - Input signal frequency abnormality detection circuit - Google Patents

Input signal frequency abnormality detection circuit

Info

Publication number
JPH0771063B2
JPH0771063B2 JP33043489A JP33043489A JPH0771063B2 JP H0771063 B2 JPH0771063 B2 JP H0771063B2 JP 33043489 A JP33043489 A JP 33043489A JP 33043489 A JP33043489 A JP 33043489A JP H0771063 B2 JPH0771063 B2 JP H0771063B2
Authority
JP
Japan
Prior art keywords
circuit
input signal
frequency
stuff
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33043489A
Other languages
Japanese (ja)
Other versions
JPH03190437A (en
Inventor
秀昭 ▲柳▼澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP33043489A priority Critical patent/JPH0771063B2/en
Publication of JPH03190437A publication Critical patent/JPH03190437A/en
Publication of JPH0771063B2 publication Critical patent/JPH0771063B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概要〕 複数の非同期の端末夫々よりの入力信号の周波数を、夫
々のスタッフ回路にて同期し、多重化回路にて多重化す
る多重変換装置の、各端末より入力する信号の周波数の
異常を検出する入力信号周波数異常検出回路に関し、 安価で実装面積を小さく出来る入力信号周波数異常検出
回路の提供を目的とし、 該多重化回路のフレームを示す信号を入力して所定数カ
ウントするとパルスを発する第1のカウント手段と、 該スタッフ回路のスラッフビット挿入信号を入力してカ
ウントする第2のカウント手段と、 該第1のカウント手段のパルス、及び該第2のカウント
手段にてカイントしたカウント数を入力し、該パルスが
入力した時、該第2のカウント手段のカウント数が所定
の値の範囲外でればアラーム信号を出力する判定手段よ
り構成する。
DETAILED DESCRIPTION OF THE INVENTION [Outline] Input from each terminal of a multiplexer that synchronizes the frequency of an input signal from each of a plurality of asynchronous terminals with each stuff circuit and multiplexes with a multiplexing circuit. The present invention relates to an input signal frequency anomaly detection circuit for detecting an anomaly in the frequency of a signal to be input, for the purpose of providing an input signal frequency anomaly detection circuit that is inexpensive and can reduce the mounting area. The first counting means that emits a pulse when counting a number, the second counting means that inputs and counts the sluff bit insertion signal of the stuff circuit, the pulse of the first counting means, and the second counting means When the pulse is input, the alarm signal is output if the count number of the second counting means is out of the predetermined value range. Configure than the determination means.

〔産業上の利用分野〕[Industrial application field]

本発明は、複数の非同期の端末夫々よりの入力信号の周
波数を、夫々のスタッフ回路にて同期し、多重化回路に
て多重化する多重変換装置の、各端末より入力する信号
の周波数の異常を検出する入力信号周波数異常検出回路
に関する。
The present invention is directed to the abnormality of the frequency of the signal input from each terminal of the multiplex conversion device that synchronizes the frequency of the input signal from each of a plurality of asynchronous terminals with each stuff circuit and multiplexes with the multiplexing circuit. The present invention relates to an input signal frequency anomaly detection circuit for detecting.

〔従来の技術〕[Conventional technology]

第3図は1例のスタッフ同期システムのブロック図、第
4図は1例のスタッフ回路のブロック図である。
FIG. 3 is a block diagram of an example stuff synchronization system, and FIG. 4 is a block diagram of an example stuff circuit.

多重変換装置を用いるスタッフ同期システムにつき第3
図を用いて説明する。
Third about staff synchronization system using multiplex converter
It will be described with reference to the drawings.

第3図において、非同期の端末10〜1nより多重変換装置
5への入力信号の周波数は、スタッフ回路30〜3nにて同
じ周波数に同期化され、多重化回路7にて多重化され、
多重変換装置6に送られる。
In FIG. 3, the frequencies of the input signals from the asynchronous terminals 10 to 1n to the multiplex converter 5 are synchronized to the same frequency in the stuff circuits 30 to 3n and multiplexed in the multiplex circuit 7.
It is sent to the multiplex converter 6.

多重変換装置6では分離回路8にて分離し、分離された
信号はデスタッフ回路40〜4nにて夫々デスタッフされ、
送信側の端末と同じ周波数の信号となり端末20〜2nに送
られる。
In the multiplex converter 6, the signals are separated by the separation circuit 8, and the separated signals are destuffed by the destuff circuits 40 to 4n,
The signal has the same frequency as the terminal on the transmitting side and is sent to the terminals 20 to 2n.

次にスタッフ回路につき第4図を用いて説明する。Next, the stuff circuit will be described with reference to FIG.

端末よりの入力データは、入力信号のクロックを書込み
クロックとしてバッファメモリ50に書き込む。
Input data from the terminal is written in the buffer memory 50 by using the clock of the input signal as a write clock.

一方該書込みクロックより速度の速いクロックを発生す
る読み出しクロック発生回路53よりのクロックは、スタ
ッフ制御回路52を介して、バッフアメモリ50の読出クロ
ックとしてバッフアメモリ50に入力し、書き込んだデー
タを読み出す。
On the other hand, a clock from a read clock generation circuit 53 that generates a clock faster than the write clock is input to the buffer memory 50 as a read clock of the buffer memory 50 via the stuff control circuit 52 to read the written data.

この書込みクロックと読み出しクロックとは位相比較器
51にて位相が比較され、位相差が読み出しクロックの1
ビット分となると、スタッフ要求信号が出力され、スタ
ッフ制御回路52に入力する。
The write clock and read clock are phase comparators.
The phases are compared at 51, and the phase difference is 1 of the read clock.
When the number of bits is reached, the stuff request signal is output and input to the stuff control circuit 52.

するとスタッフ制御回路52は、読み出しているデータの
予め定められているスタッフ挿入位置にスタッフビット
を挿入するスタッフ挿入信号を出力し、読み出している
データにスタッフビットを挿入し同期化信号として、第
3図の多重化回路7に送る。
Then, the stuff control circuit 52 outputs the stuff insertion signal for inserting the stuff bit at the predetermined stuff insertion position of the data being read, inserts the stuff bit in the data being read, and outputs the stuff bit as the synchronization signal. It is sent to the multiplexing circuit 7 in the figure.

即ち、スタッフ回路は、入力信号の周波数と、読み出し
クロックの周波数の差分に応じてスタッフを挿入するの
で、入力信号の周波数が低くなるとスタッフ数を増加
し、入力信号の周波数が高くなるとスタッフ数を減少し
て同期信号を作成する。
That is, since the stuffing circuit inserts stuffing according to the difference between the frequency of the input signal and the frequency of the read clock, the stuffing number increases when the frequency of the input signal becomes lower, and the stuffing number increases when the frequency of the input signal becomes higher. Decrease to create sync signal.

従って、送信側の端末10〜1nよりの入力信号の周波数
が、正常範囲を外れ異常になっても、スタッフ同期を行
うので、多重変換装置5,6では判明せず、異常が判るの
は受信側の端末20〜2nである。
Therefore, even if the frequency of the input signal from the terminal 10 to 1n on the transmitting side goes out of the normal range and becomes abnormal, stuff synchronization is performed, so the multiple conversion devices 5 and 6 do not find it, and the abnormality can be detected. Side terminals 20 to 2n.

受信端末20〜2nにて周波数異常が判ったのでは、周波数
異常となった部位が、送信側の端末か,多重変換装置5
か,多重変換装置6かを判定するのが困難である。
If the frequency abnormality is found at the receiving terminals 20 to 2n, the part having the frequency abnormality is the terminal on the transmitting side or the multiplexer 5
It is difficult to determine whether or not it is the multiplex converter 6.

そこで従来は、第3図の端末10〜1nより入力する信号
の、多重変換装置5への入口夫々に周波数測定器を取り
つけ、端末10〜1nよりの入力信号の周波数を測定し、入
力信号の周波数の異常を検出し、端末20〜2nにて周波数
異常を検出した時、周波数異常となった部位が判明し易
いようにしていた。
Therefore, conventionally, a frequency measuring device is attached to each of the entrances of the signals input from the terminals 10 to 1n of FIG. 3 to the multiplex conversion device 5, the frequencies of the input signals from the terminals 10 to 1n are measured, and the When the frequency abnormality is detected and the frequency abnormality is detected by the terminals 20 to 2n, the portion having the frequency abnormality is easily identified.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかしながら、従来の周波数測定器を用いる入力信号周
波数異常検出方法では、周波数測定器は高価であり、大
きいので、高価となり且つ実装面積が大きくなる問題点
がある。
However, in the input signal frequency abnormality detection method using the conventional frequency measuring device, the frequency measuring device is expensive and large, and therefore there is a problem that the frequency measuring device becomes expensive and the mounting area becomes large.

本発明は、安価で実装面積を小さく出来る入力信号周波
数異常検出回路の提供を目的としている。
An object of the present invention is to provide an input signal frequency abnormality detection circuit which is inexpensive and can be mounted in a small area.

〔課題を解決するための手段〕[Means for Solving the Problems]

第1図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.

複数の非同期の端末の夫々よりの入力信号の周波数を、
夫々のスタッフ回路にて同期し多重化回路にて多重化す
る多重変換装置において、 第1図に示す如く、該多重化回路のフレームを示す信号
を入力して所定数カウントするとパルスを発する第1の
カウント手段1と、 該スタッフ回路のスタッフビット挿入信号を入力してカ
ウントする第2のカウント手段2と、 該第1のカウント手段1のパルス、及び該第2のカウン
ト手段2にてカウントしたカウント数を入力し、該パル
スが入力した時、該第2のカウント手段2のカウント数
が所定の値の範囲外でればアラーム信号を出力する判定
手段3より構成する。
The frequency of the input signal from each of the multiple asynchronous terminals,
In a multiplex converter that synchronizes with each stuff circuit and multiplexes with a multiplex circuit, as shown in FIG. 1, when a signal indicating a frame of the multiplex circuit is input and a predetermined number is counted, a pulse is emitted. Counting means 1, a second counting means 2 for counting by inputting a stuff bit insertion signal of the stuffing circuit, a pulse of the first counting means 1, and a counting by the second counting means 2. When the number of counts is input and the pulse is input, if the number of counts of the second count means 2 is out of a predetermined value range, the determination means 3 outputs an alarm signal.

〔作用〕[Action]

本発明によれば、第1,第2のカウント手段1,2より入力
するパルス及びカウント数より、判定手段3にて、所定
のフレームの間のスタッフビットの数が、所定の値の範
囲外であればアラーム信号を出力することで、端末より
の入力信号の周波数異常を検出するようにしており、第
1,第2のカウント手段1,2及び判定手段3を合わせて
も、周波数測定器よりはるかに安価で小さく、入力信号
周波数異常検出回路は安価で実相面積は小さくなる。
According to the present invention, the number of stuff bits in a predetermined frame is outside the range of the predetermined value in the determination means 3 based on the pulse and the count number input from the first and second counting means 1 and 2. If so, an alarm signal is output to detect frequency anomalies in the input signal from the terminal.
Even if the first and second counting means 1 and 2 and the judging means 3 are combined, the cost is much cheaper and smaller than the frequency measuring device, the input signal frequency abnormality detecting circuit is cheap, and the actual phase area is small.

〔実施例〕〔Example〕

第2図は本発明の実施例の入力信号周波数異常検出回路
のブロック図である。
FIG. 2 is a block diagram of an input signal frequency abnormality detection circuit according to the embodiment of the present invention.

例えば10フレーム内のスタッフビット数は通常は8個
で、4〜12個の範囲を外れると、端末よりの入力信号の
周波数は異常であると判定出来る場合を例にとり、第2
図を用いて説明する。
For example, the number of stuff bits in 10 frames is normally 8, and if the frequency of the input signal from the terminal can be determined to be abnormal if it goes out of the range of 4 to 12, the second
It will be described with reference to the drawings.

カウンタ1は、第3図の多重化回路7よりのフレームの
先頭を示す信号を入力カウントし、10になれば、キャリ
アウト信号のパルスを判定回路3及びカウンタ2に送り
カウンタ2をリセットする。
The counter 1 inputs and counts the signal indicating the beginning of the frame from the multiplexing circuit 7 in FIG. 3, and when it reaches 10, sends a pulse of the carry-out signal to the judging circuit 3 and the counter 2 to reset the counter 2.

カウンタ2は第4図のスタッフ制御回路52よりのスタッ
フ挿入信号を入力してカウントしカウント数を判定回路
3に入力する。
The counter 2 inputs the stuff insertion signal from the stuff control circuit 52 of FIG. 4, counts it, and inputs the count number to the judgment circuit 3.

判定回路3では、カウンタ1よりのパルス及びカウンタ
2よりのカウント数により、10フレーム間のカウント数
を、予め設定している4と12の範囲と比較し、範囲外で
あれば、端末よりの入力信号の周波数が異常となったと
しアラーム信号を出力し、4と12の範囲内であればアラ
ーム信号を出力しない。
The determination circuit 3 compares the count number for 10 frames with a preset range of 4 and 12 according to the pulse from the counter 1 and the count number from the counter 2. If the frequency of the input signal becomes abnormal, an alarm signal is output, and if it is within the range of 4 and 12, no alarm signal is output.

即ち、入力信号周波数異常検出回路としては、10程度を
カウントするカウンタ1と12程度をカウントするカウン
タ2と、カウント数を4と12の範囲と比較する判定回路
3にて構成出来るので、安価で実装面積を小さくするこ
とが出来る。
That is, the input signal frequency abnormality detection circuit can be configured with a counter 1 that counts about 10 and a counter 2 that counts about 12 and a determination circuit 3 that compares the count number with a range of 4 and 12, so it is inexpensive. The mounting area can be reduced.

この入力信号周波数異常検出回路を、第3図の多重変換
装置5にて、端末10〜1nの入力信号毎に設ければ、端末
10〜1nの入力信号の周波数の異常を検出出来、端末20〜
2nにて周波数異常を検出した時、周波数異常となった部
位が判明し易いようになる。
If the input signal frequency abnormality detection circuit is provided for each input signal of the terminals 10 to 1n in the multiplex conversion device 5 of FIG.
Can detect anomalies in the frequency of 10-1n input signals,
When the frequency abnormality is detected at 2n, it becomes easy to find the part where the frequency abnormality occurs.

〔発明の効果〕〔The invention's effect〕

以上詳細に説明せる如く本発明によれば、安価で実装面
積の小さい入力信号周波数異常検出回路が得られる効果
がある。
As described in detail above, according to the present invention, it is possible to obtain an inexpensive input signal frequency abnormality detection circuit having a small mounting area.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の原理ブロック図、第2図は本発明の実
施例の入力信号周波数異常検出回路のブロック図、第3
図は1例のスタッフ同期システムのブロック図、第4図
は1例のスタッフ回路のブロック図である。 図において、 1,2はカウント手段、カウンタ、3は判定手段,判定回
路、5,6は多重変換装置、7は多重化回路、8は分離回
路、10〜1n,20〜2nは端末、30〜3nはスタッフ回路、40
〜4nはデスタッフ回路、50はバッフアメモリ、51は位相
比較器、52はスタッフ制御回路、53は読み出しクロック
発生回路を示す。
1 is a block diagram of the principle of the present invention, FIG. 2 is a block diagram of an input signal frequency abnormality detection circuit according to an embodiment of the present invention, and FIG.
FIG. 4 is a block diagram of an example stuff synchronization system, and FIG. 4 is a block diagram of an example stuff circuit. In the figure, 1 and 2 are counting means, counters, 3 are determination means and determination circuits, 5 and 6 are multiplex converters, 7 is a multiplexing circuit, 8 is a separation circuit, 10 to 1n and 20 to 2n are terminals, 30 ~ 3n is a staff circuit, 40
4n is a destuff circuit, 50 is a buffer memory, 51 is a phase comparator, 52 is a stuff control circuit, and 53 is a read clock generation circuit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の非同期の端末夫々よりの入力信号の
周波数を、夫々のスタッフ回路にて同期し多重化回路に
て多重化する多重変換装置において、 該多重化回路のフレームを示す信号を入力して所定数カ
ウントするとパルスを発する第1のカウント手段(1)
と、 該スタッフ回路のスタッフビット挿入信号を入力してカ
ウントする第2のカウント手段(2)と、該第1のカウ
ント手段(1)のパルス、及び該第2のカウント手段
(2)にてカウントしたカウント数を入力し、該パルス
が入力した時、該第2のカウント手段(2)のカウント
数が所定の値の範囲外であればアラーム信号を出力する
判定手段(3)よりなることを特徴とする入力信号周波
数異常検出回路。
1. A multiplexing converter for synchronizing the frequencies of input signals from a plurality of asynchronous terminals by respective stuff circuits and multiplexing by a multiplexing circuit, wherein a signal indicating a frame of the multiplexing circuit is provided. First counting means (1) which emits a pulse when input and counts a predetermined number
A second counting means (2) for inputting and counting a stuff bit insertion signal of the stuffing circuit, a pulse of the first counting means (1), and a second counting means (2) When the counted number is counted and the pulse is inputted, if the counted number of the second counting means (2) is out of a predetermined value range, the judging means (3) outputs an alarm signal. Input signal frequency abnormality detection circuit characterized by.
JP33043489A 1989-12-20 1989-12-20 Input signal frequency abnormality detection circuit Expired - Lifetime JPH0771063B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33043489A JPH0771063B2 (en) 1989-12-20 1989-12-20 Input signal frequency abnormality detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33043489A JPH0771063B2 (en) 1989-12-20 1989-12-20 Input signal frequency abnormality detection circuit

Publications (2)

Publication Number Publication Date
JPH03190437A JPH03190437A (en) 1991-08-20
JPH0771063B2 true JPH0771063B2 (en) 1995-07-31

Family

ID=18232570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33043489A Expired - Lifetime JPH0771063B2 (en) 1989-12-20 1989-12-20 Input signal frequency abnormality detection circuit

Country Status (1)

Country Link
JP (1) JPH0771063B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5560833B2 (en) * 2010-03-29 2014-07-30 富士通株式会社 Optical interface device and input frequency deviation abnormality monitoring method
WO2013001631A1 (en) * 2011-06-29 2013-01-03 富士通株式会社 Transmission device, transmission circuit, transmission system, and method for controlling transmission device

Also Published As

Publication number Publication date
JPH03190437A (en) 1991-08-20

Similar Documents

Publication Publication Date Title
US5068879A (en) Monitoring of digital transmission systems
JPH0771063B2 (en) Input signal frequency abnormality detection circuit
US4567587A (en) Multiplex equipment monitoring apparatus
JPS6347299B2 (en)
KR20020020229A (en) Input data processing circuit
JP3769375B2 (en) In-device data parity monitoring circuit
EP0488050A2 (en) Data sensing system
JPH03195224A (en) In-equipment information collecting method
JP2959090B2 (en) Synchronization state monitoring pulse generation circuit
JPH0467381B2 (en)
JPH0223103B2 (en)
JP2531720B2 (en) Synchronous circuit system of digital multiplex converter
JP2590888B2 (en) Intermediate repeater
JPH07170240A (en) System and device for detecting sdh fault
JPH0319537A (en) Method for protecting output of abnormal signal
JPH08307404A (en) Frame synchronism method and device
JPS6177438A (en) Operation supervisory system for buffer circuit
JPH02222235A (en) Monitor for stuff multiplex converter
JPH03158031A (en) Multiplex transmission system
JPS60112382A (en) Television signal transmission method
JPH0431128B2 (en)
JPS63227300A (en) Data transmission system
JPH02118800A (en) Alarm detecting circuit
JPS63292823A (en) Specific bit counter on plural signal lines
JPH05167573A (en) Out-of-synchronism detector