JPH0771001B2 - DA converter with error correction circuit - Google Patents
DA converter with error correction circuitInfo
- Publication number
- JPH0771001B2 JPH0771001B2 JP61268323A JP26832386A JPH0771001B2 JP H0771001 B2 JPH0771001 B2 JP H0771001B2 JP 61268323 A JP61268323 A JP 61268323A JP 26832386 A JP26832386 A JP 26832386A JP H0771001 B2 JPH0771001 B2 JP H0771001B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- output
- correction
- sampling
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明はデジタル信号をアナログ信号に変換するDA変
換器において、そのオフセットや利得変動などを自動的
に補正する誤差補正回路付DA変換器に関する。TECHNICAL FIELD The present invention relates to a DA converter for converting a digital signal into an analog signal, and to a DA converter with an error correction circuit for automatically correcting its offset, gain fluctuation, and the like. .
「従来の技術」 従来のこの種のDA変換器を第11図に示す。第11図におい
てDA変換器11からの変換されたアナログ電流出力は演算
増幅器よりなる反転形負帰還増幅器12を通じて出力端子
13に電圧出力として供給される。"Prior Art" Fig. 11 shows a conventional DA converter of this type. In FIG. 11, the converted analog current output from the DA converter 11 is output through the inverting negative feedback amplifier 12 which is an operational amplifier.
13 is supplied as a voltage output.
校正時にはマイクロコンピュータよりなる制御部14から
DA変換器11へデータを送り、出力端子13の変換出力電圧
VOをAD変換器15によりデジタル信号に変換されて、制御
部14に入力される。制御部14はDA変換器11に出力したデ
ータに対し、出力端子13の出力電圧VOの値に誤差がある
か否かをAD変換器15の出力により判定する。これに誤差
があれば制御部14はその誤差値に応じた補正データを補
正用DA変換器16へ供給し、補正用DA変換器16よりの変換
されたアナログ電流出力は加算回路12へ補正信号として
加算され、前記誤差を打消すようにする。At the time of calibration, from the control unit 14 consisting of a microcomputer
Send data to DA converter 11 and convert output voltage of output terminal 13
V O is converted into a digital signal by the AD converter 15 and input to the control unit 14. The control unit 14 determines from the output of the AD converter 15 whether or not there is an error in the value of the output voltage V O of the output terminal 13 with respect to the data output to the DA converter 11. If there is an error in this, the control unit 14 supplies the correction data according to the error value to the correction DA converter 16, and the converted analog current output from the correction DA converter 16 is sent to the addition circuit 12 as a correction signal. Is added to cancel the error.
補正用DA変換器16の分解能をDA変換器11の分解能より高
くしておけばDA変換器11の最下位ビットLSB以下での補
正を行うことができる。この従来の誤差補正回路付DA変
換器では、DA変換器11の各入力データについてその各出
力を補正することができ、かつDA変換器11のオフセッ
ト、利得、直線状のすべてについて校正することができ
るが、その校正に時間が掛り、しかもその校正動作中は
DA変換器として使用することができない。つまりDA変換
器として使用しながら校正を行うことはできない。If the resolution of the correction DA converter 16 is set higher than that of the DA converter 11, the correction can be performed with the least significant bit LSB of the DA converter 11 or less. In this conventional DA converter with an error correction circuit, each output can be corrected for each input data of the DA converter 11, and the offset, gain, and linear shape of the DA converter 11 can be calibrated. Yes, but it takes time to calibrate, and during the calibration operation
It cannot be used as a DA converter. In other words, it cannot be calibrated while using it as a DA converter.
「問題点を解決するための手段」 この発明によればDA変換器の出力を標本化保持する補正
用標本化保持回路が設けられ、またDA変換器の出力を必
要に応じて積分して基準電圧と比較する比較器が設けら
れる。更にDA変換器の出力を標本化保持する標本化保持
回路が設けられる。[Means for Solving Problems] According to the present invention, a correction sampling holding circuit for sampling and holding the output of the DA converter is provided, and the output of the DA converter is integrated as necessary to obtain a reference. A comparator is provided that compares the voltage. Further, a sampling and holding circuit for sampling and holding the output of the DA converter is provided.
この標本化保持した状態で、例えばオフセット校正を行
うには制御部からDA変換器の出力がゼロとなるデータを
出力し、また補正用標本化保持回路からの補正アナロク
信号をDA変換器へ供給し、必要に応じてその時の誤差信
号を比較器で所定時間積分し、基準電圧（この例では0
V）と比較し、その出力が高レベルか低レベルかによ
り、補正データの過不足を判定して、補正データを補正
し、つまり補正用標本化保持出力回路から出力される補
正アナログ量を補正する。In this sampling-held state, for example, to perform offset calibration, the control unit outputs data that causes the DA converter output to be zero, and also supplies the correction analog signal from the correction sampling holding circuit to the DA converter. Then, if necessary, the error signal at that time is integrated by the comparator for a predetermined time, and the reference voltage (0 in this example)
V) and whether the output is high level or low level, the excess or deficiency of the correction data is determined and the correction data is corrected, that is, the correction analog amount output from the correction sampling holding output circuit is corrected. To do.
標本化保持回路を用いて、出力を周期的に標本化保持し
て、その間に前述した校正動作を行い、DA変換動作を行
いながら、オフセットのドリフト補正などを自動的に行
う。An output is periodically sampled and held using a sampling and holding circuit, and the above-described calibration operation is performed during that period, and offset drift correction and the like are automatically performed while performing DA conversion operation.
また前記例のように比較器で誤差分を積分拡大する場合
は高分解能の校正を行うことを比較的簡単な部品で行う
ことができる。Further, as in the above-described example, when the error component is integrated and enlarged by the comparator, high resolution calibration can be performed with relatively simple parts.
「実施例」 第１図はこの発明の実施例を示す。DA変換器11は入力デ
ジタルデータに応じて複数の定電流源18が選択的に出力
され、その定電流が演算増幅器よりなる加算増幅器21に
て電流加算され、その加算信号は電圧として出力され
る。このDA変換器11の出力は標本化保持回路22により標
本化保持され、その出力は出力端子13にDA変換出力とし
て出力される。変換すべきデジタルデータはマイクロコ
ンピュータよりなる制御部14からDA変換器11へ供給され
る。なお、DA変換器11としては抵抗回路網を有する電流
出力形のものを用いてもよい。"Embodiment" FIG. 1 shows an embodiment of the present invention. The DA converter 11 selectively outputs a plurality of constant current sources 18 according to input digital data, the constant currents are current-added by a summing amplifier 21 including an operational amplifier, and the summed signal is output as a voltage. . The output of the DA converter 11 is sampled and held by the sampling and holding circuit 22, and its output is output to the output terminal 13 as a DA conversion output. Digital data to be converted is supplied to the DA converter 11 from the control unit 14 including a microcomputer. As the DA converter 11, a current output type having a resistance network may be used.
この実施例ではDA変換器11の出力端子23に補正用標本化
保持回路24が接続され、その標本化保持出力は抵抗器25
を通じて電流に変換されて加算増幅器21へ補正信号とし
て供給される。In this embodiment, a correction sampling holding circuit 24 is connected to the output terminal 23 of the DA converter 11, and the sampling holding output is a resistor 25.
Is converted into a current through and is supplied to the adding amplifier 21 as a correction signal.
抵抗器25の抵抗値R2により調整幅、校正の分解能が決定
される。The adjustment width and the resolution of calibration are determined by the resistance value R 2 of the resistor 25.
更にDA変換器11の出力端子23に比較器26が接続され、比
較器26はこの例ではその入力を積分すると共に、端子27
の基準電圧Vrと比較する。その比較された結果の比較器
26の出力電圧Vcは制御部14へ供給される。この積分は必
ずしも行わなくてもよい。Further, a comparator 26 is connected to the output terminal 23 of the DA converter 11, and the comparator 26 integrates its input in this example, and the terminal 27
It is compared with the reference voltage Vr. The comparator of the compared results
The output voltage Vc of 26 is supplied to the control unit 14. This integration does not necessarily have to be performed.
この誤差補正回路付DA変換器の動作は（イ）初期校正
と、（ロ）自動校正とがある。The operation of this DA converter with an error correction circuit includes (a) initial calibration and (b) automatic calibration.
（イ）初期校正動作（オフセット又は利得調整） 補正用標本化保持回路24の出力データとして、DA変換器
11のオフセット電圧を打消すものを求め、そのデータを
制御部14内のメモリに記憶する。この動作は電源投入時
に行ない、制御部14内のRAMにそのデータを記憶させる
か、もしくは工場出荷時に行ないROMにそのデータを記
憶させる。(A) Initial calibration operation (offset or gain adjustment) As the output data of the correction sampling holding circuit 24, a DA converter is used.
A value that cancels the offset voltage of 11 is obtained, and the data is stored in the memory in the control unit 14. This operation is performed when the power is turned on, and the data is stored in the RAM in the control unit 14, or the data is stored in the ROM when shipped from the factory.
（ロ）自動校正動作（オフセット又は利得ドリフト打
消） （イ）の初期校正動作で求めたデータを補正用標本化保
持回路24に定期的に出力し、DA変換器11の出力を定期的
に基準電圧Vr、例えば0Vと比較しその結果を見てずれが
あれば補正用標本化保持回路24の出力データ、つまり補
正データを変化させる。これにより、オフセットドリフ
トを打消す。(B) Automatic calibration operation (offset or gain drift cancellation) The data obtained in the initial calibration operation of (a) is periodically output to the correction sampling holding circuit 24, and the output of the DA converter 11 is used as a reference periodically. The output data of the correction sampling holding circuit 24, that is, the correction data is changed if there is a deviation when comparing the result with the voltage Vr, for example, 0V. This cancels the offset drift.
（イ）及び（ロ）の動作によりDA変換器11の出力電圧を
常に基準電圧Vrと等しくする。By the operations of (a) and (b), the output voltage of the DA converter 11 is always made equal to the reference voltage Vr.
全体の動作を説明する前に比較器26の具体例を第２図を
参照して説明する。比較器26の分解能はDA変換器11の分
解能より、更に８〜４倍高いことが必要である。このよ
うな高分解を第２図の比較器26は実現している。入力端
子31は抵抗器32、半導体スイッチ33を通じて演算増幅器
34の反転入力側に接続され、演算増幅器34の非反転入力
側は基準電圧端子27に接続され、出力側と反転入力側と
の間に積分用コンデンサ35、また逆並列のダイオード3
6,37が接続されている。演算増幅器34の出力側は演算増
幅器38の非反転入力側に接続され、演算増幅器38の出力
側は抵抗器39を通じて演算増幅器41の反転入力側に接続
される。演算増幅器38の出力側は抵抗器42,43を通じて
端子27に接続され、抵抗器42,43の接続点は演算増幅器3
8の反転入力側に接続される。演算増幅器34,41の各反転
入力側間に半導体スイッチ44が接続されている。Before describing the overall operation, a specific example of the comparator 26 will be described with reference to FIG. The resolution of the comparator 26 needs to be 8 to 4 times higher than that of the DA converter 11. The comparator 26 of FIG. 2 realizes such high resolution. The input terminal 31 is an operational amplifier through a resistor 32 and a semiconductor switch 33.
Connected to the inverting input side of 34, the non-inverting input side of the operational amplifier 34 is connected to the reference voltage terminal 27, the integrating capacitor 35 between the output side and the inverting input side, and the anti-parallel diode 3
6,37 are connected. The output side of the operational amplifier 34 is connected to the non-inverting input side of the operational amplifier 38, and the output side of the operational amplifier 38 is connected to the inverting input side of the operational amplifier 41 through the resistor 39. The output side of the operational amplifier 38 is connected to the terminal 27 through the resistors 42 and 43, and the connection point of the resistors 42 and 43 is the operational amplifier 3
Connected to the inverting input side of 8. A semiconductor switch 44 is connected between the inverting input sides of the operational amplifiers 34 and 41.
ダイオード36,37は演算増幅器34よりなる積分器の飽和
防止回路である。第２図において、まずスイッチ33をOF
F、スイッチ44をONにして演算増幅器34,38の入出力側を
接続した閉ループを作り、コンデンサ35の電荷を放電す
ると共に、演算増幅器34,38のオフセット電圧e1,e2を打
消し、いわゆる自動ゼロ動作とする。この動作は下記の
ように解析される。The diodes 36 and 37 are an integrator saturation prevention circuit including an operational amplifier 34. In FIG. 2, first switch 33 OF
F, the switch 44 is turned on to form a closed loop connecting the input and output sides of the operational amplifiers 34 and 38, discharging the charge of the capacitor 35 and canceling the offset voltages e 1 and e 2 of the operational amplifiers 34 and 38, This is so-called automatic zero operation. This behavior is analyzed as follows.
演算増幅器34,38の各利得をA02,A03（A02≫1,A03≫１）
とし、演算増幅器34,38の各入力電圧をv1,v2、演算増幅
器38のの出力電圧をv3とすると、自動ゼロ動作状態で
は、 v2＝−（v1＋e1）A02 v3＝（v2＋e2）A03 v1＝v3 v1＝−（v1＋e1）A02A03＋e2A03 となり、演算増幅器34,38のオフセットe1,e2は互に打消
される。抵抗器39は自動ゼロ動作の系の安定を計る為の
ものである。Set the gain of each operational amplifier 34, 38 to A 02 , A 03 (A 02 >> 1, A 03 >> 1)
If the input voltages of the operational amplifiers 34 and 38 are v 1 and v 2 , and the output voltage of the operational amplifier 38 is v 3 , then v 2 =-(v 1 + e 1 ) A 02 v 3 = (v 2 + e 2 ) A 03 v 1 = v 3 v 1 =-(v 1 + e 1 ) A 02 A 03 + e 2 A 03 Therefore, the offsets e 1 and e 2 of the operational amplifiers 34 and 38 cancel each other out. The resistor 39 is for measuring the stability of the system of automatic zero operation.
次にスイッチ44をOFF,スイッチ33をONすると、積分器34
のコンデンサ35には抵抗器32を通して第１図中のDA変換
器11の出力電圧が積分される。Next, when switch 44 is turned off and switch 33 is turned on, integrator 34
The output voltage of the DA converter 11 in FIG. 1 is integrated into the capacitor 35 through the resistor 32.
この積分時間を一定にして、その結果を基準電圧Vrと比
較判別する事により比較器26として使用される。この積
分時間は長ければ長いほど比較器26の分解能は上がる。This integration time is kept constant, and the result is compared and discriminated with the reference voltage Vr to be used as the comparator 26. The longer this integration time, the higher the resolution of the comparator 26.
初期校正動作中は、標本化保持回路22を使用しないの
で、長時間にわたって積分できるが、自動校正動作では
標本化保持回路22を使用している為、積分時間は標本化
保持回路22が保持状態の時のみ積分による自動校正を一
定時間間隔で行なう。Since the sampling hold circuit 22 is not used during the initial calibration operation, integration can be performed for a long time, but since the sampling hold circuit 22 is used in the automatic calibration operation, the sampling hold circuit 22 holds the integration time. Automatic calibration by integration is performed at regular time intervals only when.
第３図に初期校正動作中、第４図に自動校正中のスイッ
チ33,44、各電圧v2,v3,v4の動作波形例をそれぞれ示
す。FIG. 3 shows an operation waveform example of the switches 33, 44 and respective voltages v 2 , v 3 , v 4 during initial calibration operation and FIG. 4 during automatic calibration.
第４図に示すように自動校正動作では積分動作はスイッ
チ33がON、スイッチ44がOFFの間、間歇的に行われる。
全体の積分時間長は必要とする分解能によって決定され
る。第４図における積分時間の合計値は第３図中の積分
時間と等しくされてある。As shown in FIG. 4, in the automatic calibration operation, the integration operation is intermittently performed while the switch 33 is ON and the switch 44 is OFF.
The total integration time length is determined by the required resolution. The total value of the integration times in FIG. 4 is made equal to the integration time in FIG.
次に初期校正動作を第５図及び第６図を参照して説明す
る。制御部はまず最初の補正データとして最上位ビット
が“1"で以下最下位ビットまで“0"を記憶するとともに
これをDA変換器に入力し、これに相当する電圧をDA変換
器11の出力端子23に発生させる（ステップ）。DA変換
器11の出力が正負、正のみ、負のみの何れの場合も最初
は最上位ビットのみを“1"とする。次に標本化保持回路
24に対し標本化保持制御信号Ｓを与える（ステップ
）、この回路24は次に標本化保持制御信号Ｓが与えら
れるまでその標本値を保持する（Ｈで示す）。Next, the initial calibration operation will be described with reference to FIGS. The control unit first stores the most significant bit as "1" as the first correction data and "0" up to the least significant bit and inputs this to the DA converter, and outputs the voltage corresponding to this to the DA converter 11 output. Generate at terminal 23 (step). Regardless of whether the output of the DA converter 11 is positive or negative, only positive, or only negative, only the most significant bit is initially set to "1". Next, the sampling and holding circuit
The sampling holding control signal S is given to 24 (step), and this circuit 24 holds the sampled value (indicated by H) until the sampling holding control signal S is given next.
端子23にゼロ電圧を発生させる予め決められたデータを
制御部14からDA変換器11に出力する（ステップ）。端
子23からの出力を比較器26は一定時間積分する（ステッ
プ）、この結果、回路24から出力されている補正デー
タとの誤差分が積分拡大される。比較器26の出力Vcが高
レベル“H"かを判定する（ステップ）。Vcが高レベル
でない場合は、現在の補正データが不足していると判定
して制御部14の記憶を更に１ビット下位を“1"にする
（ステップ）。その後自動ゼロ状態にする、つまりス
イッチ44をオンにする（ステップ）。次に制御部14は
記憶している補正データをDA変換器11に送出し標本化保
持回路24へ出力する電圧Va、つまり補正データを発生さ
せる（ステップ）。最下位ビットまで“1"を立てたか
を調べ（ステップ）、その処理が終っていなければス
テップへ戻り、以下同様の処理を行う。Predetermined data for generating a zero voltage at the terminal 23 is output from the control unit 14 to the DA converter 11 (step). The comparator 26 integrates the output from the terminal 23 for a certain period of time (step). As a result, the error amount from the correction data output from the circuit 24 is integrated and enlarged. It is determined whether the output Vc of the comparator 26 is high level "H" (step). If Vc is not at a high level, it is determined that the current correction data is insufficient, and the storage of the control unit 14 is further set to "1" for the lower one bit (step). After that, the automatic zero state is set, that is, the switch 44 is turned on (step). Next, the control unit 14 sends the stored correction data to the DA converter 11 and generates the voltage Va to be output to the sampling and holding circuit 24, that is, the correction data (step). It is checked whether "1" is set up to the least significant bit (step), and if the process is not completed, the process returns to the step and the same process is performed.
この際にステップでVcの出力を調べた際に、Vcが“H"
であれば、ステップに移り、補正データが大き過ぎた
と判定して、その時の補正データ中のそれまでに“1"を
立てた最下位ビットを“0"にし、その１つ下のビットを
“1"にしてステップに移る。以下同様の処理を行う
が、この処理は逐次比較形のAD変換器と同じ動作であ
り、最終分解能まで処理を終了した時の標本化保持回路
24へ出力するデータ、つまり補正データが、このDA変換
器11のオフセット電圧に相当しこれは制御部14に記憶さ
れることになる。なお第５図中の↑印はステップで
制御部14が比較器26の出力を見て標本化保持回路24へ出
力するデータを変化させるタイミングを示す。At this time, when checking the output of Vc in step, Vc is "H"
If so, move to the step, determine that the correction data is too large, set the least significant bit in the correction data at that time that was set to "1" to "0", and set the bit one below that to " Set to 1 "and move to the step. The same processing is performed thereafter, but this processing is the same operation as the successive approximation type AD converter, and the sampling and holding circuit when the processing is completed up to the final resolution.
The data output to 24, that is, the correction data, corresponds to the offset voltage of the DA converter 11, and is stored in the control unit 14. The ↑ mark in FIG. 5 indicates the timing at which the control unit 14 changes the data to be output to the sampling and holding circuit 24 by observing the output of the comparator 26 in step.
次に自動校正、つまりデジタルアナログ変換動作を行い
ながら校正処理を行う場合の動作を第７図及び第８図を
参照して説明する。まずｎの値を０にする（ステップ
）、次に標本化保持回路22へ入力データを出力し、そ
の時の出力端子23の値Vaを標本化保持回路22に標本化保
持する（ステップ）。これは校正動作と無関係で、通
常のDA変換動作である。Next, the automatic calibration, that is, the operation in the case of performing the calibration processing while performing the digital-analog conversion operation will be described with reference to FIGS. 7 and 8. First, the value of n is set to 0 (step), then the input data is output to the sampling holding circuit 22, and the value Va of the output terminal 23 at that time is sampled and held in the sampling holding circuit 22 (step). This is a normal DA conversion operation regardless of the calibration operation.
次に標本化保持回路24へ出力するデータ即ち初期校正時
に記憶していたデータを発生し、つまりオフセットを補
償する電圧を発生させ、その時のVaを標本化保持回路24
に標本化保持する（ステップ）、その後出力端子23の
電圧Vaが0Vになるデータを発生させ、スイッチ33を一定
時間オンにして積分動作を行わせ、つまり誤差分を積分
する（ステップ）。ｎがｍになったかを調べ（ステッ
プ）、ｍになっていなければｎを＋１して（ステップ
）ステップへ戻り、本来のDA変換出力の発生と、校
正のための処理とを行う。このことを繰返して、比較器
26において誤差分が加算拡大される。Next, the data to be output to the sampling and holding circuit 24, that is, the data stored at the time of the initial calibration, is generated, that is, a voltage for compensating the offset is generated, and Va at that time is generated as the sampling and holding circuit 24.
Then, the voltage Va of the output terminal 23 is generated to be 0V, and the switch 33 is turned on for a certain period of time to perform the integration operation, that is, the error is integrated (step). It is checked whether n has become m (step), and if it has not become m, n is incremented by 1 (step) and the process returns to the step to perform the original DA conversion output and the process for calibration. Repeating this, the comparator
At 26, the error is added and expanded.
ステップでｎがｍになると、ステップに移り、比較
器26の出力Vcが“H"かを調べる。これが“H"の場合は補
正し過ぎと判定してステップへ移り、標本化保持回路
24へ出力するデータ、つまり補正用データから“1"を引
き、自動ゼロ状態にする（ステップ）。つまりスイッ
チ44をオンにしてステップに戻る。When n becomes m in step, the process moves to step and it is checked whether the output Vc of the comparator 26 is "H". If this is "H", it is judged that overcorrection has been performed, and the procedure moves to the step, and the sampling holding circuit
"1" is subtracted from the data to be output to 24, that is, the correction data, and the automatic zero state is set (step). That is, the switch 44 is turned on and the process returns to the step.
以下同様に本来のDA変換動作と、校正動作とを交互に行
う。ステップでVcが“H"でない場合は、補正不足と判
定してステップへ移り、標本化保持回路24への出力デ
ータ、つまり補正データに“1"を加えてステップへ移
る。Similarly, the original DA conversion operation and the calibration operation are alternately performed. If Vc is not "H" in the step, it is determined that the correction is insufficient, and the process proceeds to the step, and "1" is added to the output data to the sampling holding circuit 24, that is, the correction data, and the process proceeds to the step.
この例ではスイッチ44をオンにすることをｍ回行うごと
に↑のタイミングで比較器26の出力Vcを調べ、つまり誤
差分を加算拡大し、その状態に応じて標本化保持回路24
へ出力するデータ、つまり補正データを修正し、従って
通常動作におけるDA変換器11の出力に対し、標本化保持
回路24の出力を加えて補正するがその補正量を周期的に
修正することになる。In this example, every time the switch 44 is turned on m times, the output Vc of the comparator 26 is checked at the timing of ↑, that is, the error component is added and enlarged, and the sampling holding circuit 24 is added according to the state.
The data to be output to, that is, the correction data is corrected. Therefore, the output of the sampling and holding circuit 24 is added to the output of the DA converter 11 in the normal operation to correct, but the correction amount is periodically corrected. .
このようにして初期校正、自動校正の何れの場合におけ
るオフセットの自動補正を行うことができるが、利得を
自動校正するには次のようにすればよい。すなわち第９
図に第１図と対応する部分に同一符号を付けて示すよう
に、DA変換器11として、利得調整端子をもつものが用い
られ、DA変換器11のフルスケール値に近い基準電圧Vrを
比較器26の端子27に印加する。DA変換器11にフルスケー
ルの値を入力し、その時のDA変換器11の出力電圧Vaと基
準電圧Vrと比較することによりオフセット校正の場合と
同様に自動的に校正することができる。VaがVrと一致す
るように標本化保持回路24の出力（つまり入力データ）
を調整し、その出力をDA変換器11へ基準電圧の補正電圧
として供給して利得を制御する。In this way, the offset can be automatically corrected in either the initial calibration or the automatic calibration, but the gain can be automatically calibrated as follows. That is, the ninth
As shown in the figure, the parts corresponding to those in FIG. 1 are designated by the same reference numerals, the DA converter 11 having a gain adjustment terminal is used, and the reference voltage Vr close to the full-scale value of the DA converter 11 is compared. Applied to terminal 27 of device 26. By inputting a full-scale value to the DA converter 11 and comparing the output voltage Va of the DA converter 11 at that time with the reference voltage Vr, it is possible to automatically calibrate as in the case of offset calibration. Output of sampling holding circuit 24 (that is, input data) so that Va matches Vr
Is adjusted and the output is supplied to the DA converter 11 as a correction voltage for the reference voltage to control the gain.
標本化保持回路24を省略して第10図に示すように補正用
アナログ出力回路として補正用DA変換器16を設け、この
DA変換器16の入力データを、比較器26の出力の状態に応
じて制御部14が制御することにより、前述と同様に校正
することができる。By omitting the sampling and holding circuit 24, a correction DA converter 16 is provided as a correction analog output circuit as shown in FIG.
The input data of the DA converter 16 can be calibrated in the same manner as described above by controlling the control unit 14 according to the output state of the comparator 26.
「発明の効果」 以上述べたようにこの発明によれば、標本化保持回路22
を用いてDA変換出力を標本が保持して出力しているた
め、DA変換動作においてもオフセット、利得の校正、そ
れらのドリフトの補正も自動的に行わせることができ、
DA変換器を有効に利用でき、かつ、長時間連続してDA変
換器を用いる場合は、その使用始めに対しオフセットや
利得にドリフトが生じ易いが、DA変換動作を中止するこ
となく自動的にその補償が行われる。As described above, according to the present invention, the sampling holding circuit 22
Since the sample holds and outputs the DA conversion output using, it is possible to automatically perform offset, gain calibration, and their drift correction even in the DA conversion operation.
If the DA converter can be used effectively and the DA converter is used continuously for a long time, the offset and gain are likely to drift from the beginning of use, but the DA conversion operation is automatically performed without stopping. The compensation is done.
また前述したように比較器26に積分機能を設ける場合
は、DA変換器11のオフセット、利得の調整及びオフセッ
トドリフト、ゲインドリフトの補正を、DA変換器11の分
解能以上の精度で自動的に行なう事が出来る。Further, when the comparator 26 is provided with the integration function as described above, the offset, gain adjustment and offset drift of the DA converter 11, and the correction of the gain drift are automatically performed with an accuracy higher than the resolution of the DA converter 11. I can do things.
また、自動オフセット校正によって、第１図の演算増幅
器19のオフセットドリフトに起因する直線性誤差も補正
する事が出来る。Further, the automatic offset calibration can also correct the linearity error caused by the offset drift of the operational amplifier 19 shown in FIG.
従来の校正に比べ、校正動作中も、DA変換器11の出力を
他に使用でき、前記例のように積分を行う場合は、補正
用にあまり高精度な回路部品は必要としない、などの特
徴がある。つまり前記実施例の場合は積分作用をもつ比
較器26を用い、小さいオフセットなどの誤差成分を積分
して拡大しているため、高精度のAD変換器や、部品を必
要とすることなく、高い精度の校正を行うことができ
る。Compared with the conventional calibration, the output of the DA converter 11 can be used for other purposes even during the calibration operation, and when performing the integration as in the above example, highly accurate circuit components for correction are not required. There are features. That is, in the case of the above-described embodiment, since the comparator 26 having an integrating action is used to integrate and expand the error component such as a small offset, a high-precision AD converter and a component are not required, and a high value is obtained. The accuracy can be calibrated.
第１図はこの発明による誤差補正回路付DA変換器、第２
図は第１図中の比較器26の具体例を示す接続図、第３図
は初期校正動作の例を示すタイムチャート、第４図は自
動校正動作の例を示すタイムチャート、第５図は初期校
正動作時の各部の動作例を示すタイムチャート、第６図
は第５図の動作を示す流れ図、第７図は自動校正動作時
の各部の動作例を示すタイムチャート、第８図は第７図
の動作を示す流れ図、第９図はこの発明を利得校正に適
用した例を示すブロック図、第10図は従来の誤差補正回
路付DA変換器を示すブロック図である。FIG. 1 shows a DA converter with an error correction circuit according to the present invention,
FIG. 4 is a connection diagram showing a concrete example of the comparator 26 in FIG. 1, FIG. 3 is a time chart showing an example of initial calibration operation, FIG. 4 is a time chart showing an example of automatic calibration operation, and FIG. FIG. 6 is a time chart showing an example of the operation of each part during the initial calibration operation, FIG. 6 is a flowchart showing the operation of FIG. 5, FIG. 7 is a time chart showing an example of the operation of each part during the automatic calibration operation, and FIG. 7 is a flow chart showing the operation of FIG. 7, FIG. 9 is a block diagram showing an example in which the present invention is applied to gain calibration, and FIG. 10 is a block diagram showing a conventional DA converter with an error correction circuit.
Claims (1)
するDA変換器と、 そのDA変換器の出力側に接続され、その出力を標本化保
持する保持回路と、 上記DA変換器の出力側に接続され、その出力を標本化保
持し、この保持出力を、抵抗器を通して上記DA変換器に
補正用アナログ信号として供給する補正用標本化保持回
路と、 上記DA変換器の出力側に接続されて、上記DA変換器の出
力と基準電圧とを比較する比較器と、 上記基準電圧を設定することができ、入力データを周期
的に上記入力ディジタル信号として供給し、これと同期
して上記保持回路にその標本化保持を行わせ、この標本
化保持動作の各隣接間において、記憶している補正デー
タを上記入力ディジタル信号として供給し、上記補正用
標本化保持回路にその標本化保持を行わせ、上記比較器
の比較結果に応じて、上記DA変換器の出力が上記基準電
圧に近づくように、上記補正データを補正する制御部
と、 を具備する誤差補正回路付DA変換器。1. A DA converter for converting an input digital signal into an analog signal, a holding circuit connected to the output side of the DA converter and sampling and holding the output, and connected to the output side of the DA converter. The output is sampled and held, and the held output is connected to the correction sampling holding circuit for supplying the DA converter as a correction analog signal to the DA converter through a resistor, and the output side of the DA converter. A comparator for comparing the output of the DA converter with a reference voltage, and the reference voltage can be set, and input data is periodically supplied as the input digital signal, and in synchronization with this, to the holding circuit. Sampling and holding is performed, between each adjacent of the sampling and holding operation, the stored correction data is supplied as the input digital signal, and the correction sampling and holding circuit performs the sampling and holding, the above A DA converter with an error correction circuit, comprising: a control unit that corrects the correction data so that the output of the DA converter approaches the reference voltage according to the comparison result of the comparator.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268323A JPH0771001B2 (en) | 1986-11-10 | 1986-11-10 | DA converter with error correction circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268323A JPH0771001B2 (en) | 1986-11-10 | 1986-11-10 | DA converter with error correction circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63121320A JPS63121320A (en) | 1988-05-25 |
| JPH0771001B2 true JPH0771001B2 (en) | 1995-07-31 |
Family
ID=17456942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61268323A Expired - Lifetime JPH0771001B2 (en) | 1986-11-10 | 1986-11-10 | DA converter with error correction circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0771001B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101985675B1 (en) * | 2018-10-18 | 2019-06-04 | 한국철도기술연구원 | Apparatus for compensating input signal of digital analog converter |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153592A (en) * | 1991-04-30 | 1992-10-06 | Texas Instruments Incorporated | 16 bit error-correcting digital-to-analog converter |
| US5894280A (en) * | 1997-02-05 | 1999-04-13 | Vlsi Technology, Inc. | Digital to analog converter offset autocalibration system in a digital synthesizer integrated circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56150133U (en) * | 1980-04-11 | 1981-11-11 | ||
| JPS59153321A (en) * | 1983-02-21 | 1984-09-01 | Nec Corp | Digital-analog converter |
-
1986
- 1986-11-10 JP JP61268323A patent/JPH0771001B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101985675B1 (en) * | 2018-10-18 | 2019-06-04 | 한국철도기술연구원 | Apparatus for compensating input signal of digital analog converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63121320A (en) | 1988-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0373211B1 (en) | Subranging analog-to-digital converter with calibration | |
| US7944379B2 (en) | SAR ADC and method with INL compensation | |
| JPH0254623A (en) | Multistage analog/digital converter | |
| US7907079B1 (en) | Delta sigma modulator for analog-to-digital converter | |
| US5053770A (en) | Digital autozero circuit operable in a plurality of modes with separate storage for offset corrections for each mode | |
| US5121119A (en) | Analog-to-digital conversion method and system with correction of analog gain and offset | |
| US8059021B2 (en) | Digital-analog converting apparatus and test apparatus | |
| EP0553090B1 (en) | A/d or d/a converter, a/d and d/a converter system and a calibration method thereof | |
| JPH0454408B2 (en) | ||
| US5146223A (en) | Analog-to-digital converter circuit | |
| US4967197A (en) | Error correction system for digital to analog converters | |
| EP3979503A1 (en) | Self-calibrating single slope analog-to-digital converter | |
| JPH0771001B2 (en) | DA converter with error correction circuit | |
| JP2000151409A (en) | A/d converter and regulator for grade amplifier | |
| JP3311182B2 (en) | High-speed high-precision AD converter | |
| US11038517B1 (en) | Multiplying digital-to-analog converter (MDAC) with nonlinear calibration | |
| US4535318A (en) | Calibration apparatus for systems such as analog to digital converters | |
| JPH0338779B2 (en) | ||
| JPH0578213B2 (en) | ||
| CN115664418B (en) | SAR ADC precision calibration method and device based on nonlinear error | |
| KR100211057B1 (en) | Temperature compensating circuit for satellite repeater | |
| US4555692A (en) | Error correcting apparatus for systems such as analog to digital converters | |
| JP2578857B2 (en) | Integral type A / D converter | |
| JPH10253795A (en) | Circuit for adjusting output of nuclear instrumentation device | |
| US4511856A (en) | Bootstrap power regulator for systems such as analog to digital converters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |