JPH0766202A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0766202A JPH0766202A JP21266393A JP21266393A JPH0766202A JP H0766202 A JPH0766202 A JP H0766202A JP 21266393 A JP21266393 A JP 21266393A JP 21266393 A JP21266393 A JP 21266393A JP H0766202 A JPH0766202 A JP H0766202A
- Authority
- JP
- Japan
- Prior art keywords
- film
- tungsten
- aluminum film
- aluminum
- connection hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 接続孔における配線抵抗の増大や配線の信頼
性の低下を招くことなく高密度の配線構造を形成するこ
とができる、半導体装置の製造方法を提供する。 【構成】 シリコン基板１上に設けられた絶縁膜２に接
続孔３を設ける工程と、接続孔３に第１のアルミニウム
膜５を埋め込む工程と、絶縁膜２および第１のアルミニ
ウム膜５上にタングステンを主成分とする導電膜６を形
成する工程と、タングステンを主成分とする導電膜６上
に第２のアルミニウム膜７を形成する工程と、第２のア
ルミニウム膜７上にレジストパターン８形成する工程
と、塩素系ガスを用いたドライエッチングにより第２の
アルミニウム膜７を選択的に除去する工程と、弗素系ガ
スを用いたドライエッチングによりタングステンを主成
分とする導電膜６を選択的に除去する工程とを備えたも
のである。
性の低下を招くことなく高密度の配線構造を形成するこ
とができる、半導体装置の製造方法を提供する。 【構成】 シリコン基板１上に設けられた絶縁膜２に接
続孔３を設ける工程と、接続孔３に第１のアルミニウム
膜５を埋め込む工程と、絶縁膜２および第１のアルミニ
ウム膜５上にタングステンを主成分とする導電膜６を形
成する工程と、タングステンを主成分とする導電膜６上
に第２のアルミニウム膜７を形成する工程と、第２のア
ルミニウム膜７上にレジストパターン８形成する工程
と、塩素系ガスを用いたドライエッチングにより第２の
アルミニウム膜７を選択的に除去する工程と、弗素系ガ
スを用いたドライエッチングによりタングステンを主成
分とする導電膜６を選択的に除去する工程とを備えたも
のである。
Description
【０００１】
【産業上の利用分野】本発明は、配線構造の半導体装置
の製造方法に係わり、特に接続孔を含む半導体装置の製
造方法に関する。
の製造方法に係わり、特に接続孔を含む半導体装置の製
造方法に関する。
【０００２】
【従来の技術】半導体集積回路の微細化につれて、高密
度・高信頼性の配線プロセスを開発することが要求され
ている。接続孔を含む従来の配線構造の半導体装置の製
造方法を図２（ａ）〜（ｄ）に示す。
度・高信頼性の配線プロセスを開発することが要求され
ている。接続孔を含む従来の配線構造の半導体装置の製
造方法を図２（ａ）〜（ｄ）に示す。
【０００３】まず、図２（ａ）に示すように、シリコン
基板９上に接続孔１１を有する層間絶縁膜１０を形成し
た後、スパッタ法によりＴｉ膜とＴｉＮ膜とからなる第
１のバリアメタル膜１２を形成し、次にＣＶＤ法により
全面にタングステン膜１３を堆積し、接続孔１１にタン
グステン膜１３を埋め込む。
基板９上に接続孔１１を有する層間絶縁膜１０を形成し
た後、スパッタ法によりＴｉ膜とＴｉＮ膜とからなる第
１のバリアメタル膜１２を形成し、次にＣＶＤ法により
全面にタングステン膜１３を堆積し、接続孔１１にタン
グステン膜１３を埋め込む。
【０００４】次に、図２（ｂ）に示すように、エッチバ
ック法によりタングステン膜１３および第１のバリアメ
タル膜１２を除去し、接続孔１１にのみタングステン膜
１３を残す。
ック法によりタングステン膜１３および第１のバリアメ
タル膜１２を除去し、接続孔１１にのみタングステン膜
１３を残す。
【０００５】さらに、図２（ｃ）に示すように、Ｔｉ膜
とＴｉＮ膜とからなる第２のバリアメタル膜１４および
第２のアルミニウム膜１５を堆積した後、レジストパタ
ーン１６を形成する。
とＴｉＮ膜とからなる第２のバリアメタル膜１４および
第２のアルミニウム膜１５を堆積した後、レジストパタ
ーン１６を形成する。
【０００６】次に、図２（ｄ）に示すように、レジスト
パターン１６をマスクとして、塩素系ガスを用いたドラ
イエッチング法によりアルミニウム膜１５と第２のバリ
アメタル膜１４を選択的に除去した後、レジストパター
ン１６を除去し、配線パターンを形成する。
パターン１６をマスクとして、塩素系ガスを用いたドラ
イエッチング法によりアルミニウム膜１５と第２のバリ
アメタル膜１４を選択的に除去した後、レジストパター
ン１６を除去し、配線パターンを形成する。
【０００７】このようにタングステン膜を接続孔に埋め
込むことにより高信頼性の配線構造を形成することがで
きる。一方、配線密度を高くするためには接続孔と配線
パターンの重なりマージンをなくすことが望ましいが、
その場合、マスク合わせの誤差やプロセスの変動により
接続孔に対する配線パターンの位置がずれると、配線パ
ターンのエッチングの際に下地の接続孔内のタングステ
ン膜も除去されるということが懸念される。しかし、塩
素系ガスを用いた場合、アルミニウム膜とタングステン
膜とのエッチレートの選択比は１０以上であるので、ア
ルミニウム膜のオーバーエッチによりタングステン膜は
ほとんど除去されない。したがって、この技術を用いれ
ば、高密度・高信頼性の配線構造を形成することが可能
となる。
込むことにより高信頼性の配線構造を形成することがで
きる。一方、配線密度を高くするためには接続孔と配線
パターンの重なりマージンをなくすことが望ましいが、
その場合、マスク合わせの誤差やプロセスの変動により
接続孔に対する配線パターンの位置がずれると、配線パ
ターンのエッチングの際に下地の接続孔内のタングステ
ン膜も除去されるということが懸念される。しかし、塩
素系ガスを用いた場合、アルミニウム膜とタングステン
膜とのエッチレートの選択比は１０以上であるので、ア
ルミニウム膜のオーバーエッチによりタングステン膜は
ほとんど除去されない。したがって、この技術を用いれ
ば、高密度・高信頼性の配線構造を形成することが可能
となる。
【０００８】しかしながら、埋め込み材料であるタング
ステン膜は、一般的に配線材料として使用されているア
ルミニウム膜よりも比抵抗が３倍程度高いので、配線抵
抗による信号の遅延が問題となってくる。上記のような
問題を解決する方法を図３（ａ）〜（ｃ）を用いて説明
する。
ステン膜は、一般的に配線材料として使用されているア
ルミニウム膜よりも比抵抗が３倍程度高いので、配線抵
抗による信号の遅延が問題となってくる。上記のような
問題を解決する方法を図３（ａ）〜（ｃ）を用いて説明
する。
【０００９】まず、図３（ａ）に示すように、シリコン
基板１７上に層間絶縁膜１８を全面に堆積した後、接続
孔１９を形成する。
基板１７上に層間絶縁膜１８を全面に堆積した後、接続
孔１９を形成する。
【００１０】次に、図３（ｂ）に示すように、バリアメ
タル膜２０を堆積した後、高温スパッタ法によりアルミ
ニウム膜２１を全面に形成して、接続孔１９に埋め込
み、レジストパターン２２を形成する。
タル膜２０を堆積した後、高温スパッタ法によりアルミ
ニウム膜２１を全面に形成して、接続孔１９に埋め込
み、レジストパターン２２を形成する。
【００１１】次に、図３（ｃ）に示すように、塩素系ガ
スを用いたドライエッチングによりアルミニウム膜２１
を除去し、配線パターンを形成する（例えば、アイ・イ
ー・イー・イー・ヴィー・エル・エス・アイ・マルチレ
ベル・インターコネクション・コンファレンス (1991)
第170頁から第176頁（IEEE VLSI Multilevel Interco
nnection Conference (1991) pp.170-176））。
スを用いたドライエッチングによりアルミニウム膜２１
を除去し、配線パターンを形成する（例えば、アイ・イ
ー・イー・イー・ヴィー・エル・エス・アイ・マルチレ
ベル・インターコネクション・コンファレンス (1991)
第170頁から第176頁（IEEE VLSI Multilevel Interco
nnection Conference (1991) pp.170-176））。
【００１２】このような方法を用いれば、タングステン
膜よりも比抵抗が低いアルミニウム膜を埋め込み材料と
して用いるので、配線抵抗による信号遅延を低減するこ
とができる。
膜よりも比抵抗が低いアルミニウム膜を埋め込み材料と
して用いるので、配線抵抗による信号遅延を低減するこ
とができる。
【００１３】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、図４に示すように、マスク合わせの誤差
やプロセスの変動により接続孔１９に対するアルミニウ
ム膜２１からなる配線パターンの位置がずれた場合、ア
ルミニウム膜２１をドライエッチングする際、接続孔内
に埋め込まれたアルミニウム膜も除去されてしまう。そ
のため、接続孔における配線抵抗が増大したり、配線の
信頼性が低下してしまうという問題があった。
うな構成では、図４に示すように、マスク合わせの誤差
やプロセスの変動により接続孔１９に対するアルミニウ
ム膜２１からなる配線パターンの位置がずれた場合、ア
ルミニウム膜２１をドライエッチングする際、接続孔内
に埋め込まれたアルミニウム膜も除去されてしまう。そ
のため、接続孔における配線抵抗が増大したり、配線の
信頼性が低下してしまうという問題があった。
【００１４】本発明は上記の問題点に鑑み、接続孔にお
ける配線抵抗の増大や配線の信頼性の低下を招くことな
く高密度の配線構造を形成することができる、半導体装
置の製造方法を提供することを目的とする。
ける配線抵抗の増大や配線の信頼性の低下を招くことな
く高密度の配線構造を形成することができる、半導体装
置の製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】本発明は上記問題点を解
決するため、接続孔に第１のアルミニウム膜を埋め込ん
だ後、タングステンを主成分とする導電膜を下地に有す
る、第２のアルミニウム膜を堆積する工程と、塩素系ガ
スを用いたドライエッチングにより第２のアルミニウム
膜を選択的に除去する工程と、弗素系のガスを用いたド
ライエッチングによりタングステンを主成分とする導電
膜を選択的に除去する工程とを備えた構成とする。
決するため、接続孔に第１のアルミニウム膜を埋め込ん
だ後、タングステンを主成分とする導電膜を下地に有す
る、第２のアルミニウム膜を堆積する工程と、塩素系ガ
スを用いたドライエッチングにより第２のアルミニウム
膜を選択的に除去する工程と、弗素系のガスを用いたド
ライエッチングによりタングステンを主成分とする導電
膜を選択的に除去する工程とを備えた構成とする。
【００１６】
【作用】本発明は上記した構成によって、タングステン
を主成分とする導電膜を選択的に除去する場合、タング
ステンを主成分とする導電膜と第１のアルミニウム膜と
のエッチングレート比が１０以上であるので、弗素系ガ
スによりタングステンを主成分とする導電膜をドライエ
ッチングしても接続孔内の第１のアルミニウム膜はほと
んど除去されない。したがって、接続孔における配線抵
抗の増大や配線の信頼性の低下を防止することが可能と
なる。
を主成分とする導電膜を選択的に除去する場合、タング
ステンを主成分とする導電膜と第１のアルミニウム膜と
のエッチングレート比が１０以上であるので、弗素系ガ
スによりタングステンを主成分とする導電膜をドライエ
ッチングしても接続孔内の第１のアルミニウム膜はほと
んど除去されない。したがって、接続孔における配線抵
抗の増大や配線の信頼性の低下を防止することが可能と
なる。
【００１７】
【実施例】本発明の実施例を図面を参照しながら説明す
る。図１は、本発明の実施例における半導体装置の製造
方法の工程断面図を示すものである。
る。図１は、本発明の実施例における半導体装置の製造
方法の工程断面図を示すものである。
【００１８】まず、図１（ａ）に示すように、半導体素
子を形成したシリコン基板１上に層間絶縁膜２を形成し
た後、接続孔３を開口する。次に、バリアメタル膜４を
全面に形成した後、高温スパッタ法により第１のアルミ
ニウム膜５を全面に堆積し、接続孔３にも埋め込むよう
にする。なお、第１のアルミニウム膜５はＣＶＤ法によ
り形成してもよい。さらに化学的・機械的研磨技術によ
り第１のアルミニウム膜５およびバリアメタル膜４を除
去し、接続孔内にのみ残した後、タングステン膜６およ
び第２のアルミニウム膜７を全面に形成する。次に第２
のアルミニウム膜７上にレジストパターン８を形成す
る。この場合、バリアメタル膜４はＴｉ膜とＴｉＮ膜と
からなる。また、配線を高密度にするために、配線パタ
ーン形成のためのレジストパターン８と接続孔３との重
なりマージンを０にしてあるので、図１（ａ）に示すよ
うに、マスク合わせの誤差やプロセスの変動により接続
孔３に対するレジストパターン８の位置がずれることが
ある。
子を形成したシリコン基板１上に層間絶縁膜２を形成し
た後、接続孔３を開口する。次に、バリアメタル膜４を
全面に形成した後、高温スパッタ法により第１のアルミ
ニウム膜５を全面に堆積し、接続孔３にも埋め込むよう
にする。なお、第１のアルミニウム膜５はＣＶＤ法によ
り形成してもよい。さらに化学的・機械的研磨技術によ
り第１のアルミニウム膜５およびバリアメタル膜４を除
去し、接続孔内にのみ残した後、タングステン膜６およ
び第２のアルミニウム膜７を全面に形成する。次に第２
のアルミニウム膜７上にレジストパターン８を形成す
る。この場合、バリアメタル膜４はＴｉ膜とＴｉＮ膜と
からなる。また、配線を高密度にするために、配線パタ
ーン形成のためのレジストパターン８と接続孔３との重
なりマージンを０にしてあるので、図１（ａ）に示すよ
うに、マスク合わせの誤差やプロセスの変動により接続
孔３に対するレジストパターン８の位置がずれることが
ある。
【００１９】次に、図１（ｂ）に示すように、レジスト
パターン８をマスクとして、塩素系ガスを用いたドライ
エッチングにより第２のアルミニウム膜７を除去する。
塩素系ガスを用いた場合、アルミニウム膜とタングステ
ン膜とのエッチレートの比は１０以上であるので、タン
グステン膜６はストッパーとして働き、ほとんどエッチ
ングされることなく残る。
パターン８をマスクとして、塩素系ガスを用いたドライ
エッチングにより第２のアルミニウム膜７を除去する。
塩素系ガスを用いた場合、アルミニウム膜とタングステ
ン膜とのエッチレートの比は１０以上であるので、タン
グステン膜６はストッパーとして働き、ほとんどエッチ
ングされることなく残る。
【００２０】次に、図１（ｃ）に示すように、レジスト
パターン８をマスクとして、弗素系ガスを用いたドライ
エッチにより、タングステン膜６を除去する。弗素系ガ
スを用いた場合、タングステン膜とアルミニウム膜との
エッチレートの比は１０以上、タングステン膜とバリア
メタル膜とのエッチレートの比は４０以上であるので、
第１のアルミニウム膜５およびバリアメタル膜４はほと
んどエッチングされることなく接続孔内に残る。したが
って、接続孔における配線抵抗の増大や配線の信頼性の
低下を防止でき、かつ高密度な配線を形成することが可
能となる。
パターン８をマスクとして、弗素系ガスを用いたドライ
エッチにより、タングステン膜６を除去する。弗素系ガ
スを用いた場合、タングステン膜とアルミニウム膜との
エッチレートの比は１０以上、タングステン膜とバリア
メタル膜とのエッチレートの比は４０以上であるので、
第１のアルミニウム膜５およびバリアメタル膜４はほと
んどエッチングされることなく接続孔内に残る。したが
って、接続孔における配線抵抗の増大や配線の信頼性の
低下を防止でき、かつ高密度な配線を形成することが可
能となる。
【００２１】なお、タングステン膜のかわりにＴｉＷ等
のタングステンを主成分とする導電膜を用いても同様の
効果が得られる。また、第２のアルミニウム膜とタング
ステン膜との間に、ＴｉＮ膜、Ｔｉ膜等のバリアメタル
膜を形成してもよい。また、本実施例においては、シリ
コン基板と金属膜との接続孔を用いて説明したが、金属
膜と金属膜との接続孔についても同様の効果がある。ま
た、アルミニウム膜は、Ｃｕ、Ｓｉ、Ｓｃ等、他の元素
を含んだアルミニウム膜を用いても同様の効果が得られ
る。
のタングステンを主成分とする導電膜を用いても同様の
効果が得られる。また、第２のアルミニウム膜とタング
ステン膜との間に、ＴｉＮ膜、Ｔｉ膜等のバリアメタル
膜を形成してもよい。また、本実施例においては、シリ
コン基板と金属膜との接続孔を用いて説明したが、金属
膜と金属膜との接続孔についても同様の効果がある。ま
た、アルミニウム膜は、Ｃｕ、Ｓｉ、Ｓｃ等、他の元素
を含んだアルミニウム膜を用いても同様の効果が得られ
る。
【００２２】
【発明の効果】以上のように本発明は、タングステンを
主成分とする導電膜と第１のアルミニウム膜とのエッチ
レート比が大きいので、弗素系ガスによりタングステン
を主成分とする導電膜をドライエッチングする際、接続
孔内の第１のアルミニウム膜はほとんど除去されない。
したがって、接続孔における配線抵抗の増大や信頼性の
低下を防止でき、かつ高密度な配線を形成することが可
能となる。
主成分とする導電膜と第１のアルミニウム膜とのエッチ
レート比が大きいので、弗素系ガスによりタングステン
を主成分とする導電膜をドライエッチングする際、接続
孔内の第１のアルミニウム膜はほとんど除去されない。
したがって、接続孔における配線抵抗の増大や信頼性の
低下を防止でき、かつ高密度な配線を形成することが可
能となる。
【図１】本発明の実施例における半導体装置の製造方法
の工程断面図
の工程断面図
【図２】従来技術における半導体装置の製造方法の工程
断面図
断面図
【図３】従来技術における半導体装置の製造方法の工程
断面図
断面図
【図４】従来技術の問題点を示す半導体装置の断面図
１ シリコン基板 ２ 層間絶縁膜 ３ 接続孔 ４ バリアメタル膜 ５ 第１のアルミニウム膜 ６ タングステン膜 ７ 第２のアルミニウム膜 ８ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｄ
Claims (1)
- 【請求項１】半導体基板上に設けられた絶縁膜に接続孔
を設ける工程と、前記接続孔に第１のアルミニウム膜を
埋め込む工程と、前記絶縁膜および前記第１のアルミニ
ウム膜上にタングステンを主成分とする導電膜を形成す
る工程と、前記タングステンを主成分とする導電膜上に
第２のアルミニウム膜を形成する工程と、前記第２のア
ルミニウム膜上にレジストパターン形成する工程と、塩
素系ガスを用いたドライエッチングにより前記第２のア
ルミニウム膜を選択的に除去する工程と、弗素系ガスを
用いたドライエッチングにより前記タングステンを主成
分とする導電膜を選択的に除去する工程とを備えた半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21266393A JPH0766202A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21266393A JPH0766202A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766202A true JPH0766202A (ja) | 1995-03-10 |
Family
ID=16626347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21266393A Pending JPH0766202A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766202A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945770A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置及びその製造方法 |
| WO2000003431A1 (en) * | 1998-07-08 | 2000-01-20 | Applied Materials, Inc. | Method of forming metal interconnects |
| US6255226B1 (en) * | 1998-12-01 | 2001-07-03 | Philips Semiconductor, Inc. | Optimized metal etch process to enable the use of aluminum plugs |
-
1993
- 1993-08-27 JP JP21266393A patent/JPH0766202A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0945770A (ja) * | 1995-07-31 | 1997-02-14 | Nec Corp | 半導体装置及びその製造方法 |
| WO2000003431A1 (en) * | 1998-07-08 | 2000-01-20 | Applied Materials, Inc. | Method of forming metal interconnects |
| US6372633B1 (en) | 1998-07-08 | 2002-04-16 | Applied Materials, Inc. | Method and apparatus for forming metal interconnects |
| US6255226B1 (en) * | 1998-12-01 | 2001-07-03 | Philips Semiconductor, Inc. | Optimized metal etch process to enable the use of aluminum plugs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879257A (en) | Planarization process | |
| US6514852B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7482687B2 (en) | Etch stop in a damascene interconnect structure | |
| US6756297B2 (en) | Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer | |
| US5372969A (en) | Low-RC multi-level interconnect technology for high-performance integrated circuits | |
| US6303486B1 (en) | Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal | |
| US6406994B1 (en) | Triple-layered low dielectric constant dielectric dual damascene approach | |
| US6472317B1 (en) | Dual damascene arrangement for metal interconnection with low k dielectric constant materials in dielectric layers | |
| US5284799A (en) | Method of making a metal plug | |
| US6573572B2 (en) | Damascene structure and method of making | |
| US6610594B2 (en) | Locally increasing sidewall density by ion implantation | |
| KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
| US6498112B1 (en) | Graded oxide caps on low dielectric constant (low K) chemical vapor deposition (CVD) films | |
| US6313025B1 (en) | Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
| US6033984A (en) | Dual damascene with bond pads | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| JPH11186391A (ja) | 半導体装置およびその製造方法 | |
| US20070141842A1 (en) | Method of Manufacturing Semiconductor Device | |
| US6204096B1 (en) | Method for reducing critical dimension of dual damascene process using spin-on-glass process | |
| JPH0766202A (ja) | 半導体装置の製造方法 | |
| US20020106895A1 (en) | Method for forming copper interconnect and enhancing electromigration resistance | |
| US6995085B2 (en) | Underlayer protection for the dual damascene etching | |
| WO2002019419A2 (en) | Substractive metallization structure and method of making | |
| US20010048162A1 (en) | Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof | |
| US20050020059A1 (en) | Method for forming aluminum-containing interconnect |