JPH0758768B2

JPH0758768B2 - Image sensor

Info

Publication number: JPH0758768B2
Application number: JP2108920A
Authority: JP
Inventors: 勉安部; 弘之三宅
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1989-10-16
Filing date: 1990-04-26
Publication date: 1995-06-21
Anticipated expiration: 2010-06-21
Also published as: JPH03204970A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はファクシミリやスキャナ等に用いられるイメー
ジセンサに係り、特に配線相互間における電気的影響を
小さくした配線構造を有するイメージセンサに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor used in a facsimile, a scanner, etc., and more particularly to an image sensor having a wiring structure in which electrical influence between wirings is reduced.

（従来の技術）従来のイメージセンサで、特に密着型イメージセンサ
は、原稿等の画像情報を１対１に投影し、電気信号に変
換するものがある。この場合、投影した画像を多数の画
素（受光素子）に分割し、各受光素子で発生した電荷を
薄膜トランジスタスイッチ素子（TFT）を使って特定の
ブロック単位で配線間の容量に一時蓄積して、電気信号
として数百KHZから数MHZまでの速度で時系列的に順次読
み出すTFT駆動型イメージセンサがある。このTFT駆動型
イメージセンサは、TFTの動作により単一の駆動用ICで
読み取りが可能となるので、イメージセンサを駆動する
駆動用ICの個数を少なくするものである。(Prior Art) There is a conventional image sensor, in particular, a contact image sensor that projects image information of a document or the like on a one-to-one basis and converts it into an electric signal. In this case, the projected image is divided into a large number of pixels (light receiving elements), and the charges generated in each light receiving element are temporarily stored in the capacitance between the wirings in specific block units using the thin film transistor switch element (TFT). There is a TFT drive type image sensor that sequentially reads out as an electric signal in time series at a speed of several hundred KHZ to several MHZ. Since this TFT drive type image sensor can read by a single drive IC by the operation of the TFT, the number of drive ICs driving the image sensor is reduced.

TFT駆動型イメージセンサは、例えば、その等価回路図
を第13図に示すように、原稿幅と略同じ長さのライン状
の受光素子アレイ51と、各受光素子51″に1:1に対応す
る複数個の薄膜トランジスタ（Ti,j,i＝１〜N,j＝１〜
ｎ）から成る電荷転送部52と、マトリックス状の多層配
線53とから構成されている。The TFT drive type image sensor, for example, as shown in the equivalent circuit diagram of FIG. 13, corresponds to a line-shaped light receiving element array 51 having a length substantially equal to the document width and 1: 1 to each light receiving element 51 ″. Multiple thin film transistors (Ti, j, i = 1 to N, j = 1 to
n) and a matrix-shaped multilayer wiring 53.

前記受光素子アレイ51は、Ｎ個のブロックの受光素子群
に分割され、一つの受光素子群を形成するｎ個の受光素
子51″は、フォトダイオード（Pi,j,i＝１〜N,j＝１〜
ｎ）により等価的に表すことができる。各受光素子51″
は各薄膜トランジスタ（Ti,j）のドレイン電極にそれぞ
れ接続されている。そして、薄膜トランジスタ（Ti,j）
のソース電極は、マトリックス状に接続された多層配線
53を介してブロック内の受光素子群毎にｎ本の共通信号
線54にそれぞれ接続され、更に共通信号線54は駆動用IC
55に接続されている。The light-receiving element array 51 is divided into N blocks of light-receiving element groups, and the n light-receiving elements 51 ″ forming one light-receiving element group are photodiodes (Pi, j, i = 1 to N, j). = 1 to
It can be represented equivalently by n). Each light receiving element 51 ″
Is connected to the drain electrode of each thin film transistor (Ti, j). And thin film transistor (Ti, j)
Source electrodes are connected in a matrix
Each of the light receiving element groups in the block is connected to n common signal lines 54 via 53, and the common signal lines 54 are driving ICs.
Connected to 55.

各薄膜トランジスタ（Ti,j）のゲート電極には、ブロッ
ク毎に導通するようにゲートパルス発生回路56に接続さ
れている。各受光素子51″で発生する光電荷は一定時間
受光素子の寄生容量と薄膜トランジスタのドレイン・ゲ
ート間のオーバーラップ容量に蓄積された後、薄膜トラ
ンジスタ（Ti,j）を電荷転送用のスイッチとして用いて
ブロック毎に順次多層配線53の配線容量（Ci,Ci＝１〜
ｎ）に転送蓄積される。The gate electrode of each thin film transistor (Ti, j) is connected to a gate pulse generation circuit 56 so as to be conductive for each block. After the photocharge generated in each photodetector 51 ″ is accumulated in the parasitic capacitance of the photodetector and the overlap capacitance between the drain and gate of the thin film transistor for a certain time, the thin film transistor (Ti, j) is used as a charge transfer switch. Wiring capacity of the multilayer wiring 53 (Ci, Ci = 1 to 1 sequentially for each block
n) are transferred and accumulated.

すなわち、ゲートパルス発生回路56からゲート信号線
（Gi,i＝１〜ｎ）を経由して先ずはゲートパルスφG1が
伝達され、第１のブロックの薄膜トランジスタT1,1〜T
1,nをオンにし、第１のブロックの各受光素子51″で発
生した電荷が各配線容量Ciに転送蓄積される。そして、
各配線容量Ciに蓄積された電荷より各共通信号線54の電
位が変化し、この電位値を駆動用IC55内のアナログスイ
ッチ（SWi＝ｉ＝１〜ｎ）を順次オンして時系列的に出
力線57に抽出する。That is, the gate pulse φG1 is first transmitted from the gate pulse generation circuit 56 via the gate signal lines (Gi, i = 1 to n), and the thin film transistors T1,1 to T of the first block are transmitted.
When 1 and n are turned on, the charge generated in each light receiving element 51 ″ of the first block is transferred and accumulated in each wiring capacitance Ci.
The potential of each common signal line 54 changes due to the charge accumulated in each wiring capacitance Ci, and the potential value is set in time series by sequentially turning on the analog switches (SWi = i = 1 to n) in the driving IC 55. Extract to output line 57.

そして、ゲートパルスφG2〜φGnにより第２〜第Ｎのブ
ロックの薄膜トランジスタT2,1〜T2,nからTN,1〜TN,nま
でがそれぞれオンすることによりブロック毎に受光素子
側の電荷が転送され、順次読み出すことにより原稿の主
走査方向の１ラインの画像信号を得、ローラ等の原稿送
り手段（図示せず）により原稿を移動させて前記動作を
繰り返し、原稿全体の画像信号を得るものである（特開
昭63−9358号公報参照）。Then, by turning on the thin film transistors T2,1 to T2, n to TN, 1 to TN, n of the second to Nth blocks by the gate pulse φG2 to φGn, the charges on the light receiving element side are transferred for each block. The image signal of one line in the main scanning direction of the original is obtained by sequentially reading, the original is moved by an original feeding means (not shown) such as a roller, and the above operation is repeated to obtain an image signal of the entire original. (See JP-A-63-9358).

上記マトリックス状の多層配線53の構成は、その平面説
明図を第14図に、断面説明図を第15図に示すように、多
層配線53は、基板21上に下層信号線31,絶縁層33,上層信
号線32を順次形成して構成されている。下層信号線31と
上層信号線32とは、互いに直交するように配列され、上
下の信号線相互間を接続するためにコンタクトホール34
が設けられている。As for the structure of the above-mentioned matrix-shaped multilayer wiring 53, as shown in a plan explanatory view thereof in FIG. 14 and a sectional explanatory view thereof in FIG. 15, the multilayer wiring 53 includes a lower layer signal line 31, an insulating layer 33 on a substrate 21. The upper layer signal line 32 is sequentially formed. The lower layer signal line 31 and the upper layer signal line 32 are arranged so as to be orthogonal to each other, and a contact hole 34 is provided to connect the upper and lower signal lines to each other.
Is provided.

（発明が解決しようとする課題）しかしながら、上記のような従来のイメージセンサの構
成では、多層配線部分がマトリックス状となっており、
上下層の信号線が第15図の多層配線の断面説明図に示す
ように絶縁層33を介してて交差するようになるため、下
層信号線31と上層信号線32の交差部分にカップリング容
量（結合容量）が存在し、その結果、信号線同士の交差
部分において、一方の信号線からの出力が他の信号線か
らの出力との電位差によって影響を受けてクロストーク
が発生し、正確な電荷が読み取れず、イメージセンサに
おける階調の再現性を悪くするという問題点があった。(Problems to be Solved by the Invention) However, in the configuration of the conventional image sensor as described above, the multilayer wiring portion is in a matrix form,
Since the signal lines in the upper and lower layers intersect each other through the insulating layer 33 as shown in the cross-sectional explanatory view of the multilayer wiring in FIG. 15, the coupling capacitance is formed at the intersection of the lower layer signal line 31 and the upper layer signal line 32. (Coupling capacitance) exists, and as a result, at the intersection of signal lines, the output from one signal line is affected by the potential difference from the output from the other signal line, causing crosstalk, and There is a problem in that the charge cannot be read and the reproducibility of gradation in the image sensor is deteriorated.

また、上記従来のイメージセンサは、白黒のイメージセ
ンサに関するものであったが、マトリックス状の多層配
線を有するTFT駆動型カラーイメージセンサについて
も、やはり同様の問題点がある。Further, the above-mentioned conventional image sensor relates to a monochrome image sensor, but a TFT drive type color image sensor having a matrix-shaped multilayer wiring also has the same problem.

ここで、マトリックス状の多層配線を有するTFT駆動型
カラーイメージセンサについて、その構成と動作を第16
図のカラーイメージセンサの等価回路図を用いて説明す
る。尚、第13図と同様の構成をとる部分については、同
一の符号を使って説明する。Here, the configuration and operation of the TFT drive type color image sensor having matrix-shaped multilayer wiring are described in Section 16.
An explanation will be given using an equivalent circuit diagram of the color image sensor in the figure. It should be noted that parts having the same configurations as those in FIG. 13 will be described using the same reference numerals.

第16図に示すように、このカラーイメージセンサは、ガ
ラス等の絶縁性の基板上に併設されたｎ個のサンドイッ
チ型の受光素子（フォトダイオードＰ）51″を１ブロッ
クとし、このブロックをＮ個有してなる受光素子アレイ
51（P1,1〜PN,n）とし、この受光素子アレイ51を副走査
方向に受光素子アレイ51a、51b、51cと３本配置して受
光素子アレイ列を形成し、受光素子アレイ51aには赤
（Ｒ）色光を透過させるフィルタが設けられ、受光素子
アレイ51bには緑（Ｇ）色光を透過させるフィルタが設
けられ、受光素子アレイ51cには青（Ｂ）色光を透過さ
せるフィルタが設けられ、各受光素子51″に接続された
薄膜トランジスタ（T1,1〜TN,n）の電荷転送部52と、マ
トリックス状の多層配線53と、電荷転送部52から多層配
線53を介して設けられたブロック内の受光素子群毎に対
応するｎ本の共通信号線54と、共通信号線54が接続する
駆動用IC55内のアナログスイッチ（SW1〜SWn）とから構
成されている。As shown in FIG. 16, in this color image sensor, n sandwich type light receiving elements (photodiodes P) 51 ″ provided side by side on an insulating substrate such as glass are set as one block, and this block is set as N blocks. Light receiving element array
51 (P1,1 to PN, n), three light receiving element arrays 51a, 51b, 51c are arranged in the sub-scanning direction to form a light receiving element array row. A filter for transmitting red (R) color light is provided, a filter for transmitting green (G) color light is provided for the light receiving element array 51b, and a filter for transmitting blue (B) color light is provided for the light receiving element array 51c. , A charge transfer section 52 of thin film transistors (T1,1 to TN, n) connected to each light receiving element 51 ″, a matrix-shaped multilayer wiring 53, and a block provided from the charge transfer section 52 via the multilayer wiring 53. It is composed of n common signal lines 54 corresponding to each of the light receiving element groups inside, and analog switches (SW1 to SWn) in the driving IC 55 connected to the common signal lines 54.

各受光素子51″の一端は各受光素子アレイ列毎の共通電
極からＶB1、ＶB2、ＶB3の電圧が印加され、第１列の受
光素子アレイ51a内の受光素子51″にそれぞれ接続する
電荷転送部52の薄膜トランジスタ（TFT）のソース電極
から導かれ配線は、第２列、第３列の受光素子アレイ51
b、51c内の受光素子51″にそれぞれ接続する薄膜トラン
ジスタのソース電極へと接続する構成となっており、共
通の配線としてマトリックス状の多層配線53に接続し、
受光素子アレイ51のブロック内の受光素子51″の数の共
通信号線54に接続するものである。また、受光素子アレ
イ51間の薄膜トランジスタのゲート電極はそれぞれブロ
ック単位に接続され、従って、受光素子アレイ51a、51
b、51cに対応してゲート端子ＧR1〜ＧRN、ＧG1〜ＧGN、
ＧB1〜ＧBNが設けられている。A charge transfer unit, to which one end of each light receiving element 51 ″ is applied with a voltage of VB1, VB2, VB3 from the common electrode of each light receiving element array column and is connected to the light receiving element 51 ″ in the first column light receiving element array 51a, respectively. The wiring led from the source electrode of the thin film transistor (TFT) 52 is a light receiving element array 51 in the second and third columns.
b, connected to the source electrode of the thin film transistor connected to the light receiving element 51 ″ in 51c, connected to the matrix-shaped multilayer wiring 53 as a common wiring,
The light receiving element array 51 is connected to the common signal lines 54 corresponding to the number of the light receiving elements 51 ″ in the block. Further, the gate electrodes of the thin film transistors between the light receiving element arrays 51 are connected in a block unit, and therefore, the light receiving elements are connected. Array 51a, 51
Gate terminals GR1 to GRN, GG1 to GGN corresponding to b and 51c,
GB1 to GBN are provided.

次に、このカラーイメージセンサの駆動方法について説
明する。Next, a method of driving this color image sensor will be described.

受光素子アレイ51上に配置された原稿（図示せず）に光
源（図示せず）からの光が照射されると、その反射光が
各受光素子アレイ列の受光素子51″（フォトダイオード
Ｐ）に照射し、原稿の濃淡及び色彩に応じた電荷を発生
させ、受講素子51″の寄生容量とTFTのドレイン・ゲー
ト間のオーバラップ容量に蓄積される。各受光素子アレ
イ51a、51b、51cには、特定の色（赤、緑、青）の波長
のみを通過させるフィルタが設けられているため、第１
の受光素子アレイ51aでは赤色に反応して電荷を発生
し、第２の受光素子アレイ51bでは緑色に反応して電荷
を発生し、第３の受光素子アレイ51cでは青色に反応し
て電荷を発生させるようになっている。When a document (not shown) arranged on the light receiving element array 51 is irradiated with light from a light source (not shown), the reflected light is received by the light receiving element 51 ″ (photodiode P) of each light receiving element array row. The charge is generated according to the lightness and color of the original, and is accumulated in the parasitic capacitance of the learning element 51 ″ and the overlap capacitance between the drain and gate of the TFT. Since each light receiving element array 51a, 51b, 51c is provided with a filter that passes only wavelengths of a specific color (red, green, blue),
In the light receiving element array 51a, a charge is generated in response to red, the second light receiving element array 51b generates a charge in response to green, and the third light receiving element array 51c generates a charge in response to blue. It is designed to let you.

ゲートパルス発生回路（図示せず）からゲートパルスφ
Ｇに基づきTFTがオンの状態になると、フォトダイオー
ドＰと共通信号線54側を接続し、寄生容量等に蓄積され
た電荷を多層配線53の配線容量C1〜Cnに転送蓄積され
る。具体的には、第１の受光素子アレイ（赤色反応）51
aにおける第１ブロックのフォトダイオードP1,1〜P1,n
に電荷が発生した場合、ゲートパルス発生回路からゲー
トパルスφG1が印加されると、TFTのT1,1〜T1,nがオン
の状態になり、P1,1〜P1,nに発生した電荷がマトリック
ス状の多層配線53における配線容量C1〜Cnに転送蓄積さ
れる。この後、TFTのT1,1〜T1,nがオフの状態になる。
上記の場合、フォトダイオードＰの寄生容量に比べ、配
線容量（Ci）の方が100倍以上大きいので、フォトダイ
オードＰのリセットは不要となる。Gate pulse φ from a gate pulse generator (not shown)
When the TFT is turned on based on G, the photodiode P and the common signal line 54 side are connected, and the charges accumulated in the parasitic capacitance and the like are transferred and accumulated in the interconnection capacitances C1 to Cn of the multilayer interconnection 53. Specifically, the first light receiving element array (red reaction) 51
The first block of photodiodes P1,1 to P1, n in a
When a gate pulse φG1 is applied from the gate pulse generation circuit, the TFTs T1,1 to T1, n are turned on, and the charges generated in P1,1 to P1, n are transferred to the matrix. It is transferred and accumulated in the wiring capacitances C1 to Cn in the multi-layered wiring 53 in the shape of a line. After this, the TFTs T1,1 to T1, n are turned off.
In the above case, since the wiring capacitance (Ci) is 100 times or more larger than the parasitic capacitance of the photodiode P, resetting of the photodiode P is unnecessary.

次に、タイミング発生回路（図示せず）は、駆動用IC55
の読み出し用のスイッチSW1〜SWnに読み出しスイッチン
グ信号φs1〜φsnを順次印加するとともに、これに１タ
イミングづつ遅れて駆動用IC55のリセット用スイッチン
グ素子RS1〜RSnにリセットするスイッチング信号φR1〜
φRnを順次印加する。これにより、配線容量にC1〜Cnに
蓄積されている電荷は画像信号として出力線57から出力
される。そして次のブロックのフォトダイオードＰに発
生している電荷の転送が行われる。第１の受光素子アレ
イ（赤色反応）51aの読み取りが終了すると、上記同様
に、第２の受光素子アレイ（緑色反応）51bの読み取り
を行い、そして、第３の受光素子アレイ（青色反応）51
cの読み取りを行う。Next, the timing generation circuit (not shown)
The read switching signals φs1 to φsn are sequentially applied to the read switches SW1 to SWn and the switching signal φR1 to reset the reset switching elements RS1 to RSn of the driving IC 55 with a delay of one timing.
Apply φRn sequentially. As a result, the charges stored in the wiring capacitors C1 to Cn are output from the output line 57 as an image signal. Then, the charges generated in the photodiode P of the next block are transferred. When the reading of the first light receiving element array (red reaction) 51a is completed, the second light receiving element array (green reaction) 51b is read in the same manner as described above, and the third light receiving element array (blue reaction) 51 is read.
Read c.

読み取られた第１〜第３の受光素子アレイ51a〜51cの画
像信号（画像データ）をセンサ外部のメモリ（図示せ
ず）に収納し、各受光素子アレイの間隔を計算して画像
データを合成することになる。The read image signals (image data) of the first to third light receiving element arrays 51a to 51c are stored in a memory (not shown) outside the sensor, and the intervals between the respective light receiving element arrays are calculated to synthesize the image data. Will be done.

従って、マトリックス状の多層配線を有するTFT駆動型
カラーイメージセンサについても、やはり同様に多層配
線部分の上下信号線の交差部分においてクロストークが
発生し、正確に電荷が読み取れず、イメージセンサにお
ける階調の再現性を悪くするという問題点があった。Therefore, also in the TFT drive type color image sensor having the matrix-shaped multilayer wiring, crosstalk similarly occurs at the intersection of the upper and lower signal lines of the multilayer wiring portion, the charge cannot be accurately read, and the grayscale in the image sensor is not read. There was a problem that the reproducibility of was deteriorated.

本発明は上記実情に鑑みてなされたもので、モノクロイ
メージセンサ及びカラーメージセンサにおいて、信号線
同士を交差させない配線構造とすることにより、配線間
に生じるクロストーク等の問題を解決し、信号線からの
電荷を正確に出力できるイメージセンサを提供すること
を目的とする。The present invention has been made in view of the above circumstances, and in a monochrome image sensor and a color image sensor, by using a wiring structure in which signal lines do not intersect with each other, problems such as crosstalk between wirings are solved, and signal lines are solved. It is an object of the present invention to provide an image sensor capable of accurately outputting electric charges from a battery.

（課題を解決するための手段）上記従来例の問題点を解消するため請求項１記載の発明
は、複数の受光素子を１ブロックとして複数ブロックを
主走査方向にライン状に配列して成る受光素子アレイ
と、前記受光素子で発生した電荷をブロック毎に転送す
る複数のスイッチング素子と、前記電荷を画像信号とし
て出力する駆動用ICとを有するイメージセンサにおい
て、次の構成を特徴としている。(Means for Solving the Problem) In order to solve the problems of the conventional example, the invention according to claim 1 is a light receiving device in which a plurality of light receiving elements are set as one block and the plurality of blocks are arranged in a line in the main scanning direction. An image sensor having an element array, a plurality of switching elements for transferring the charges generated in the light receiving element for each block, and a driving IC for outputting the charges as an image signal is characterized by the following configuration.

前記受光素子アレイにおけるブロック内の各スイッチン
グ素子と、隣接するブロック内の各スイッチング素子と
をそれぞれ距離の近い順に接続する各配線を形成する。Wirings are formed to connect each switching element in each block in the light receiving element array and each switching element in an adjacent block in the order of decreasing distance.

前記各配線は、前記受光素子アレイにおけるブロック内
のスイッチング素子から両隣りのブロック内のスイッチ
ング素子への接続については、前記受光素子アレイの主
走査方向に対して互いに反対側に位置するように配置さ
れている。The wirings are arranged so that, in connection with the switching elements in the blocks of the light receiving element array to the switching elements in the blocks adjacent to each other, the wirings are located on opposite sides to the main scanning direction of the light receiving element array. Has been done.

更に、前記各配線は、配線長の短い順に前記受光素子ア
レイに近い順から配置されている。Furthermore, the respective wirings are arranged in the order from the light receiving element array in the ascending order of the wiring length.

また、請求項２記載の発明は、複数の受光素子を１ブロ
ックとして複数ブロックを主走査方向にライン状に配列
して成る受光素子アレイを副走査方向に複数列並設した
受光素子アレイ列と、前記受光素子で発生した電荷をブ
ロック毎に転送する複数のスイッチング素子と、前記電
荷を画像信号として出力する駆動用ICとを有するイメー
ジセンサにおいて、次の構成を特徴としている。According to a second aspect of the present invention, there is provided a light receiving element array row in which a plurality of light receiving element arrays each having a plurality of light receiving elements as one block and arranged in a line in the main scanning direction are arranged in parallel in the sub scanning direction. An image sensor having a plurality of switching elements for transferring the charge generated in the light receiving element for each block and a driving IC for outputting the charge as an image signal is characterized by the following configuration.

前記受光素子アレイの各スイッチング素子と別列の受光
素子アレイの各スイッチング素子とを副走査方向におい
てそれぞれ対応するよう接続する各共通配線を設ける。
そして、前記受光素子アレイ列におけるブロック内の前
記各共通配線と、隣接するブロック内の各共通配線とを
それぞれ距離の近い順に接続する各配線を形成する。Common wirings are provided to connect the switching elements of the light-receiving element array and the switching elements of the light-receiving element array in different columns so as to correspond to each other in the sub-scanning direction.
Then, the respective wirings that connect the respective common wirings in the blocks in the light receiving element array column and the respective common wirings in the adjacent blocks in the order of decreasing distance are formed.

前記各配線は、前記受光素子アレイ列におけるブロック
内の前記共通配線から両隣りのブロック内の共通配線へ
の接続については、前記受子素子アレイ列の主走査方向
に対して互いに反対側に位置するように配置されてい
る。Each of the wirings is located on the opposite side in the main scanning direction of the receiving element array column with respect to the connection from the common wiring in the block in the light receiving element array column to the common wiring in both adjacent blocks. It is arranged to.

更に、前記各配線は、配線長の短い順に前記受光素子ア
レイ列に近い側から配置されている。Furthermore, the respective wirings are arranged from the side closer to the light receiving element array column in the order of shorter wiring length.

（作用）請求項１記載の発明によれば、TFT駆動型のモノクロイ
メージセンサにおいて、従来受光素子アレイの主走査方
向に対して受光素子アレイの片側にのみ配線構造を設け
ていたものを、受光素子アレイの両側に配線構造を設け
ることとし、そして受光素子アレイ内の複数の受光素子
を分割して１ブロックとし、受光素子アレイにおけるブ
ロック内の受光素子にそれぞれ接続するスイッチング素
子と隣接するブロック内のスイッチング素子とを接続す
る配線は前記ブロック内のスイッチング素子と隣接する
ブロック内のスイッチング素子との距離の近い順に接続
し、更にブロック内のスイッチング素子と隣接するブロ
ック内のスイッチング素子とを接続する配線はブロック
単位に受光素子アレイの主走査方向に対して交互に配線
を配置するようにし、接続した配線は短い方の配線を受
光素子アレイ側に順に配置するようにしているので、信
号線同士が交差することがなく、そのため配線が相互に
影響し合うことがなく、配線の配線容量に蓄積された電
荷を正確に読み出すことができる。(Operation) According to the invention described in claim 1, in the TFT drive type monochrome image sensor, which has the wiring structure provided only on one side of the light receiving element array with respect to the main scanning direction of the conventional light receiving element array, A wiring structure is provided on both sides of the element array, and a plurality of light receiving elements in the light receiving element array are divided into one block, and in a block adjacent to the switching element connected to each light receiving element in the block in the light receiving element array. The wiring for connecting the switching element of the block is connected in the order of the distance between the switching element in the block and the switching element in the adjacent block, and further, the switching element in the block is connected to the switching element in the adjacent block. Wiring is arranged alternately for each block in the main scanning direction of the light receiving element array. In this way, since the shorter wirings are arranged in order on the light receiving element array side in the connected wirings, the signal lines do not intersect with each other, so that the wirings do not affect each other and The charge accumulated in the wiring capacitance can be accurately read.

請求項２記載の発明によれば、TFT駆動型のカラーイメ
ージセンサにおいて、従来受光素子アレイ列の主走査方
向に対して受光素子アレイ列の片側にのみ配線構造を設
けていたものを、受光素子アレイ列の両側に配線構造を
設けることとし、そして受光素子アレイ内の複数の受光
素子を分解して１ブロックとし、１列の受光素子アレイ
の各受光素子に接続するスイッチング素子と別列の受光
素子アレイにおけるスイッチング素子とを副走査方向に
対応するように配線で接続するようにして共通配線と
し、副走査方向に対応するブロック内のスイッチング素
子を接続する共通配線の隣接するブロック内のスイッチ
ング素子を接続する共通配線とを接続する配線は前記ブ
ロック内のスイッチング素子と隣接するブロック内のス
イッチング素子との距離の近い順に接続し、更にブロッ
ク内のスイッチ素子を接続する共通配線と隣接するブロ
ック内のスイッチ素子を接続する共通配線とを接続する
配線はブロック単位に受光素子アレイ列の主走査方向に
対して交互に配線を配置するようにし、接続した配線は
短い方の配線を受光素子アレイ列側に順に配置するよう
にしているので、信号線同士が交差することがなく、そ
のため配線が相互に影響し合うことがなく、配線の配線
容量に蓄積された電荷を正確に読み出すことができる。According to the invention described in claim 2, in the TFT drive type color image sensor, the one in which the wiring structure is provided only on one side of the light receiving element array row with respect to the main scanning direction of the conventional light receiving element array row is A wiring structure is provided on both sides of the array row, and a plurality of light receiving elements in the light receiving element array are disassembled into one block, and a switching element connected to each light receiving element of the light receiving element array in one row and a light receiving element in another row. A switching element in a block adjacent to a common wiring that connects switching elements in a block corresponding to the sub-scanning direction to a common wiring by connecting the switching elements in the block corresponding to the sub-scanning direction The wiring for connecting with the common wiring for connecting between the switching element in the block and the switching element in the adjacent block is , The common wiring connecting the switch elements in the block and the common wiring connecting the switch elements in the adjacent blocks are connected in block units in the main scanning direction of the light receiving element array row. Since the wirings are arranged alternately and the shorter wirings of the connected wirings are arranged in order on the light receiving element array column side, the signal lines do not intersect with each other, so the wirings do not affect each other. The electric charges accumulated in the wiring capacitance of the wiring can be accurately read without any match.

（実施例）本発明の一実施例について図面を参照しながら説明す
る。(Example) An example of the present invention will be described with reference to the drawings.

第１図は、本発明の一実施例に係るイメージセンサ（モ
ノクロイメージセンサ）の等価回路図、第２図は、本発
明の一実施例に係るイメージセンサの受光素子、電荷転
送部、それに配線構造の一部の平面説明図である。FIG. 1 is an equivalent circuit diagram of an image sensor (monochrome image sensor) according to one embodiment of the present invention, and FIG. 2 is a light receiving element, charge transfer section, and wiring of the image sensor according to one embodiment of the present invention. It is a plane explanatory view of a part of structure.

イメージセンサは、ガラス等の絶縁性の基板上に並設さ
れたｎ個のサンドイッチ型の受光素子（フォトダイオー
ドＰ）11″を１ブロックとし、このブロックをＮ個有し
てなる受光素子アレイ11（P1,1〜PN,n）と、各受光素子
11″にそれぞれ接続された薄膜トランジスタ（T1,1〜T
N,n）の電荷転送部12と、隣接するブロック内の電荷転
送部12相互を接続する配線群13と、電荷転送部12から配
線群13を介してブロック内の受光素子群毎に対応するｎ
本の共通信号線14と、共通信号線14が接続する駆動用IC
15と、駆動用IC15内でｎ本の共通信号線14の電位を出力
線17（COM）に時系列的に抽出するためのアナログスイ
ッチ（SW1〜SWn）とから構成されている。In the image sensor, n sandwich type light receiving elements (photodiodes P) 11 ″ arranged in parallel on an insulating substrate such as glass are used as one block, and a light receiving element array 11 having N blocks is provided. (P1,1 to PN, n) and each light receiving element
Thin film transistors (T1,1 ~ T connected to 11 "respectively
(N, n) charge transfer units 12, a wiring group 13 that connects the charge transfer units 12 in adjacent blocks to each other, and a group of light-receiving elements in the block from the charge transfer units 12 via the wiring groups 13 n
Common signal line 14 and a drive IC connected to the common signal line 14
15 and analog switches (SW1 to SWn) for extracting the potentials of the n common signal lines 14 in the driving IC 15 to the output line 17 (COM) in time series.

受光素子11″は、第２図及び第３図に示すように、ガラ
ス等の基板21上に受光素子11″の下部の共通電極となる
クロム（Cr）等による帯状の金属電極22と、各受光素子
11″毎（ビック毎）に分割形成された水素化アモルファ
スシリコン（ａ−Si:H）から成る光導電層23と、同様に
分割形成された酸化インジウム・スズ（ITO）から成る
上部の透明電極24とが順次積層するサンドイッチ型を構
成している。As shown in FIGS. 2 and 3, the light receiving element 11 ″ includes a strip-shaped metal electrode 22 made of chromium (Cr) or the like, which serves as a common electrode below the light receiving element 11 ″ on a substrate 21 such as glass. Light receiving element
Photoconductive layer 23 made of hydrogenated amorphous silicon (a-Si: H) divided and formed every 11 ″ (big), and upper transparent electrode made of indium tin oxide (ITO) similarly divided. A sandwich type in which 24 and 24 are sequentially laminated is configured.

尚、ここでは下部の金属電極22は主走査方向に帯状に形
成され、金属電極22の上に光導電層23が離散的に分割し
て形成され、上部の透明電極24も同様に離散的に分割し
て個別電極となるよう形成されることにより、光導電層
23を金属電極22と透明電極24とで挟んだ部分が各受光素
子11″を構成し、その集まりが受光素子アレイ11を形成
している。そして、金属電極22には、一定の電圧VBが印
加されている。Here, the lower metal electrode 22 is formed in a strip shape in the main scanning direction, the photoconductive layer 23 is discretely formed on the metal electrode 22, and the upper transparent electrode 24 is also discretely formed. The photoconductive layer is formed by dividing it into individual electrodes.
A portion sandwiching 23 between the metal electrode 22 and the transparent electrode 24 constitutes each light receiving element 11 ″, and the collection thereof forms the light receiving element array 11. Then, the metal electrode 22 receives a constant voltage VB. Is being applied.

また、離散的に分割形成されたそれぞれの透明電極24の
一端にはアルミニウム等の配線30aの一方が接続され、
その配線30aの他方が電荷転送部12の薄膜トランジスタ
（Ti,j）のドレイン電極41に接続されている。また、受
光素子11″において、水素化アモルファスシリコンの代
わりに、CdSe（カドミウムセレン）等を光導電層とする
ことも可能である。このように、光導電層23と透明電極
24を個別化したのは、ａ−Si:Hの光導電層23が共通層で
あると、特定の受光素子11″で起こる光電変換作用が隣
接する受光素子11″に対して干渉を起こすことがあるの
で、この干渉を少なくするためである。Further, one end of each transparent electrode 24 discretely formed separately is connected to one of the wirings 30a such as aluminum,
The other side of the wiring 30a is connected to the drain electrode 41 of the thin film transistor (Ti, j) of the charge transfer section 12. Further, in the light receiving element 11 ″, it is possible to use CdSe (cadmium selenium) or the like as the photoconductive layer instead of the hydrogenated amorphous silicon. Thus, the photoconductive layer 23 and the transparent electrode.
The individualization of 24 is that when the a-Si: H photoconductive layer 23 is a common layer, the photoelectric conversion action occurring in a specific light receiving element 11 ″ causes interference with the adjacent light receiving element 11 ″. Is to reduce this interference.

更に、受光素子11″の光導電層12にａ−Si:H.p−ｉ−ｎ
を用いてもよいし、ａ−SiC、ａ−SiGeを用いてもよ
い。また、上記受光素子11″はフォトダイオードである
が、フォトコンダクタ、フォトトランジスタであっても
構わない。Further, a-Si: Hp-i-n is formed on the photoconductive layer 12 of the light receiving element 11 ".
May be used, or a-SiC or a-SiGe may be used. Further, although the light receiving element 11 ″ is a photodiode, it may be a photoconductor or a phototransistor.

また、電荷転送部12を構成する薄膜トランジスタ（Ti,
j）は、第２図及び第４図に示すように、前記基板21上
にゲート電極25としてのクロム（Cr1）層、ゲート絶縁
膜としての絶縁層26の窒化シリコン（SiNx）膜、半導体
活性層27としての水素化アモルファスシリコン（ａ−S
i:H）層、ゲート電極25に対向するよう設けられたトッ
プ絶縁層29としての窒化シリコン（SiNx）膜、オーミッ
クコンタクト層28としてのn⁺水素化アモルファスシリコ
ン（n⁺a−Si:H）層、ドレイン電極41部分とソース電極4
2部分としてのクロム（Cr2）層、その上にポリイミド等
の絶縁層を介して配線層としてのアルミニウム層30とを
順次積層した逆スタガ構造のトランジスタである。In addition, the thin film transistor (Ti,
As shown in FIGS. 2 and 4, j) is a chromium (Cr1) layer as the gate electrode 25, a silicon nitride (SiNx) film as the insulating layer 26 as the gate insulating film, and a semiconductor active layer on the substrate 21. Hydrogenated amorphous silicon (a-S as layer 27
i: H) layer, a silicon nitride (SiNx) film as the top insulating layer 29 provided so as to face the gate electrode 25, and n ⁺ hydrogenated amorphous silicon (n ⁺ a-Si: H) as the ohmic contact layer 28. Layer, drain electrode 41 part and source electrode 4
This is a transistor having an inverted stagger structure in which a chromium (Cr2) layer as two parts and an aluminum layer 30 as a wiring layer are sequentially laminated on the chromium (Cr2) layer via an insulating layer such as polyimide.

ここで、オーミックコンタクト層28はドレイン電極41に
接触する部分28a層とソース電極42に接触する部分28b層
とに分離して形成され、その上のクロム（Cr2）層もド
レイン電極41とソース電極42とに分離して形成されてい
る。そして、ドレイン電極41には受光素子11″の透明電
極24からの配線30aが接続され、ソース電極42には配線
群13の共通信号線14であるアルミニウムの配線30bが接
続される構成になっている。Here, the ohmic contact layer 28 is separately formed into a portion 28a layer contacting the drain electrode 41 and a portion 28b layer contacting the source electrode 42, and the chromium (Cr2) layer thereon is also formed on the drain electrode 41 and the source electrode. 42 and 42 are formed separately. Then, the wiring 30a from the transparent electrode 24 of the light receiving element 11 ″ is connected to the drain electrode 41, and the aluminum wiring 30b which is the common signal line 14 of the wiring group 13 is connected to the source electrode 42. There is.

また、上記半導体活性層27としてpoly−Si等の別の材料
を用いても同様の効果が得られる。また、ドレイン電極
41とソース電極42のクロム層の代わりに電食に強いタン
タル（Ta）を用いることも考えられる。The same effect can be obtained by using another material such as poly-Si for the semiconductor active layer 27. Also, the drain electrode
It is also conceivable to use tantalum (Ta), which is resistant to electrolytic corrosion, instead of the chromium layers of 41 and the source electrode 42.

更に、第１図から第５図を参照しながら配線群13の構成
を詳細に説明する。Further, the configuration of the wiring group 13 will be described in detail with reference to FIGS. 1 to 5.

配線群13の構成は、例えば第１図に示すように、第１ブ
ロックの下側に位置する駆動用IC15aから共通信号線14
（信号線１′〜ｎ′）が導き出され、当該信号線１′〜
ｎ′には途中第１ブロックの薄膜トランジスタT1,1〜T
1,nのソース電極42がそれぞれ接続し、第２図の受光素
子と薄膜トランジスタ、それに配線群の一部の平面説明
図に示すように、受光素子11″と隣接する受光素子11″
の間をポリイミド等の絶縁層の上をアルミニウム（A1）
の金属配線で信号線１′〜ｎ′を通過させ、受光素子ア
レイ11の上側を第２ブロック方向に信号線１′〜ｎ′が
延び、更に再び受光素子11″と隣接する受光素子11″の
間をポリイミド等の絶縁層の上をA1の金属配線で信号線
１′〜ｎ′を通過させ、途中第２ブロック薄膜トランジ
スタT2,n〜T2,1のソース電極42がそれぞれ接続するよう
になっている。As shown in FIG. 1, for example, the wiring group 13 has a structure in which the common signal line 14 is provided from the driving IC 15a located on the lower side of the first block.
(Signal lines 1'-n ') are derived, and the signal lines 1'-n'
n'is a thin film transistor T1,1 to T of the first block on the way.
The 1 and n source electrodes 42 are connected to each other, and as shown in the plan view of the light receiving element and the thin film transistor in FIG. 2 and a part of the wiring group, the light receiving element 11 ″ is adjacent to the light receiving element 11 ″.
Between the insulating layer such as polyimide between the aluminum (A1)
The signal lines 1'-n 'pass through the metal wiring, the signal lines 1'-n' extend on the upper side of the light-receiving element array 11 in the second block direction, and the light-receiving element 11 "adjacent to the light-receiving element 11" again. The signal lines 1'-n 'are passed by an A1 metal wiring on an insulating layer such as polyimide between them, and the source electrodes 42 of the second block thin-film transistors T2, n-T2,1 are connected on the way. ing.

具体的には、信号線１′には第１ブロックの薄膜トラン
ジスタT1,1のソース電極42が接続し、そして第２ブロッ
クの薄膜トランジスタT2,nのソース電極42が接続し、ま
た信号線２′には第１ブロックの薄膜トランジスタT1,2
のリース電極42が接続し、第２ブロックの薄膜トランジ
スタT2,n−１のソース電極42が接続するように、隣接す
るブロックにおいて遠い順に薄膜トランジスタＴのソー
ス電極42同士が信号線を経由して接続し、そして信号線
ｎ′には第１ブロックの薄膜トランジスタT1,nのソース
電極42が接続し、第２ブロックの薄膜トランジスタT2,1
のソース電極42が接続することとなる。逆に言えば、隣
接するブロック間において距離に近い薄膜トランジスタ
Ｔのソース電極42同士が信号線で順次接続されるように
する。Specifically, the signal line 1 ′ is connected to the source electrode 42 of the first block thin film transistor T1,1 and the source electrode 42 of the second block thin film transistor T2, n is connected to the signal line 2 ′. Is the thin film transistor T1,2 of the first block
Source electrodes 42 of thin film transistors T2, n-1 of the second block are connected to each other via the signal line in the order of increasing distance in the adjacent blocks. , And the source electrode 42 of the first block thin film transistor T1, n is connected to the signal line n ', and the second block thin film transistor T2,1 is connected.
The source electrode 42 of is connected. Conversely speaking, the source electrodes 42 of the thin film transistors T, which are close to each other in distance between the adjacent blocks, are sequentially connected by the signal line.

この場合、第５図の配線群の概略図に示すように、接続
した信号線の配線は、その距離が短い順に受光素子アレ
イ11に沿って（主走査方向に）、受光素子アレイ11に近
づけて受光素子アレイ11の上側に配置するようにする。
つまり第１ブロックと第２ブロックの間で具体的に説明
すると、最も短い信号線ｎ′が受光素子アレイ11に最も
近くに配置され、次に信号線ｎ′−１が受光素子アレイ
11に２番目に近く配置され、このようにして最も長い信
号線１′が配線群13の内で一番外側に配置されることに
なる。以上のような構成になっているので、第１ブロッ
クと第２ブロックの間には信号線同士が交差することが
なく、クロストークの心配がない。In this case, as shown in the schematic view of the wiring group in FIG. 5, the wirings of the connected signal lines are arranged closer to the light receiving element array 11 along the light receiving element array 11 in the order of the shorter distance (in the main scanning direction). Are arranged above the light-receiving element array 11.
In other words, specifically describing between the first block and the second block, the shortest signal line n'is arranged closest to the light receiving element array 11, and then the signal line n'-1 is the light receiving element array.
It is arranged second closest to 11, and thus the longest signal line 1'is arranged at the outermost side in the wiring group 13. With the above configuration, signal lines do not intersect between the first block and the second block, and there is no concern about crosstalk.

次に、第２ブロックと第３ブロックとの間の配線群13の
具体的構成を説明する。第２ブロックの薄膜トランジス
タT2,1〜T2,nのそれぞれのソース電極42と、第３ブロッ
クの薄膜トランジスタT3,n〜T3,1のそれぞれのソース電
極42とは受光素子アレイ11の下側の配置された信号線
ｎ′〜１′によってそれぞれ接続されている。具体的に
は、信号線ｎ′には第２ブロックの薄膜トランジスタT
2,1のソース電極42が接続し、第３ブロックの薄膜トラ
ンジスタT3,nのソース電極42が接続し、また信号線ｎ′
−１には第２ブロックの薄膜トランジスタT2,2のソース
電極42が接続し、第３ブロックの薄膜トランジスタT3,n
−１のソース電極42が接続する。このように隣接するブ
ロックにおいて遠い順に薄膜トランジスタＴのソース電
極42同士を信号線で接続し、そして第２ブロックの薄膜
トランジスタT2,nのソース電極42と第３ブロックの薄膜
トランジスタT3,1のソース電極42とは信号線１′によっ
て接続されることになる。逆に言えば、隣接するブロッ
ク間において距離の近い薄膜トランジスタＴのソース電
極42同士を信号線で順次接続されるようにする。Next, a specific configuration of the wiring group 13 between the second block and the third block will be described. The source electrodes 42 of the thin film transistors T2,1 to T2, n of the second block and the source electrodes 42 of the thin film transistors T3, n to T3,1 of the third block are arranged below the light receiving element array 11. Signal lines n'to 1 '. Specifically, the thin film transistor T of the second block is connected to the signal line n '.
The source electrodes 42 of 2,1 are connected, the source electrodes 42 of the thin film transistors T3, n of the third block are connected, and the signal line n '
-1 is connected to the source electrode 42 of the second block thin film transistor T2,2, and the third block thin film transistor T3, n
The source electrode 42 of -1 is connected. In this way, the source electrodes 42 of the thin film transistors T are connected to each other by a signal line in the order of increasing distance in the adjacent blocks, and the source electrodes 42 of the thin film transistors T2, n of the second block and the source electrodes 42 of the thin film transistors T3,1 of the third block are connected. Will be connected by signal line 1 '. Conversely speaking, the source electrodes 42 of the thin film transistors T having a short distance between adjacent blocks are sequentially connected by the signal line.

この場合、第５図に示すように、接続した配線は、その
距離が短い順に受光素子アレイ11に沿って（主走査方向
に）、受光素子アレイ11に近づけて受光素子アレイ11の
下側に配置するようにする。つまり第２ブロックと第３
ブロックの間で具体的に説明すると、最も短い信号線
１′が受光素子アレイ11に最も近くに配置され、次に信
号線２′が受光素子アレイ11に２番目に近く配置され、
このようにして最も長い信号線ｎ′が配線群13の内で一
番外側に配置されることになる。以上のような構成にな
っているので、第２ブロックと第３ブロックの間には信
号線同士が交差することがなく、クロストークの心配が
ない。In this case, as shown in FIG. 5, the connected wirings are arranged along the light-receiving element array 11 (in the main scanning direction) in the ascending order of distance, and are brought close to the light-receiving element array 11 to the lower side of the light-receiving element array 11. Try to place it. That is, the second block and the third
Specifically, among the blocks, the shortest signal line 1'is arranged closest to the light receiving element array 11, and then the signal line 2'is arranged second closest to the light receiving element array 11,
In this way, the longest signal line n'is arranged at the outermost side in the wiring group 13. With the above configuration, signal lines do not intersect between the second block and the third block, and there is no concern about crosstalk.

全体の様子を第５図の概略図に示すと、奇数ブロックか
ら偶数ブロックへと配線群13で接続する場合は、受光素
子アレイ11の上側に配置され、偶数ブロックから奇数ブ
ロックへと配線群13で接続する場合は、受光素子アレイ
11の下側に配置される。そのため、奇数ブロックから偶
数ブロックへの配線群13と偶数ブロックから奇数ブロッ
クへの配線群13とが交差することがなく、クロストーク
の心配がない。The overall state is shown in the schematic diagram of FIG. 5. When connecting from an odd block to an even block with a wiring group 13, the wiring group 13 is arranged above the light-receiving element array 11 and from the even block to the odd block. When connecting with, the light receiving element array
It is placed under 11. Therefore, the wiring group 13 from the odd-numbered block to the even-numbered block and the wiring group 13 from the even-numbered block to the odd-numbered block do not intersect, and there is no concern about crosstalk.

本実施例においては、第Ｎブロックを偶数ブロックであ
るとすると、第１ブロックの下側に駆動用IC15aを設け
たのと同様に、偶数ブロックの第Ｎブロックの下側に駆
動用IC15bを設ける。ここで、駆動用IC15a内のアナログ
スイッチSW1〜SWnには、信号線１′〜ｎ′の順で接続さ
れている。そして、第Ｎブロックの薄膜トランジスタT
N,1〜TN,nのソース電極42がそれぞれ接続する信号線は
駆動用IC15bに接続されるが、駆動用IC15b内のアナログ
スイッチSW1〜SWnには、駆動用IC15aから続いている信
号線が信号線ｎ′〜１′の順でそれぞれ接続されること
になる。In the present embodiment, assuming that the Nth block is an even block, the driving IC 15b is provided below the Nth block of the even blocks, similarly to the case where the driving IC 15a is provided below the first block. . Here, the analog switches SW1 to SWn in the driving IC 15a are connected in the order of the signal lines 1'to n '. Then, the thin film transistor T of the Nth block
The signal lines to which the source electrodes 42 of N, 1 to TN, n are respectively connected are connected to the driving IC 15b, and the analog switches SW1 to SWn in the driving IC 15b are connected to the signal lines continuing from the driving IC 15a. The signal lines n'to 1'are connected in this order.

駆動用IC15a、15b内のアナログスイッチSW1〜SWnに接続
されるｎ本の共通信号線14は、配線群13から引き出さ
れ、この配線群13の信号線の配線中に蓄積された電荷に
よって共通信号線14の電位が変化し、この電位値をアナ
ログスイッチの動作により出力線17（COM1、２）に抽出
するようになっている。ここで、駆動用IC15a、15bにお
いては、アナログスイッチSW1〜SWnの順で信号線の電位
値を読み出すこととなっている。The n common signal lines 14 connected to the analog switches SW1 to SWn in the driving ICs 15a and 15b are extracted from the wiring group 13 and co-communicate by the charges accumulated in the wirings of the signal lines of the wiring group 13. The potential of the signal line 14 changes, and this potential value is extracted to the output line 17 (COM1, 2) by the operation of the analog switch. Here, in the driving ICs 15a and 15b, the potential value of the signal line is read out in the order of the analog switches SW1 to SWn.

次に、カラーイメージセンサの等価回路図を第６図に示
し、その構成を説明する。第１図と同様の構成をとる部
分については同一の符号を使って説明する。Next, an equivalent circuit diagram of the color image sensor is shown in FIG. 6 and its configuration will be described. The same reference numerals will be used for portions having the same configurations as those in FIG.

第６図に示すように、このカラーイメージセンサは、ガ
ラス等の絶縁性の基板上に併設されたｎ個のサンドイッ
チ型の受光素子（フォトダイオードＰ）11″を１ブロッ
クとし、このブロックをＮ個有してなる受光素子アレイ
11（P1,1〜PN,n）とし、この受光素子アレイ11を副走査
方向に受光素子アレイ11a、11b、11cと３本配置して受
光素子アレイ列を形成し、受光素子アレイ11aには赤
（Ｒ）色光を透過させるフィルタが設けられ、受光素子
アレイ11bには緑（Ｇ）色光を透過させるフィルタが設
けられ、受光素子アレイ11cには青（Ｂ）色光を透過さ
せるフィルタが設けられ、各受光素子11″に接続された
薄膜トランジスタ（T1,1〜TN,n）の電荷転送部12と、隣
接するブロック内の電荷転送部12相互を接続する配線群
13と、電荷転送部12から配線群13を介してブロック内の
受光素子群毎に対応するｎ本の共通信号14と、共通心合
線14が接続する駆動用IC15と、駆動用IC15でｎ本の共通
信号線14の電位を出力線17（COM）に時系列的に抽出す
るためのアナログスイッチ（SW1〜SWn）とから構成され
ている。As shown in FIG. 6, in this color image sensor, n sandwich type light receiving elements (photodiodes P) 11 ″ provided on an insulative substrate such as glass are set as one block, and this block is divided into N blocks. Light receiving element array
11 (P1,1 to PN, n), and three light receiving element arrays 11a, 11b, and 11c are arranged in the sub-scanning direction to form a light receiving element array row. A filter for transmitting red (R) color light is provided, a filter for transmitting green (G) color light is provided for the light receiving element array 11b, and a filter for transmitting blue (B) color light is provided for the light receiving element array 11c. , A wiring group connecting the charge transfer units 12 of the thin film transistors (T1,1 to TN, n) connected to the respective light receiving elements 11 ″ and the charge transfer units 12 in the adjacent blocks to each other.
N, a common IC 14 from the charge transfer unit 12 via the wiring group 13 corresponding to each light receiving element group in the block, a driving IC 15 to which the common center line 14 is connected, and n driving ICs. It is composed of analog switches (SW1 to SWn) for extracting the potential of the common signal line 14 of the book to the output line 17 (COM) in time series.

各受光素子11″の一端は各受光素子アレイ列毎の共通電
極からＶB1、ＶB2、ＶB3の電圧が印加され、第１列の受
光素子アレイ11aの各受光素子11″に接続する電荷転送
部12の薄膜トランジスタ（TFT）から導かれる配線は、
第２列、第３列の受光素子アレイ11b、11cに接続する薄
膜トランジスタへ接続する構成となっており、共通の配
線として配設群13に接続し、受光素子アレイ11のブロッ
ク内の受光素子11″の数の共通信号線14に接続するもの
である。また、受光素子アレイ11間の薄膜トランジスタ
のゲート電極はそれぞれブロック単位に接続され、ブロ
ック毎にゲート端子が設けられ、３列の受光素子アレイ
11a、11b、11cに対応してゲート端子ＧR1〜ＧRN、ＧG1
〜ＧGN、ＧB1〜ＧBNが設けられている。A voltage VB1, VB2, VB3 is applied to one end of each light receiving element 11 ″ from the common electrode for each light receiving element array row, and the charge transfer unit 12 connected to each light receiving element 11 ″ of the first row light receiving element array 11a. The wiring led from the thin film transistor (TFT) of
The light receiving element arrays 11b and 11c in the second and third columns are connected to the thin film transistors, which are connected to the arrangement group 13 as a common wiring, and the light receiving elements 11 in the block of the light receiving element array 11 are connected. The number of common signal lines 14 is "." Further, the gate electrodes of the thin film transistors between the light receiving element arrays 11 are connected in block units, and a gate terminal is provided for each block.
Gate terminals GR1 to GRN, GG1 corresponding to 11a, 11b, 11c
~ GGN, GB1 ~ GBN are provided.

第７図にカラーイメージセンサの受光素子11″部分、薄
膜トランジスタ部分、それに配線群13の一部分の平面説
明図を示し、各構成部分を説明する。FIG. 7 shows a plan view of the light receiving element 11 ″ portion of the color image sensor, the thin film transistor portion, and a portion of the wiring group 13, and each constituent portion will be described.

受光素子11″の構成は、モノクロイメージセンサにおい
て説明したものと同様で、モノクロイメージセンサと異
なる部分は、受光素子アレイ11を副走査方向に受光素子
アレイ11a、11b、11cと３本配置して受光素子アレイ列
が形成される。透明電極24上の位置には、画像情報を色
分離するカラーフィルタ（図示せず）が配置されてい
る。つまり、各受光素子アレイ11で異なる色を読み取る
ことができるカラーフィルタが設けられ、例えば、受光
素子11″ａ上には赤（Ｒ）色を読み取るフィルタが、受
光素子11″ｂ上には緑（Ｇ）色を読み取るフィルタが、
受光素子11″ｃ上には青（Ｂ）色を読み取るフィルタが
配置されている。The configuration of the light receiving element 11 ″ is the same as that described in the monochrome image sensor. The difference from the monochrome image sensor is that three light receiving element arrays 11a, 11b, 11c are arranged in the sub-scanning direction. A light receiving element array row is formed, and a color filter (not shown) for color-separating image information is arranged at a position on the transparent electrode 24. That is, each light receiving element array 11 can read different colors. A color filter capable of performing the above is provided. For example, a filter for reading red (R) color is provided on the light receiving element 11 ″ a, and a filter for reading green (G) color is provided on the light receiving element 11 ″ b.
A filter for reading blue (B) color is arranged on the light receiving element 11 ″ c.

また、電荷転送部12を構成する薄膜トランジスタ（Ti,
j）の構成は、モノクロイメージセンサにおいて説明し
た薄膜トランジスタと同様である。ここで、第１列の受
光素子アレイ11aの各受光素子11″に接続する電荷転送
部12の薄膜トランジタと、第２列の受光素子アレイ11b
における薄膜トランジスタと、それに第３列の受光素子
アレイ11cにおける薄膜トランジスタとの間の接続関係
について第７図を使って説明する。第１列〜第３列の受
光素子アレイ11a〜11c内の電荷転送部12の薄膜トランジ
スタのソース電極42は副走査方向に対応するように、そ
れぞれ共通信号線14となるアルミニウムの配線30b（共
通配線）で接続されている。つまり、共通信号線14が薄
膜トランジスタのソース電極42に接続しながら通過して
いく形となっている。In addition, the thin film transistor (Ti,
The configuration of j) is the same as that of the thin film transistor described in the monochrome image sensor. Here, the thin film transistor of the charge transfer unit 12 connected to each light receiving element 11 ″ of the first row light receiving element array 11a and the second row light receiving element array 11b.
The connection relationship between the thin film transistor in and the thin film transistor in the light receiving element array 11c in the third column will be described with reference to FIG. The source electrodes 42 of the thin film transistors of the charge transfer units 12 in the light receiving element arrays 11a to 11c of the first to third columns are aluminum wirings 30b (common wirings) that will be the common signal lines 14 so as to correspond to the sub-scanning direction. ) Is connected. That is, the common signal line 14 passes through while being connected to the source electrode 42 of the thin film transistor.

カラーイメージセンサにおける配線群13の構成は、モノ
クロイメージセンサにおいて説明した配線群13と同様で
ある。但し、共通信号線14は、受光素子アレイ列のブロ
ック単位に受光素子アレイ11aの薄膜トランジスタのソ
ース電極42、受光素子アレイ11bの薄膜トランジスタの
ソース電極42、受光素子アレイ11cの薄膜トランジスタ
のソース電極42を接続するような共通の配線となってい
る。The configuration of the wiring group 13 in the color image sensor is the same as that of the wiring group 13 described in the monochrome image sensor. However, the common signal line 14 connects the source electrode 42 of the thin film transistor of the light receiving element array 11a, the source electrode 42 of the thin film transistor of the light receiving element array 11b, and the source electrode 42 of the thin film transistor of the light receiving element array 11c for each block of the light receiving element array. It has a common wiring.

次に、本発明の係る一実施例のイメージセンサの製造方
法について使い説明する。Next, a method of manufacturing an image sensor according to an embodiment of the present invention will be described using.

まず、検査、洗浄されたガラス等の基板21上に、ゲート
電極25となる第１のクロム（cr1）層をDCスパッタ法に
より750Å程度の厚さで着膜する。次にこのCr1をフォト
リソ工程とエッチング工程によりパターニングする。そ
してBHF処理およびアルカリ洗浄を行い、Cr1パターン上
に薄膜トランジスタ（TFT）部の絶縁層26とその上の半
導体活性層27とまたその上の絶縁層29を形成するため
に、窒化シリコン膜（SiNx）を3000Å程度の厚さで、水
素化アモルファスシリコン（ａ−Si:H）を500Å程度の
厚さで、窒化シリコン膜（SiNx）を1500Å程度の厚さで
順に真空を破らずにプラズマCVD（Ｐ−CVD）により着膜
する。ここで、TFTにおける下層のゲート絶縁層26をbot
tom−SiNx（ｂ−SiNx）とし、上層のトップ絶縁層29をt
op−SiNx（ｔ−SiNx）とする。真空を破らずに連続的に
着膜することでそれぞれの界面の汚染を防ぐことがで
き、S/N比の向上を図ることができる。First, a first chromium (cr1) layer to be the gate electrode 25 is deposited on the inspected and cleaned substrate 21 such as glass by DC sputtering to a thickness of about 750 Å. Next, this Cr1 is patterned by a photolithography process and an etching process. Then, BHF treatment and alkali cleaning are performed to form a silicon nitride film (SiNx) on the Cr1 pattern in order to form the insulating layer 26 of the thin film transistor (TFT) part, the semiconductor active layer 27 thereon and the insulating layer 29 thereabove. With a thickness of about 3000 Å, hydrogenated amorphous silicon (a-Si: H) with a thickness of about 500 Å, and a silicon nitride film (SiNx) with a thickness of about 1500 Å without sequentially breaking the plasma CVD (P -Deposition by CVD). Here, the lower gate insulating layer 26 in the TFT is
tom-SiNx (b-SiNx), and the upper top insulating layer 29 is t
op-SiNx (t-SiNx). By continuously depositing the film without breaking the vacuum, it is possible to prevent contamination at each interface and improve the S / N ratio.

ｂ−SiNx膜をＰ−CVDで形成する条件は、基板温度が300
〜400℃で、SiH₄とNH₃のガス圧力が0.1〜0.5Torrで、Si
H₄ガス流量が10〜50sccmで、NH₃のガス流量が100〜300s
ccmで、RFパワーが50〜200Wである。The substrate temperature is 300 when the b-SiNx film is formed by P-CVD.
At ~ 400 ℃, SiH ₄ and NH ₃ gas pressure is 0.1 ~ 0.5 Torr, Si
H ₄ gas flow rate in 10～50Sccm, gas flow rate of the NH ₃ is 100~300s
RF power is 50 ~ 200W in ccm.

ａ−Si:H膜をＰ−CVDで形成する条件は、基板温度が200
〜300℃で、SiH₄のガスを圧力が0.1〜0.5Torrで、SiH₄
ガス流量が100〜300sccmで、RFパワーが50〜200Wであ
る。The substrate temperature is 200 when the a-Si: H film is formed by P-CVD.
At to 300 ° C., a gas SiH ₄ pressure in 0.1～0.5Torr, SiH ₄
The gas flow rate is 100 ~ 300sccm and the RF power is 50 ~ 200W.

ｔ−SiNx膜をＰ−CVDで形成する条件は、基板温度が200
〜300℃で、SiH₄とNH₃のガス圧力が0.1〜0.5Torrで、Si
H₄ガス流量が10〜50sccmで、NH₃のガス流量が100〜300s
ccmで、RFパワーが50〜200Wである。The substrate temperature is 200 when the t-SiNx film is formed by P-CVD.
At ~ 300 ℃, SiH ₄ and NH ₃ gas pressure is 0.1 ~ 0.5 Torr, Si
H ₄ gas flow rate in 10～50Sccm, gas flow rate of the NH ₃ is 100~300s
RF power is 50 ~ 200W in ccm.

次に、ゲート電極25に対応するような形状でトップ絶縁
層29を形成さるために、トップ絶縁層29の上にレジスト
を塗布し、そして基板21の裏方向からゲート電極25の形
状パターンをマスクとして用いて裏面露光を行い、現像
して、レジスト剥離を行ってトップ絶縁層29のパターン
を形成する。Next, in order to form the top insulating layer 29 in a shape corresponding to the gate electrode 25, a resist is applied on the top insulating layer 29, and the shape pattern of the gate electrode 25 is masked from the back side of the substrate 21. Then, the back surface is exposed and developed, and the resist is peeled off to form the pattern of the top insulating layer 29.

さらにBHF処理を行い、その上にオーミックコンタクト
層28としてn⁺型のａ−Si:HをＰ−CVDにより1000Å程度
の厚さで着膜する。次に、TFTのドレイン電極41とソー
ス電極42および受光素子11″の下部の金属電極22となる
第２のクロム（Cr2）層をDCマグネトロンスパッタによ
り1500Å程度の厚さで着膜し、受光素子11″の光導電層
23となるａ−Si:HをＰ−CVDにより13000Å程度の厚さで
着膜し、受光素子11′と透明電極24となるITOをDCマグ
ネトロンスパッタにより600Å程度の厚さで着膜する。
この時、それぞれの着膜の前にアルカリ洗浄を行う。Further, BHF treatment is performed, and n ⁺ type a-Si: H is deposited as an ohmic contact layer 28 thereon by P-CVD to a thickness of about 1000Å. Next, the drain electrode 41 and the source electrode 42 of the TFT and the second chromium (Cr2) layer to be the metal electrode 22 under the light receiving element 11 ″ are deposited by DC magnetron sputtering to a thickness of about 1500 Å. 11 ″ photoconductive layer
The a-Si: H to be 23 is deposited by P-CVD to a thickness of about 13000Å, and the light receiving element 11 'and ITO to be the transparent electrode 24 are deposited to a thickness of about 600Å by DC magnetron sputtering.
At this time, alkali cleaning is performed before each film deposition.

この後、受光素子11″の透明電極24の個別電極を形成す
るために、ITOをフォトリソ工程とエッチング工程でパ
ターニングする。次に同一のレジストパターンにより光
導電層23のａ−Si:Hをドライエッチングによりパターニ
ングする。ここで金属電極22のクロム（Cr2）層は、ａ
−Si:Hのドライエッチング時にストッパーとしての役割
を果たし、パターニングされずに残ることになる。この
ドライエッチング時において、光導電層23のａ−Si:H層
には、サイドエッチングが大きく入るため、レジストを
剥離する前に再度ITOのエッチングを行う。すると、ITO
の周辺裏側からさらにエッチングされれ光導電層23のａ
−Si:H層と同じサイズのITOが形成される。After that, ITO is patterned by a photolithography process and an etching process in order to form individual electrodes of the transparent electrode 24 of the light receiving element 11 ″. Then, a-Si: H of the photoconductive layer 23 is dried by the same resist pattern. Patterning is performed by etching, where the chromium (Cr2) layer of the metal electrode 22 is a
-Si: H acts as a stopper during dry etching and remains without patterning. During this dry etching, the a-Si: H layer of the photoconductive layer 23 has a large amount of side etching. Therefore, the ITO is etched again before the resist is removed. Then ITO
Of the photoconductive layer 23 which is further etched from the back side of the periphery of
-ITO of the same size as the Si: H layer is formed.

上記のａ−Si:H膜をＰ−CVDで形成する条件は、基板温
度が170〜250℃で、SiH₄のガス圧力が0.3〜0.7Torrr
で、SiH₄ガス流量が150〜300sccmで、RFパワーが100〜2
00Wである。The conditions for forming the a-Si: H film by P-CVD are as follows: substrate temperature is 170 to 250 ° C., SiH ₄ gas pressure is 0.3 to 0.7 Torrr.
At SiH ₄ gas flow rate of 150 ~ 300sccm, RF power of 100 ~ 2
It is 00W.

また、上記のITOをDCスパッタで形成する条件は、基板
温度が室温で、ArとO₂のガス圧力が1.5×10^- ₃Torrrで、
Arガス流量が100〜150sccmで、O₂ガス流量が１〜2sccm
で、DCパワーが200〜400Wである。Further, conditions for forming the above-mentioned ITO in DC sputtering, the substrate temperature is at room temperature, Ar gas pressure of O ₂ is 1.5 × 10 ^- in ₃ Torrr,
Ar gas flow rate is 100-150sccm, O ₂ gas flow rate is 1-2sccm
And DC power is 200 ~ 400W.

次に、受光素子11″の金属電極22のクロム層とTFTのド
レイン電極41とソース電極42のクロム層となるCr2をフ
ォトリソ工程とエッチング工程でパターニングし、同一
レジストパターンを用いて受光素子11″の金属電極22の
クロム層の下層となるn⁺型のａ−Si:H層とTFTのオーミ
ックコンタクト層28のn⁺型のａ−Si:H層をエッチングす
る。Next, Cr2 that becomes the chromium layer of the metal electrode 22 of the light receiving element 11 ″ and the chromium layers of the drain electrode 41 and the source electrode 42 of the TFT is patterned by a photolithography process and an etching process, and the light receiving element 11 ″ is formed using the same resist pattern. n ⁺ type of a lower chromium layer of the metal electrode 22 of a-Si: n H layer and the TFT of the ohmic contact layer 28 ⁺ -type a-Si: etching the H layer.

次に、TFTのゲート絶縁層26をパターンを形成するため
に、ｂ−SiNxをフォトリソエッチング工程によりパター
ニングする。そして、イメージセンサを覆うように絶縁
層のポリイミドを11500Å程度の厚さで塗布し、プリベ
ークを行って、各コンタクト部分を形成するためにフォ
トリソエッチング工程を行い、再度ベーキングする。更
に第２絶縁層のポリイミドも同様に11500Å程度の厚さ
で塗布し、ベーキング、フォトリソエッチング、ベーキ
ングを行う。これにより、受光素子11″においては金属
電極22に電源を供給するコンタクト部分と透明電極24か
ら電荷を取り出す部分、TFTにおいては受光素子11″で
生じた電荷を転送する配線30aが接続するコンタクト部
分と配線群13へと電荷を導き出すコンタクト部分が形成
される。この後に、コンタクト部分等に残ったポリイミ
ドを完全に除去するために、O₂でプラズマにさらすDesc
umを行う。Next, b-SiNx is patterned by a photolithography etching process in order to form a pattern of the gate insulating layer 26 of the TFT. Then, an insulating layer of polyimide is applied to a thickness of about 11500Å so as to cover the image sensor, prebaked, a photolithography etching step is performed to form each contact portion, and baking is performed again. Further, the polyimide of the second insulating layer is similarly applied in a thickness of about 11500Å, and baking, photolithographic etching and baking are performed. As a result, in the light receiving element 11 ″, a contact portion for supplying power to the metal electrode 22 and a portion for taking out electric charges from the transparent electrode 24, and in the TFT, a contact portion to which the wiring 30a for transferring the electric charge generated in the light receiving element 11 ″ is connected. A contact portion for leading charges to the wiring group 13 is formed. After this, in order to completely remove the polyimide remaining on the contact part, etc., it is exposed to a plasma with O ₂ Desc
do um.

次に、アルミニウム（A1）をDCマグネトロンスパッタに
よりイメージセンサ全体を覆うように15000Å程度の厚
さで着膜し、所望のパターンを得るためにフォトリソエ
ッチング工程でパターニングする。これにより、受光素
子11″においては、金属電極22に電源を供給する配線部
分と、透明電極24から電荷を取り出し、TFTのドレイン
電極41に接続する配線30a部分と、TFTのソース電極42に
接続する構成の配線群13の配線のパターンが形成され
る。Next, aluminum (A1) is deposited by DC magnetron sputtering to a thickness of about 15000Å so as to cover the entire image sensor, and is patterned by a photolithography etching process to obtain a desired pattern. As a result, in the light receiving element 11 ″, a wiring portion for supplying power to the metal electrode 22, a wiring portion 30a for extracting charges from the transparent electrode 24 and connecting to the drain electrode 41 of the TFT, and a source electrode 42 of the TFT are connected. The wiring pattern of the wiring group 13 having the above configuration is formed.

最後に、パシベーション層（図示せず）となるポリイミ
ドを塗布し、プリベークを行った後にフォトリソエッチ
ング工程でパターニングを行い、さらにベーキングして
パシベーション層を形成する。この後、Descumを行い、
不要に残っているポリイミドを取り除く。Finally, a polyimide to be a passivation layer (not shown) is applied, prebaked, patterned by a photolithographic etching process, and then baked to form a passivation layer. After this, do Descum,
The unnecessary polyimide is removed.

そして、カラーイメージセンサの場合は、各受光素子ア
レイ11上にカラーフィルタを形成し、例えば、第１の受
光素子アレイ11aに赤色を通過させるフィルタを、第２
の受光素子アレイ11bに緑色を通過させるフィルタを、
第３の受光素子アレイ11cに着色を通過させるフィルタ
を設ける。その後、駆動用IC15等を実装し、ワイヤボン
ディング、組み立てが為され、イメージセンサが完成す
る。In the case of a color image sensor, a color filter is formed on each light receiving element array 11 and, for example, a filter that passes red light to the first light receiving element array 11a
A filter that passes the green color to the light receiving element array 11b of
The third light receiving element array 11c is provided with a filter for passing coloring. After that, the driving IC 15 and the like are mounted, wire bonding and assembly are performed, and the image sensor is completed.

上記配線群13は、TFTのソース電極42に接続する構成
で、受光素子アレイ11又は受光素子アレイ列を蛇行する
パターンにて全体をアルミニウム（Al）で形成している
ため、配線群13全体の抵抗値を下げることが可能とな
る。The wiring group 13 is connected to the source electrode 42 of the TFT, and is entirely formed of aluminum (Al) in a pattern that meanders the light receiving element array 11 or the light receiving element array row. It is possible to reduce the resistance value.

また、別の配線群の構成として、配線群13の縦配線部分
で、特に受光素子11″と隣接する受光素子11″との間を
通過させる配線部分のみをゲート電極25を構成するクロ
ム（Cr1）のパターンを形成するのと同時に形成し、他
の配線群の部分は絶縁層26にコンタクトホールを設けて
アルミニウムで形成するようにし、配線群13の横配線部
分のパターンと縦配線部分であっても受光素子11″と隣
接する受光素子11″との間を通過させる配線部分以外の
パターンをアルミニウムで形成するようにすることも考
えられる。このような構成にすると、受光素子11″と隣
接する受光素子11″との間隔が充分広く取れない場合で
場合であっても、Cr1を用いて配線を構成すれば受光素
子11″と隣接する受光素子11″との間に配線を形成する
ことができ、更に受光素子11″の金属電極22に一定のバ
イアス電圧が掛っているため、隣接する受光素子の電圧
変化の影響（クロストーク）がCr1の配線に及ぶのを、
この金属電極22でシールドる効果がある。Further, as another wiring group configuration, in the vertical wiring portion of the wiring group 13, only the wiring portion that passes between the light receiving element 11 ″ and the adjacent light receiving element 11 ″ is formed of chromium (Cr1 ) Is formed at the same time as forming the pattern, and the other wiring group portions are formed of aluminum by forming contact holes in the insulating layer 26. However, it is also conceivable that a pattern other than the wiring portion for passing between the light receiving element 11 ″ and the adjacent light receiving element 11 ″ is formed of aluminum. With such a configuration, even when the distance between the light receiving element 11 ″ and the adjacent light receiving element 11 ″ cannot be sufficiently wide, if the wiring is formed using Cr1, the light receiving element 11 ″ is adjacent to the light receiving element 11 ″. Since a wiring can be formed between the light receiving element 11 ″ and a constant bias voltage is applied to the metal electrode 22 of the light receiving element 11 ″, the influence (crosstalk) of the voltage change of the adjacent light receiving element is reduced. To reach the wiring of Cr1,
This metal electrode 22 has an effect of shielding.

更に、別の配線群の構成として、ゲート電極25のクロム
（Cr1）を形成するのと同時に配線群13全般をCr1で形成
することも考えられる。Further, as another wiring group configuration, it is conceivable to form chromium (Cr1) of the gate electrode 25 and simultaneously form the entire wiring group 13 with Cr1.

次に、本発明に係る一実施例のイメージセンサの駆動方
法について説明する。Next, a driving method of the image sensor according to the embodiment of the present invention will be described.

受光素子アレイ11上に配置された原稿（図示せず）に光
源（図示せず）からの光が照射されると、その発射光が
受光素子（フォトダイオードＰ）に照射し、原稿の濃淡
に応じた電荷を発生させ、受光素子11″の寄生容量等に
蓄積される。ゲートパルス発生回路（図示せず）からゲ
ート信号線Giを経由して伝達されたゲートパルスφＧに
基づき薄膜トランジスタＴがオンの状態になると、フォ
トダイオードPDと共通信号線14側を接続して受光素子1
1″の寄生容量等に蓄積された電荷を配線群13の配線容
量に転送蓄積される。When a document (not shown) arranged on the light receiving element array 11 is irradiated with light from a light source (not shown), the emitted light irradiates the light receiving element (photodiode P) to change the density of the document. A corresponding charge is generated and accumulated in the parasitic capacitance of the light receiving element 11 ″. The thin film transistor T is turned on based on the gate pulse φG transmitted from the gate pulse generating circuit (not shown) via the gate signal line Gi. In this state, the photodiode PD and the common signal line 14 side are connected and the light receiving element 1
The charges accumulated in the parasitic capacitance of 1 ″ or the like are transferred and accumulated in the wiring capacitance of the wiring group 13.

具体的に第１ブロックのフォトダイオードP1,1〜P1,nに
電荷が発生した場合について説明すると、ゲートパルス
発生回路からゲートパルスφG1が印加されると、薄膜ト
ランジスタT1,1〜T1,nがオンの状態になり、フォトダイ
オードP1,1〜P1,nに発生した電荷が配線群13全般に均一
に分散して転送蓄積される。つまり、フォトダイオード
P1,1の電荷は信号線１′全般の配線容量へ、フォトダイ
オードP1,2の電荷は信号線２′全般の配線容量へ、そし
てフォトダイオードP1,nの電荷は信号線ｎ′全般の配線
容量へと転送蓄積される。Specifically, the case where charges are generated in the photodiodes P1,1 to P1, n of the first block will be described. When the gate pulse φG1 is applied from the gate pulse generation circuit, the thin film transistors T1,1 to T1, n are turned on. In this state, the charges generated in the photodiodes P1,1 to P1, n are uniformly dispersed and transferred and accumulated in the entire wiring group 13. That is, the photodiode
The charge of P1,1 is the wiring capacitance of the entire signal line 1 ', the charge of the photodiodes P1,2 is the wiring capacitance of the entire signal line 2', and the charge of the photodiodes P1, n is the wiring of the entire signal line n '. Transferred to capacity and stored.

次に、第１図と第５図に示すように、本実施例では２個
の駆動用IC15a、15bを設けているため、２個の駆動用IC
15a、15b相互の動作関係を説明する。２個の駆動用IC15
a、15bは第８図に示すようにそれぞれ接続されていて、
駆動用15aには外部より配線容量に生じる電位の読み出
しを開始するスタート信号φｓを読み込む構成となって
おり、スタート信号φｓを信号読み込み端子ST1で読み
込むと、第１ブロックに関する配線容量の電位を駆動用
IC15a内に読み込み、駆動用IC15a内のスイッチSW1〜SWn
を順次オンにして第１ブロックのフォトダイオードP1,1
〜P1,nで発生し、信号線１′〜ｎ′の配線容量に蓄積さ
れた電荷をCOM1より読み出すこととなる。Next, as shown in FIG. 1 and FIG. 5, since two driving ICs 15a and 15b are provided in this embodiment, two driving ICs are provided.
The operation relationship between 15a and 15b will be described. Two driving ICs 15
a and 15b are connected as shown in Fig. 8,
The drive signal 15a is configured to read a start signal φs for starting the reading of the potential generated in the wiring capacitance from the outside. When the start signal φs is read by the signal reading terminal ST1, the potential of the wiring capacitance related to the first block is driven. for
Read into IC15a and switch SW1 to SWn in driving IC15a
Are sequentially turned on and the photodiode P1,1 of the first block is turned on.
.., P1, n, and charges accumulated in the wiring capacitances of the signal lines 1'-n 'are read out from COM1.

第１ブロックの読み出しが終了した場合、信号が駆動用
IC15a内の信号発生端子CR1から駆動用IC15b内の信号読
み込み端子ST2及びCS2に伝達され、当該信号を受け取っ
た駆動用IC15bは、駆動用IC15b内のスイッチSW1〜SWnを
順次オンにして第２ブロックのフォトダイオードP2,1〜
P2,nで発生し、信号線１′〜ｎ′の配線容量に蓄積され
た電荷をCOM2より読み出すこととなる。端子ST2と端子C
S2は、内部でOR回路に接続されているため、いずれか一
方に信号が入力されると、駆動用IC15bが動作可能な状
態となり、１ブロック（ここでは第２ブロック）の電荷
を読むよう作動する。When the reading of the first block is completed, the signal is for driving
The driving IC 15b, which is transmitted from the signal generation terminal CR1 in the IC 15a to the signal reading terminals ST2 and CS2 in the driving IC 15b and receives the signal, sequentially turns on the switches SW1 to SWn in the driving IC 15b to generate the second block. Photodiode P2,1 ~
The charges generated in P2, n and accumulated in the wiring capacitances of the signal lines 1'-n 'are read out from COM2. Terminal ST2 and terminal C
Since S2 is internally connected to the OR circuit, when a signal is input to either one of them, the driving IC 15b becomes operable and operates to read the charge of one block (here, the second block). To do.

さらに、第２ブロックの読み出しが終了した場合、信号
が駆動用IC15b内の信号発生端子CR2から駆動用IC15a内
の信号読み込み端子CS1に伝達され、当該信号を受け取
った駆動用IC15aは、第３ブロックに関する電荷をCOM1
より読み出すこととなる。端子CS1も端子CS2と同様に信
号が伝えられると、１ブロック（ここでは第３ブロッ
ク）の電荷を読むよう作動する。Further, when the reading of the second block is completed, the signal is transmitted from the signal generation terminal CR2 in the driving IC 15b to the signal reading terminal CS1 in the driving IC 15a, and the driving IC 15a that receives the signal is in the third block. Charge on com 1
More will be read. Similarly to the terminal CS2, the terminal CS1 operates to read the electric charge of one block (here, the third block) when a signal is transmitted.

このようにして、受光素子アレイ11の第１ブロックから
第Ｎブロックまでの電荷を駆動用IC15aのCOM1と駆動用I
C15bのCOM2から交互にCOMに読み出すこととなってお
り、CR1から信号が発生した時は、COM1からの出力CS1に
信号が入るまでオフの状態になり、同様に、CR2から信
号が発生した時は、COM2からの出力はCS2に信号が入る
までオフの状態になる。In this way, the charges from the first block to the Nth block of the light receiving element array 11 are transferred to the COM1 and the driving I of the driving IC 15a.
It is supposed to read from COM2 of C15b to COM alternately, and when a signal is generated from CR1, it remains off until a signal is input to the output CS1 from COM1. Similarly, when a signal is generated from CR2. , The output from COM2 remains off until a signal is input to CS2.

駆動用IC15a、15bには、外部から一定間隔でクロックパ
ルスφCkが送り込まれており、上記COMとCOM2からの交
互の出力動作によって、第Ｎブロックの電荷の読取りを
行って、駆動用ICの動作が終了し、原稿の１ラインの読
取りが終了する。Clock pulses φCk are sent to the driving ICs 15a and 15b from the outside at regular intervals, and the charges of the Nth block are read by the alternating output operation from COM and COM2 to operate the driving IC. Is completed, and the reading of one line of the document is completed.

そして、COM1とCOM2を連結させて、COM1とCOM2から交互
にCOMに出力された画像信号は、第１ブロックから第Ｎ
ブロックまでの全体の画像信号となる。Then, by connecting COM1 and COM2, the image signal alternately output from COM1 and COM2 to COM is from the first block to the Nth block.
It becomes the entire image signal up to the block.

このように、駆動用IC15aで奇数ブロックに関する電荷
を読み出し、駆動用IC15bで偶数ブロックに関する電荷
を読み出すようにしているのは、第９図で示す奇数偶数
ブロックにおける電荷の読み出し順位（方向）が反対に
なるからである。つまり、駆動用IC15aは、信号線１′
〜ｎ′に蓄積された電荷をアナログスイッチSW1〜SWnで
信号線１′〜ｎ′の順で読み取り、COM1より出力するよ
うになっているので、第１ブロック〜第Ｎブロックの電
荷を読み出そうとすれば、奇数ブロックでは、フォトダ
イオードＰの１番目〜ｎ番目の電荷が信号線１′〜ｎ′
に蓄積されるため、信号線１′〜ｎ′の順で読み出すよ
うになっているが、偶数ブロックではフォトダイオード
Ｐの１番目〜ｎ番目の電荷が信号線ｎ′〜１′に蓄積さ
れるため、信号線ｎ′〜１′の順で読み出すようになる
ので、偶数ブロックでは信号の読み出し順序が逆にな
る。そこで、駆動用IC15aでは奇数ブロックでの電荷の
みを選択的に読み出すこととする。In this way, the driving IC 15a reads out the charges related to the odd-numbered blocks and the driving IC 15b reads out the charges related to the even-numbered blocks because the order (direction) of reading out the charges in the odd-numbered even blocks shown in FIG. 9 is opposite. Because. That is, the driving IC 15a is connected to the signal line 1 '
Since the charges accumulated in ~ n 'are read by the analog switches SW1 to SWn in the order of the signal lines 1'to n'and output from COM1, the charges of the first block to the Nth block are read out. If so, in the odd-numbered blocks, the first to n-th charges of the photodiode P are signal lines 1 ′ to n ′.
Therefore, in the even-numbered block, the 1st to nth charges of the photodiode P are accumulated in the signal lines n'to 1 '. Therefore, since the signal lines n ′ to 1 ′ are read in the order, the signal reading order is reversed in the even-numbered blocks. Therefore, in the driving IC 15a, only the charges in the odd blocks are selectively read out.

その反対に、駆動用IC15bでは偶数ブロックでの電荷を
読み出しが正常に行われる。つまり、偶数ブロックでは
フォトダイオードＰの１番目〜ｎ番目の電荷が信号線
ｎ′〜１′に蓄積されるが、駆動用IC15bでは信号線
ｎ′〜１′の電荷の順で読み取り、COM2で出力するよう
になっているので、COM2には、偶数ブロックのフォトダ
イオードＰの１番目〜ｎ番目で発生した電荷を画像信号
として出力されることになる。逆に、奇数ブロックにお
いてはフォトダイオードＰのｎ番目〜１番目で発生した
電荷を画像信号として出力されることになる。そのため
駆動用IC15bでは偶数ブロックでの電荷のみを選択的に
読み出すこととする。On the contrary, the drive IC 15b normally reads out the charges in the even blocks. That is, in the even-numbered blocks, the 1st to nth charges of the photodiode P are accumulated in the signal lines n'to 1 ', but in the driving IC 15b, the charges of the signal lines n'to 1'are read in that order, and then in COM2. Since they are output, the charges generated in the first to nth photodiodes P of the even-numbered blocks are output to COM2 as an image signal. On the contrary, in the odd-numbered blocks, the charges generated at the nth to 1st of the photodiode P are output as an image signal. Therefore, the driving IC 15b selectively reads only the charges in the even blocks.

以上のように駆動用IC15a、15bがそれぞれ奇数、偶数ブ
ロックを選択的にCOM1とCOM2から出力し、それらを交互
に総合してCOMより出力すると、第９図のCOMに示すよう
に、第１ブロック〜第Ｎブロックの画像信号を順次出力
するができる。As described above, the driving ICs 15a and 15b selectively output odd-numbered and even-numbered blocks from COM1 and COM2, respectively, and by alternately combining them and outputting from COM, as shown in COM in FIG. The image signals of the block to the Nth block can be sequentially output.

本実施例によれば、複数の受光素子11″をブロックと
し、ブロック内の各受光素子11″に接続する薄膜トラン
ジスタのソース電極42と隣接するブロック内の各受光素
子11″に接続する薄膜トランジスタのソース電極42との
間の配線が、ブロック内の薄膜トランジスタのソース電
極42と隣接するブロック内の薄膜トランジスタのソース
電極42との距離の近い順に接続し、更にブロック内の薄
膜トランジスタのソース電極42と隣接するブロック内の
薄膜トランジスタのソース電極42との間の配線がブロッ
ク単位に受光素子アレイ11の主走査方向に対して交互に
配線を配置するようにし、接続した配線は短い方の配線
を受光素子アレイ11側に順に配置するようにしているの
で、信号線同士が交差することがなく、配線郡13が相互
に影響し合うことがなく、配線群13の配線容量に蓄積さ
れた電荷を正確に読み出すことができ、クロストーク等
の発生を防止して、イメージセンサの階調の再現性を向
上させる効果がある。According to the present embodiment, a plurality of light receiving elements 11 ″ is used as a block, the source electrode 42 of the thin film transistor connected to each light receiving element 11 ″ in the block, and the source of the thin film transistor connected to each light receiving element 11 ″ in the adjacent block. The wiring between the electrode 42, the source electrode 42 of the thin film transistor in the block and the source electrode 42 of the thin film transistor adjacent to the block are connected in the order of decreasing distance, and the block adjacent to the source electrode 42 of the thin film transistor in the block. The wiring between the thin film transistor and the source electrode 42 of the thin film transistor is arranged alternately in the main scanning direction of the light receiving element array 11 in block units, and the shorter wiring is connected to the light receiving element array 11 side. Since the signal lines do not intersect with each other and the wiring groups 13 do not affect each other, Can read the charge accumulated in the wiring capacity of the group 13 exactly, to prevent the occurrence of such crosstalk, the effect of improving the reproducibility of gradation of the image sensor.

また、本実施例においては、駆動用ICを２個設けて、一
方の駆動用IC15aで奇数ブロックで発生した電荷を読み
出すようにし、他方の駆動用IC15bで偶数ブロックで発
生した電荷を読み出すようにして、両方の駆動用ICから
の出力を合成させて画像信号としているので、１個の駆
動用ICで画像信号を出力する場合より出力処理が容易と
なる効果がある。Further, in this embodiment, two driving ICs are provided so that one driving IC 15a reads out the charge generated in the odd block and the other driving IC 15b reads out the charge generated in the even block. Since the outputs from both the driving ICs are combined to form the image signal, there is an effect that the output processing is easier than when the image signal is output by one driving IC.

カラーイメージセンサの駆動方法は、基本的にはモノク
ロイメージセンサの駆動方法と同じで、複数の受光素子
11″を１ブロックとしてブロック単位で電荷を読み出
し、第１の受光素子アレイ11a（赤色反応）の読み取り
を行うと、次に第２の受光素子アレイ11b（緑色反応）
の読み取りを行い、そして第３の受光素子アレイ11c
（青色反応）の読み取りを行う。読み取られた第１〜第
３の受光素子アレイ11a〜11cの画像信号（画像データ）
をセンサ外部のメモリ（図示せず）に収納し、各受光素
子アレイの配置されている間隔を計算して画像データを
合成することになる。The driving method of the color image sensor is basically the same as that of the monochrome image sensor.
When the charge is read out in block units with 11 ″ as one block and the first light receiving element array 11a (red reaction) is read, then the second light receiving element array 11b (green reaction) is read.
Reading, and the third light-receiving element array 11c
Read (blue reaction). Image signals (image data) of the read first to third light receiving element arrays 11a to 11c
Will be stored in a memory (not shown) outside the sensor, and the intervals at which the respective light receiving element arrays are arranged will be calculated to synthesize the image data.

このカラーイメージセンサの本実施例によれば、カラー
イメージセンサの副走査方向に３列並設した受光素子ア
レイ列について、複数の受光素子11″を１ブロックと
し、各列内の各受光素子11″に接続する薄膜トランジス
タのソース電極42をブロック単位に副走査方向に対応す
るように配線で接続して共通の配線とし、副走査方向に
対応するブロック内の薄膜トランジスタのソース電極42
を結ぶ共通の配線と隣接するブロック内の薄膜トランジ
スタのソース電極42を結ぶ共通の配線との間の配線が、
ブロック内の薄膜トランジスタのソース電極42と隣接す
るブロック内の薄膜トラジスタのソース電極42との距離
の近い順に接続するようにし、更に受光素子アレイ列に
おいては隣接するブロック単位に主走査方向に対して交
互に配線を配置するようにし、接続した配線は短い方の
配線を受光素子アレイ列側に順に配置するようにしてい
るので、信号線同士が交差することがなく、配線群13が
相互に影響し合うことがなく、配線群13の配線容量に蓄
積された電荷を正確に読み出すことができ、クロストー
ク等の発生を防止して、イメージセンサの階調の再現性
を向上させる効果がある。According to this embodiment of this color image sensor, a plurality of light receiving elements 11 ″ are set as one block in the light receiving element array row in which three rows are arranged in parallel in the sub-scanning direction of the color image sensor, and each light receiving element 11 in each row is arranged. The source electrode 42 of the thin film transistor connected to the ″ ″ is connected to the common wiring by connecting the source electrode 42 of the thin film transistor in a block unit so as to correspond to the sub scanning direction.
The wiring between the common wiring connecting the source electrode 42 of the thin film transistor in the adjacent block and the common wiring connecting
The source electrode 42 of the thin film transistor in the block and the source electrode 42 of the thin film transistor in the adjacent block are connected in the order of decreasing distance, and in the light receiving element array column, they are alternately arranged in the adjacent block unit in the main scanning direction. Since the wirings are arranged on the light receiving element array column side in order of the connected wirings, the wirings connected to each other do not intersect each other, and the wiring group 13 affects each other. The electric charges accumulated in the wiring capacitance of the wiring group 13 can be accurately read out without matching, and the effect of improving the reproducibility of the gradation of the image sensor by preventing the occurrence of crosstalk and the like is obtained.

また、第10図の等価回路に示すように、１個の駆動用IC
で画像信号を出力処理することも可能である。この場
合、上述したように１個の駆動用ICで画像信号を出力し
ようとすると、奇数ブロックと偶数ブロックにおける電
荷の読み出し順位（方向）が反対になるため、外部回路
のメモリ（図示せず）に一旦入力して、画像信号の出力
順位を変えて時系列的に出力することが必要である。こ
の実施例によれば、駆動用ICが２個から１個に減少する
ので、コスト低減、センサ部のスペース部分の縮小、ワ
イヤボンディング数の減少による歩留りの向上が図られ
る。In addition, as shown in the equivalent circuit of FIG.
It is also possible to output and process the image signal. In this case, when an image signal is output by one driving IC as described above, the order (direction) of reading charges in the odd-numbered block and the even-numbered block becomes opposite, so that the external circuit memory (not shown) It is necessary to change the output order of the image signals and output them in time series. According to this embodiment, since the number of driving ICs is reduced from two to one, the cost can be reduced, the space of the sensor portion can be reduced, and the yield can be improved by reducing the number of wire bondings.

本実施例のイメージセンサは、第Ｎブロックが偶数であ
る場合であるが、別の実施例として、第Ｎブロックが奇
数である場合もある。この場合は、第11図に示すように
第Ｎ−１ブロックの薄膜トタンジスタTN−1,1〜TN−1,n
の下側に駆動用IC15bを設けるようにし、第８図のよう
に駆動用IC15aと駆動用IC15bを接続すれば、駆動用IC15
bのCOM2からは偶数ブロックに関する電荷のみを選択的
に出力することが可能である。また、第12図に示すよう
に第Ｎブロックの薄膜トランジスタTN,1〜TN,nの上側
に、駆動用IC15bを配置するように設けて、第８図のよ
うに駆動用IC15aと駆動用IC15bを接続すれば、駆動用IC
bのCOM2からは偶数ブロックに関する電荷のみを選択的
に出力することが可能である。In the image sensor of this embodiment, the Nth block is an even number, but as another embodiment, the Nth block may be an odd number. In this case, as shown in FIG. 11, the thin film transistors TN-1,1 to TN-1, n of the N-1th block are used.
If the driving IC 15b is provided on the lower side and the driving IC 15a and the driving IC 15b are connected as shown in FIG.
Only the charges related to the even blocks can be selectively output from COM2 of b. Further, as shown in FIG. 12, the driving IC 15b is arranged above the thin film transistors TN, 1 to TN, n of the Nth block, and the driving IC 15a and the driving IC 15b are arranged as shown in FIG. If connected, drive IC
Only the charges related to the even blocks can be selectively output from COM2 of b.

上記第10図に示した駆動用IC15が１個の構成、または第
11図及び第12図に示した第Ｎブロックが奇数である場合
の構成は、カラーイメージセンサにも応用できるもので
ある。The driving IC 15 shown in FIG. 10 has a single structure, or
The configuration shown in FIGS. 11 and 12 in which the Nth block is an odd number can be applied to a color image sensor.

さらに、以上の構成に加えて、各々の信号線の間にグラ
ンド線を平行に配線すれば、並列する信号線同士のクロ
ストークの影響もなくすことができ、また信号線におけ
る配線容量も増やすことが可能である。Furthermore, in addition to the above configuration, if the ground line is wired in parallel between the respective signal lines, it is possible to eliminate the influence of crosstalk between the parallel signal lines, and increase the wiring capacity of the signal lines. Is possible.

（発明の効果）請求項１記載の発明によれば、TFT駆動型のモノクロイ
メージセンサにおいて、受光素子アレイの主走査方向に
対して両側に配線構造を設けることとし、受光素子アレ
イ内の複数の受光素子を分割して１ブロックとし、受光
素子アレイにおけるブロック内の受光素子にそれぞれ接
続するスイッチング素子と隣接するブロック内のスイッ
チング素子とを接続する配線は前記ブロック内のスイッ
チング素子と隣接するブロック内のスイッチング素子と
の距離の近い順に接続し、更にブロック内のスイッチン
グ素子と隣接するブロック内のスイッチング素子とを接
続する配線はブロック単位に受光素子アレイの主走査方
向に対して交互に配線を配置するようにし、接続した配
線は短い方の配線を受光素子アレイ側に順に配置するよ
うにしているので、信号線同士が交差することがなく、
そのため配線が相互に影響し合うことがなく、配線の配
線容量に蓄積された電荷を正確に読み出すことができ、
クロストーク等の発生を防止して、イメージセンサの階
調の再現性を向上させる効果がある。(Effect of the invention) According to the invention of claim 1, in the TFT drive type monochrome image sensor, the wiring structure is provided on both sides in the main scanning direction of the light receiving element array, and a plurality of light receiving element arrays are provided. The light receiving element is divided into one block, and the wiring connecting the switching element connected to each light receiving element in the block in the light receiving element array to the switching element in the adjacent block is in the block adjacent to the switching element in the block. The wiring that connects the switching elements in the order of decreasing distance to the switching elements and that connects the switching elements in the block to the switching elements in the adjacent block is arranged alternately in the block unit in the main scanning direction of the light receiving element array. Make sure to connect the shorter wiring to the light receiving element array side in order. Since the signal lines do not cross each other,
Therefore, the wires do not affect each other, and the charges accumulated in the wire capacitance of the wires can be accurately read out,
It is effective in preventing the occurrence of crosstalk and improving the gradation reproducibility of the image sensor.

請求項２記載の発明によれば、TFT駆動型のカラーイメ
ージセンサにおいて、受光素子アレイ列の主走査方向に
対して両側に配線構造を設けることとし、受項素子アレ
イ内の複数の受光素子を分割して１ブロックとし、１列
の受項素子アレイの各受光素子に接続するスイッチング
素子と別列の受光素子アレイにおけるスイッチング素子
とを副走査方向に対応するように配線で接続するように
して共通の配線とし、副走査方向に対応するブロック内
のスイッチング素子を接続する共通配線と隣接するブロ
ック内のスイッチング素子を接続する共通配線とを接続
する配線は前記ブロック内のスイッチング素子と隣接す
るブロック内のスイッチング素子との距離の近い順に接
続し、更にブロック内のスイッチング素子を接続する共
通配線と隣接するブロック内のスイッチング素子を接続
する共通配線とを接続する配線はブロック単位に受光素
子アレイ列の主走査方向に対して交互に配線を配置する
ようにし、接続した配線は短い方の配線を受光素子アレ
イ列側に順に配置するようにしているので、信号線同士
が交差することがなく、そのため配線が相互に影響し合
うことがなく、配線の配線容量に蓄積された電荷を正確
に読み出すことができ、クロストーク等の発生を防止し
て、イメージセンサの階調の再現性を向上させる効果が
ある。According to the invention of claim 2, in the TFT drive type color image sensor, a wiring structure is provided on both sides of the light receiving element array row in the main scanning direction, and a plurality of light receiving elements in the light receiving element array are provided. Each block is divided into one block, and the switching elements connected to the respective light receiving elements of the light receiving element array in one row and the switching elements in the light receiving element array in another row are connected by wiring so as to correspond to the sub-scanning direction. The common wiring is a block adjacent to the switching element in the block, and the wiring connecting the common wiring connecting the switching element in the block corresponding to the sub-scanning direction and the common wiring connecting the switching element in the adjacent block Connected in the order of increasing distance to the switching elements in the block, and further adjacent to the common wiring connecting the switching elements in the block. For the wiring that connects the common wiring that connects the switching elements in the rack, the wiring is arranged alternately for each block in the main scanning direction of the light receiving element array row, and the connected wiring receives the shorter wiring. Since they are arranged in order on the element array column side, the signal lines do not intersect with each other, and therefore the wirings do not affect each other, and the charges accumulated in the wiring capacitance of the wirings can be read accurately. Therefore, it is possible to prevent the occurrence of crosstalk and improve the gradation reproducibility of the image sensor.

[Brief description of drawings]

第１図は本発明の一実施例に係るイメージセンサの等価
回路図、第２図は本発明の一実施例に係るイメージセン
サの受光素子、電荷転送部と配線群の一部の平面説明
図、第３図は第２図のＡ−Ａ′の断面説明図、第４図は
第２図のＢ−Ｂ′の断面説明図、第５図は本発明の一実
施例に係るイメージセンサの配線群の概略図、第６図は
本発明の一実施例に係るカラーイメージセンサの等価回
路図、第７図は本発明の一実施例に係るカラーイメージ
センサの受光素子、電荷転送部と配線群の一部の平面説
明図、第８図は本発明の一実施例に係るイメージセンサ
の駆動用ICの接続構成図、第９図は第８図の駆動用ICか
らの出力説明図、第10図は本発明の別の実施例に係るイ
メージセンサの等価回路図、第11図は本発明の別の実施
例に係るイメージセンサの等価回路図、第12図は本発明
の別の実施例に係るイメージセンサの等価回路図、第13
図は従来のイメージセンサの等価回路図、第14図は第13
図における多層配線構造の平面説明図、第15図は第14図
のＣ−Ｃ′の断面説明図、第16図はマトリックス状の多
層配線を有するTFT駆動型カラーイメージセンサの等価
回路図である。 11、51……受光素子アレイ 12、52……電荷転送部 13、……配線群 14、54……共通信号線 15、55……駆動用IC 17、57……出力線 21……基板 22……金属電極 23……光導電層 24……透明電極 25……ゲート電極 26……絶縁層 27……半導体活性層 28……オーミックコンタクト層 29……トップ絶縁層 30……アルミニウム層 31……下層信号線 32……上層信号線 33……絶縁層 34……コンタクトホール 35……信号線 36……コンタクト部 41……ドレイン電極 42……ソース電極 53……多層配線FIG. 1 is an equivalent circuit diagram of an image sensor according to an embodiment of the present invention, and FIG. 2 is a plan explanatory view of a part of a light receiving element, a charge transfer unit and a wiring group of the image sensor according to an embodiment of the present invention. 3, FIG. 3 is a sectional explanatory view of AA ′ in FIG. 2, FIG. 4 is a sectional explanatory view of BB ′ in FIG. 2, and FIG. 5 is an image sensor according to an embodiment of the present invention. FIG. 6 is a schematic diagram of a wiring group, FIG. 6 is an equivalent circuit diagram of a color image sensor according to an embodiment of the present invention, and FIG. 7 is a light receiving element, a charge transfer unit and wiring of a color image sensor according to an embodiment of the present invention. FIG. 8 is a plan view of a part of the group, FIG. 8 is a connection configuration diagram of a driving IC of an image sensor according to an embodiment of the present invention, and FIG. 9 is an output explanatory diagram of the driving IC of FIG. FIG. 10 is an equivalent circuit diagram of an image sensor according to another embodiment of the present invention, and FIG. 11 is an image sensor according to another embodiment of the present invention. Equivalent circuit diagram of FIG. 12 is an equivalent circuit diagram of an image sensor according to another embodiment of the present invention, the 13
The figure shows the equivalent circuit diagram of a conventional image sensor.
FIG. 15 is an explanatory plan view of a multilayer wiring structure in the figure, FIG. 15 is a sectional explanatory view of CC ′ in FIG. 14, and FIG. 16 is an equivalent circuit diagram of a TFT drive type color image sensor having a matrix-shaped multilayer wiring. . 11, 51 …… Photosensor array 12, 52 …… Charge transfer unit 13, …… Wiring group 14, 54 …… Common signal line 15, 55 …… Driving IC 17, 57 …… Output line 21 …… Substrate 22 …… Metal electrode 23 …… Photoconductive layer 24 …… Transparent electrode 25 …… Gate electrode 26 …… Insulating layer 27 …… Semiconductor active layer 28 …… Ohmic contact layer 29 …… Top insulating layer 30 …… Aluminum layer 31 …… … Lower layer signal line 32 …… Upper layer signal line 33 …… Insulation layer 34 …… Contact hole 35 …… Signal line 36 …… Contact part 41 …… Drain electrode 42 …… Source electrode 53 …… Multilayer wiring

Claims

[Claims]

1. A light receiving element array formed by arranging a plurality of light receiving elements as one block in a line in the main scanning direction, and a plurality of switching elements for transferring charges generated in the light receiving elements for each block. In the image sensor having a driving IC that outputs the electric charge as an image signal, each switching element in a block of the light receiving element array and each switching element in an adjacent block are connected in order of decreasing distance. Wiring is formed, and each of the wirings is on the opposite side with respect to the main scanning direction of the light receiving element array with respect to the connection from the switching element in the block in the light receiving element array to the switching element in both adjacent blocks. The light receiving element array is arranged in the order of increasing wiring length and Image sensor, characterized in that.

2. A light receiving element array row in which a plurality of light receiving element arrays each of which is a plurality of light receiving elements arranged in a line in the main scanning direction are arranged in parallel in the sub scanning direction. In an image sensor having a plurality of switching elements that transfer the generated charges for each block and a driving IC that outputs the charges as an image signal, each switching element of the light receiving element array and each of the light receiving element arrays in different columns Providing common wirings for connecting the switching elements to each other in the sub-scanning direction so as to correspond to each other, the common wirings in the blocks in the light receiving element array column and the common wirings in adjacent blocks are arranged in the order of decreasing distance. Each wiring to be connected is formed, and each wiring is adjacent to both sides of the common wiring in the block in the light receiving element array row. Regarding the connection to the common wiring in the block, the light receiving element array columns are arranged so as to be located on opposite sides with respect to the main scanning direction, and are arranged from the side closer to the light receiving element array column in the order of shorter wiring length. An image sensor that is characterized by