JPH0756532B2 - Method of manufacturing spatial light modulator - Google Patents

Method of manufacturing spatial light modulator

Info

Publication number
JPH0756532B2
JPH0756532B2 JP4187099A JP18709992A JPH0756532B2 JP H0756532 B2 JPH0756532 B2 JP H0756532B2 JP 4187099 A JP4187099 A JP 4187099A JP 18709992 A JP18709992 A JP 18709992A JP H0756532 B2 JPH0756532 B2 JP H0756532B2
Authority
JP
Japan
Prior art keywords
pixel
layer
flap
spacer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4187099A
Other languages
Japanese (ja)
Other versions
JPH05188309A (en
Inventor
ジエイ.ホーンベツク ラリイ
Original Assignee
テキサス インスツルメンツ インコーポレイテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/635,967 external-priority patent/US4566935A/en
Priority claimed from US06/635,966 external-priority patent/US4710732A/en
Application filed by テキサス インスツルメンツ インコーポレイテツド filed Critical テキサス インスツルメンツ インコーポレイテツド
Publication of JPH05188309A publication Critical patent/JPH05188309A/en
Publication of JPH0756532B2 publication Critical patent/JPH0756532B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mechanical Light Control Or Optical Switches (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は空間光変調器(光
弁)、更に具体的に云えば電子式にアドレスされる偏向
可能なはり(梁)を持つ空間光変調器に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to spatial light modulators (light valves), and more particularly to spatial light modulators having electronically addressable deflectable beams.

【0002】[0002]

【従来の技術及び問題点】空間光変調器(SLM)は入
射光を電気入力又は光入力に対応する空間パターンで変
調する変換器である。入射光の位相、強度、偏光又は方
向を変調することが出来、この光の変調は、種々の電気
光学効果又は磁気光学効果を持ついろいろな材料によ
り、並びに表面の変形によって光を変調する材料によっ
て行なうことが出来る。SLMは光情報処理、投射表示
装置及び静電印刷の分野で多数の用途がある。30 I
EEEトランスアクションズ・オン・エレクトロニック
・デバイセズ誌539頁(1983年)所載のL.ホー
ンベックの論文「128×128変形自在のミラー装
置」に引用された文献を参照されたい。
BACKGROUND OF THE INVENTION A spatial light modulator (SLM) is a converter that modulates incident light with an electrical input or a spatial pattern corresponding to the optical input. It is possible to modulate the phase, intensity, polarization or direction of the incident light, this modulation of the light being made by different materials with different electro-optical or magneto-optical effects, as well as by materials which modulate the light by surface deformations. You can do it. SLMs have numerous applications in the fields of optical information processing, projection display devices and electrostatic printing. 30 I
L.E. in EEE Transactions on Electronic Devices, page 539 (1983). See the reference cited in Hornbeck's article "128 x 128 Deformable Mirror Device".

【0003】大形の明るい電子表示装置に使われる周知
のSLMはアイドホール(Eidophor)である。
これは能動的な光学素子として静電作用によって凹みの
出来る油膜を使う装置である。20J.SMPTE誌3
51頁(1953年)所載のE.バウマンの論文「ザ・
フィッシャー・ラージ・スクリーン・プロジェクション
・システム(アイドフォア)」参照。この装置では、連
続的な油膜を変調された電子ビームでラスタ式に走査し
て、油膜上の分解可能な各々の画素区域に沈積電荷の空
間的に周期的な分布を作り出す。この電荷分布により、
油膜の面と一定の電位に保たれた支持する基板との間の
静電引力により、各々の画素の中に位相回折格子が出来
る。この引力により、膜面が沈積電荷量に比例する量だ
け変形する。変形した油膜をキセノン・アーク灯からの
空間的にコヒーレントな光で照射する。油膜上の変調さ
れた画素に入射した光が局部的な位相格子の回折によ
り、個別の一組の規則的な間隔の次数になり、これを光
学系の一部分により、交互に透明及び不透明なバーの周
期的な配列で構成されたシュリーレン・ストッパに入射
させる。シュリーレン・ストッパのバーの間隔は、光の
通過の効率が高くなる様に、ストッパ平面に於ける回折
信号の次数の間隔と合う様に選ぶ。ライト・バルブの変
調していない領域に入射した光は、シュリーレン・スト
ッパの不透明なバーにより、投影レンズに達しない様に
遮られる。この為、シュリーレン結像装置によって、ラ
イト・バルブの変調されていない区域から投影スクリー
ン上に形成された像は暗いが、変調された電子ビームに
よって導入された位相摂動は、シュリーレン投影器によ
り、スクリーンの所で明るい光のスポットに変換され
る。電子照射による油の重合及び陰極の有機蒸気による
汚染に伴う数多くの技術的な難点があるにもかかわら
ず、この形式の油膜装置は、スクリーンに何千ルーメン
もの合計の光を必要とする場合に、殆んど世界的に使わ
れている装置になる点まで、開発に成功している。然
し、こういう装置は高価で嵩張り、部品の寿命が短い。
A well-known SLM used in large bright electronic displays is the Eidophor.
This is a device that uses an oil film that can be recessed by electrostatic action as an active optical element. 20J. SMPTE magazine 3
E. 51, p. 51 (1953). Baumann's paper "The
See Fisher Large Screen Projection System (Eid Fore). In this device, a continuous oil film is raster-scanned with a modulated electron beam to create a spatially periodic distribution of deposited charge in each resolvable pixel area on the oil film. Due to this charge distribution,
The electrostatic attraction between the surface of the oil film and the supporting substrate held at a constant potential creates a phase diffraction grating in each pixel. Due to this attractive force, the film surface is deformed by an amount proportional to the amount of accumulated charges. The deformed oil film is illuminated with spatially coherent light from a xenon arc lamp. The light incident on the modulated pixel on the oil film is diffracted by the local phase grating into a discrete set of regularly spaced orders which, by a portion of the optics, alternate between transparent and opaque bars. It is incident on a schlieren stopper composed of a periodic array of. The spacing of the Schlieren stopper bars is chosen to match the spacing of the diffracted signal orders in the stopper plane so that the efficiency of light passage is high. Light incident on the unmodulated area of the light valve is blocked by the opaque bar of the Schlieren stopper from reaching the projection lens. Therefore, the image formed on the projection screen by the Schlieren imager from the unmodulated area of the light valve is dark, but the phase perturbation introduced by the modulated electron beam causes the screen to be projected by the Schlieren projector. It is converted into a bright light spot at. Despite the numerous technical difficulties associated with the polymerization of oil by electron irradiation and the contamination of the cathode with organic vapors, this type of oil film device can be used when the screen requires thousands of lumens of total light. , Has been successfully developed to the point that it becomes a device that is used almost all over the world. However, such devices are expensive, bulky and have short component life.

【0004】多数の非油膜形SLMも開発されていて、
偏向可能な素子を使う形式、偏光面回転形及び光散乱形
がある。これらの各形式のSLMは、金属、弾性体又は
弾性体−光導電体から成る反射層の変形、強誘電体、P
LZTセラミック及び液晶の偏光及び散乱の様な種々の
効果を用いている。例えば、299 Proc.SPI
E68頁(1981年)所載のR.スプレーグ他の論文
「レーザ印刷用の直線的な内部全反射空間光変調器」及
び299 Proc.SPIE76頁(1982年)所
載のR.スプレーグ他の論文「レーザ印刷用の一体化し
た内部全反射(TIR)空間光変調器」及び米国特許第
4,380,373号には、レーザ光を線状の証明に形
成して、光変調器の線形配列に通した後、光感知媒質に
結像する様にして、光感知面に非衝撃形に印刷する装置
が記載されている。この配列は、ニオブ酸リチウムの様
な電気光学結晶の全反射面にあてて配置した集積駆動素
子の上に作った電極及び駆動回路を持つ内部全反射空間
光変調器として構成されている。夫々2つの電極の間の
フリンジ電界によって発生された屈折率の局部的な変化
をシュリーレン読出光学系を用いて読出す。この光学系
がTIR界面を光感知媒質に結像する。これは1次元の
像であり、光感知媒質を線形配列の像の下でドラム上で
回転させて、印刷用の2次元の像(例えば1頁の本文)
を発生する。然し、SLM(ライト・バルブ)は、その
混成形の性格の為に、製造上の問題の影響を非常に受け
易い。フリンジ電界の強さ、従って変調された画素によ
って回折される光の量は、1/10ミクロン未満の、ア
ドレス電極と電気光学結晶面との間の空隙の厚さの変化
によって左右される。この為、ごく小さい粒子が結晶と
電極構造の間に捕捉されても、光感知面に於ける照明の
非一様性の問題を招く惧れがある。ライト・バルブの変
調区域及び非変調区域の間の境界にある画素に対する装
置の光学応答も、アドレス方式の性格の為に、変調領域
の中心近くにある画素に対する応答よりも目立って低
い。この技術に基づくプリンタはこれまで市場に登場し
ていない。
A number of non-oil film SLMs have also been developed,
There are a type using a deflectable element, a polarization plane rotating type, and a light scattering type. Each of these types of SLM is a modification of a reflective layer made of metal, elastic body or elastic body-photoconductor, ferroelectric, P
It uses various effects such as polarization and scattering of LZT ceramics and liquid crystals. For example, 299 Proc. SPI
R.E., page 68 (1981). Sprague et al., "Linear Total Internal Reflection Spatial Light Modulator For Laser Printing," and 299 Proc. R.S., page 76, SPIE (1982). Sprague et al., "Integrated Total Internal Reflection (TIR) Spatial Light Modulator for Laser Printing," and U.S. Pat. An apparatus is described for non-impact printing on a light sensitive surface such that it is imaged on a light sensitive medium after passing through a linear array of vessels. This array is configured as a total internal reflection spatial light modulator with electrodes and drive circuitry made on an integrated drive element that is placed against a total reflection surface of an electro-optic crystal such as lithium niobate. The local change in the refractive index generated by the fringe electric field between the two electrodes is read out using the Schlieren reading optical system. This optics images the TIR interface onto the photosensitive medium. This is a one-dimensional image, where a photosensitive medium is rotated on a drum under a linear array of images to produce a two-dimensional image for printing (eg page 1 text).
To occur. However, SLMs (light valves) are very susceptible to manufacturing problems due to their mixed molding nature. The strength of the fringe field, and thus the amount of light diffracted by the modulated pixel, is dependent on variations in the thickness of the air gap between the address electrodes and the electro-optic crystal plane of less than 1/10 micron. Therefore, even the smallest particles trapped between the crystal and the electrode structure can lead to non-uniform illumination problems at the light sensitive surface. The optical response of the device to pixels at the boundary between the modulated and unmodulated areas of the light valve is also significantly lower than the response to pixels near the center of the modulated region due to the addressing nature. No printer based on this technology has hitherto appeared on the market.

【0005】Proc.SID Symp.250(1
982年4月号)所載のM.リトル他の論文「CCDア
ドレス形液晶ライト・バルブ」には、シリコン・チップ
の前側にCCD区域アレーを持つと共に、チップの裏側
に液晶アレーを持つSLMが記載されている。アナログ
電荷データの完全なフレームが導入されるまで、CCD
に電荷が入力される。その後、この電荷をチップの裏側
に放出し、そこで電荷が液晶を変調する。この装置は、
前側から裏側への転送によって電荷が拡がる為に、著し
い一定のパターン雑音と分解能の劣化にわずらわされ
る。
Proc. SID Symp. 250 (1
April 982), M. Little et al., "CCD Addressed Liquid Crystal Light Valve," describes an SLM with a CCD area array on the front side of a silicon chip and a liquid crystal array on the back side of the chip. CCD until a complete frame of analog charge data is introduced
The electric charge is input to. This charge is then released to the backside of the chip, where it modulates the liquid crystal. This device
Since the charges are spread by the transfer from the front side to the back side, it suffers from a significant constant pattern noise and deterioration of resolution.

【0006】1次元及び2次元の両方の配列に作ること
の出来る別の形式のSLMが変形可能なミラー(反射
鏡)である。変形可能なミラーは3種類に分けることが
出来る。即ち、弾性体、隔膜及び片持ちばりである。弾
性体方式では、メタライズした弾性体を空間的に変化す
る電圧によってアドレスすると、この電圧が弾性体の圧
縮を通じて表面の変形を生ずる。100又は200ボル
ト程度のアドレス電圧を必要とする為、弾性体は高密度
シリコン・アドレス回路と集積化する為の良好な候補で
はない。全般的には、24 IEEEトランスアクショ
ンズ・オン・エレクトロニック・デバイセズ誌930頁
(1977年)所載のA.ラカトス及びR.ベルゲンの
論文「無定形Se形RUTICONライト・バルブを用
いたTV投影表示装置」を参照されたい。
Another type of SLM that can be made in both one-dimensional and two-dimensional arrays is a deformable mirror. The deformable mirror can be divided into three types. That is, an elastic body, a diaphragm, and a cantilever. In the elastic body method, when the metallized elastic body is addressed by a spatially varying voltage, this voltage causes surface deformation through compression of the elastic body. Elastic bodies are not good candidates for integration with high density silicon address circuits because they require address voltages on the order of 100 or 200 volts. In general, 24. IEEE Transactions on Electronic Devices, page 930 (1977), A. Lacatos and R.A. See Bergen's paper "TV Projection Display with Amorphous Se RUICON Light Bulbs".

【0007】隔膜形の変形可能なミラーは種々の形式が
ある。1つの形式は、前に述べたアイドフォール装置の
油膜に代るものである。この装置では、支持格子構造に
より、陰極線管(CRT)のフェースプレートに薄い反
射膜を取付ける。アドレス動作は、アイドフォールと同
じく、ラスタ走査の電子ビームによって行なう。CRT
の硝子のフェースプレートの上に電子ビームによって沈
積された電荷が、一定電圧に保たれた膜を静電式にひき
つける。この引力により、膜が格子構造によって形成さ
れた井戸の中にたるみ、こうして変調された各々の画素
の場所でごく小さい球面鏡を形成する。この形式の変調
された画素から回折された光が、鏡面反射ビームの周り
に回転対称である比較的細い円錐に集中される。この
為、この形式のライト・バルブは、シュリーレン・スト
ッパと共に使われる。このシュリーレン・ストッパは、
ライト・バルブの変調されていない区域からの鏡面反射
の後、光学系によって形成された光源の像を遮る様に位
置ぎめされ且つそういう寸法の、1個の中心の遮蔽部で
構成される。変調された画素は、シュリーレン・ストッ
パの平面に光の円形パッチを生じ、これが中心の遮蔽部
より大きいが、それを中心としている。ストッパ効率、
即ち変調された画素のエネルギの内、シュリーレン・ス
トッパに遮られない部分は、変形可能な膜に基づく投影
器では、油膜アイドフォール投影器よりも一般的に幾分
低い。更に、この様な膜の変形し得るミラー装置は少な
くとも2つの大きな問題がある。比較的剛性の反射膜を
アドレスするのに高い電圧が必要であり、電子ビームの
ラスタと画素支持格子構造との間に僅かな整合外れがあ
ると、アドレスの問題を招く。この整合外れは、像のぼ
やけ並びに表示の明るさの非一様性の原因になる。
There are various types of diaphragm-type deformable mirrors. One type replaces the oil film of the idfall device described above. In this apparatus, a thin reflection film is attached to a face plate of a cathode ray tube (CRT) by a supporting grid structure. The addressing operation is performed by a raster scanning electron beam as in the case of the idle fall. CRT
The electric charges deposited by the electron beam on the glass face plate of the above attract electrostatically the film kept at a constant voltage. This attractive force causes the film to sag in the well formed by the lattice structure, thus forming a tiny spherical mirror at each modulated pixel location. Light diffracted from this type of modulated pixel is concentrated in a relatively thin cone that is rotationally symmetrical about the specularly reflected beam. For this reason, this type of light valve is used with a schlieren stopper. This schlieren stopper
After specular reflection from the unmodulated area of the light valve, it consists of a single central shield positioned and sized to block the image of the light source formed by the optics. The modulated pixel produces a circular patch of light in the plane of the schlieren stopper, which is larger than, but centered on, the central obscuration. Stopper efficiency,
That is, the portion of the modulated pixel energy that is not blocked by the schlieren stopper is generally somewhat lower in a deformable film-based projector than in an oil film idfall projector. Moreover, such a deformable mirror device of the membrane has at least two major problems. High voltages are required to address the relatively rigid reflective film, and slight misalignment between the electron beam raster and the pixel support grid structure causes addressing problems. This misalignment causes blurring of the image as well as non-uniformity of display brightness.

【0008】別の形式の膜形の変形し得るミラーが、3
0 IEEEトランスアクションズ・オン・エレクトロ
ニック・デバイセズ誌539頁(1983年)所載の
L.ホーンベックの論文及び米国特許第4,441,7
91号に記載されているが、シリコン・アドレス回路に
結合されたメタライズした重合体ミラーの配列で構成さ
れる混成集積回路である。下側にあるアナログ・アドレ
ス回路がミラー素子から空隙によって隔てられていて、
静電引力により、選ばれた画素でミラーの配列を変位さ
せる。この結果生ずる2次元の変位パターンが反射光に
対して対応する位相変調パターンを生ずる。このパター
ンはシュリーレン投影方法によってアナログの強度の変
化に変換することは出来るし、或いは光情報処理装置に
対する入力変換器として使うことが出来る。然し、膜形
の変形し得るミラーは、ごく小さい、ミクロン寸法の粒
子が膜と下側の支持構造の間に捕捉された時に起る様な
欠陥の影響を受け易いという製造上の問題がある。膜が
この様な捕捉された粒子の上のテントを形成し、このテ
ントの横方向の範囲は粒子自体の寸法よりもずっと大き
く、こういうテントがシュリーレン結像装置によって明
るいスポットとして結像される。
Another type of membrane-shaped deformable mirror is three.
0 IEEE Transactions on Electronic Devices, page 539 (1983). Hornbeck article and US Pat. No. 4,441,7
No. 91, a hybrid integrated circuit composed of an array of metallized polymer mirrors bonded to a silicon address circuit. The lower analog address circuit is separated from the mirror element by an air gap,
The electrostatic attraction displaces the array of mirrors at the selected pixel. The resulting two-dimensional displacement pattern produces a corresponding phase modulation pattern for the reflected light. This pattern can be converted into an analog intensity change by the Schlieren projection method, or can be used as an input converter for an optical information processing device. However, membrane-shaped deformable mirrors suffer from manufacturing problems because they are susceptible to defects such as those that occur when very small, micron-sized particles are trapped between the membrane and the underlying support structure. . The membrane forms a tent over such trapped particles, the lateral extent of which is much larger than the size of the particles themselves, which are imaged by the Schlieren imager as bright spots.

【0009】片持ちばりの変形し得るミラーは、変形可
能な片持ちばりの微小機械的な配列であり、何等かのア
ドレス手段によって静電式に個別に変形させて、入射光
を線形パターン又は面積パターンで変調することが出来
る。適当な投影光学系と共に使われた時、片持ちばりの
変形し得るミラーは、表示、光情報処理及び電子写真印
刷に用いることが出来る。真空蒸着によって硝子の上に
作られた金属の片持ちばりを用いた初期のものが、米国
特許第3,600,798号に記載されている。この装
置は、装置が一体化していない構造であることにより、
前側及び後側の硝子基板の整合を含めた製造上の問題が
ある。
A deformable mirror of a cantilever beam is a micromechanical array of deformable cantilever beams, which are electrostatically individually deformed by some addressing means to make incident light into a linear pattern or It can be modulated with an area pattern. When used with appropriate projection optics, the cantilevered deformable mirror can be used for display, optical information processing and electrophotographic printing. An early version using a metal cantilevered beam made on glass by vacuum deposition was described in US Pat. No. 3,600,798. This device has a structure that is not integrated,
There are manufacturing problems including alignment of the front and back glass substrates.

【0010】片持ちばりの変形し得るミラー装置が、2
2 IEEEトランスアクションズ・オン・エレクトロ
ニック・デバイセズ誌765頁(1975年)所載の
R.トーマス他の論文「ザ・ミラー・マトリクス・チュ
ーブ:ア・ノーベル・ライト・バルブ・フォ・プロジェ
クション・ディスプレイ」と米国特許第3,886,3
10号及び同第3,896,338号に記載されてい
る。この装置は次の様にして作られる。サファイヤの基
板の上のシリコンの上に熱作用による2酸化シリコン層
を成長させる。この酸化物は、中心で結合された4つの
片持ちばりのクローバの葉形の配列のパターンにする。
酸化物にアンダカットが出来るまで、シリコンを等方性
に湿式エッチし、各々の画素の中に、中心のシリコン支
持柱によって支持された4つの酸化物の片持ちばりを残
す。次に、反射率を持たせる為、クローバの葉形の配列
をアルミニウムでメタライズする。サファイヤの基板の
上にデポジットされたアルミニウムが基準格子電極であ
り、これは直流バイアスに保つ。装置をアドレスするに
は、走査形電子ビームを用いる。この電子ビームがクロ
ーバの葉形のはりの上に電荷パターンをデポジットし、
静電引力によって、はりを基準格子に向って変形させ
る。消去は、密な間隔の外部格子に負のバイアスを加
え、エネルギの小さい電子で装置を溢れさせることによ
って行なわる。シュリーレン投影器を使って、はりの変
形を投影スクリーンに於ける明るさの変化に変換する。
この装置の重要な特徴は、クローバの葉形と云う形状
が、はりの間の開口から45°回転した方向にはりを撓
ませることである。この為、簡単な断面を持つシュリー
レン・ストッパを使って、固定の回折背景信号を遮って
も、変調された回折信号を減衰させることがない。この
装置は1吋あたり500個の画素という画素密度で製造
され、はりは4°まで撓ませることが出来る。光学系は
150ワットのキセノン・アーク灯、反射シュリーレン
光学系、及び5の利得を持つ2.5×3.5フィートの
スクリーンを用いた。35フィート・ルーメンのスクリ
ーンの明るさ、15対1のコントラスト比、及び48%
のはり回折効率で、テレビジョンの走査線400本の解
像度が実証された。1/30秒未満の書込み時間が達成
され、消去時間は書込み時間の1/10という短さであ
った。然し、この装置は、走査誤差による解像度の低
下、製造の歩留まりの悪さ、及び普通の投影形陰極線管
に較べて利点がないことを含めて問題がある。即ち、走
査毎の位置ぎめの精度が、個々の画素の書込みの再現性
が得られる程高くない。この結果、解像度が低下するこ
とにより、同等程度に書込まれた発光体に較べて、同じ
解像度を保つには、画素の数を少くとも4倍に増加する
ことが必要になる。更に、クローバの葉形の支持柱に対
するエッチ・ストッパがないこと、はりの湿式エッチン
グによってはりの破損が起ること、並びに酸化物のはり
上で応力ゼロの状態で通常引張り応力のかかったアルミ
ニウムを蒸着する必要があることの為、装置の歩留まり
が制限される。更に、この装置は、普通の投影形CRT
に較べて、明白なコスト又は性能の利点がない。
There are two cantilevered deformable mirror devices.
2 R. R., published in IEEE Transactions on Electronic Devices, page 765 (1975). Thomas et al. "The Mirror Matrix Tube: A Nobel Light Bulb For Projection Display" and U.S. Pat. No. 3,886,3.
10 and 3,896,338. This device is made as follows. A thermal silicon dioxide layer is grown on the silicon on the sapphire substrate. The oxide forms a pattern of four cantilevered clover leaf-shaped arrays connected at the center.
The silicon is isotropically wet etched until the oxide is undercut, leaving four oxide cantilevers in each pixel supported by a central silicon support column. Next, the clover leaf-shaped array is metallized with aluminum in order to have a reflectance. Aluminum deposited on the sapphire substrate is the reference grid electrode, which holds a DC bias. A scanning electron beam is used to address the device. This electron beam deposits a charge pattern on the leaf-shaped beam of clover,
The electrostatic attraction causes the beam to deform toward the reference grid. Erasure is accomplished by applying a negative bias to a closely spaced outer lattice to flood the device with low energy electrons. A Schlieren projector is used to transform beam deformations into changes in brightness on the projection screen.
An important feature of this device is that the cloverleaf shape causes the beam to deflect 45 ° from the opening between the beams. Therefore, even if a fixed diffraction background signal is blocked by using a schlieren stopper having a simple cross section, the modulated diffraction signal is not attenuated. The device is manufactured with a pixel density of 500 pixels per inch and the beam can be flexed up to 4 °. The optics used a 150 watt xenon arc lamp, reflective Schlieren optics, and a 2.5 x 3.5 foot screen with a gain of 5. 35ft lumen screen brightness, 15: 1 contrast ratio, and 48%
The beam diffraction efficiency demonstrated a resolution of 400 television scan lines. A write time of less than 1/30 second was achieved and the erase time was as short as 1/10 of the write time. However, this device suffers from reduced resolution due to scanning errors, poor manufacturing yield, and lack of advantages over conventional projection cathode ray tubes. That is, the positioning accuracy for each scan is not so high as to obtain the reproducibility of writing of individual pixels. As a result, the resolution is reduced, so that it is necessary to increase the number of pixels by at least four times in order to maintain the same resolution as compared with a lighter body having the same degree of writing. In addition, there is no etch stopper for the leaf-shaped support columns of the clover, the failure of the beam due to the wet etching of the beam, and the normal tensile stressed aluminum at zero stress on the oxide beam. The need for vapor deposition limits the yield of the device. Furthermore, this device is a standard projection CRT.
There are no obvious cost or performance advantages compared to.

【0011】アドレス回路と共にシリコンの上に集積化
され、この為、前に説明した片持ちばり装置の高電圧回
路を用いた電子ビーム・アドレス及び真空外被を必要と
しない片持ちばりの変形し得るミラーが、31アプライ
ド・フィジックス・レターズ誌521頁(1977年)
所載のK.ピーターセンの論文「シリコンの上に作られ
た微小機械的な光変調器配列」及び米国特許第4,22
9,732号に記載されている。この内の最初の文献
は、飛込板形の片持ちばりの16×1の配列が記載され
ており、これは次の様にして作る。p+基板(又は埋込
み層)の上に厚さ約12ミクロンの<100>の向きの
シリコン(p形又はn形)のエピタキシャル層を成長さ
せる。このエピタキシャル層を約0.5ミクロンの厚さ
に酸化して、厚さ約500ÅのCr−Au被膜で覆う。
Cr−Auをエッチングによって除いて、接点パッド及
びアドレス線を形成し、飛込板形のメタライズ部分を構
成する。第2のマスク工程で、酸化物をメタライズ部分
の周りでくし形パターンでエッチングによって除く。最
後に、シリコン自体を120℃でエチレンジアミン及び
カテコールの溶液でエッチする。結晶軸に対するマスク
の正しい向きが保たれていれば、金属でコートされた酸
化物の飛込板がエッチによってアンダカットされ、シリ
コンから解放される。このエッチは異方性であるから、
くし形パターンの矩形包絡線を限定する<111>面に
よって、それ以上の横方向のエッチングが停止される。
更に、エッチヤントがp+材料によって抑制され、この
為飛込板の下の井戸の深さがエピタキシャル層の厚さに
よって限定される。基板と飛込板形のメタライズ部分の
間に直流電圧を印加すると、薄い酸化物の飛込板がエッ
チされた井戸に向って下向きに静電作用によって撓む。
長さ106ミクロン及び幅25ミクロンの飛込板は、閾
値電圧が約66ボルトであった。
A modification of the cantilever without the need for electron beam addressing and a vacuum envelope using the high voltage circuitry of the cantilever device previously described, integrated on silicon with the addressing circuit. The mirror to be obtained is 31 Applied Physics Letters, p. 521 (1977).
The K. Petersen's paper "Micro-Mechanical Light Modulator Arrays on Silicon" and U.S. Pat. No. 4,22.
No. 9,732. The first of these documents describes a 16 × 1 array of jumper plate cantilevers, which is made as follows. An epitaxial layer of <100> -oriented silicon (p-type or n-type) about 12 microns thick is grown on the p + substrate (or buried layer). The epitaxial layer is oxidized to a thickness of about 0.5 micron and covered with a Cr-Au coating having a thickness of about 500Å.
Cr-Au is removed by etching to form contact pads and address lines to form a dipping plate type metallized portion. In a second mask step, the oxide is etched away in a comb pattern around the metallization. Finally, the silicon itself is etched at 120 ° C. with a solution of ethylenediamine and catechol. If the mask is properly oriented with respect to the crystallographic axis, the metal-coated oxide studs are undercut by etching and freed from silicon. This etch is anisotropic,
Further lateral etching is stopped by the <111> planes that define the rectangular envelope of the comb pattern.
Furthermore, the etchant is suppressed by the p + material, which limits the depth of the well below the dip plate by the thickness of the epitaxial layer. When a DC voltage is applied between the substrate and the dip plate metallization, the thin oxide dip plate is electrostatically deflected downward toward the etched well.
The 106 micron long and 25 micron wide dip plate had a threshold voltage of about 66 volts.

【0012】2番目に引用した文献、即ち米国特許第
4,229,732号には、飛込板装置(メタライズし
た2酸化シリコンの片持ちばりの下に井戸を形成する為
のエッチ・ストッパとしての埋込みp+形層)と同様に
製造されるが、異なる構成を持つ装置が記載されてい
る。即ち、片持ちばりは、1つの隅で丁番結合された四
角なフラップの形をしている。フラップは、飛込板のよ
うに1次元の1列ではなく、2次元の配列を形成し、フ
ラップの下の井戸は接続されておらず、フラップに対す
るアドレス線は、行及び列のフラップの間でシリコンの
上面の上に形成することが出来る。勿論、フラップを隅
で丁番結合することは、米国特許第3,886,310
号及び同第3,896,338号のクローバの葉形の構
造からきたものであるが、完全なクローバの葉形の構造
を使うことが出来ない。これは、そうすると、クローバ
の葉形のフラップがシリコン表面から隔離された中心の
柱に丁番結合される為に、表面のアドレス線が出来ない
からである。更に、こういう装置は、密度の制約と小さ
な分数の活性区域の為に、解像度が不良で効率が低く、
製造の歩留まりが低く、アドレス回路の回折効果によっ
てコントラスト比が低下し、酸化物のフラップの充電効
果の為に残留像があるという問題がある。更に具体的に
云うと、アドレス回路が活性区域(フラップ)の周りに
押込められる。これは、p+形エッチ・ストッパまでエ
ピタキシャル層をエッチングによって除くことによっ
て、井戸が形成される為に、活性区域の下にアドレス回
路を配置する選択がとれないからである。この為、活性
区域が実質的に縮小しそれと共に回折効率が下がる。こ
れは、スクリーンの同じ明るさには、より多くの灯の電
力が必要であることを意味する。アドレス回路が余分の
面積を必要とする為、画素の寸法がフラップの面積より
大幅に増加し、その結果、達成し得る解像度が低下す
る。井戸を形成するのに必要な湿式エッチングは、電気
的にも機械的にも歩留まりが低くなることに通ずる。実
際、チップにダイス切りした後の様な湿式の清浄化がフ
ラップ及び飛込板を破壊する。これは、回転−洗滌/乾
燥サイクルの間、はりの下に捕捉された水が、表面から
回転してとび出す時に、はりを壊すからである。この代
りに、水を表面から蒸発させると、その後に残る表面の
残渣が、表面の漏れ電流を増加し、それが装置の変わり
易い動作を招く。更に、シリコン表面にあるアドレス回
路が入射光にさらされて変調され、トランジスタ・ゲー
トからの不所望の回折効果を生ずると共にコントラスト
比を下げる。更に、アドレス構造に漏れる光が光によっ
て発生された電荷を生じ、蓄積時間を短くする。最後
に、酸化物/金属のフラップは絶縁側が井戸を向いてお
り、井戸の前後に存在する強い電界の為に充電される。
これが残留(「バーンイン」)像を生ずる。この残留像
の問題を除く為に必要な交流駆動は、説明されているN
MOS駆動回路から供給することが出来ない。更に、最
大の安定な撓みを通越してフラップを撓ませると、フラ
ップが壊れ、井戸の底に付着する。この為、崩壊電圧よ
り高い電圧は絶対に避けなければならない。
The second cited document, US Pat. No. 4,229,732, describes a diving plate device (as an etch stopper for forming a well under a metallized silicon dioxide cantilever). Device, but with a different configuration is described. That is, the cantilever is in the form of a square flap that is hinged at one corner. The flaps form a two-dimensional array rather than a one-dimensional, one-column array like the diving plates, the wells under the flaps are unconnected, and the address lines for the flaps are between the row and column flaps. Can be formed on the upper surface of silicon. Of course, hingedly joining the flaps at the corners is described in US Pat. No. 3,886,310.
No. 3,896,338, the leaf-shaped structure of the clover, but the leaf-shaped structure of the complete clover cannot be used. This is because the clover leaf-shaped flaps are then hinged to the central post, which is isolated from the silicon surface, thus leaving no surface address lines. Moreover, such devices have poor resolution and low efficiency due to density constraints and small fractional active areas,
There are problems that the manufacturing yield is low, the contrast ratio is lowered due to the diffraction effect of the address circuit, and there is a residual image due to the effect of charging the oxide flap. More specifically, the address circuit is tucked around the active area (flap). This is because the wells are formed by etching away the epitaxial layer down to the p + type etch stopper, which leaves no choice to place the address circuitry under the active area. This causes the active area to be substantially reduced, which in turn reduces the diffraction efficiency. This means that more light power is needed for the same screen brightness. Since the address circuitry requires extra area, the pixel size is significantly increased over the flap area, resulting in a reduction in the achievable resolution. The wet etching required to form wells leads to low electrical and mechanical yields. In fact, wet cleaning, such as after dicing into chips, destroys the flaps and dive plates. This is because during the spin-wash / dry cycle the water trapped under the beam breaks the beam as it spins off the surface. Alternatively, when water is allowed to evaporate from the surface, the surface residue that remains behind increases the surface leakage current, which leads to variable operation of the device. In addition, the addressing circuitry on the silicon surface is exposed to and modulated by the incident light, causing unwanted diffraction effects from the transistor gate and lowering the contrast ratio. In addition, the light leaking into the address structure produces a charge generated by the light, which shortens the storage time. Finally, the oxide / metal flaps, with the insulating side facing the well, are charged due to the strong electric field existing before and after the well.
This produces a residual ("burn-in") image. The AC drive required to eliminate this residual image problem is described in N
It cannot be supplied from the MOS drive circuit. In addition, flexing the flap through the maximum stable deflection causes the flap to break and stick to the bottom of the well. Therefore, a voltage higher than the collapse voltage must be absolutely avoided.

【0013】変形の片持ちばり方式が24IBMジャー
ナル・オブ・リサーチ・アンド・ディベロップメント誌
631頁(1980年)所載のK.ピータセンの論文
「シリコン捩れ走査ミラー」及び4 IEEEエレクト
ロニック・デバイセズ・レターズ誌3頁(1983年)
所載のM.キャドマン他の論文「薄い金属膜を用いた新
しい微小機械的な表示装置」に記載されている。この方
式は、向い合った2つの隅で周囲の反射面に接続された
金属フラップを形成し、この接続部によって形成された
軸線に沿ってフラップを捩らせることによって動作す
る。フラップはその下にあるアドレス用の基板とモノリ
シックに形成されておらず、前に述べた変形し得る膜装
置と同様に、基板に対して接着されている。
A modified cantilever system is disclosed in K. K. of the 24 IBM Journal of Research and Development, page 631 (1980). Pietersen's paper "Silicon Twisting Scanning Mirrors" and 4 IEEE Electronic Devices Letters, page 3 (1983).
The M. Cadman et al., "A New Micromechanical Display Using Thin Metal Films". This scheme works by forming a metal flap connected to the surrounding reflective surface at two opposite corners and twisting the flap along the axis formed by this connection. The flap is not monolithically formed with the underlying addressing substrate, but is adhered to the substrate, similar to the previously described deformable membrane device.

【0014】上に引用した片持ちばりを記載した全ての
文献は、片持ちばり装置と共にシュリーレン投影光学系
を使うことを述べている。然し、こういう装置は達成し
得る光学的な性能の点で制約がある。第1に、結像レン
ズの開口直径が、信号エネルギだけを通過させるのに必
要な値よりも大きくしなければならない。この為、シュ
リーレン・ストッパの中心の遮蔽部の前後の全ての信号
エネルギを通過させる為に、レンズの速度を比較的高く
しなければならない(或いはこれと同等であるが、その
fナンバーを相対的に小さくしなければならない)。更
に、この作像形式では、信号がレンズの瞳の外側部分を
通過する。SLM上の任意の所定の点から出て、結像レ
ンズの瞳の一番外側の区域を通過する光線は、どんな結
像レンズの光学的な設計でも、十分に補正された焦点に
持って来るのが最も困難な光線である。外側の光線を良
好に制御すれば、結像レンズの中心を通る光線は自動的
によく補正される。従って、結像レンズについては、一
層高いレベルの光学的な設計の複雑さが要求される。第
2に、片持ちばりのSLMの軸外画素の十分に補正され
た像を結像レンズが形成し得る様な画角も制限されてい
る。どんなレンズの設計作業も、レンズの速度と良好な
像の品質でカバーし得る画角との間の兼合いである。高
速レンズは小さな視野にわたって作用する傾向があり、
広角レンズは比較的遅い傾向がある。シュリーレン結像
装置はその開口全体にわたって十分に補正されていなけ
ればならないし、この開口の直径が像を形成する光を通
過させるのに必要な値よりも大きいので、信号が遮蔽さ
れていない直径の一層小さなレンズの中心を通過する様
に異なる結像形式を工夫することが出来た場合よりも、
レンズによってカバーし得る画角は一層小さい。最後
に、所定の有限の速度を持つ結像レンズで、シュリーレ
ン・ストッパ形式を使うと、利用し得る光源の規模も制
限される。これによって撓ませた画素の像の所で、投影
スクリーン又は受光体に送出すことの出来る放射束密度
のレベルが制限される。この放射束密度のレベル、即
ち、単位面積あたりの送出されるエネルギは、光源のラ
ジアンス、光学系の透過率及び像を形成する光線の円錐
の立体角の積に関係する。光源のラジアンスは使う特定
の灯のみによって決定される。光学系の透過率は特定の
SLM/シュリーレン・ストッパ形式のストッパ効率と
表面透過損失とに関係する。然し、像を構成する光の円
錐の立体角は、信号エネルギで充たされた結像レンズの
瞳の面積に正比例する。結像レンズの瞳の中心区域を遮
蔽するシュリーレン・ストッパを使うと、利用し得る瞳
の面積が制限され、この為、所定の速度のレンズ並びに
所定のラジアンスの光源で達成し得る像平面の放射束密
度のレベルが制限される。これが、利用し得る最大の光
の円錐が、はりの撓み角に等しい開口角を持つという放
射束密度の基本的な制約の他にある。
All references cited above for cantilever beams describe the use of Schlieren projection optics with a cantilever device. However, such devices are limited in the optical performance they can achieve. First, the aperture diameter of the imaging lens must be larger than required to pass only the signal energy. Therefore, in order to pass all the signal energy before and after the shield at the center of the schlieren stopper, the speed of the lens must be relatively high (or, equivalently, the f-number is relatively Must be small). Moreover, in this imaging format, the signal passes through the outer portion of the lens pupil. Light rays emanating from any given point on the SLM and passing through the outermost area of the imaging lens pupil bring to a well-corrected focus, whatever the optical design of the imaging lens. Is the most difficult ray of light. With good control of the outer rays, the rays passing through the center of the imaging lens are automatically well corrected. Therefore, a higher level of optical design complexity is required for the imaging lens. Second, the angle of view is also limited such that the imaging lens can form a fully corrected image of the off-axis pixels of the cantilever SLM. Any lens design task is a trade-off between lens speed and angle of view that can be covered with good image quality. Fast lenses tend to work over a small field of view,
Wide-angle lenses tend to be relatively slow. The Schlieren imager must be well-corrected throughout its aperture, and the diameter of this aperture is larger than that needed to pass the image-forming light, so that the signal is of unobstructed diameter. More than if you could devise a different imaging format to pass through the center of a smaller lens,
The angle of view that can be covered by the lens is smaller. Finally, with a finite velocity imaging lens, the use of the Schlieren stopper format also limits the size of the light source available. This limits the level of radiant flux density that can be delivered to the projection screen or photoreceptor at the deflected pixel image. The level of this radiant flux density, ie the energy delivered per unit area, is related to the product of the radiance of the light source, the transmission of the optical system and the solid angle of the cone of rays forming the image. The radiance of a light source is determined only by the particular lamp used. The transmittance of an optical system is related to the stopper efficiency and surface transmission loss of a particular SLM / Schlieren stopper type. However, the solid angle of the light cone forming the image is directly proportional to the area of the pupil of the imaging lens which is filled with signal energy. The use of a schlieren stopper to block the central area of the pupil of the imaging lens limits the available pupil area and thus the image plane emission that can be achieved with a given velocity lens and a given radiance source. The level of bundle density is limited. This is in addition to the fundamental constraint on radiant flux density that the maximum light cone available has an aperture angle equal to the deflection angle of the beam.

【0015】この為、公知の片持ちばりのSLMは、画
素の分数活性区域をアドレス回路が制限すること、処理
工程によって歩留まりが低くなること、はりの膜の応力
に影響されること、はりの絶縁体の帯電効果、はりの崩
壊に対する過電圧の保護がないこと、コストの安い光学
系の設計と性能とが両立しないこと、及び面に対する非
平面状のアドレス回路の為の低いコントラスト比を含め
た問題がある。
For this reason, the known cantilevered SLM limits the fractional active area of the pixel by the address circuit, lowers the yield due to processing steps, is affected by the stress of the beam film, and Includes insulator charging effects, no overvoltage protection against beam collapse, incompatibility between low cost optics design and performance, and low contrast ratio for non-planar address circuits to surfaces. There's a problem.

【0016】[0016]

【問題点を解決する為の手段及び作用】この発明は撓む
ことが出来るはり及び電子式アドレス方式を持つ空間光
変調器と、大体最後の工程としてはりを処理用スペーサ
から解放するその製法に関する。これによって、処理の
際、はりが破損するという公知の方法の問題が解決され
る。好ましい実施例は、スペーサのプラズマ・エッチに
よってはりを解放する。このプラズマ・エッチは、基板
をチップにダイス切りする後に行なうことが出来、各々
のチップがSLMと柱上のはりとを形成する。別の好ま
しい実施例もスペーサをプラズマ・エッチするが、途中
までしか行なわず、こうしてスペーサをSLMの構造要
素として使うことが出来る様にする。こういう方法によ
り、基板アドレス方式を取入れたSLM構造が出来る様
になり、公知の方法の回折及び詰込みの問題が解決され
る。
SUMMARY OF THE INVENTION The present invention relates to a spatial light modulator having a flexible beam and an electronic addressing system, and, generally as a final step, a method of making the beam free from a processing spacer. . This solves the problem of the known method of damaging the beam during processing. The preferred embodiment releases the beam by plasma etching the spacers. This plasma etch can be performed after dicing the substrate into chips, each chip forming an SLM and posts on the posts. Another preferred embodiment also plasma etches the spacer, but only halfway, thus allowing the spacer to be used as a structural element of an SLM. Such a method allows for an SLM structure that incorporates a substrate addressing scheme, and solves the diffraction and packing problems of known methods.

【0017】[0017]

【実施例】この発明の撓むことが出来るはりを用いた空
間光変調器(SLM)は、典型的には画素の線形又は面
積配列で形成される。各々の画素は個別にアドレス可能
であって、撓むことが出来る反射片持ちばりを持ってい
る。画素はモノリシックのシリコンをベースとしたチッ
プの形に組合される。この発明の製法では、チップはシ
リコン・ウエーハを処理し、ウエーハをチップにダイス
切りした後、個々のチップを処理することによって製造
される。チップの寸法は用途に応じて変わる。例えば、
2400×1の画素の線形配列(これは1吋あたりドッ
ト300個のプリンタの部品にすることが出来る)を約
1300×250ミルのチップに作ることが出来、画素
は約12ミクロン平方である。SLMは画素が光を反射
することによって動作し、反射光は撓むことが出来るは
りの撓みを変えることによって変調される。以下の説明
は主にSLMの個々の画素に関するものであるが、図面
は見易くする為に略図で示してある。
DETAILED DESCRIPTION OF THE INVENTION A flexible beam spatial light modulator (SLM) of the present invention is typically formed with a linear or area array of pixels. Each pixel is individually addressable and has a deflectable reflective cantilever. Pixels are combined in the form of monolithic silicon-based chips. In the process of this invention, chips are manufactured by treating a silicon wafer, dicing the wafer into chips, and then treating the individual chips. Chip dimensions vary depending on the application. For example,
A linear array of 2400 x 1 pixels (which can be part of a printer with 300 dots per inch) can be made on a chip of about 1300 x 250 mils, with pixels about 12 microns square. SLMs operate by pixels reflecting light, and the reflected light is modulated by changing the deflection of a deflectable beam. Although the following description is primarily concerned with individual pixels of the SLM, the drawings are shown schematically for clarity.

【0018】この発明の第1の好ましい実施例の方法に
よって製造された撓むことが出来るはりを用いた空間光
変調器の第1の好ましい実施例の1個の画素が図1Aに
簡略斜視図で示されており、図1Bに側面断面図で示さ
れており、図1Cに平面図で示されている。画素は全体
を20で示してあるが、基本的には浅い井戸を覆うフラ
ップであって、基板22、スペーサ24、反射層26及
び層26内に形成されたフラップ28を含む。フラップ
28がプラズマ・エッチ・アクセス孔30を持ってい
る。画素20の典型的な寸法は次の通りである。フラッ
プ28は1辺が12乃至25ミクロンの四角であり、ス
ペーサ24は厚さが1乃至2.5ミクロンであり(この
為フラップ28の底面から基板22までの距離は1乃至
2.5ミクロンである)、層26は厚さが0.12ミク
ロン(1200Å)であり、孔30は2ミクロン平方で
あり、プラズマ・エッチ・アクセスすき間32は2ミク
ロン幅である。
One pixel of the first preferred embodiment of a spatial light modulator using a deflectable beam manufactured by the method of the first preferred embodiment of the present invention is shown in a simplified perspective view in FIG. 1A. , A side cross-sectional view is shown in FIG. 1B, and a plan view is shown in FIG. 1C. The pixel is shown generally at 20, but is basically a flap over a shallow well and includes a substrate 22, spacers 24, a reflective layer 26 and a flap 28 formed in layer 26. The flap 28 has a plasma etch access hole 30. Typical dimensions of the pixel 20 are as follows. The flap 28 is a square with sides of 12 to 25 microns, and the spacer 24 has a thickness of 1 to 2.5 microns (so that the distance from the bottom of the flap 28 to the substrate 22 is 1 to 2.5 microns. Layer 26 is 0.12 microns (1200 Å) thick, holes 30 are 2 microns square, and plasma etch access gap 32 is 2 microns wide.

【0019】基板22は5乃至10オームcmの比抵抗を
持つ<100>配向のシリコンである。スペーサ24は
絶縁体であるポジのフォトレジストである。層26は4
%の銅と合金化したアルミニウムである。この合金の熱
膨張係数はスペーサ24と大幅には違っておらず、これ
によって後で説明する様に、層26の上に層24をデポ
ジッションすることによって生ずる層24,26の間の
応力が最小になる。
The substrate 22 is <100> oriented silicon having a resistivity of 5 to 10 ohm cm. The spacer 24 is a positive photoresist that is an insulator. Layer 26 is 4
% Aluminum alloyed with copper. The coefficient of thermal expansion of this alloy is not significantly different from the spacer 24, which, as will be explained later, reduces the stress between layers 24, 26 caused by depositing layer 24 on layer 26. To be the smallest.

【0020】層26及び基板22の間に電圧を印加する
ことにより、画素20を作動する。フラップ28及び基
板22の露出面が空隙キャパシタの2つの極板を形成
し、電圧によって2つの極板に誘起された反対の電荷
が、フラップ28を基板22に引きつける静電力を加え
る。この引力によってフラップ28は丁番区域34で曲
がり、基板22に向って撓む。図2はこの撓みを誇張し
て示すと共に、一番小さなすき間の領域に電荷が集中す
ることを示している。20乃至25ボルトの範囲内の電
圧では、撓みは1°乃至2°の範囲内である(撓みが1
°の場合、20ミクロンの寸法のフラップでは、丁番3
4から一番遠いフラップ28の隅は約0.5ミクロン垂
直に移動する)。この撓みが電圧の著しい非直線関数で
あることに注意されたい。これは、丁番34の曲げによ
って発生される復元力は撓みの大体直線関数であるが、
静電引力が、フラップ28の一番近い隅と基板22の間
の距離の逆数の対数に従って増加する為である(静電容
量が距離の減少と共に増加し、この為誘起される電荷が
量が増加すると共に一層接近することに注意された
い)。図3は電圧に対する撓みの依存性を示す。フラッ
プ28が不安定になって、すっかり曲がって基板22と
接触する電圧が崩壊電圧と呼ばれる。崩壊電圧より若干
小さい電圧では、撓みは大体電圧の直線関数(図3の点
線参照)であり、これがアナログ動作領域である。
Pixel 20 is activated by applying a voltage between layer 26 and substrate 22. The exposed surfaces of flap 28 and substrate 22 form the two plates of the air gap capacitor, and the opposite charges induced in the two plates by the voltage exert an electrostatic force that attracts flap 28 to substrate 22. This attractive force causes flap 28 to bend in hinge area 34 and flex towards substrate 22. FIG. 2 shows this deflection exaggeratedly, and shows that the electric charges are concentrated in the region of the smallest gap. For voltages in the range of 20 to 25 volts, the deflection is in the range of 1 ° to 2 ° (1 deflection is
In the case of °, a flap with a size of 20 microns has a hinge 3
The furthest corner of flap 28 from 4 moves vertically about 0.5 microns). Note that this deflection is a significant nonlinear function of voltage. This is because the restoring force generated by bending the hinge 34 is a roughly linear function of deflection,
This is because the electrostatic attraction increases with the logarithm of the reciprocal of the distance between the nearest corner of the flap 28 and the substrate 22 (capacitance increases with decreasing distance, and thus the amount of induced charge is Note that as it increases, it gets closer. FIG. 3 shows the dependence of deflection on voltage. The voltage at which the flap 28 becomes unstable and bends completely to contact the substrate 22 is called the collapse voltage. At voltages just below the collapse voltage, the deflection is roughly a linear function of voltage (see dotted line in Figure 3), which is the analog operating region.

【0021】フラップ28と基板22の間に電圧を印加
すること(云い換えれば、画素20をアドレスするこ
と)を、片持ちばりの空間光変調器の他の画素を考えた
時に起る回路の複雑性に関係なく例示したので、画素2
0は極めて簡単である。回路は後で述べる他の好ましい
実施例について説明する。ここでは、最初に画素20の
製造方法について説明する。
Applying a voltage between the flap 28 and the substrate 22 (in other words, addressing the pixel 20) occurs when considering other pixels of the cantilevered spatial light modulator. Since it is illustrated regardless of complexity, pixel 2
0 is extremely simple. The circuit describes another preferred embodiment which will be described later. Here, a manufacturing method of the pixel 20 will be described first.

【0022】画素20の製造工程は次の通りである。
(1) 最初に5乃至10オームcmの比抵抗を持つ<100
>配向のシリコン基板を用いる(典型的には基板は直径
3吋の円形ウエーハの形をしている)。(2) 層を約2ミ
クロンの厚さにする場合、クロロベンゼンに不溶性のポ
ジのフォトレジスト層(例えばノンバラック樹脂をベー
スとしたレジスト)を回転付着する。この回転付着は、
厚手の回転付着層で発生する表面の波を避ける為に3段
階に分けて行なうべきである。即ち、約0.7ミクロン
のレジストを回転付着し、焼成し、別の0.7ミクロン
のレジストを回転付着し、再び焼成し、最後の0.7ミ
クロンのレジストを回転付着し、最後に焼成する。(3)
温度の不整合と、その為に金属層とレジスト層の間に起
る応力を最小限に抑える為に、室温に近い温度で、4%
の銅と合金化した0.12ミクロンのアルミニウム層を
スパッタリングによってデポジットする。(4) ポジのフ
ォトレジストを適用し、写真製版によってそのパターン
を定めて、プラズマ・エッチ・アクセス孔及びすき間を
限定する。(5) 露出したアルミニウム合金をプラズマ・
エッチし(例えば塩素−3塩化硼素−4塩化シリコンの
エッチ・ガスを使うことが出来る)、プラズマ・エッチ
・アクセス孔及びすき間を形成する。(6) この後の工程
の間の保護層として作用するPMMA(ポリメチルメタ
クリレート)層を回転付着する。(7) 基板をチップにダ
イス切りする(各チップがSLMになる)。(8) クロロ
ベンゼンを吹付けることによってPMMAを溶解し、直
ちに遠心分離によって、ダイス切りの破片を除去する。
ポジのレジストがPMMA現像剤に溶解しないことに注
意されたい。(9) チップの等方性プラズマ・エッチを行
なって、フラップの下からスペーサ(ポジのフォトレジ
スト)を除去し、こうして井戸を形成する。このエッチ
によってフラップの頂部にあるレジスト層も除去され、
チップの処理が完了する。ダイス切り作業の間も保護P
MMAの清浄化の間も、フラップがダイス切りの破片に
直接的に露出しないことに注意されたい。工程9の便利
なプラズマ・エッチは酸素を基本とする。酸素がPMM
A及びフォトレジストを急速にエッチかるが、シリコン
もアルミニウムもエッチしない。スペーサは約120℃
で軟化するので、このプラズマ・エッチは低温にしなけ
ればならない。
The manufacturing process of the pixel 20 is as follows.
(1) Initially <100 with a resistivity of 5 to 10 ohm cm
> Oriented silicon substrate is used (typically the substrate is in the form of a 3 inch diameter circular wafer). (2) If the layer is to be about 2 microns thick, a chlorobenzene-insoluble positive photoresist layer (eg, a resist based on a non-barrack resin) is spun on. This rotational attachment is
It should be done in three steps to avoid surface waves generated in the thick spin deposit. That is, about 0.7 micron resist is spun on and baked, another 0.7 micron resist is spun on, baked again, and the last 0.7 micron resist is spun on and finally baked. To do. (3)
In order to minimize the temperature mismatch and the resulting stress between the metal layer and the resist layer, 4% at a temperature close to room temperature.
A 0.12 micron aluminum layer alloyed with copper is deposited by sputtering. (4) Apply a positive photoresist and define its pattern by photolithography to define plasma etch access holes and gaps. (5) Plasma exposed aluminum alloy
Etch (for example, chlorine-3 boron chloride-4 silicon chloride etch gas can be used) to form plasma etch access holes and gaps. (6) Spin-on a PMMA (polymethylmethacrylate) layer that acts as a protective layer during subsequent steps. (7) Dice the substrate into chips (each chip becomes an SLM). (8) Dissolve PMMA by spraying chlorobenzene, and immediately remove the diced pieces by centrifugation.
Note that the positive resist does not dissolve in PMMA developer. (9) Perform an isotropic plasma etch of the chip to remove the spacer (positive photoresist) from under the flap, thus forming a well. This etch also removes the resist layer on top of the flaps,
The chip processing is complete. Protects during die cutting work P
Note that during MMA cleaning, the flaps are not directly exposed to the diced debris. The convenient plasma etch of step 9 is oxygen based. Oxygen is PMM
Rapidly etches A and photoresist, but neither silicon nor aluminum. Spacer is about 120 ℃
This plasma etch must be at a low temperature as it softens at.

【0023】勿論、工程9のプラズマ・エッチは、監視
又は調時しなければならない。これは、フラップと基板
の間のスペーサの部分を越えてまでスペーサを除去し続
けると、最終的には反射層に対する支持体が除去され、
隣りの画素に入り込むからである。これがフラップにプ
ラズマ・エッチ・アクセス孔を設ける理由である。図4
A乃至図4Dに示す様に、スペーサの除去は向きに対す
る依存性がなく、フラップ28をアンダカットするのと
同じ速度で層26をアンダカットする。図4Aはエッチ
の初期段階を示す。左側部分は平面図であり、アンダカ
ットの水平方向の範囲を破線で示してある。右側部分は
側面断面図であり(断面は丁番を通るフラップの対角線
に沿っている)、プラズマ・エッチ・アクセス孔30の
効果を示している。図4B及び図4Cは相次ぐ段階を示
し、図4Dはエッチの完了した時を示す。図4Cから明
らかな様に、孔30は浅い井戸、即ち薄いスペーサ24
に対して最も効果がある。
Of course, the plasma etch of step 9 must be monitored or timed. This is because if we continue to remove the spacers beyond the portion of the spacer between the flap and the substrate, the support for the reflective layer will eventually be removed,
This is because it enters the adjacent pixel. This is the reason for providing the plasma etch access holes in the flap. Figure 4
As shown in FIGS. 4A-4D, the removal of spacers is orientation independent and undercuts layer 26 at the same rate that undercuts flap 28. FIG. 4A shows the initial stage of the etch. The left part is a plan view, and the horizontal range of the undercut is indicated by a broken line. The right part is a side cross-sectional view (the cross-section is along the diagonal of the flap through the hinge), showing the effect of the plasma etch access hole 30. 4B and 4C show successive steps and FIG. 4D shows when the etch is complete. As is apparent from FIG. 4C, the holes 30 are shallow wells or thin spacers 24.
Is most effective against

【0024】プラズマ・エッチ工程9の精密な監視は次
の様に行なうことが出来る。チップの隅(1つ又は複
数)にある各々のエッチ制御構造は図5に示すパターン
にする。その頂部を平面図、その底部を側面断面図で示
してある。層26の残りの部分から隔離された層26の
矩形部分36はくり抜きばりと呼ばれ、数列形の増加す
る幅を持つ。スペーサのプラズマ・エッチによる除去の
際、チップの制御用の隅を明視野の顕微鏡の下で周期的
に観察する。図6はプラズマ・エッチが進行する時のく
り抜きばりがとる一連の位置を示している。明視野の顕
微鏡の下で観察した時、くり抜きばり36が最初は明る
く見え、くり抜きばり36の両側からのプラズマ・エッ
チによるアンダカットが出合うまで、引続いて明るく見
える。出合う時、くり抜きばり36はスペーサ24から
解放され、十分な角度だけ傾く。この時はり36が暗く
見える。プラズマ・エッチを続けると、はり36を支持
する三日月形のスペーサ24が除去され、はり36は中
間調を経由してから再び明るくなる。時間の関数として
エッチ制御構造を検査することにより、アンダカットの
程度並びに速度を精密に決定することが出来る。一旦は
り36が傾くと、はり36を支持する三日月形のスペー
サ24のエッチングは片側だけから行なわれるので、は
りはもはや有用な情報を持たない。従って、はり36を
再び明るく見える状態に持って来るのに要する余分の時
間は、SLMチップのフラップに対するアンダカット速
度を表わさない。くり抜きばりの臨界的な幅(スペーサ
が丁度フラップの下から全面的に離れる様にする様なは
りの傾きにする幅。図4D参照)は経験的に決定され
る。プラズマ・エッチのアンダカット速度が露出したス
ペーサ材料の面積に関係するので、簡単な形状で決まら
ない。プラズマ・エッチの進行度を監視する便宜の為、
この臨界的な幅の前後の或る分布した幅を持つはりが選
ばれる。
The precise monitoring of the plasma etching step 9 can be performed as follows. Each etch control structure at the corner (s) of the chip has the pattern shown in FIG. The top is shown in a plan view and the bottom is shown in a side sectional view. The rectangular portion 36 of the layer 26, which is isolated from the rest of the layer 26, is called a hollow beam and has a series of increasing widths. During the plasma etch removal of the spacers, the control corners of the chip are periodically observed under a bright field microscope. FIG. 6 shows a series of positions taken by the hollow beam as the plasma etch progresses. When viewed under a bright field microscope, the hollow beam 36 initially appears bright and continues to appear bright until undercuts from the plasma etch from both sides of the hollow beam 36 are encountered. When they meet, the hollow beam 36 is released from the spacer 24 and tilts by a sufficient angle. At this time, the beam 36 looks dark. Continuing the plasma etch removes the crescent-shaped spacers 24 that support the beam 36, causing the beam 36 to re-bright through the midtones. By examining the etch control structure as a function of time, the extent and rate of undercut can be precisely determined. Once the beam 36 is tilted, the beam no longer has useful information because the etching of the crescent shaped spacers 24 supporting the beam 36 is done from only one side. Therefore, the extra time required to bring beam 36 back into the bright-looking state does not represent an undercut rate for the flap of the SLM tip. The critical width of the hollow beam (the width at which the beam tilts so that the spacer is just entirely under the flap, see FIG. 4D) is empirically determined. The plasma etch undercut rate is related to the area of the exposed spacer material and is not a simple shape. For convenience of monitoring the progress of plasma etch,
Beams with some distributed width around this critical width are chosen.

【0025】同じ処理を使うが、形の異なるフラップ2
8を持つ画素20を形成することも出来る。図7は種々
の代案の平面図である。勿論、プラズマ・エッチ・アク
セス孔の数はフラップ又は飛込板の寸法及びその下の井
戸の深さに関係する。フラップは主に丁番結合の点で曲
がるが、飛込板ははり全体に沿って曲がる。フラップは
略一定の角度で曲がるので、同等の寸法の飛込板よりも
回折効率が一層大きい。フラップの丁番は隅にあっても
よいし、或いは側面に沿っていてもよい。フラップの隅
の丁番は、フラップの周縁を限定するプラズマ・エッチ
・アクセスすき間に対して45°のシュリーレン・スト
ッパ又は45°の暗視野弁別を用いて、撓んだフラップ
のコントラストのよい投影像を発生することが出来る。
この弁別方式では、フラップの周縁の開口(プラズマ・
エッチ・アクセスすき間)からの全ての軸上回折光を遮
るが、フラップの45°の撓みからの軸外光を通過させ
る様な光学的なストッパを設計する。プラズマ・エッチ
・アクセス孔が殆んど等方性をもって光を回折するの
で、この光の幾分かがシュリーレン・ストッパの周りを
通る。然し、各々の孔が回折するのは、各々の画素に入
射する全部の光エネルギの小さな一部分にすぎず、この
エネルギの小さな端数しかストッパを通過しないので、
この結果起る劣化は無視し得る。
Flap 2 using the same process but different shapes
It is also possible to form a pixel 20 having 8 pixels. FIG. 7 is a plan view of various alternatives. Of course, the number of plasma etch access holes is related to the size of the flap or dip and the depth of the well below it. The flaps bend primarily at the hinged joints, while the diversion plates bend along the entire beam. Since the flap bends at a substantially constant angle, it has a higher diffraction efficiency than a diving plate of comparable size. The flap hinges may be in the corners or along the sides. The flap corner hinge uses a 45 ° schlieren stopper or 45 ° darkfield discrimination against the plasma etch access gap that defines the flap's perimeter to provide a high contrast projected image of the flexed flap. Can occur.
With this discrimination method, the opening (plasma
Design an optical stopper that blocks all on-axis diffracted light from the etch access gap) but allows off-axis light from the 45 ° flex of the flap to pass through. Some of this light passes around the schlieren stopper because the plasma etch access holes diffract the light with almost isotropicity. However, each hole diffracts only a small fraction of the total light energy incident on each pixel, and only a small fraction of this energy passes through the stopper,
The resulting degradation is negligible.

【0026】図7に示した代案の内の2つに示す様に、
丁番領域を延長することにより、フラップの撓み感度を
高めることが出来る。
As shown in two of the alternatives shown in FIG.
By extending the hinge area, the flexure sensitivity of the flap can be increased.

【0027】略同じ方法により、種々の変形の画素20
を製造することが出来る。例えば図8Aは、導電基板4
2、絶縁性又は導電性の何れであってもよいスペーサ4
4、誘電体層46及び金属反射層48を含む画素40の
側面断面図てある。フラップ50が、層26のフラップ
20と同様に、層46,48に形成され、プラズマ・エ
ッチ・アクセス孔52及び丁番54を持っている。唯一
の拘束は、基板42又は誘電体46をエッチしないプラ
ズマにより、スペーサ44をエッチすることが出来なけ
ればならないことである。スペーサ44をプラズマ・エ
ッチによって除去してフラップ50の下に井戸を形成し
た後に、金属48をデポジットすることが出来るが、こ
うすると、図8Aに示す様に、井戸の底に金属のデポジ
ット56が残る。然し、金属のデポジット56は差支え
がなく、最後の処理工程として金属48をデポジッショ
ンすることにより、非常にきれいな応力のない面が保証
される。これは純粋なアルミニウムを使うことが出来る
様にし、従って非常に高い反射率が得られる。金属48
をエッチせずに、スペーサ44をエッチすることが出来
れば、スペーサ44を除去する前に、誘電体46及び金
属48の両方をデポジットしてパターンを定めることが
出来る。こうすると、金属のデポジット56が避けられ
る。更に、スペーサ44を除去するのに使ったプラズマ
・エッチによって基板42がエッチされる場合、スペー
サ層44を形成する前に、基板42の上にエッチ・スト
ッパ層を形成し、同じ処理工程を使うことが出来る。こ
のエッチ・ストッパ層は絶縁性であってよい。例えば、
エッチ・ストッパ層及び誘電体層46は両方共2酸化シ
リコンであってよく、スペーサ44はポリシリコンであ
ってよい。
Pixels 20 of various modifications are made in substantially the same manner.
Can be manufactured. For example, FIG. 8A shows the conductive substrate 4
2. Spacer 4 which may be either insulating or conductive
4 is a side sectional view of a pixel 40 including a dielectric layer 46 and a metal reflection layer 48. FIG. A flap 50 is formed in layers 46 and 48, similar to flap 20 in layer 26, and has plasma etch access holes 52 and hinges 54. The only constraint is that the spacer 44 must be able to be etched by a plasma that does not etch the substrate 42 or the dielectric 46. Metal 48 can be deposited after spacers 44 have been removed by plasma etching to form a well under flap 50, which results in a metal deposit 56 at the bottom of the well, as shown in FIG. 8A. Remain. However, the metal deposit 56 is benign, and depositing the metal 48 as the last processing step ensures a very clean, stress-free surface. This makes it possible to use pure aluminum, so that a very high reflectance is obtained. Metal 48
If the spacers 44 can be etched without etching, then both the dielectric 46 and the metal 48 can be deposited and patterned before the spacers 44 are removed. This avoids the metal deposit 56. Further, if the substrate 42 is etched by the plasma etch used to remove the spacers 44, an etch stop layer is formed over the substrate 42 before the spacer layer 44 is formed and the same process steps are used. You can The etch stopper layer may be insulative. For example,
Both the etch stop layer and the dielectric layer 46 may be silicon dioxide and the spacer 44 may be polysilicon.

【0028】画素40の複合フラップ(金属が誘電体の
上にある)は、井戸に存在する強い電界の為、誘電体と
空気の界面で充電作用が起る。この充電作用を避ける
為、交流搬送波にアドレス信号をのせることにより、井
戸の前後の電界を周期的に逆転しなければならない。こ
の方法は画素の線形配列に対しては目立った欠点はない
が、各々の画素の場所に能動性スイッチング素子を持つ
画素の面積配列では、交流アドレス方式はかなりの複雑
化になり、この様な金属/誘電体の複合フラップは避け
るべきである。飛込板の場合、並びに基板42の上に絶
縁性の絶縁性のエッチ・ストッパ層を使う場合にも、同
じ考慮が必要である。
The composite flap of the pixel 40 (the metal being above the dielectric) causes a charging action at the dielectric-air interface due to the strong electric field present in the well. In order to avoid this charging action, the electric field before and after the well must be periodically reversed by placing an address signal on the AC carrier. This method has no noticeable drawbacks for a linear array of pixels, but for an area array of pixels with active switching elements at each pixel location, the AC addressing scheme becomes quite complicated, and such metal / Composite flaps of dielectric should be avoided. The same considerations need to be made in the case of diving boards as well as in the use of an insulative insulative etch stop layer on the substrate 42.

【0029】画素20及び40では、はっきりと述べな
かったが、基板が導電性であってSLMの全ての画素に
対して共通である為、信号(アドレス)ははり(フラッ
プ又は飛込板)に印加することを必要とする。各々のは
りが、層26,48のパターンを定めることによって形
成された電極に接続される。このパターンを定めること
は、プラズマ・エッチ・アクセス孔及びすき間を形成す
る為に層26,48のパターンを定めるのと同じ工程で
行なうことが出来る。接続電極を持つ2,3の隣接する
画素の平面図を示した図9を参照されたい。勿論、これ
は、スペーサを除去するプラズマ・エッチの際、電極も
アンダカットされることを意味する。はりの下に井戸を
形成するプラズマ・エッチの後に、層26,48のパタ
ーンを定めることによって電極が形成される場合、はり
の破損により歩留まりの著しい低下が予想される。然
し、画素40について前に述べた様に、プラズマ・エッ
チ・アクセス孔及びすき間と電極の両方に対して誘電体
層46のパターンを定め、井戸を形成する為のスペーサ
44のプラズマ・エッチによる除去を行ない、その後で
金属48をデポジットすることが出来る。プラズマ・エ
ッチの際の誘電体のアンダカット作用の為、デポジット
した金属は短絡電極を形成せず、その代りに図8Bに示
す様に、電極の間の基板上にデポジットを残す。この様
なはりのアドレス方式は、画素の線形配列を持つSLM
に対しては実現可能であるが、面積配列を持つSLMで
は、SLMの面積の内、電極に割当てられる分が多過ぎ
て、画素に割当てられる分が少なすぎるので、使うこと
が出来ない。更に、電極の間のすき間(図9参照)が
(全体を画素に集束することの出来ない)入射光を回折
し、こういうすき間の直線寸法が大きいことと合せて、
光学系のレンズのフレアの為、シュリーレン・ストッパ
でも、この回折光が、SLM出力の固定パターンの雑音
として現われるのを完全に防ぐことが出来ない。
In the pixels 20 and 40, although not explicitly stated, the signal (address) is applied to the beam (flap or jumper plate) because the substrate is conductive and common to all pixels of the SLM. Need to be applied. Each beam is connected to an electrode formed by defining the pattern of layers 26,48. This patterning can be done in the same step as patterning layers 26, 48 to form plasma etch access holes and gaps. See FIG. 9, which shows a plan view of a few adjacent pixels with connection electrodes. Of course, this means that the electrodes are also undercut during the plasma etch that removes the spacers. If the electrodes are formed by patterning layers 26, 48 after a plasma etch to form wells under the beam, a significant yield loss would be expected due to beam breakage. However, as previously described for pixel 40, plasma etch access holes and plasma etch removal of spacers 44 to define the dielectric layer 46 for both the gaps and electrodes. The metal 48 can then be deposited. Due to the undercutting effect of the dielectric during the plasma etch, the deposited metal does not form a short circuit electrode, but instead leaves a deposit on the substrate between the electrodes, as shown in Figure 8B. Such a beam addressing system is an SLM having a linear array of pixels.
However, in an SLM having an area array, too much of the area of the SLM is assigned to electrodes and too little to pixels, and therefore cannot be used. Furthermore, the gap between the electrodes (see FIG. 9) diffracts the incident light (which cannot be entirely focused on the pixel), and combined with the large linear dimension of the gap,
Due to the flare of the lens of the optical system, even a schlieren stopper cannot completely prevent this diffracted light from appearing as noise in the fixed pattern of the SLM output.

【0030】第2の好ましい実施例の画素60が図10
Aに側面断面図で示されており、はりの基板によるアド
レス作用を行なう。即ち、画素の配列内にあるはりは全
部電気的に相互接続されていて、信号電極がフラップの
下の井戸の底にある。これは、図9について説明した電
極のすき間が原因の回折を除くことが出来る。画素60
がシリコン基板62、絶縁層64、電極層66、スペー
サ68及び反射層70を持ち、この反射層の中にフラッ
プ72がプラズマ・エッチ・アクセス孔74及び丁番7
6と共に形成されている。絶縁層64は基板62の上に
成長させた2酸化シリコンであってよい。電極層はLP
CVDによってデポジットしたポリシリコンのパターン
を定めたものであってよい。スペーサは回転付着による
ポジのフォトレジストであってよい。反射層は4%の銅
と合金化したアルミニウムにして、スペーサ層68の上
にスパッタリングによってデポジットすることが出来
る。画素60の製造工程(図11A乃至図11Dに示
す)は画素20と同様であって、次の通りである。<1
00>配向の基板の上に厚さ約2000Åの熱酸化物層
を成長させる。ポリシリコンを3000Åの厚さにデポ
ジットし、面積抵抗率が約50オーム/スクエアになる
様に燐でドープする。電極パターンを用いてポリシリコ
ンをプラズマ・エッチする。次にポジのフォトレジスト
を3回の適用に分けて回転付着して焼成し、合計の厚さ
を約2.4ミクロンにする。非常に厚手の1層を回転付
着する時に起り得るレジストの表面の波を避ける為に、
この厚さを作り上げる為にレジストを3回に分けて適用
する。前の層がレジスト溶媒に溶解するのを防止する為
に、毎回の適用の間に約180℃に焼成することが必要
である。最後の層の後も、スペーサから過剰の溶媒を駆
逐する為に180℃の焼成が必要である。この最後の焼
成は、はりのパターンの写真製版の為のフォトレジスト
を焼成する際、はりの金属の下に溶媒の泡が形成するの
を避ける。その後、約1200Åの4%Cu:Al合金
を出来るだけ室温に近い基板温度で、スパッタリングに
よってデポジットする。一般的に、有機(物質)のスペ
ーサはアルミニウムよりも膨張係数が大きいので、ウエ
ーハがスパッタリング温度から冷却する時、はりの金属
が圧縮状態になり、その枢着点ではりの座屈を招くこと
がある。(この熱によって誘起された外来の圧縮は、デ
ポジッション過程自体から生ずる固有の圧縮とは別にあ
るものであることに注意されたい。)スペーサ材料とし
ては、ポジのレジストの方が、アルミニウムに一層近い
膨張係数を持つので、PMMAよりも好ましい。銅−ア
ルミニウム合金を選んだのは、写真製版用の焼成の際の
隆起部が形成されることに対する抵抗力と、はりの長期
間の動作後の疲労のし易さが小さい為である。ポジのレ
ジストをはりの金属の上に回転付着し、はりのパターン
内で現像する。はりの金属をプラズマ・エッチ(アルミ
ニウムをエッチする為の塩素に再結合剤を加えたもの)
して、プラズマ・エッチ・アクセス孔及びすき間を形成
する。はりの金属を限定し且つパターンを定める為のレ
ジストをウエーハの上に残す。厚さ約1.5ミクロンの
PMMAの保護層を回転付着し、ダイヤモンドのこを用
いてチップをダイス切りする。各々のチップをスピナー
にのせ、スピナーを低い回転速度(100rpm)から
高い回転速度(8000rpm)まで周期的にパルス駆
動する間、表面にPMMA溶媒を溢れさせる。このパル
ス動作は、ダイス切りの破片の除去が改善されるという
利点があり、このサイクルの低い回転速度部分の間、P
MMA層が軟化する。その後、回転速度を突然に高い回
転速度に高めると、軟化層及び埋込まれたダイス切り破
片が強い遠心力によって投げとばされる。全部のPMM
Aが除去されるまで、この回転サイクルを繰返すことに
より、プラズマ・エッチ・アクセス孔及びすき間に挟ま
って、近辺のプラズマ・エッチ速度に影響を与える惧れ
のあるダイス切り破片のない表面が保証される。チップ
は平面形プラズマ・エッチ装置の温度制御した陰極上で
酸素中でプラズマ・エッチする。温度は60乃至100
℃の範囲内に制御する。100℃より上では、スペーサ
が軟化して応力除去をすることがあり、冷却した時、は
りの金属が圧縮状態になる。60℃より低くなると、ア
ンダカット速度が著しく低下する。エネルギ密度及び圧
力は、アンダカット時間を最短にする為に、スペーサの
等方性エッチングが得られる様に選ぶ。はりをアンダカ
ットする初期段階の間、上に重なるポジのレジスト層を
エッチングによって除く。この結果、はりの機械的な破
損がなく、はりの金属に張力がかかった、きれいなアン
ダカットされたチップが得られる。
The pixel 60 of the second preferred embodiment is shown in FIG.
A side cross-sectional view is shown in FIG. That is, all the beams in the array of pixels are electrically interconnected and the signal electrode is at the bottom of the well under the flap. This can eliminate the diffraction caused by the electrode gap described with reference to FIG. Pixel 60
Has a silicon substrate 62, an insulating layer 64, an electrode layer 66, a spacer 68 and a reflective layer 70, and a flap 72 has a plasma etch access hole 74 and a hinge 7 in the reflective layer.
It is formed together with 6. Insulating layer 64 may be silicon dioxide grown on substrate 62. The electrode layer is LP
It may define a pattern of polysilicon deposited by CVD. The spacer may be a positive photoresist by spin deposition. The reflective layer can be aluminum alloyed with 4% copper and deposited on the spacer layer 68 by sputtering. The manufacturing process of the pixel 60 (shown in FIGS. 11A to 11D) is the same as that of the pixel 20, and is as follows. <1
A thermal oxide layer having a thickness of about 2000 Å is grown on a substrate of 00> orientation. Polysilicon is deposited to a thickness of 3000 Å and is doped with phosphorus to have an area resistivity of about 50 ohm / square. Plasma etch the polysilicon using the electrode pattern. The positive photoresist is then spun on in three separate applications and baked to a total thickness of about 2.4 microns. In order to avoid the surface wave of the resist that can occur when spin-coating a very thick layer,
The resist is applied in three times to build up this thickness. Baking to about 180 ° C. between each application is necessary to prevent the previous layer from dissolving in the resist solvent. Even after the last layer, baking at 180 ° C. is required to drive out excess solvent from the spacers. This last bake avoids the formation of solvent bubbles under the metal of the beam when firing the photoresist for photolithography of the beam pattern. Then, about 1200Å of 4% Cu: Al alloy is deposited by sputtering at a substrate temperature as close to room temperature as possible. In general, organic (material) spacers have a larger coefficient of expansion than aluminum, so when the wafer cools from the sputtering temperature, the metal of the beam becomes compressed, causing buckling of the beam at its pivot point. There is. (Note that this extraneous compression induced by heat is separate from the inherent compression that results from the deposition process itself.) As a spacer material, positive resist is more preferred than aluminum. It is preferable to PMMA because it has a close expansion coefficient. The copper-aluminum alloy was chosen because it resists the formation of bumps during firing for photoengraving and is less prone to fatigue after long-term operation of the beam. A positive resist is spun onto the metal of the beam and developed in the pattern of the beam. Plasma etching of the metal of the beam (chlorine added with a recombination agent to etch aluminum)
Forming a plasma etch access hole and a gap. A resist is defined on the wafer to define the metal of the beam and to define the pattern. A protective layer of PMMA about 1.5 microns thick is spun on and the chips are diced using a diamond saw. Each tip is placed on a spinner and the surface is flooded with PMMA solvent while periodically pulsing the spinner from a low spin rate (100 rpm) to a high spin rate (8000 rpm). This pulsing operation has the advantage of improved removal of die cutting debris, and during the low rotational speed portion of the cycle P
The MMA layer softens. Then, when the rotation speed is suddenly increased to a high rotation speed, the softening layer and the embedded die cutting fragments are thrown away by the strong centrifugal force. All PMMs
Repeating this cycle of rotation until A is removed ensures a die-debris-free surface that is likely to get caught in the plasma etch access holes and gaps and affect the nearby plasma etch rate. It The tip is plasma etched in oxygen on the temperature controlled cathode of a planar plasma etcher. Temperature is 60 to 100
Control within the range of ℃. Above 100 ° C, the spacers may soften and relieve stress, and when cooled, the metal of the beam will be in a compressed state. If the temperature is lower than 60 ° C, the undercut speed is remarkably reduced. The energy density and pressure are chosen to provide isotropic etching of the spacers to minimize the undercut time. During the initial step of undercutting the beam, the overlying positive resist layer is etched away. The result is a clean, undercut tip with no mechanical damage to the beam and tension on the metal of the beam.

【0031】画素60の動作は画素20と同様である
が、信号が井戸の底にある電極66に印加され、フラッ
プ72及び基板62は両方共アースするか或いは直流バ
イアスする。この場合も、フラップ72及び電極66に
よって形成された空隙キャパシタの極板に誘起される電
荷が、静電力を加え、それがフラップ72を撓ませると
共に、丁番76の曲げによって発生された復元力がそれ
に対抗する。
The operation of pixel 60 is similar to that of pixel 20, but a signal is applied to electrode 66 at the bottom of the well, with flap 72 and substrate 62 both grounded or DC biased. Again, the charge induced in the plates of the air gap capacitor formed by the flaps 72 and the electrodes 66 exerts an electrostatic force which causes the flaps 72 to flex and the restoring force generated by bending the hinges 76. Will counter it.

【0032】画素60の変形は多数あって、直ぐに容易
に考えられるが、次のものがある。 (a) はりの形状は図7に示す様に、フラップ又は飛込
板であってよい。勿論、プラズマ・エッチ・アクセス孔
(ある場合)の数と場所は、はりの寸法、井戸の深さ、
及びはりをアンダカットしてもよい許容公差に関係す
る。 (b) はりは絶縁体の上の金属から成る複合体(例えば
画素40とその関連した説明参照)であってもよいし或
いは耐火物の上のアルミニウムの様な2種類の金属の複
合体(アルミニウムは反射率の為、耐火物は降伏応力を
高くする為)であってもよい。耐火金属のパターンを定
め、プラズマ・エッチを行なった後にアルミニウムをデ
ポジットすることが出来ることに注意されたい。これは
井戸の底にアルミニウムがデポジットされること(図8
とその説明参照)があっても差支えなく、アルミニウム
のパターンが生ずるのを避け、それによって、フォトレ
ジストの焼成中に起り得る隆起の成長又はその他の応力
除去効果が避けられるからである。 (c) スペーサ68はPMMAの様な回転付着する任意
の絶縁体であってよい。スペーサ68は、電極66にポ
リシリコンを用い、隔離の為、並びに電極66と同じ高
さにする為に、電極の間に酸化物を熱成長(LOCOS
又はSWAMI方式で十分である)場合に得られる様
に、アドレス電極66が平面状である場合、窒化シリコ
ンの様な同形にデポジットとした絶縁体であってもよ
い。 (d) 電極66はp形シリコンである基板62内のn+
形拡散部であってよい。電極を隔離する為に接合は逆バ
イアスする。絶縁体層64は、絶縁スペーサ68を使う
場合は省略することが出来る。 (e) スペーサ68と反射層70の間((b) の絶縁体の
上の金属から成る複合はり又は画素40の場合の様に)
又はスペーサ68と電極66の間に絶縁層が形成される
場合、スペーサ68はポリシリコンの様な導体であって
よい。例えば、(d) の拡散形電極では、スペーサ68の
デポジッションの前に、平面化用の酸化物78(LOC
OSプロセス)を形成することが出来る。図10B参
照。 (f) 電極66のスイッチングの為のトランジスタは、
導電スペーサ68の下に種々の方法で形成することが出
来る。例えば、図10Bに示す様に、電極66は図面の
左側に破線で示す様に、2つの部分に分けて形成し、電
界効果トランジスタのドレイン及びソースを形成して、
酸化物78がゲート酸化物となり、スペーサ68がゲー
トを含む様にすることが出来る。
There are many deformations of the pixel 60, which are readily conceivable immediately, but there are the following. (a) The shape of the beam may be a flap or a dive plate, as shown in FIG. Of course, the number and location of plasma etch access holes (if any) depend on beam size, well depth,
And the tolerances under which the beam may be undercut. (b) The beam may be a composite of metal on insulator (see, eg, pixel 40 and its associated description), or a composite of two metals such as aluminum on refractory ( Aluminum has a reflectivity, and refractory has a high yield stress). Note that the refractory metal pattern can be defined and the aluminum deposited after the plasma etch. This means that aluminum is deposited at the bottom of the well (Fig. 8
And its description), which avoids the formation of aluminum patterns, thereby avoiding the growth of ridges or other stress relieving effects that may occur during photoresist baking. (c) Spacer 68 may be any spin-on insulator such as PMMA. The spacer 68 uses polysilicon for the electrodes 66 and thermally grows oxide (LOCOS) between the electrodes for isolation and leveling with the electrodes 66.
Alternatively, when the address electrode 66 has a planar shape so as to be obtained when the SWAMI method is sufficient), it may be an insulator having a uniform deposit such as silicon nitride. (d) The electrode 66 is n + in the substrate 62 which is p-type silicon
It may be a shape diffusion part. The junction is reverse biased to isolate the electrodes. The insulator layer 64 can be omitted when the insulating spacer 68 is used. (e) Between the spacer 68 and the reflective layer 70 (as in the composite beam or pixel 40 of metal on insulator in (b)).
Alternatively, if an insulating layer is formed between the spacer 68 and the electrode 66, the spacer 68 may be a conductor such as polysilicon. For example, in the diffusion type electrode (d), the planarization oxide 78 (LOC) is formed before the spacer 68 is deposited.
OS process) can be formed. See Figure 10B. (f) The transistor for switching the electrode 66 is
It can be formed under the conductive spacer 68 by various methods. For example, as shown in FIG. 10B, the electrode 66 is divided into two parts as shown by a broken line on the left side of the drawing to form the drain and source of the field effect transistor,
Oxide 78 can be the gate oxide and spacer 68 can include the gate.

【0033】上に述べた多くの変形は、画素20及び4
0にもそのままあてはまる。
Many of the variants described above are based on pixels 20 and 4.
The same applies to 0.

【0034】全体を参照数字80で示す第3の好ましい
実施例の画素が図12A及び図12Bの側面断面図及び
平面図に示されている。画素80が基板82、絶縁層8
4、電極86、スペーサ88、及びフラップ92と丁番
94をその中に形成した反射層90を含む。電極86が
図12Bに破線で示されており、フラップ92の内、丁
番94から一番遠い部分の下に3角形の孔を持ってい
る。電極86内のこの孔は、不安定性及び崩壊が起る前
に、フラップ92がより大きく撓むことが出来る様にす
る。これは、引力を加える誘起された電荷が、この時フ
ラップ92の中心に一層近い所にあり、この為力が、丁
番から最も遠い隅の電荷の場合よりも、撓みの関数とし
て変化するのがそれ程急速でなくなるからである。K.
ピーターセンが開発した飛込板形のはりのモデル(25
IEEEトランスアクションズ・オン・エレクトロニ
ック・デバイセズ誌1241頁(1978年)所載の論
文「ダイナミック・マイクロメカニックス・オン・シリ
コン:テクニクズ・アンド・デバイセズ」)は、一様な
荷重では、最大の安定な撓みは、はりの長さに関係な
く、井戸の深さ(スペーサの厚さ)の約44%であると
述べられている。この為はりの自由端の下に孔を持つ電
極を使用を使うことにより、このモデルを使う場合のは
りの実効長は、はりの長さの端数にすぎず、この実効長
の末端は井戸の深さの44%まで安定に撓むことが出来
る。この意味する所は、はりの末端が一層大きく撓むと
いうことである。
A third preferred embodiment pixel, indicated generally by the reference numeral 80, is shown in side cross-sectional and plan views in FIGS. 12A and 12B. Pixel 80 is substrate 82, insulating layer 8
4, including electrodes 86, spacers 88, and a reflective layer 90 having flaps 92 and hinges 94 formed therein. Electrode 86 is shown in phantom in FIG. 12B and has a triangular hole under flap 92 farthest from hinge 94. This hole in the electrode 86 allows the flap 92 more flexibility before instabilities and collapses occur. This is because the induced charge that exerts an attractive force is now closer to the center of the flap 92, so that the force changes as a function of deflection than it does with the charge farthest from the hinge. Is not so rapid. K.
Jump plate type beam model developed by Petersen (25
The article "Dynamic Micromechanics on Silicon: Technics and Devices," published in IEEE Transactions on Electronic Devices, page 1241 (1978), shows maximum stability under uniform load. The deflection is stated to be about 44% of the well depth (spacer thickness), regardless of the length of the beam. Therefore, by using an electrode with a hole below the free end of the beam, the effective length of the beam when using this model is only a fraction of the length of the beam, and the end of this effective length is the well. It can be flexed stably up to 44% of the depth. This means that the ends of the beam will flex more greatly.

【0035】第4の好ましい実施例の画素100が図1
3A及び図13Bに夫々断面図及び平面図で示されてい
る。画素100は基板102、絶縁層104、電極10
6、スペーサ108及び反射層110を持ち、電極10
6には図13Bに破線で示す3角形の孔が設けられてお
り、反射層110の中には、プラズマ・エッチ・アクセ
ス孔114及び捩れ丁番116を持つ捩れフラップ11
2が形成されている。画素100は画素80を作るのと
同様なプロセス工程によって製造される。2つの捩れ丁
番116を通る軸線に沿ってフラップ112を捩ること
により、画素100が動作する。捩れトルクは電極10
6に印加した信号によって生ずる。これが、電極106
に孔がある為、図13Aで見てフラップ112の左側部
分だけを引きつける。図13Aが捩れ軸線に沿って見た
図であり、この捩れが反時計廻りであることに注意され
たい。捩れ丁番のコンプライアンスは、捩れ丁番116
の長さと幅の比及び反射層110の厚さを変えることに
よって、調節することが出来る。
The pixel 100 of the fourth preferred embodiment is shown in FIG.
3A and 13B are shown in cross section and plan view, respectively. The pixel 100 includes a substrate 102, an insulating layer 104, and an electrode 10.
6, the spacer 108 and the reflective layer 110, and the electrode 10
6 is provided with a triangular hole shown by a broken line in FIG.
2 is formed. Pixel 100 is manufactured by the same process steps as making pixel 80. Pixel 100 operates by twisting flap 112 along an axis that passes through two twist hinges 116. Torsion torque is electrode 10
Caused by the signal applied to 6. This is the electrode 106
13A, only the left side portion of the flap 112 is attracted as seen in FIG. 13A. Note that FIG. 13A is a view along the twist axis, and the twist is counterclockwise. The twist hinge compliance is the twist hinge 116.
It can be adjusted by changing the length-width ratio and the thickness of the reflective layer 110.

【0036】画素100が、フラップ112の周縁を限
定するプラズマ・エッチ・アクセスすき間に対して45
°の角度で撓み、前に述べた様にこれによって画素10
0と同様な画素で構成されたSLMからの反射光の光学
的な処理の際、45°のシュリーレン・ストッパ又は4
5°の暗視野弁別を使うことが出来る。単にフラップ1
12が反射層110の上下に撓み、この為同じ寸法のフ
ラップよりも安定な撓み角が一層大きい為に、画素10
0は曲げ形丁番のはりよりも、一層効率のよい回折作用
をする。前に述べた様に、最大の安定な撓みが、フラッ
プの隅が電極にどの位近づくかによって決定され、これ
が画素80について説明した飛込板のモデルでは、井戸
の深さの44%である。最後に、画素100はフラップ
112の両端が取付けられており、この為、捩れ軸線の
周りの回転は、反射層110内の応力勾配又は圧縮によ
って影響されない。この為、画素100は、1個の丁番
しか持たない片持ちばりの画素の場合よりも、層110
の一層広い範囲のデポジッション条件の下で動作し得
る。
Pixel 100 has 45 to the plasma etch access gap that defines the perimeter of flap 112.
Deflection at an angle of °, which causes the pixel 10 to
For optical processing of reflected light from an SLM composed of pixels similar to 0, a 45 ° Schlieren stopper or 4
5 ° dark field discrimination can be used. Just flap 1
Pixel 10 has a larger deflection angle than that of the flap of the same size, because 12 bends above and below the reflection layer 110.
0 has a more efficient diffractive action than the beam of a bent hinge. As mentioned previously, the maximum stable deflection is determined by how close the flap corner is to the electrode, which is 44% of the well depth in the springboard model described for pixel 80. . Finally, the pixel 100 is fitted with both ends of the flap 112 so that rotation about the twist axis is not affected by stress gradients or compression in the reflective layer 110. For this reason, the pixel 100 has a layer 110 thickness greater than that of a cantilever pixel having only one hinge.
Can operate under a wider range of deposition conditions.

【0037】撓むことが出来るはりのSLMに対する第
5の好ましい実施例の1個の画素が、図14Aに切欠き
斜視図で、図14Bに断面図で、そして図14Cに平面
図で示されている。この画素を全体的に120で示す
が、これは基本的に基板の上で中心柱に丁番結合された
4つのフラップから成るクローバの葉で構成されている
が、基板122、絶縁層124、フィールド・プレート
126、フラップ128、支持柱130及びフラップ・
アドレス拡散部132を持っている。支持柱130は円
柱形であって、隅の丁番134によって4つのフラップ
128を対称的に支持する。(図14C参照)。画素1
20の曲型的な寸法は次の通りである。フラップ128
は1辺の長さが12乃至25ミクロンの四角であり、フ
ラップの間のすき間は約1ミクロン幅であり、支持柱1
30の直径は1乃至2ミクロンで、高さが1乃至2.5
ミクロンである。フラップ128の厚さは約0.12ミ
クロン(1200Å)であり、絶縁層124の厚さは
0.15ミクロン(1500Å)であり、フィールド・
プレート126の厚さは約0.1ミクロン(1000
Å)である。
One pixel of the fifth preferred embodiment for a flexible beam SLM is shown in cutaway perspective view in FIG. 14A, in cross-sectional view in FIG. 14B, and in plan view in FIG. 14C. ing. The pixel is shown generally at 120, which basically consists of a clover leaf consisting of four flaps hingedly coupled to a central post on the substrate, but with a substrate 122, an insulating layer 124, Field plate 126, flap 128, support post 130 and flap
It has an address diffusion unit 132. The support column 130 has a cylindrical shape and symmetrically supports the four flaps 128 by the hinges 134 at the corners. (See Figure 14C). Pixel 1
The curved dimensions of 20 are as follows. Flap 128
Is a square with a side length of 12 to 25 microns, and the gap between the flaps is about 1 micron wide.
30 has a diameter of 1 to 2 microns and a height of 1 to 2.5
It is micron. The flap 128 has a thickness of about 0.12 micron (1200Å) and the insulating layer 124 has a thickness of 0.15 micron (1500Å).
The thickness of the plate 126 is about 0.1 micron (1000
Å).

【0038】基板122は<100>配向のシリコン
で、比抵抗は5乃至10オームcmである。フラップ12
8及び支持柱130は、4%の銅と合金化した1個のア
ルミニウムである。この合金が、金属のデポジッション
及び処理の間、応力除去としてアルミニウムの隆起の成
長を最小限に抑えるが、それでも比較的高い反射率を持
っている。絶縁層124は2酸化シリコンであり、フィ
ールド・プレート126はアルミニウムである。
Substrate 122 is <100> oriented silicon and has a resistivity of 5 to 10 ohm cm. Flap 12
8 and support column 130 is a piece of aluminum alloyed with 4% copper. This alloy minimizes aluminum ridge growth as a stress relief during metal deposition and processing, but still has a relatively high reflectivity. The insulating layer 124 is silicon dioxide and the field plate 126 is aluminum.

【0039】フラップ128及びフィールド・プレート
126の間に電圧を印加することによって、画素120
が動作する。フラップ128及びフィールド・プレート
126は空隙キャパシタの2つの極板を形成し、電圧に
よって2つの極板に誘起された反対の電荷が、フラップ
128をフィールド・プレート126に引きつける静電
力を加える。この力が丁番134の所でフラップ128
を曲げ、フラップを基板122の方に撓ませる。図15
はこの撓みを誇張して示す図であり、それと共に一番小
さなすき間の領域に集中する電荷を示している。20乃
至25ボルトの範囲内の電圧では、撓みは1乃至2°の
範囲内である。(1°の撓みでは、20ミクロンの寸法
のフラップでは、丁番134から一番遠いフラップ12
8の隅の垂直方向の移動は、約0.5ミクロンであ
る。)丁番134の曲げによって発生される復元トルク
が撓みの大体線形関数であるが、静電力によって加わる
トルクは、フィールド・プレート126と、丁番134
から一番遠いフラップ128の隅、即ち、フィールド・
プレート126に一番近い隅の間の距離の対数に近似的
に従って増加する為、この撓みが電圧に対して非常に比
直線性の強い関数であることに注意されたい。図16は
印加電圧に対する撓みの依存性を示している。フラップ
128が不安定になって、すっかり曲がってフィールド
・プレート126に接触する時の電圧を崩壊電圧と呼
ぶ。崩壊電圧より若干小さい電圧では、撓みが近似的に
電圧の線形関数(図16の点線参照)であり、これが画
素120のアナログ動作領域である。
By applying a voltage between the flap 128 and the field plate 126, the pixel 120
Works. The flap 128 and field plate 126 form the two plates of the air gap capacitor, and the opposite charges induced in the two plates by the voltage exert an electrostatic force that attracts the flap 128 to the field plate 126. This force flaps 128 at hinge 134
To bend the flap toward the substrate 122. Figure 15
Is an exaggerated view of this flexure, together with the charge concentrated in the smallest gap area. For voltages in the range 20 to 25 volts, the deflection is in the range 1 to 2 °. (For 1 degree deflection, for flaps of size 20 microns, flap 12 farthest from hinge 134)
The vertical displacement of the eight corners is about 0.5 micron. Although the restoring torque produced by the bending of hinge 134 is a roughly linear function of deflection, the torque applied by the electrostatic force is the same as field plate 126 and hinge 134.
Farthest from the corner of the flap 128, that is, the field
Note that this deflection is a very linear function of voltage, as it increases approximately as the logarithm of the distance between the corners closest to plate 126. FIG. 16 shows the dependence of the deflection on the applied voltage. The voltage at which the flap 128 becomes unstable and bends completely to contact the field plate 126 is called the collapse voltage. At voltages slightly below the collapse voltage, the deflection is approximately a linear function of voltage (see dotted line in FIG. 16), which is the analog operating region of pixel 120.

【0040】画素120の製造工程が図17A乃至第1
7F図に示されており、次の通りである。(1) 最初の比
抵抗が5乃至10オームcm<100>配向のシリコン基
板を用いる。(典型的には基板は直径3吋の円形ウエー
ハの形をしている。)(2) 拡散線132、絶縁層124
及びフィールド・プレート126を標準的な打込み、デ
ポジッション及び写真製版方法によって形成する。(3)
ポジのフォトレジストの様に平面化用スペーサ140を
1乃至2.5ミクロンの厚さに回転付着する。(これが
フラップ28からフィールド・プレート26までの距離
になる。)孔142をあける様にそのパターンを定め
る。(4) 4%の銅とアルミニウムの合金を0.12ミク
ロンの厚さに、スペーサの上にスパッタリングによって
デポジットする。(5) フォトレジスト144を適用し、
写真製版によってそのパターンを定めて、フラップ12
8の間のすき間並びにその周縁を限定する。(6) 露出し
たアルミニウムを(例えば塩素、3塩化硼素及び4塩化
シリコンの混合物の中で)プラズマ・エッチして、フラ
ップ128の間のすき間及びその周縁を形成する。(7)
この後の工程の間に保護層として作用するポリメチル・
メタクリレート(PMMA)の層146を回転付着す
る。(8) 基板をチップにダイス切りする。(各チップが
SLMになる。)(9) クロロベンゼンを吹付けることに
よってPMMAを溶解し、直ちに遠心作用によって、ダ
イス切り破片148を除去する。ポジのフォトレジスト
がクロロベンゼンに溶解しないことに注意されたい。(1
0)チップを(酸素中で)プラズマ・エッチして、スペー
サ140を含めてポジのフォトレジストを除去し、こう
して画素を形成する。
The manufacturing process of the pixel 120 is shown in FIGS.
It is shown in Figure 7F and is as follows. (1) A silicon substrate having an initial specific resistance of 5 to 10 ohm cm <100> is used. (Typically, the substrate is in the shape of a circular wafer having a diameter of 3 inches.) (2) Diffusion line 132, insulating layer 124
And field plate 126 are formed by standard stamping, deposition and photolithographic methods. (3)
A planarizing spacer 140, such as a positive photoresist, is spun on to a thickness of 1 to 2.5 microns. (This is the distance from the flap 28 to the field plate 26.) The pattern is defined so that holes 142 are drilled. (4) Deposit 4% copper-aluminum alloy to a thickness of 0.12 micron on the spacers by sputtering. (5) Apply photoresist 144,
The pattern is determined by photoengraving, and the flap 12
The gap between 8 and its periphery is limited. (6) Plasma etch the exposed aluminum (eg, in a mixture of chlorine, boron trichloride and silicon tetrachloride) to form the gap between flaps 128 and its perimeter. (7)
Polymethyl, which acts as a protective layer during the subsequent steps
A layer 146 of methacrylate (PMMA) is spun on. (8) Dice the substrate into chips. (Each chip becomes an SLM.) (9) PMMA is dissolved by spraying chlorobenzene, and the die cut pieces 148 are immediately removed by centrifugal action. Note that the positive photoresist does not dissolve in chlorobenzene. (1
0) Plasma etch the chip (in oxygen) to remove the positive photoresist, including spacers 140, thus forming the pixel.

【0041】支持柱130上の隣接するフラップ128
の間のすき間の幅と長さ(並びに柱130の直径と、フ
ラップ128及び柱130を形成する金属の厚さ)が、
丁番134の剛性を決定する。この為、画素120の感
度を調節することが出来る。フィールド・プレートが全
ての画素に対して共通電圧であって、隔離を必要としな
い為、図14C及び図17に破線で示す様に、画素12
0を配列に密に詰込むことが出来る。
Adjacent flaps 128 on support posts 130
The width and length of the gap (as well as the diameter of the post 130 and the thickness of the metal forming the flap 128 and the post 130) are
Determine the rigidity of hinge 134. Therefore, the sensitivity of the pixel 120 can be adjusted. Since the field plate has a common voltage for all pixels and does not require isolation, pixel 12 is shown as shown in broken lines in FIGS. 14C and 17.
0s can be packed closely in the array.

【0042】支持柱130が、アルミニウムがシリコン
面をぬらすことにより、(拡散部132で)基板122
にしっかりと接着する。然し、この他の画素の形状も容
易に考えられ、支持柱130の基部に対する一層広い接
触が得られる。例えば、図18は画素160を断面図で
示している。画素160はp形シリコン基板162、n
+形ソース領域164、n+形ドレイン166、p+形
チャネル・ストッパ168、ゲート酸化物170、金属
ゲート172、金属接点174、支持柱176及びはり
178を持っている。隣りの画素のはり180も示され
ている。画素160は本質的に画素120と同じ工程に
よって製造されるが、アドレス用の電界効果トランジス
タ(ソース164、ドレイン166及びゲート172)
に伴う余分の工程がある点が異なる。然し、ゲート17
2の為の金属のデポジッションにより、金属接点174
もデポジットされ、その後の支持柱176のデポジッシ
ョンは、ソース164に対してではなく、金属接点17
4に対して行なわれる。ゲート172がフィールド・プ
レートでもあることに注意されたい。
The support posts 130 allow the substrate 122 (at the diffuser 132) to be formed by the aluminum wetting the silicon surface.
Adhere firmly to. However, other pixel shapes are readily conceivable and provide wider contact with the base of the support column 130. For example, FIG. 18 shows a pixel 160 in cross section. The pixel 160 is a p-type silicon substrate 162, n
It has a + source region 164, an n + drain 166, a p + channel stopper 168, a gate oxide 170, a metal gate 172, a metal contact 174, a support post 176 and a beam 178. A beam 180 of adjacent pixels is also shown. Pixel 160 is manufactured by essentially the same process as pixel 120, but with field effect transistors for addressing (source 164, drain 166 and gate 172).
The difference is that there are extra steps involved. But gate 17
Metal contact 174 due to the metal deposit for 2
Is also deposited, and the subsequent deposition of the support post 176 is not to the source 164, but to the metal contact 17
It is performed for 4. Note that gate 172 is also a field plate.

【0043】普通、画素120のフラップ128及び画
素160のフラップ178を形成する為の金属のデポジ
ッションは、金属が圧縮されることにつながる。(スペ
ーサとの界面に於ける固有の圧縮と、場合によって、金
属がスペーサよりも膨張係数が小さいことによる外来性
の圧縮との両方がある。)然し、スペーサを完全に除去
すると、スペーサとの界面で金属の座屈が起る可能性が
なくなる。
Typically, the metal deposition to form the flap 128 of the pixel 120 and the flap 178 of the pixel 160 leads to the metal being compressed. (There is both intrinsic compression at the interface with the spacer and, in some cases, extraneous compression due to the metal having a smaller expansion coefficient than the spacer.) However, complete removal of the spacer causes There is no possibility of metal buckling at the interface.

【0044】画素120及び160のフラップに対する
交代的な支持柱が図19乃至図21に示されている。図
19A乃至図19Dは、支持柱190の製造工程を示
す。スペーサ(平面化用に回転付着するか、或いは基板
190の表面が平面化回路だけを持つ場合は、同形の)
を、支持柱190に対する場所でパターンを定める。図
19A参照。この図でスペーサを194で示してあり、
パターンを定めた円形孔196が示されている。支持柱
190に対する導電材料をスペーサ194の上に同形に
デポジットし又は蒸着し、パターンを定めて柱198を
限定する。図19B参照。このデポジッションの厚さは
孔196を適切にカバーする様に選ぶ。はり金属200
を蒸着し、スペーサ194及び柱198の両方をカバー
する。図19C参照。残りの処理は画素120と同じで
あり、図19Dに示す支持柱190及びフラップが出来
る。支持柱190が2種類の材料198及び200から
成る構造であることにより、フラップに対応する剛性を
持たせずに、支持柱を非常に剛性の強いものにすること
が出来ると共に、スペーサ孔の縁の上の支持柱の材料の
段のカバーが改善される。
Alternate support columns for the flaps of pixels 120 and 160 are shown in FIGS. 19A to 19D show a manufacturing process of the support column 190. Spacers (spin-on for planarization, or similar if substrate 190 surface has planarization circuitry only)
, At a location relative to the support post 190. See Figure 19A. In this figure, the spacer is shown at 194,
Circular holes 196 are shown that define a pattern. A conductive material for the support posts 190 is conformally deposited or deposited on the spacers 194 to define a pattern and define the posts 198. See Figure 19B. The thickness of this deposition is chosen to adequately cover hole 196. Beam metal 200
Are deposited to cover both spacers 194 and columns 198. See Figure 19C. The rest of the process is the same as for pixel 120, with support pillars 190 and flaps shown in Figure 19D. The structure in which the supporting column 190 is composed of two kinds of materials 198 and 200 makes it possible to make the supporting column extremely rigid without having the rigidity corresponding to the flap, and at the same time, to the edge of the spacer hole. The cover of the material column of the support pillar above the base is improved.

【0045】図20A乃至図20Dは支持柱210の製
造工程を示す。支持柱130,176及び190と対称
的に、支持柱210はスペーサのデポジッションの前に
限定される。最初に、導電材料をデポジットし、パター
ンを定めて柱212を形成する。図20A参照。柱の材
料はポリシリコン、金属、又はスペーサを除去する最終
的なプラズマ・エッチでエッチされないその他の導体に
することが出来る。次に、柱212の高さに相当する厚
さに平面化用のスペーサ214を回転付着する。スペー
サ材料の平面化作用により、柱212の上の厚さが減少
する。図20B参照。次にスペーサ・マスク214をデ
ポジットし、パターンを定めて、柱212の上に孔21
8をあける。図20B参照。次に、柱212からスペー
サ材料がなくなるまで、露出したスペーサをプラズマ・
エッチする。図20C参照。その後、スペーサ・マスク
216を取去り、はり材料220を蒸着する。残りの工
程は前に述べた所と同じであり、これによって図20D
に示す支持柱210が出来る。
20A to 20D show a manufacturing process of the support column 210. In contrast to the support posts 130, 176 and 190, the support posts 210 are limited prior to spacer deposition. First, a conductive material is deposited and patterned to form columns 212. See FIG. 20A. The pillar material can be polysilicon, metal, or other conductor that is not etched in the final plasma etch that removes the spacers. Next, a spacer 214 for planarization is rotationally attached to a thickness corresponding to the height of the column 212. The planarization effect of the spacer material reduces the thickness above the posts 212. See Figure 20B. Next, a spacer mask 214 is deposited, a pattern is defined, and holes 21 are formed on the pillars 212.
Open eight See Figure 20B. Next, plasma the exposed spacers until the column 212 is clear of spacer material.
To etch. See Figure 20C. The spacer mask 216 is then removed and the beam material 220 is deposited. The remaining steps are the same as previously described, which results in FIG.
The support pillar 210 shown in FIG.

【0046】マスク・アライメントの許容公差の為、柱
198の頂部のフランジと孔218を大きめの寸法にす
ることが必要である為、支持柱190及び210が両方
共大きな実効直径を持つことに注意されたい。然し、支
持柱130は孔142が十分なテーパを持っていて、は
り金属が孔の段をカバーすることが出来る様になってい
ることを必要とする。孔の直径が過度に大きくなる程の
大きなテーパをつけて孔142をエッチしなければなら
ない場合、支持柱130は支持柱230に変更すること
が出来る。支持柱230の製造工程が図21図乃至図2
1Dに示されている。最初に、スペーサ232を回転付
着し、孔234のパターンを定める。図21A参照。次
に厚い金属層236をスペーサ232及び孔234の上
に蒸着する。図21B参照。この後、金属236を異方
性エッチにかけて、図1Cに示す柱238を残す。金属
236がアルミニウムである場合、塩素、3塩化硼素及
び4塩化シリコンの混合物内でのプラズマ・エッチを使
って、所望の異方性を達成することが出来る。最後に、
はり金属240をデポジットし、前に述べた処理によ
り、図21Dに示す支持柱230が得られる。支持柱2
30は厚い金属の円柱形柱238とはり金属層230と
の複合体である。柱238が、それより細いはり金属を
その下にあるアドレス構造に接続するのを、機械的にも
電気的にも助ける。
Note that support pillars 190 and 210 both have large effective diameters due to the tolerances of mask alignment that require the flanges and holes 218 on the top of pillars 198 to be oversized. I want to be done. However, the support posts 130 require that the holes 142 be sufficiently tapered so that the beam metal can cover the steps of the holes. If the holes 142 have to be etched with a large taper such that the diameter of the holes is too large, the support posts 130 can be changed to support posts 230. The manufacturing process of the support pillar 230 is shown in FIGS.
Shown in 1D. First, spacers 232 are spun on to define the pattern of holes 234. See Figure 21A. Next, a thick metal layer 236 is deposited over the spacer 232 and the holes 234. See Figure 21B. This is followed by an anisotropic etch of metal 236, leaving columns 238 shown in Figure 1C. When the metal 236 is aluminum, a plasma etch in a mixture of chlorine, boron trichloride and silicon tetrachloride can be used to achieve the desired anisotropy. Finally,
The beam metal 240 is deposited and the process described above results in the support columns 230 shown in FIG. 21D. Support pillar 2
Reference numeral 30 is a composite of a thick metal cylindrical column 238 and a beam metal layer 230. The posts 238 assist in connecting the thinner beam metal to the underlying addressing structure, both mechanically and electrically.

【0047】全体を250で示す第6の好ましい実施例
の画素が、夫々図22A乃至図22Cに切欠き斜視図、
側面断面図及び平面図で示されている。画素250は基
板252、スペーサ254及び金属層256を持ち、こ
の金属層の中にフラップ258及び丁番260が形成さ
れている。フラップ258がプラズマ・エッチ・アクセ
ス孔262を持ち、この孔は後で説明する様に、フラッ
プ258の下からスペーサ254を急速に除去するのを
助ける。画素250に対するアドレス回路をフラップ2
58の下方の基板252内に設けることが出来、フラッ
プ258を含む金属層256はSLM内にある全ての画
素に対する共通電圧に保つ。或いは基板252を共通電
圧にし、図22Cに破線で示す様に、金属層256を各
フラップに対して1つずつの電極に分割することによっ
てアドレス動作を行なってもよい。金属層256と基板
252の間の絶縁物を含むアドレス回路の細部は、図面
を見易くする為に省略してある。
A sixth preferred embodiment pixel, generally designated 250, is shown in cutaway perspective views in FIGS. 22A-22C, respectively.
It is shown in a side sectional view and a plan view. The pixel 250 has a substrate 252, a spacer 254 and a metal layer 256 in which a flap 258 and a hinge 260 are formed. The flap 258 has a plasma etch access hole 262 that helps to quickly remove the spacer 254 from under the flap 258, as described below. Flap 2 for the address circuit for the pixel 250
It can be provided in the substrate 252 below 58 and the metal layer 256 including the flap 258 is kept at a common voltage for all pixels in the SLM. Alternatively, the address operation may be performed by setting the substrate 252 to a common voltage and dividing the metal layer 256 into one electrode for each flap, as shown by the broken line in FIG. 22C. Details of the address circuit, including the insulator between the metal layer 256 and the substrate 252, have been omitted for clarity.

【0048】図22A及び図22Bの右側部分に示す様
に、画素250には、金属256で覆われたスペーサ2
54の取囲む部分を形成することが出来る。画素250
は画素120を製造する場合と同様な工程によって製造
されるが、こういう取囲む部分のスペーサは、それに重
なる金属256がその保護をしている為、酸素内でのプ
ラズマ・エッチによって除去しない。図23A乃至図2
3Dは画素250を製造する為の処理工程を側面断面図
及び平面図で示している。最初に、その表面に形成した
回路(図面を見易くする為に示してない)と共に基板2
52を平面化用の回転付着スペーサ層254で覆う。基
板252の表面の回路が平面状でなくても、層254が
平面状の面を持つことに注意されたい。層254は、画
素120について前に述べた処理の場合と同じ様に、ポ
ジのフォトレジストであってよく、典型的には1乃至
2.5ミクロンの厚さである。その後、層254のパタ
ーンを定め、スパッタリング・デポジッション等によ
り、金属層256で覆う。図23B参照。次に金属層2
56のパターンを定めて、フラップ258の周縁及びプ
ラズマ・エッチ・アクセス孔262を限定する。このパ
ターンを定めるのは、スペーサ254によって大きな段
が入り込んでいる為、多重工程の多重層のレジストを用
いるプロセスである。金属層256がアルミニウム合金
である場合、このパターンを決めるのは塩素を基本とし
たプラズマ・エッチを使うのが便利である。図23C参
照。最後に、画素120の場合と同じく基板252をチ
ップにダイス切りし、その後酸素を基本としたプラズマ
・エッチにより、フラップ258の下からスペーサ25
4を除去する。図23D参照。図23Dに示すスペーサ
254が最後のエッチで除去されないことに注意された
い。これは、それが金属層256によって保護されてい
るからであり、この為、SLMの絶縁体又はその他の構
造素子として使うことが出来る。
As shown in the right portion of FIGS. 22A and 22B, the pixel 250 has a spacer 2 covered with a metal 256.
A surrounding portion of 54 can be formed. Pixel 250
The pixel is manufactured by the same process as that for manufacturing the pixel 120, but the spacer in the surrounding portion is not removed by plasma etching in oxygen because the metal 256 overlying the spacer protects the spacer. 23A to FIG.
3D shows a side sectional view and a plan view of a processing step for manufacturing the pixel 250. First, the substrate 2 with the circuitry formed on its surface (not shown for clarity)
52 is covered with a spin-on spacer layer 254 for planarization. Note that layer 254 has a planar surface even if the circuitry on the surface of substrate 252 is not planar. Layer 254 may be a positive photoresist, similar to the process described above for pixel 120, and is typically 1 to 2.5 microns thick. Then, the pattern of the layer 254 is defined and covered with the metal layer 256 by sputtering deposition or the like. See Figure 23B. Then the metal layer 2
56 patterns are defined to define the perimeter of flap 258 and plasma etch access holes 262. This pattern is determined by a process using a multi-layered resist in multiple steps because a large step is inserted by the spacer 254. If the metal layer 256 is an aluminum alloy, it is convenient to use a chlorine-based plasma etch to define this pattern. See Figure 23C. Finally, as in the case of the pixel 120, the substrate 252 is diced into chips, and then oxygen-based plasma etching is performed to cover the spacer 25 from below the flap 258.
Remove 4. See Figure 23D. Note that the spacer 254 shown in Figure 23D is not removed in the final etch. This is because it is protected by the metal layer 256 and thus can be used as an insulator or other structural element of an SLM.

【0049】画素250の幾つかの交代的な形状が図2
4A乃至図24Cに示されており、画素250の場合の
様に段の上ではなく、パターンを定めたスペーサ254
の平坦部分の上にあるフラップ258のパターンを示し
ている。この様なパターンにより、金属の縁264は基
板252に接着せず、もし金属256を圧縮状態(デポ
ジッションが非エピタキシャル性であることによる固有
の圧縮と、金属256及びスペーサ254の熱膨張係数
の違いと合せてデポジッションが高温であることによる
外来性の圧縮の両方)でデポジットされると、座屈する
ことがある。然し、フラップ258は、丁番260だけ
で拘束されていて、この丁番が最低モードの座屈のうら
ずけとなるにはその範囲が小さすぎる為に、フラップ2
58は座屈しない。更に、丁番260自体は基板252
に接着し、従って自由に座屈出来ず、この為、フラップ
258は平坦で基板252に対して平行なままである。
Some alternate shapes of pixel 250 are shown in FIG.
4A through 24C, the patterned spacers 254 are not on the steps as in the case of the pixel 250.
2 shows the pattern of flaps 258 over the flat portion of the. Due to such a pattern, the metal edge 264 does not adhere to the substrate 252, and if the metal 256 is in a compressed state (the inherent compression due to the non-epitaxial deposition, and the thermal expansion coefficient of the metal 256 and the spacer 254). Both the difference and the extraneous compression due to the high temperature of the deposit) may cause buckling when deposited. However, the flap 258 is restrained only by the hinge 260, and the range of the flap 258 is too small to prevent the buckling of the lowest mode.
58 does not buckle. Further, the hinge 260 itself is the substrate 252.
, And thus cannot buckle freely, so that flap 258 remains flat and parallel to substrate 252.

【0050】画素250の別の変形が図25に示されて
おり、これは基板252の上の2レベルの金属及び絶縁
物を含む。第1レベルの金属255は、フラップを形成
する領域(反面図に破線で示してある)に対応する孔を
持つ様にパターンを定める。次に平面化用スペーサ25
4を回転付着し、その中に丁番用の孔のパターンを定め
る。次に金属256をスペーサ254の上にデポジット
し、パターンを定めてフラップ258を限定する。最後
にスペーサ254を除去する。画素250のこの変形
は、全部のスペーサ254が除去される点で画素120
と非常によく似ている。
Another variation of pixel 250 is shown in FIG. 25, which includes two levels of metal and insulator on substrate 252. The first level metal 255 is patterned to have holes corresponding to the areas that form the flaps (shown in phantom in the opposite view). Next, the flattening spacer 25
4 is attached by rotation, and a hole pattern for hinges is defined therein. Metal 256 is then deposited over spacer 254 to define a pattern and define flap 258. Finally, the spacer 254 is removed. This variation of pixel 250 is that pixel 120 is in that all spacers 254 are removed.
Very similar to.

【0051】画素120,160及び250は何れも隅
の丁番を持っていて、この為、フラップの周縁によって
形成された軸線に対して45°回転した線に沿って曲が
る。この形状では、45°のシュリーレン・ストッパ又
は45°の暗視野弁別を用いて、撓んだフラップのコン
トラストの強い投影像を発生することが出来る。この弁
別方法では、フラップの周縁の開口及びそれがある場合
は周囲の覆われたスペーサ部分から来る全ての軸上回折
光を遮るが、フラップの45°の撓みから来る軸外光を
通過する様な光学的なストッパを設計する。プラズマ・
エッチ・アクセス孔及び丁番が略等方性で光を回折する
ので、この若干の光がシュリーレン・ストッパの周りを
通過する。然し、その結果生ずる劣化は、孔及び丁番が
回折するのは、各々の画素に入射する全部の光の内の小
さな一部分にすぎないので無視し得る。
Pixels 120, 160 and 250 all have corner hinges and therefore bend along a line rotated 45 ° with respect to the axis formed by the perimeter of the flap. In this configuration, a 45 ° Schlieren stopper or a 45 ° darkfield discrimination can be used to generate a high contrast projected image of the deflected flap. This discriminating method blocks all on-axis diffracted light coming from the flap's peripheral aperture and, if present, the surrounding covered spacer portion, but allows it to pass off-axis light coming from the flap's 45 ° deflection. A simple optical stopper. plasma·
The etch access holes and hinges are substantially isotropic and diffract the light so that some of this light passes around the schlieren stopper. However, the resulting degradation is negligible because the holes and hinges diffract only a small fraction of the total light incident on each pixel.

【0052】全体を270で示す第7の好ましい実施例
の画素が図26A乃至図26Cに切欠き斜視図、側面断
面図及び平面図で示されている。画素270が基板27
2、フラップ276と丁番278を持つ金属層274、
及び絶縁層282によって基板272から隔離されたア
ドレス電極280を持っている。画素270は画素12
0及び250について前に説明したのと同様なプロセス
工程によって製造される。丁番278を通る軸線に沿っ
てフラップ278を捩ることにより、画素270が動作
する。捩れトルクは電極280に印加された信号から生
ずる。これは図26Bで見て、フラップ276の左側部
分だけを引きつける。即ち、図26Bはこの捩れ軸線に
沿って見た図であり、信号によって発生されたトルクが
反時計廻りの回転を生ずる。デポジッションによって起
るフラップ276の金属の圧縮が、丁番278の曲げ並
びに基板272に対してフラップ276を平行に保つこ
とによって除去される。
A seventh preferred embodiment pixel, generally indicated at 270, is shown in cutaway perspective, side sectional and plan views in FIGS. 26A-26C. The pixel 270 is the substrate 27
2, a metal layer 274 having a flap 276 and a hinge 278,
And an address electrode 280 isolated from the substrate 272 by an insulating layer 282. Pixel 270 is pixel 12
0 and 250 are manufactured by similar process steps as previously described. Twisting flap 278 along an axis passing through hinge 278 operates pixel 270. Torsional torque results from the signal applied to electrode 280. This attracts only the left side portion of flap 276 as viewed in FIG. 26B. That is, FIG. 26B is a view taken along this twist axis, and the torque generated by the signal causes counterclockwise rotation. The metal compression of flap 276 caused by the deposition is eliminated by bending hinge 278 as well as keeping flap 276 parallel to substrate 272.

【0053】図27A及び図27Bは、画素120のフ
ィールド・プレートの変形を示しているが、これは画素
160,250及び270にも用いることが出来、次に
述べる様に、スペーサの所定の厚さ(即ち、フラップか
らフィールド・プレートまでの距離)に対し、フラップ
の撓み角を一層大きくとれる様にする。隅の丁番を持つ
フラップに対する静電力及び復元力の簡単なモデルか
ら、一亘信号電圧がフラップの内、丁番から最も遠い先
端をフィールド・プレートまでの距離の51%だけ撓め
る位に大きくなると、それ以上の電圧の増加はフラップ
を不安定にし、フィールド・プレートに対して崩壊する
ことが判る。この最大の安定なフラップ電圧を崩壊電圧
と名付けた図16の説明を想起されたい。同じ簡単なモ
デルから、静電力がフラップの内、丁番に一番近い半分
だけに加えられると、フラップの先端はフィールド・プ
レートまでの距離の83%だけ安定に撓ませることが出
来ることが判る。(勿論、この半分の作用状態のフラッ
プに対する崩壊電圧は、全体の作用状態のフラップに対
する崩壊電圧より高い。)この為、フィールド・プレー
ト126の内、先端の下にある部分を図27A及び図2
7Bに示す様に除去することにより、フラップ128は
一部分しか作用せず、これによって一層大きな安定な撓
みが得られる。更にこれによって同じ崩壊電圧に対し、
一層薄手のスペーサが使える。以上の説明の中で、寸
法、材料、構成等をいろいろ変更することが容易に考え
られよう。
27A and 27B show a modification of the field plate of pixel 120, it can also be used for pixels 160, 250 and 270, as described below, for a given spacer thickness. (Ie, the distance from the flap to the field plate), the deflection angle of the flap can be made larger. From the simple model of electrostatic force and restoring force to the flap with the hinge in the corner, the signal voltage is changed so that the farthest tip of the flap bends by 51% of the distance to the field plate. It can be seen that as the voltage increases, further increases in voltage destabilize the flap and cause it to collapse against the field plate. Recall the description of FIG. 16 which labeled this maximum stable flap voltage as the collapse voltage. From the same simple model, it can be seen that when electrostatic force is applied to only the half of the flap closest to the hinge, the tip of the flap can be flexed stably by 83% of the distance to the field plate. . (Of course, the collapse voltage for this half actuated flap is higher than the collapse voltage for the entire actuated flap.) Therefore, the portion of field plate 126 below the tip is shown in FIGS. 27A and 2.
By removing it as shown in 7B, the flap 128 only has a partial effect, which results in a greater and more stable deflection. Furthermore, for the same breakdown voltage,
A thinner spacer can be used. In the above description, various changes in dimensions, materials, configurations and the like can be easily considered.

【0054】更に以下の事項を開示する。Further, the following matters will be disclosed.

【0055】(1) (a) 層状構造に形成された複数個の
画素を有し、(b) 前記層状構造は基板、該基板上のス
ペーサ層、該スペーサ層上の反射層及び電気アドレス回
路を含んでおり、(c) 各々の前記画素は (i) 前記反射層内に形成された静電偏向可能な素子、
及び(ii) 前記スペーサ内に形成されていて、前記偏向
可能な素子並びに前記反射層の隣接部分の下方に配置さ
れた井戸を含んでおり、該井戸は前記基板及び前記反射
層の間で前記スペーサのプラズマ・エッチングによって
形成したことを特徴とする空間光変調器。
(1) (a) A plurality of pixels formed in a layered structure, (b) the layered structure is a substrate, a spacer layer on the substrate, a reflective layer on the spacer layer, and an electrical address circuit. (C) each of the pixels is (i) an electrostatic deflectable element formed in the reflective layer,
And (ii) a well formed in the spacer and disposed below the deflectable element and an adjacent portion of the reflective layer, the well being between the substrate and the reflective layer. A spatial light modulator characterized by being formed by plasma etching of spacers.

【0056】(2) 第1項に記載した空間光変調器に於
いて、(a) 前記スペーサが平面状にする為の回転付着
材料である空間光変調器。
(2) In the spatial light modulator described in the first item, (a) the spatial light modulator which is a rotationally adhering material for making the spacer flat.

【0057】(3) 第1項に記載した空間光変調器に於
て、(a) 前記画素の前記偏向可能な素子が電気的に相
互接続され(b) 前記アドレス回路が各々の画素に対
し、前記井戸の底で前記基板上にある電極を含んでいる
空間光変調器。
(3) In the spatial light modulator described in item 1, (a) the deflectable elements of the pixels are electrically interconnected (b) the address circuit is provided for each pixel. A spatial light modulator including an electrode on the substrate at the bottom of the well.

【0058】(4) 第1項に記載した空間光変調器に於
て、(a) 前記反射層が何等絶縁材料がないことを特徴
とする空間光変調器。
(4) The spatial light modulator as described in the item (1), wherein: (a) the reflective layer has no insulating material.

【0059】(5) 第1項に記載した空間光変調器に於
て、(a) 前記偏向可能な素子が少なくとも1つの孔を
持ち、該孔を介して前記スペーサの前記プラズマ・エッ
チングを進めることが出来る様にした空間光変調器。
(5) In the spatial light modulator described in the paragraph 1, (a) the deflectable element has at least one hole, and the plasma etching of the spacer is advanced through the hole. A spatial light modulator designed to be able to do.

【0060】(6) (a) 層状構造に形成された複数個の
画素を有し、(b) 該層状構造は基板、該基板上のスペ
ーサ層、該スペーサ層上の反射層及び電気アドレス回路
を含んでおり、(c) 各々の画素は (i) 前記反射層内に形成された静電偏向可能な素子、
及び(ii) 前記スペーサ層内に形成されていて、前記偏
向可能な素子並びに前記反射層の隣接部分の下方にある
井戸を含んでおり、(d) 前記スペーサ層が平面状にす
る為の回転付着材料である空間光変調器。
(6) (a) having a plurality of pixels formed in a layered structure, (b) the layered structure having a substrate, a spacer layer on the substrate, a reflective layer on the spacer layer, and an electrical address circuit. (C) each pixel is (i) an electrostatic deflectable element formed in the reflective layer,
And (ii) a well formed in the spacer layer and below the deflectable element and an adjacent portion of the reflective layer, and (d) rotation for planarizing the spacer layer. A spatial light modulator that is a deposition material.

【0061】(7) (a) 層状構造に形成された複数個の
画素を有し、(b) 該層状構造は基板、該基板上のスペ
ーサ層、該スペーサ層上の反射層及び電気アドレス回路
を含んでおり、(c) 各々の前記画素は (i) 前記反射層内に形成された静電偏向可能な素子、
及び(ii) 前記スペーサ層内に形成されていて、前記偏
向可能な素子並びに前記反射層の隣接部分の下方にある
井戸を含んでおり、(d) 前記アドレス回路は、各々の
前記画素に対し、前記井戸の底で前記基板上にあって、
前記底の内、静電偏向の間、前記偏向可能な素子に最も
近い部分から離れた位置にある電極を含んでいる空間光
変調器。
(7) (a) having a plurality of pixels formed in a layered structure, (b) the layered structure having a substrate, a spacer layer on the substrate, a reflective layer on the spacer layer, and an electrical address circuit. (C) each pixel includes (i) an electrostatic deflectable element formed in the reflective layer,
And (ii) formed in the spacer layer and including a well below the deflectable element and an adjacent portion of the reflective layer, (d) the addressing circuit for each pixel. , On the substrate at the bottom of the well,
A spatial light modulator including an electrode located away from a portion of the bottom closest to the deflectable element during electrostatic deflection.

【0062】(8) (a) 層状構造に形成された複数個の
画素を有し、(b) 該層状構造は基板、該基板上のスペ
ーサ層、該スペーサ層上の反射層及び電気アドレス回路
を含んでおり、(c) 各々の前記画素は、 (i) 前記反射層内に形成されていて、略四角の形であ
って、その対角線上で向い合う2隅の各々に前記反射層
の残りの部分に対する接続部を持つ静電偏向可能な素
子、及び(ii) 前記スペーサ層内に形成されていて、前
記偏向可能な素子並びに前記反射層の隣接部分の下方に
ある井戸を含んでおり、(d) 前記アドレス回路は、各
々の前記画素に対し、前記井戸の底で基板上にあって、
前記偏向可能な素子の内、前記接続部を通る対角線の片
側にある部分の下に配置された電極を含んでいる空間光
変調器。
(8) (a) having a plurality of pixels formed in a layered structure, (b) the layered structure having a substrate, a spacer layer on the substrate, a reflective layer on the spacer layer, and an electrical address circuit. (C) each of the pixels is (i) formed in the reflective layer and has a substantially rectangular shape, and the pixel of the reflective layer is formed at each of two diagonally opposite corners. An electrostatic deflectable element having a connection to the rest, and (ii) a well formed in the spacer layer below the deflectable element and an adjacent portion of the reflective layer. (D) the address circuit is on the substrate at the bottom of the well for each of the pixels,
A spatial light modulator including an electrode disposed below a portion of the deflectable element on one side of a diagonal line passing through the connection.

【0063】(9) (a) 層状構造に形成された複数個の
画素を有し、(b) 該層状構造は基板、該基板上のスペ
ーサ層、該スペーサ層上の反射層及び電気アドレス回路
を含んでおり、(c) 各々の前記画素は、 (i) 前記反射層内に形成された静電偏向可能な素子、
及び(ii) 前記スペーサ層内に形成されていて、前記偏
向可能な素子並びに前記反射層の隣接部分の下方にある
井戸を含んでおり、(d) 前記反射層の底及び前記井戸
の底が共に電気導体である空間光変調器。
(9) (a) having a plurality of pixels formed in a layered structure, (b) the layered structure having a substrate, a spacer layer on the substrate, a reflective layer on the spacer layer, and an electrical address circuit. (C) each pixel includes: (i) an electrostatic deflectable element formed in the reflective layer,
And (ii) includes a well formed in the spacer layer and below the deflectable element and an adjacent portion of the reflective layer, (d) the bottom of the reflective layer and the bottom of the well. Spatial light modulators that are both electrical conductors.

【0064】(10)(a) 層状構造に形成された複数個の
画素を有し、(b) 該層状構造は基板、該基板上のスペ
ーサ層、該スペーサ層上の反射層及び電気アドレス回路
を含んでおり、(c) 各々の前記画素は、 (i) 前記反射層内に形成された静電偏向可能な素子、
及び(ii) 前記スペーサ層内に形成されていて、前記偏
向可能な素子及び前記反射層の隣接部分の下方にある井
戸を含んでおり、(d) 前記反射層は第1の材料から成
る少なくとも第1の部分層を第2の部分層の上に持って
おり、(e) 前記井戸は該井戸を形成した後、前記第2
の部分層の上に前記第1の材料の略一様なデポジッショ
ンを特徴とする第1の材料のデポジットを含んでいる空
間光変調器。
(10) (a) having a plurality of pixels formed in a layered structure, (b) the layered structure having a substrate, a spacer layer on the substrate, a reflective layer on the spacer layer, and an electrical address circuit. (C) each pixel includes: (i) an electrostatic deflectable element formed in the reflective layer,
And (ii) includes a well formed in the spacer layer below the deflectable element and an adjacent portion of the reflective layer, and (d) the reflective layer comprises at least a first material. The first partial layer is provided on the second partial layer, and (e) the well is formed into the second partial layer after the well is formed.
A spatial light modulator including a deposit of a first material characterized by a substantially uniform deposition of the first material on a partial layer of.

【0065】(11)(a) 層状構造に形成された複数個の
画素を有し、(b) 該層状構造は基板、該基板上のスペ
ーサ層、該スペーサ層上の反射層及び電気アドレス回路
を含んでおり、(c) 各々の前記画素は、 (i) 前記反射層内に形成された静電偏向可能な素子、
及び(ii) 前記スペーサ層内に形成されていて、前記偏
向可能な素子及び前記反射層の隣接部分の下方にある井
戸を含んでおり、(d) 前記偏向可能な素子は丁番部分
によって前記反射層の残りの部分に接続された略四角の
部分を特徴としており、前記丁番部分は前記四角の部分
から前記残りの部分まで測った長さが前記丁番部分の幅
よりも大きい空間光変調器。
(11) (a) having a plurality of pixels formed in a layered structure, (b) the layered structure having a substrate, a spacer layer on the substrate, a reflective layer on the spacer layer, and an electrical address circuit. (C) each pixel includes: (i) an electrostatic deflectable element formed in the reflective layer,
And (ii) a well formed in the spacer layer below the deflectable element and an adjacent portion of the reflective layer, and (d) the deflectable element being formed by a hinged portion. Characterized by a substantially square portion connected to the remaining portion of the reflective layer, the hinge portion is a spatial light whose length measured from the square portion to the remaining portion is larger than the width of the hinge portion. Modulator.

【0066】(12) 空間光変調器を作る方法に於て、
(a) 基板の上に電気アドレス回路を形成し、(b) 前
記基板の上並びに前記回路の上にスペーサ層をデポジッ
トし、(c) 該スペーサ層の上に反射層をデポジット
し、(d) 該反射層のパターンを定めて該反射層の残り
の部分に接続された複数個の画素素子を限定し、(e)
前記スペーサ層をプラズマ・エッチして前記画素素子の
下に井戸を形成し、こうして前記画素素子を前記スペー
サ層から解放すると共に、該画素素子を前記アドレス回
路の信号によって静電偏向させることが出来る様にする
工程から成る方法。
(12) In the method of making the spatial light modulator,
(a) forming an electrical address circuit on the substrate, (b) depositing a spacer layer on the substrate and on the circuit, (c) depositing a reflective layer on the spacer layer, and (d) ) Defining a pattern of the reflective layer to define a plurality of pixel elements connected to the rest of the reflective layer, (e)
The spacer layer may be plasma etched to form a well below the pixel element, thus freeing the pixel element from the spacer layer and electrostatically deflecting the pixel element in response to a signal from the address circuit. A method comprising the steps of:

【0067】(13) 空間光変調器を作る方法に於て、
(a) 導電基板の上にスペーサ層をデポジットし、(b)
該スペーサ層の上に反射層をデポジットし、(c) 該
反射層のパターンを定めて、複数個の画素素子及び電極
を限定し、(e) 前記スペーサ層をプラズマ・エッチし
て前記画素素子の下に井戸を形成し、こうして該画素素
子をスペーサ層から解放すると共に該画素素子が前記電
極及び基板の間に印加された信号によって静電偏向出来
る様にする工程から成る方法。
(13) In the method of making the spatial light modulator,
(a) Deposit a spacer layer on the conductive substrate, and (b)
Depositing a reflective layer on the spacer layer, (c) defining a pattern of the reflective layer to define a plurality of pixel elements and electrodes, and (e) plasma etching the spacer layer to form the pixel element. Forming a well underneath, thus releasing the pixel element from the spacer layer and allowing the pixel element to be electrostatically deflected by a signal applied between the electrode and the substrate.

【0068】(14) 空間光変調器を作る方法に於て、
(a) 電気アドレス回路を持つ基板の上にスペーサをデ
ポジットし、(b) 該スペーサに前記基板に達する柱孔
のパターンを定め、(c) 前記スペーサの上及び柱孔に
金属層をデポジットし、(d) 該金属層のパターンを定
めて偏向可能な素子を限定し、各々の素子は1つの前記
柱孔にデポジットした金属に丁番結合されており、(e)
前記スペーサを除去する工程から成る方法。
(14) In the method of making the spatial light modulator,
(a) deposit a spacer on a substrate having an electric address circuit, (b) define a pattern of pillar holes reaching the substrate on the spacer, and (c) deposit a metal layer on the spacer and on the pillar holes. , (D) defining a pattern of the metal layer to define deflectable elements, each element being hingedly bonded to the metal deposited in one of the pillar holes, (e)
A method comprising the step of removing the spacer.

【0069】(15) 第14項に記載した方法に於て、前
記除去がプラズマ・エッチングによって行なわれる方
法。
(15) In the method described in Item 14, the removal is performed by plasma etching.

【0070】(16) 空間光変調器を作る方法に於て、
(a) 反射材料及びスペーサの層の組合せの中に偏向可
能なはり及び支持構造を限定し、該反射材料は基板上の
前記スペーサの上にあり、(b) 前記限定したはりの上
に保護層を適用し、(c) 前記基板及び層をチップにダ
イス切りし、各々のチップが空間光変調器になるもので
あり、(d) 交互に前記保護層に対する溶媒を適用する
と共に前記チップを回転させて、前記保護層の内、前記
溶媒によって軟化し又は溶解した部分を脱落させ、(e)
前記スペーサの少なくとも一部分を除去して前記偏向
可能なはりを前記スペーサから解放する工程から成る方
法。
(16) In the method of making the spatial light modulator,
(a) defining a deflectable beam and a support structure in a combination of layers of reflective material and spacer, said reflective material being on said spacer on a substrate, (b) protecting on said limited beam Applying a layer, (c) dicing the substrate and layer into chips, each chip being a spatial light modulator, (d) alternately applying a solvent to the protective layer and forming the chip. By rotating, of the protective layer, to remove the portion softened or dissolved by the solvent, (e)
Removing the at least a portion of the spacer to release the deflectable beam from the spacer.

【0071】(17) 基板と上側層の間にあるスペーサの
プラズマ・エッチのアンダカットを監視する方法に於
て、(a) 前記上側層内の略矩形領域のパターンを定
め、該矩形領域は既知の幅の数列を持ち、(b) 前記領
域を光の下に周期的に観測し、(c) アンダカットを、
前記光に対するその反射率が変化した最も幅の広い矩形
領域の幅の約半分と決定する工程から成る方法。
(17) In a method of monitoring the plasma etch undercut of a spacer between a substrate and an upper layer, (a) defining a pattern of a substantially rectangular region in the upper layer, the rectangular region being Having a sequence of known width, (b) periodically observe the area under light, (c) undercut,
Determining the width of the widest rectangular region whose reflectivity for the light has changed to be about half the width.

【0072】(18) 偏向可能なはりを持つ空間光変調器
を作る方法に於て、(a) 電子式アドレス回路を持つ基
板の上にスペーサを適用し、(b) 該スペーサのパター
ンを定めて前記基板に達する柱孔を限定し、(c) 前記
スペーサの上及び柱孔に金属層をデポジットし、(d)
各々のはりが1つの柱孔の中で前記金属に丁番結合され
る様に前記金属に偏向可能なはりを限定し、(e) 前記
スペーサを取除く工程から成る方法。
(18) In a method of manufacturing a spatial light modulator having a deflectable beam, (a) a spacer is applied on a substrate having an electronic address circuit, and (b) a pattern of the spacer is defined. To limit the pillar holes reaching the substrate by (c) depositing a metal layer on the spacer and on the pillar holes, (d)
Limiting the deflectable beams to the metal so that each beam is hingedly bonded to the metal in one post, and (e) removing the spacer.

【0073】(19) 第18項に記載した方法に於て、前
記取除くことがプラズマ・エッチによる方法。
(19) In the method described in Item 18, the removing is performed by plasma etching.

【0074】(20) 偏向可能なはりを持つ空間光変調器
を作る方法に於て、(a) 電子式アドレス回路を持つ基
板の上にスペーサを回転付着し、(b) 該スペーサのパ
ターンを定めて前記基板に達する柱孔を限定し、(c)
前記スペーサの上及び柱孔に金属をデポジットし、(d)
前記柱孔の近辺を除き、前記スペーサから前記金属を
除去し、(e) 前記スペーサの上並びにメタライズした
柱孔に第2の金属層を適用し、(f) 前記第2の金属層
の中に偏向可能なはりを限定し、(g) 前記スペーサを
取除く工程から成る方法。
(20) In a method of manufacturing a spatial light modulator having a deflectable beam, (a) a spacer is rotationally attached on a substrate having an electronic address circuit, and (b) the spacer pattern is formed. Define the columnar holes reaching the substrate, (c)
Deposit metal on top of the spacers and in the pillar holes, (d)
Removing the metal from the spacers except near the pillar holes, (e) applying a second metal layer on the spacers and on the metallized pillar holes, (f) in the second metal layer Limiting the deflectable beam to (g) and removing the spacer (g).

【0075】(21)(a) 電子式アドレス回路を持つ基板
の上に複数個の画素を有し、(b) 各々の画素は(i) 静
電偏向可能な反射素子、(ii)該素子を前記基板から離し
て保持する支持体を有し、(iii) 前記素子及び支持体は
共に電気導体であって、前記支持体が前記アドレス回路
に電気接続されている空間光変調器
(21) (a) A plurality of pixels are provided on a substrate having an electronic address circuit, (b) each pixel is (i) a reflection element capable of electrostatic deflection, (ii) the element And (iii) the element and the support are both electric conductors, and the support is electrically connected to the address circuit.

【0076】(22)(a) 電子式アドレス回路を持つ基板
の上に複数個の画素を有し、(b) 各々の前記画素は1
個の金属片を含み、該金属片は、前記基板に取付けられ
た支持部分、該支持部分に接続された丁番部分及び該丁
番部分に接続されていて前記基板から離して保持される
偏向可能な部分を持っており、(c) 前記支持部分が前
記アドレス回路に電気接続され、前記偏向可能な部分が
前記アドレス回路に接続された電極の上方にある空間光
変調器。
(22) (a) A plurality of pixels are provided on a substrate having an electronic address circuit, and (b) each pixel is 1 pixel.
A metal piece, the metal piece including a support portion attached to the substrate, a hinge portion connected to the support portion, and a deflection portion connected to the hinge portion and held away from the substrate. A spatial light modulator having a possible portion, and (c) the supporting portion is electrically connected to the address circuit and the deflectable portion is above an electrode connected to the address circuit.

【0077】(23) 第22項に記載した空間光変調器に
於て、(a) 前記1個の金属片が4個の四角なフラップ
の形をしており、各フラップが中心柱に対して隅で接続
されている空間光変調器。
(23) In the spatial light modulator described in the paragraph 22, (a) the one metal piece has the shape of four square flaps, and each flap is with respect to the central column. Spatial light modulator connected at the corner.

【0078】(24) 第22項に記載した空間光変調器に
於て、(a) 前記電極が前記偏向可能な部分の内、前記
支持体の近くにある部分の下だけを伸びている空間光変
調器。
(24) In the spatial light modulator described in paragraph 22, (a) a space in which the electrode extends only under a portion of the deflectable portion near the support. Light modulator.

【0079】(25)(a) 電子式アドレス回路を持つ基板
の上に複数個の画素を有し、(b) 各々の前記画素は柱
及び丁番結合したフラップを含んでおり、(c) 前記柱
は前記基板に取付けられた第1の導電部分及び前記丁番
結合したフラップに隣接する、それと重なる金属部分を
持っている空間光変調器。
(25) (a) a plurality of pixels on a substrate having an electronic address circuit, (b) each pixel includes a pillar and a hinged flap, (c) A spatial light modulator in which the pillar has a first conductive portion attached to the substrate and a metal portion adjacent and overlapping the hinged flap.

【図面の簡単な説明】[Brief description of drawings]

【図1】第1の好ましい実施例のSLM用画素を示す図
であって、Aは簡略斜視図、Bは側面断面図、Cは平面
図である。
FIG. 1 is a diagram showing an SLM pixel of a first preferred embodiment, in which A is a simplified perspective view, B is a side sectional view, and C is a plan view.

【図2】図1の画素の動作を例示する図。FIG. 2 is a diagram illustrating an operation of the pixel of FIG.

【図3】図1の画素の応答曲線を示すグラフ。FIG. 3 is a graph showing a response curve of the pixel of FIG.

【図4】図1の画素を製造する第1の好ましい実施例の
方法のプラズマ・エッチ工程を示す図。
4 is a diagram showing a plasma etch step of the method of the first preferred embodiment for manufacturing the pixel of FIG.

【図5】図1の画素に対するくり抜きばりのプラズマ・
エッチの範囲の制御を示す図。
5 is a hollow-beam plasma for the pixel of FIG.
The figure which shows control of the range of etching.

【図6】図5のくり抜きばりの動作を示す図。6A and 6B are views showing the operation of the hollowed-out beam in FIG.

【図7】図1の画素に使うはりの種々の形状を示す図。FIG. 7 is a diagram showing various shapes of a beam used for the pixel of FIG.

【図8】図1の画素の変形の簡略側面断面図。FIG. 8 is a simplified side sectional view of a modification of the pixel of FIG.

【図9】線形配列のSLM内にある隣接した3つの画素
を示す簡略平面図。
FIG. 9 is a simplified plan view showing three adjacent pixels in a linear array SLM.

【図10】第2の好ましい実施例の画素を示し、Aは簡
略側面断面図、BはAの画素の変形の簡略側面断面図。
FIG. 10 shows a pixel of the second preferred embodiment, where A is a simplified side sectional view and B is a simplified side sectional view of a modification of the pixel of A.

【図11】第2の好ましい実施例の方法の工程を示す一
連の簡略側面断面図。
FIG. 11 is a series of simplified side cross-sectional views showing the steps of the method of the second preferred embodiment.

【図12】第3の好ましい実施例の画素を示し、Aは簡
略断面図、Bは平面図。
FIG. 12 shows a pixel of a third preferred embodiment, where A is a simplified sectional view and B is a plan view.

【図13】第4の好ましい実施例の画素を示し、Aは簡
略断面図、Bは平面図。
FIG. 13 shows a pixel of a fourth preferred embodiment, where A is a simplified sectional view and B is a plan view.

【図14】第5の好ましい実施例の画素を示し、Aは簡
略切欠き斜視図、Bは断面図、Cは平面図。
FIG. 14 shows a pixel of the fifth preferred embodiment, where A is a simplified cutaway perspective view, B is a cross-sectional view and C is a plan view.

【図15】図14の画素の断面図で、はりの撓みを例示
している。
FIG. 15 is a cross-sectional view of the pixel of FIG. 14 illustrating the flexure of a beam.

【図16】図14の画素に対する応答曲線を示すグラ
フ。
16 is a graph showing a response curve for the pixel of FIG.

【図17】図14の画素の製造工程を示す図。FIG. 17 is a diagram showing a manufacturing process of the pixel of FIG.

【図18】図14の画素の変形の断面図。FIG. 18 is a cross-sectional view of a modification of the pixel of FIG.

【図19】図14の画素の変形に対するプロセス工程を
示す図、
FIG. 19 shows process steps for the deformation of the pixel of FIG.

【図20】図14の画素の別の変形に対するプロセス工
程を示す図。
20 illustrates process steps for another variation of the pixel of FIG.

【図21】図14の画素の更に別の変形に対するプロセ
ス工程を示す図。
FIG. 21 shows process steps for yet another modification of the pixel of FIG.

【図22】第6の好ましい実施例の画素を示し、Aは簡
略斜視図、Bは断面図、Cは平面図。
FIG. 22 shows a pixel of a sixth preferred embodiment, where A is a simplified perspective view, B is a sectional view and C is a plan view.

【図23】図22の画素を製造するためのプロセス工程
を示す図。
FIG. 23 is a diagram showing process steps for manufacturing the pixel of FIG. 22.

【図24】図22の画素の変形を示す図。FIG. 24 is a diagram showing a modification of the pixel of FIG. 22.

【図25】図22の画素の変形を示す図。FIG. 25 is a diagram showing a modification of the pixel of FIG. 22.

【図26】第7の好ましい実施例の画素を示す図。FIG. 26 is a diagram showing a pixel of a seventh preferred embodiment.

【図27】第5、第6及び第7の好ましい実施例の画素
に適用し得る変形を示す図。
FIG. 27 is a diagram showing modifications applicable to the pixels of the fifth, sixth, and seventh preferred embodiments.

【符号の説明】[Explanation of symbols]

20 画素 22 基板 24 スペーサ 26 反射層 28 フラップ 20 pixels 22 substrate 24 spacer 26 reflective layer 28 flap

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 空間光変調器の製造方法であって、導電
基板の上へ導電材料製の支持柱を形成し、前記基板及び
支持柱の上にスペーサ層をデポジットし、前記支持柱
上方の部分を除き前記スペーサ層の上に反射層をデポジ
ットし、前記反射層をパターニングしてプラズマ・アク
セス孔を形成し、前記支持柱の上方の部分のスペーサ層
を除去して前記支持柱の頭部を露出させ前記支持柱の頭
部と前記反射層とをはり材料で連結し、前記プラズマ・
アクセス孔を通じてエッチすることにより前記スペーサ
を除去する工程から成る空間光変調器の製造方法。
1. A method for producing a spatial light modulator, conductive
Forming a conductive material made of a support pillar onto the substrate, the spacer layer is deposited on the substrate and the support pillars, and depositing a reflective layer on the spacer layer except for the upper portion of the support column, wherein Pattern the reflective layer to remove plasma
Forming a recess, removing the spacer layer above the support column to expose the head of the support column , connecting the head of the support column and the reflective layer with a beam material ,
The spacer is formed by etching through the access hole.
A method of manufacturing a spatial light modulator comprising the step of removing a layer .
JP4187099A 1984-07-31 1992-07-14 Method of manufacturing spatial light modulator Expired - Lifetime JPH0756532B2 (en)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US63618084A 1984-07-31 1984-07-31
US06/635,967 US4566935A (en) 1984-07-31 1984-07-31 Spatial light modulator and method
US635966 1984-07-31
US636180 1984-07-31
US635967 1984-07-31
US06/635,966 US4710732A (en) 1984-07-31 1984-07-31 Spatial light modulator and method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60168490A Division JPS61116324A (en) 1984-07-31 1985-07-30 Spatial light modulator and method thereof

Publications (2)

Publication Number Publication Date
JPH05188309A JPH05188309A (en) 1993-07-30
JPH0756532B2 true JPH0756532B2 (en) 1995-06-14

Family

ID=27417582

Family Applications (2)

Application Number Title Priority Date Filing Date
JP4187099A Expired - Lifetime JPH0756532B2 (en) 1984-07-31 1992-07-14 Method of manufacturing spatial light modulator
JP4187098A Expired - Lifetime JPH0756531B2 (en) 1984-07-31 1992-07-14 Spatial light modulator and its manufacturing method

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP4187098A Expired - Lifetime JPH0756531B2 (en) 1984-07-31 1992-07-14 Spatial light modulator and its manufacturing method

Country Status (1)

Country Link
JP (2) JPH0756532B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999306A (en) * 1995-12-01 1999-12-07 Seiko Epson Corporation Method of manufacturing spatial light modulator and electronic device employing it
US6411427B1 (en) * 2000-09-28 2002-06-25 Xerox Corporation Structure for an optical switch on a glass substrate
US6504643B1 (en) * 2000-09-28 2003-01-07 Xerox Corporation Structure for an optical switch on a substrate
US6501588B1 (en) * 2000-09-28 2002-12-31 Xerox Corporation Method for an optical switch on a silicon substrate
US6632374B1 (en) * 2000-09-28 2003-10-14 Xerox Corporation Method for an optical switch on a silicon on insulator substrate
US6466356B1 (en) * 2000-09-28 2002-10-15 Xerox Corporation Structure for an optical switch on a silicon substrate
DE60116969T2 (en) * 2000-09-28 2006-07-27 Xerox Corp. Production of a mirror structure
US6300665B1 (en) * 2000-09-28 2001-10-09 Xerox Corporation Structure for an optical switch on a silicon on insulator substrate
US6632373B1 (en) * 2000-09-28 2003-10-14 Xerox Corporation Method for an optical switch on a substrate
JP2003005101A (en) 2001-06-26 2003-01-08 Seiko Epson Corp Optical modulation device and method for manufacturing the same
JP4207666B2 (en) * 2002-05-28 2009-01-14 ソニー株式会社 Electrostatic mechanical element, light diffraction modulation element, and image display device
JP5392048B2 (en) * 2009-12-11 2014-01-22 株式会社豊田中央研究所 Optical deflection apparatus and method of manufacturing optical deflection apparatus

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879597A (en) * 1974-08-16 1975-04-22 Int Plasma Corp Plasma etching device and process
US4356730A (en) * 1981-01-08 1982-11-02 International Business Machines Corporation Electrostatically deformographic switches

Also Published As

Publication number Publication date
JPH05188309A (en) 1993-07-30
JPH0756531B2 (en) 1995-06-14
JPH05188308A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
US4566935A (en) Spatial light modulator and method
US4956619A (en) Spatial light modulator
US4662746A (en) Spatial light modulator and method
US5172262A (en) Spatial light modulator and method
US4710732A (en) Spatial light modulator and method
US4596992A (en) Linear spatial light modulator and printer
JP2978224B2 (en) Method of resetting picture element of flexible beam spatial light modulator
US4954789A (en) Spatial light modulator
JP2546553B2 (en) Method of resetting a pixel of a spatial light modulator
US4615595A (en) Frame addressed spatial light modulator
US7009754B2 (en) Double substrate reflective spatial light modulator with self-limiting micro-mechanical elements
US5061049A (en) Spatial light modulator and method
JPH1062699A (en) Movable mirror device and its manufacture
JP2002525676A (en) Double-substrate reflective spatial light modulator with self-control micromechanical elements
JPH0756532B2 (en) Method of manufacturing spatial light modulator