JPH0752563B2 - Offset correction circuit for feed devices such as signal conversion heads - Google Patents

Offset correction circuit for feed devices such as signal conversion heads

Info

Publication number
JPH0752563B2
JPH0752563B2 JP63287301A JP28730188A JPH0752563B2 JP H0752563 B2 JPH0752563 B2 JP H0752563B2 JP 63287301 A JP63287301 A JP 63287301A JP 28730188 A JP28730188 A JP 28730188A JP H0752563 B2 JPH0752563 B2 JP H0752563B2
Authority
JP
Japan
Prior art keywords
voltage
differential amplifier
feed
drive
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63287301A
Other languages
Japanese (ja)
Other versions
JPH02136081A (en
Inventor
昇 成澤
充正 久保
Original Assignee
ティアツク株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティアツク株式会社 filed Critical ティアツク株式会社
Priority to JP63287301A priority Critical patent/JPH0752563B2/en
Publication of JPH02136081A publication Critical patent/JPH02136081A/en
Publication of JPH0752563B2 publication Critical patent/JPH0752563B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はCDプレーヤの信号変換光学ヘッド等の送り装置
のオフセット補正回路に関する。
The present invention relates to an offset correction circuit of a feeding device such as a signal conversion optical head of a CD player.

[従来の技術] CD(コンパクトディスク)プレーヤにおいて、トラッキ
ングエラーに対応する直流電圧を差動増幅器(駆動増幅
器)を介してピックアップ送りモータ(リニアモータ)
に供給し、差動増幅器には送りモータの速度検出信号を
負帰還し、ピックアップを一定速度で送る方式は公知で
ある。
[Prior Art] In a CD (Compact Disc) player, a DC voltage corresponding to a tracking error is picked up by a pickup amplifier motor (linear motor) via a differential amplifier (drive amplifier).
It is known that a differential amplifier feeds the feed motor speed detection signal negatively to the differential amplifier to feed the pickup at a constant speed.

[発明が解決しようとする課題] ところで、駆動増幅器の利得は一般に大きいためにオフ
セット電圧も可成り大きな値になり、トラッキングエラ
ーに基づく電圧が零であってもモータ駆動電圧が発生
し、ピックアップがどちらかに動き出すか又は動き易い
状態となり、正確なサーボが困難になる場合がある。
[Problems to be Solved by the Invention] By the way, since the gain of the drive amplifier is generally large, the offset voltage also has a considerably large value, and even if the voltage based on the tracking error is zero, the motor drive voltage is generated and the pickup is In some cases, it may start moving or move easily, which makes accurate servo difficult.

また、CDプレーヤが傾斜配置され、ピックアップの送り
方向に傾き(機械的オフセット)が生じている場合に
は、これを補正するため駆動増幅器の負荷が増大し、サ
ーボに悪影響を与える。又、傾斜が大きい場合には停止
状態にピックアップが動き出すおそれがある。
Further, when the CD player is tilted and tilts (mechanical offset) in the pickup feed direction, the load of the drive amplifier increases to correct this, which adversely affects the servo. Further, if the inclination is large, the pickup may start moving in a stopped state.

そこで、第1の目的は機械的オフセットを補正すること
ができるオフセット補正回路を提供することにある。第
2の目的は電気的及び機械的オフセットを容易に補正す
ることができるオフセット補正回路を提供することにあ
る。
Therefore, a first object is to provide an offset correction circuit that can correct a mechanical offset. A second object is to provide an offset correction circuit that can easily correct electrical and mechanical offsets.

[課題を解決するための手段] 上記の第1の目的を達成するための発明のオフセット補
正回路は、実施例を示す第1図及び第4図の符号を参照
して説明すると、被送り物体に送りを与えるためのモー
タ4と、前記モータ4による送り速度に対応する速度検
出電圧を得るための速度検出手段と、前記速度検出電圧
によって前記モータ4の送り速度を負帰還制御するよう
に、前記モータ4の駆動入力電圧と前記速度検出信号と
の差に対応する出力を得るための差動増幅器10とを備え
た送り装置におけるオフセットを補正するための回路で
あって、前記差動増幅器10に正方向送りの基準駆動入力
電圧Vrを与えるための正方向送り基準駆動電圧入力端子
Bと、前記差動増幅器10に前記正方向送りの基準駆動入
力電圧Vrと絶対値が実質的に等しく極性が逆の逆方向送
りの基準駆動入力電圧−Vrを与えるための逆方向送り基
準駆動電圧入力端子Cと、送り制御信号を前記差動増幅
器10に与えるための送り制御信号入力端子Dと、前記各
入力端子B、C、Dを前記差動増幅器10に選択的に接続
する第1のスイッチSW1と、正方向駆動電圧用メモリM2
と、逆方向駆動電圧用メモリM3と、前記差動増幅器10が
前記正方向送り基準駆動電圧入力端子Bに接続されてい
る時に得られる前記差動増幅器10の出力電圧に対応する
データを正方向駆動電圧Vaとして前記正方向駆動電圧用
メモリM2に書き込み、前記差動増幅器10が前記逆方向送
り基準駆動電圧入力端子Cに接続されている時に得られ
る前記差動増幅器10の出力電圧に対応するデータを逆方
向駆動電圧−Vbとして前記逆方向駆動電圧用メモリM3に
書き込むためのメモリ入力回路と、前記正方向及び逆方
向駆動電圧用メモリM2、M3から読み出した出力Va−Vbに
基づいてVa−Vb/2の演算を行う演算回路13と、前記差動
増幅器10を前記送り制御入力端子Dに接続した時に前記
演算回路13の出力に基づいて前記モータ4の駆動電圧を
補正する手段とを備えていることを特徴とするものであ
る。
[Means for Solving the Problem] The offset correction circuit of the invention for achieving the above-mentioned first object will be described with reference to the reference numerals of FIGS. 1 and 4 showing an embodiment. A motor 4 for giving a feed to the motor 4, a speed detection means for obtaining a speed detection voltage corresponding to the speed of the motor 4, and a negative feedback control of the speed of the motor 4 by the speed detection voltage. A circuit for correcting an offset in a feeding device, which comprises a differential amplifier 10 for obtaining an output corresponding to a difference between a drive input voltage of the motor 4 and the speed detection signal, the differential amplifier 10 comprising: A forward feed reference drive voltage input terminal B for applying a forward feed reference drive input voltage Vr to the differential amplifier 10 and the forward feed reference drive input voltage Vr to the differential amplifier 10 have substantially the same absolute value and polarity. Is the opposite A backward feed reference drive voltage input terminal C for giving a backward feed reference drive input voltage −Vr, a feed control signal input terminal D for giving a feed control signal to the differential amplifier 10, and each of the input terminals. A first switch SW1 for selectively connecting B, C, and D to the differential amplifier 10, and a positive drive voltage memory M2.
The reverse drive voltage memory M3 and the data corresponding to the output voltage of the differential amplifier 10 obtained when the differential amplifier 10 is connected to the forward feed reference drive voltage input terminal B. It corresponds to the output voltage of the differential amplifier 10 which is obtained when the positive drive voltage memory M2 is written as the drive voltage Va and the differential amplifier 10 is connected to the reverse feed reference drive voltage input terminal C. A memory input circuit for writing data to the reverse drive voltage memory M3 as a reverse drive voltage −Vb, and Va based on outputs Va−Vb read from the forward and reverse drive voltage memories M2 and M3. An operation circuit 13 for performing an operation of −Vb / 2 and a means for correcting the drive voltage of the motor 4 based on the output of the operation circuit 13 when the differential amplifier 10 is connected to the feed control input terminal D. Be equipped The one in which the features.

また、第2の目的を達成するための発明のオフセット補
正回路は、被送り物体に送りを与えるためのモータ4
と、前記モータ4による送り速度に対応する速度検出電
圧を得るための速度検出手段と、前記速度検出電圧によ
って前記モータの送り速度を負帰還制御するように、前
記モータの駆動入力電圧と前記速度検出手段との差に対
応する出力を得るための差動増幅器10とを備えた送り装
置におけるオフセットを補正するための回路であって、
グランドに接続された第1の端子Aと、前記差動増幅器
10に正方向送りの基準駆動入力電圧Vrを与えるための第
2の端子Bと、前記差動増幅器10に前記正方向送りの基
準駆動入力電圧Vrと絶対値が実質的に等しい逆方向送り
の基準駆動入力電圧−Vrを与えるための第3の端子C
と、送り制御信号を前記差動増幅器10に与えるための第
4の端子Dと、前記第1、第2、第3及び第4の端子
A、B、C、Dを前記差動増幅器10に選択的に接続する
第1のスイッチSW1と、第1、第2及び第3のメモリM
1、M2、M3と、前記差動増幅器10が前記第1の端子Aに
接続されている時に得られる前記差動増幅器10の出力電
圧に対応するデータをオフセット電圧±V0として前記第
1のメモリM1に書き込み、前記差動増幅器10が前記第2
の端子Bに接続されている時に得られる前記差動増幅器
10の出力電圧に対応するデータを正方向駆動電圧Vaとし
て前記第2のメモリM2に書き込み、前記差動増幅器10が
前記第3の端子Cに接続されいる時に得られる前記差動
増幅器10の出力電圧に対応するデータを逆方向駆動電圧
−Vbとして前記第3のメモリM3に書き込むためのメモリ
入力回路と、前記第1、第2及び第3のメモリM1、M2、
M3から読み出した出力±V0、Va、−Vbに基づいて[±
(Va−Vb/2]±V0の演算を行う演算回路13と、前記差動
増幅器10を前記第4の端子Dに接続した時に前記演算回
路13の出力に基づいて前記モータ4の駆動電圧を補正す
る手段とを備えていることを特徴とするものである。
Further, the offset correction circuit of the invention for achieving the second object is provided with a motor 4 for feeding the object to be fed.
A speed detection means for obtaining a speed detection voltage corresponding to the feed speed of the motor 4, and a drive input voltage of the motor and the speed so as to negatively control the feed speed of the motor by the speed detection voltage. A circuit for correcting an offset in a feeding device including a differential amplifier 10 for obtaining an output corresponding to a difference with a detection means,
A first terminal A connected to ground and the differential amplifier
A second terminal B for applying a forward feed reference drive input voltage Vr to 10 and a reverse feed whose absolute value is substantially equal to the forward feed reference drive input voltage Vr to the differential amplifier 10. Third terminal C for providing reference drive input voltage -Vr
A fourth terminal D for applying a feed control signal to the differential amplifier 10 and the first, second, third and fourth terminals A, B, C, D to the differential amplifier 10. The first switch SW1 selectively connected to the first, second and third memories M
The data corresponding to the output voltage of 1, 2, and M3 and the differential amplifier 10 obtained when the differential amplifier 10 is connected to the first terminal A is set as an offset voltage ± V0, and the first memory is set. Write to M1, the differential amplifier 10 is the second
Differential amplifier obtained when connected to terminal B of
The output of the differential amplifier 10 obtained when the data corresponding to the output voltage of 10 is written in the second memory M2 as the forward drive voltage Va and the differential amplifier 10 is connected to the third terminal C. A memory input circuit for writing data corresponding to the voltage to the third memory M3 as a reverse drive voltage −Vb, and the first, second and third memories M1, M2,
Based on the output ± V0, Va, −Vb read from M3,
(Va−Vb / 2) ± V0 arithmetic circuit 13, and when the differential amplifier 10 is connected to the fourth terminal D, the drive voltage of the motor 4 is calculated based on the output of the arithmetic circuit 13. It is characterized by comprising a means for correcting.

[作用] 請求項1の発明においては、正方向駆動電圧用メモリM2
と逆方向駆動電圧用メモリM3に送り装置の傾きの情報を
含むデータが書き込まれる。演算回路13はメモリM2、M3
の出力に基づいて傾き(機械的オフセット)を補正する
信号を形成する。
[Operation] In the invention of claim 1, the forward drive voltage memory M2
And the data including the information of the inclination of the feeding device is written in the reverse driving voltage memory M3. Arithmetic circuit 13 is memory M2, M3
A signal for correcting the inclination (mechanical offset) is formed based on the output of

請求項2の発明の第1のメモリM1には差動増幅器10(駆
動増幅器も含む)のオフセット(電気的オフセット)に
対応するデータが書き込まれる。第2及び第3のメモリ
M2、M3には機械的オフセット情報を含むデータが書き込
まれる。演算回路13において所定の演算を行うことによ
り、電気的オフセットと機械的オフセットとの両方を補
正するための補正信号が得られる。補正信号は差動増幅
器10に与えられるか、又はモータに接続された独立の補
正駆動回路に与えられる。
Data corresponding to the offset (electrical offset) of the differential amplifier 10 (including the drive amplifier) is written in the first memory M1 of the invention of claim 2. Second and third memories
Data including mechanical offset information is written in M2 and M3. By performing a predetermined calculation in the arithmetic circuit 13, a correction signal for correcting both the electrical offset and the mechanical offset can be obtained. The correction signal is applied to the differential amplifier 10 or an independent correction drive circuit connected to the motor.

[第1の実施例] 次に、第1図〜第3図を参照して本発明の第1の実施例
に係わるCDプレーヤ及びそのオフセット補正回路を説明
する。
[First Embodiment] Next, a CD player and its offset correction circuit according to a first embodiment of the present invention will be described with reference to FIGS.

CDプレーヤは第2図に示すように、記録媒体ディスク1
とこの回転用モータ2と、光学ヘッド即ちピックアップ
3と、リニアモータ(リニアアクチエータ)から成る送
りモータ4と、再生回路5と、トラッキング制御回路6
と、送り制御回路7とから成る。
As shown in FIG. 2, the CD player is a recording medium disc 1
This rotation motor 2, an optical head or pickup 3, a feed motor 4 including a linear motor (linear actuator), a reproducing circuit 5, and a tracking control circuit 6
And a feed control circuit 7.

ピックアップ3はディスク1に光ビーム8を投射し、そ
の反射ビーム9によって信号を読み取るように構成され
ている。また、ディスク1に対向する対物レンズ(図示
せず)を水平方向に移動してトラッキング制御を行うよ
うに構成されている。なお、トラッキング制御は、ビー
ム通路に配置したミラーの回動又はレーザ光源の移動等
によっても行うことができる。
The pickup 3 is configured to project a light beam 8 on the disk 1 and read a signal by the reflected beam 9. Further, the objective lens (not shown) facing the disk 1 is horizontally moved to perform tracking control. The tracking control can also be performed by rotating a mirror arranged in the beam path or moving a laser light source.

送りモータ4は永久磁石とこの磁界中に配置された可動
コイルとから成るボイスコイルと同一原理のリニアモー
タ(リニアアクチエータ)であって、保持トルクを実質
的に有さない状態でピックアップ3に結合されている。
なお、可動コイルにピックアップが連結され、また駆動
コイルに差動増幅器10が接続されている。
The feed motor 4 is a linear motor (linear actuator) having the same principle as a voice coil composed of a permanent magnet and a movable coil arranged in this magnetic field, and is applied to the pickup 3 with substantially no holding torque. Are combined.
A pickup is connected to the movable coil, and a differential amplifier 10 is connected to the drive coil.

第1図はオフセット補正回路を含む送りモータ制御回路
7を詳しく示すものである。第1のスイッチSW1によっ
て選択される第1の端子Aはグランドに接続されてい
る。第2の端子(正方向送り基準駆動電圧入力端子)B
は送りモータ4によって所定速度の正方向送りを得るた
めに必要な電圧(以下、正方向送り基準駆動入力電圧Vr
と呼ぶ)を供給する端子である。第3の端子(逆方向送
り基準駆動電圧入力端子)Cは送りモータ4によって所
定速度の逆方向送りを得るために必要な電圧(以下、逆
方向送り基準駆動入力電圧−Vrと呼ぶ)を供給する端子
である。第4の端子Dは再生動作中のトラッキングエラ
ーに対応する直流電圧を与える送り制御信号入力端子で
ある。
FIG. 1 shows the feed motor control circuit 7 including an offset correction circuit in detail. The first terminal A selected by the first switch SW1 is connected to the ground. Second terminal (forward feed reference drive voltage input terminal) B
Is a voltage required to obtain a forward feed at a predetermined speed by the feed motor 4 (hereinafter referred to as a forward feed reference drive input voltage Vr
Called). A third terminal (reverse feed reference drive voltage input terminal) C supplies a voltage (hereinafter, referred to as reverse feed reference drive input voltage -Vr) necessary for obtaining a feed at a predetermined speed by the feed motor 4. It is the terminal to do. The fourth terminal D is a feed control signal input terminal for applying a DC voltage corresponding to the tracking error during the reproducing operation.

スイッチSW1の出力は抵抗R1を介して駆動回路としての
差動増幅器10の非反転入力端子に接続されている。駆動
増幅器を内蔵している差動増幅器10の出力端子は送りモ
ータ4に接続されている。
The output of the switch SW1 is connected to the non-inverting input terminal of the differential amplifier 10 as a drive circuit via the resistor R1. The output terminal of the differential amplifier 10 incorporating the drive amplifier is connected to the feed motor 4.

送りモータ4を負帰還制御するために、送りモータ4に
よる送り速度を検出するための速度検出コイル11が設け
られ、これが差動増幅器10の反転入力端子に接続されて
いる。速度検出手段としての速度検出コイル11は送りモ
ータ4の磁束に鎖交することによって速度検出電圧を発
生する。
In order to perform negative feedback control of the feed motor 4, a speed detection coil 11 for detecting the feed speed of the feed motor 4 is provided, and this is connected to the inverting input terminal of the differential amplifier 10. The speed detection coil 11 as speed detection means generates a speed detection voltage by interlinking with the magnetic flux of the feed motor 4.

電気的オフセット情報及び機械的オフセット情報を得る
ために、差動増幅器10の出力端子にアナログ・ディジタ
ル(A/D)変換器12が接続されている。第1のスイッチS
W1を端子A、B、Cに投入することによって得られる3
種類のデータを振り分けるために第2のスイッチSW2がA
/D変換器12に接続されている。第2のスイッチSW2の接
点a、b、cにはそれぞれ第1、第2及び第3のメモリ
M1、M2、M3が接続されている。従って、A/D変換器12と
第2のスイッチSW2をメモリ入力回路と呼ぶことができ
る。
An analog-digital (A / D) converter 12 is connected to the output terminal of the differential amplifier 10 in order to obtain electrical offset information and mechanical offset information. First switch S
3 obtained by inserting W1 into terminals A, B and C
The second switch SW2 is A to sort the data of the type
It is connected to the / D converter 12. The contacts a, b, and c of the second switch SW2 have first, second, and third memories, respectively.
M1, M2, M3 are connected. Therefore, the A / D converter 12 and the second switch SW2 can be called a memory input circuit.

第1、第2及び第3のメモリM1、M2、M3に接続された演
算回路13は、極性反転回路14と、第1の加算回路15と、
1/2割算回路16と、第2の加算回路17とから成り、電気
的及び機械的オフセット補正データを求める。
The arithmetic circuit 13 connected to the first, second and third memories M1, M2, M3 includes a polarity inverting circuit 14, a first adding circuit 15,
It is composed of a 1/2 division circuit 16 and a second addition circuit 17, and obtains electrical and mechanical offset correction data.

第2の加算回路17はディジタル・アナログ(D/A)変換
器18、可変抵抗R2、第3のスイッチSW3を介して差動増
幅器10の非反転入力端子に接続されている。
The second adder circuit 17 is connected to the non-inverting input terminal of the differential amplifier 10 via a digital / analog (D / A) converter 18, a variable resistor R2, and a third switch SW3.

このCDプレーヤにおいては、電源投入時又はプレイ開始
直前にオフセット補正操作を行う。即ち、まず、第1の
スイッチSW1を第1の端子Aに接続し、第2のスイッチS
W2を接点aに投入し、第3のスイッチSW3をオフにす
る。これにより、差動増幅器10の非反転入力端子がグラ
ンドレベルになり、差動増幅器10の出力に電気的オフセ
ット電圧V0が得られ、これがA/D変換器12でディジタル
信号に変換されて第1のメモリM1に書き込まれる。
In this CD player, an offset correction operation is performed when the power is turned on or immediately before playing. That is, first, the first switch SW1 is connected to the first terminal A, and the second switch S1 is connected.
W2 is applied to the contact a, and the third switch SW3 is turned off. As a result, the non-inverting input terminal of the differential amplifier 10 becomes the ground level, and an electrical offset voltage V0 is obtained at the output of the differential amplifier 10, which is converted into a digital signal by the A / D converter 12 and then converted into a first digital signal. Is written in the memory M1.

次に、第1のスイッチSW1を第2の端子Bに接続し、第
2のスイッチSW2を接点bに投入し、第3のスイッチSW3
をオフにする。第2の端子Bには、正方向送り基準駆動
入力電圧Vrが与えられ、もし、電気的オフセット及び機
械的オフセットが零であるとすれば差動増幅器10の出力
端子に正方向基準駆動電圧Vdが与えられる。しかし、差
動増幅器10のオフセット電圧が+V0であり、且つCDプレ
ーヤの傾きに基づいてピックアップ3が正方向に動き易
くなっていることに対応する電圧が+Vcであるとする
と、正方向送り基準駆動入力電圧Vrは必要以上に大きな
値を有することになり、送りモータ4は所定速度以上の
送り状態になる。速度検出コイル11はこの状態を検出
し、差動増幅器10に負帰還する。この結果、差動増幅器
10は機械的オフセット電圧Vcを減算した出力電圧(正方
向駆動電圧)Vaを発生する。この正方向駆動電圧Vaと正
方向送り駆動電圧Vdと機械的オフセット電圧Vcとの関係
は第3図に示す通りであって、Va=Vd−Vcで示すことが
できる。
Next, the first switch SW1 is connected to the second terminal B, the second switch SW2 is turned on at the contact b, and the third switch SW3
Turn off. The forward feed reference drive input voltage Vr is applied to the second terminal B, and if the electrical offset and the mechanical offset are zero, the forward reference drive voltage Vd is applied to the output terminal of the differential amplifier 10. Is given. However, if the offset voltage of the differential amplifier 10 is + V0 and the voltage corresponding to the fact that the pickup 3 is easily moved in the positive direction based on the inclination of the CD player is + Vc, the forward feed reference drive is performed. The input voltage Vr has an unnecessarily large value, and the feed motor 4 is in a feed state at a predetermined speed or higher. The speed detection coil 11 detects this state and negatively feeds back to the differential amplifier 10. As a result, the differential amplifier
10 generates an output voltage (forward drive voltage) Va obtained by subtracting the mechanical offset voltage Vc. The relationship between the forward drive voltage Va, the forward drive voltage Vd, and the mechanical offset voltage Vc is as shown in FIG. 3, and can be represented by Va = Vd−Vc.

この正方向駆動電圧Vaのデータは第2のメモリM2に書き
込まれる。
The data of the positive drive voltage Va is written in the second memory M2.

次に、第1のスイッチSW1を第3の端子Cに接続して負
方向送り基準駆動入力電圧−Vrを入力し、且つ第2のス
イッチSW2を接点cに投入し、且つ第3のスイッチSW3を
オフに保つ。逆方向送りの場合には機械的オフセット電
圧が逆方向送りに対して負になるので、逆方向送り基準
駆動入力電圧−Vrに対応する出力のみでは送りモータ4
による送り速度を所定速度にすることができず、送り速
度が低下する。送り速度が低下すると、速度検出コイル
11の電圧も低下し、負帰還値が低下し、結果として差動
増幅器10の出力電圧(逆方向駆動電圧)−Vbの絶対値が
大きくなり、所定速度の送り状態に安定する。従って、
機械的オフセット電圧Vcが無い場合の逆方向送り基準駆
動電圧−Vdの絶対値よりも機械的オフセット電圧Vcだけ
高い絶対値を有する電圧−Vb=−(Vd+Vc)が差動増幅
器10から得られ、これが第3のメモリM3に書き込まれ
る。
Next, the first switch SW1 is connected to the third terminal C to input the negative direction feed reference drive input voltage -Vr, the second switch SW2 is turned on to the contact c, and the third switch SW3 is connected. Keep off. In the case of reverse feed, the mechanical offset voltage becomes negative with respect to reverse feed. Therefore, only the output corresponding to the reverse feed reference drive input voltage −Vr is used to feed motor 4.
The feed rate cannot be set to the predetermined rate, and the feed rate decreases. When the feed speed decreases, the speed detection coil
The voltage of 11 also decreases, the negative feedback value decreases, and as a result, the absolute value of the output voltage (reverse driving voltage) -Vb of the differential amplifier 10 increases, and the feeding state at the predetermined speed is stabilized. Therefore,
A voltage −Vb = − (Vd + Vc) having an absolute value higher by the mechanical offset voltage Vc than the absolute value of the reverse feed reference drive voltage −Vd in the absence of the mechanical offset voltage Vc is obtained from the differential amplifier 10. This is written in the third memory M3.

第1〜第3のメモリM1〜M3に対するデータの書き込みが
終了したら、第2及び第3のメモリM2、M3から正方向及
び逆方向の機械的オフセット電圧Vcを含む電圧Va、−Vb
が読み出され、第1の加算回路15にて加算される。電圧
VaはVd−Vcであり、電圧−Vbは−(Vd+Vc)であるの
で、Va+(−Vb)の演算を行うと、 Va+(‐Vb)=Vd−Vc−Vd−Vc=‐2Vcとなる。第1の
加算回路15の出力段の1/2の割算回路16では−2Vcが2で
割られ、−Vcが得られ、これが第2の加算回路17に入力
する。一方、第1のメモリM1から得られる電気的オフセ
ット電圧V0は次段の極性反転回路14で極性反転された値
−V0に変換されて第2の加算回路17に入力する。第2の
加算回路17では電気的オフセット電圧−V0と機械的オフ
セット電圧−Vcとの加算が行われ、−Vc−V0の出力が得
られる。−Vc−V0はD/A変換器18でアナログの補正信号
に変換される。
When the writing of the data to the first to third memories M1 to M3 is completed, the voltages Va and −Vb including the mechanical offset voltages Vc in the forward and reverse directions from the second and third memories M2 and M3, respectively.
Are read out and added by the first addition circuit 15. Voltage
Va is Vd−Vc and voltage −Vb is − (Vd + Vc). Therefore, when Va + (− Vb) is calculated, Va + (− Vb) = Vd−Vc−Vd−Vc = −2Vc. In the dividing circuit 16 which is 1/2 the output stage of the first adding circuit 15, -2Vc is divided by 2 to obtain -Vc, which is input to the second adding circuit 17. On the other hand, the electrical offset voltage V0 obtained from the first memory M1 is converted into a value −V0 whose polarity is inverted by the polarity inversion circuit 14 in the next stage and input to the second addition circuit 17. In the second adder circuit 17, the electrical offset voltage −V0 and the mechanical offset voltage −Vc are added, and an output of −Vc−V0 is obtained. -Vc-V0 is converted into an analog correction signal by the D / A converter 18.

通常のプレイ時には、第1のスイッチSW1が端子Dに接
続され、第2のスイッチSW2は接点dに投入され、第3
のスイッチSW3はオン制御される。これにより、トラッ
キングエラーTEに対応する直流電圧に補正電圧−Vc−V0
が加算されて差動増幅器10の入力となる。
During normal play, the first switch SW1 is connected to the terminal D, the second switch SW2 is turned on at the contact d, and the third switch SW2 is turned on.
The switch SW3 of is controlled to be turned on. As a result, the correction voltage −Vc−V0 is added to the DC voltage corresponding to the tracking error TE.
Are added and become the input of the differential amplifier 10.

第3図を参照した説明では電気的オフセット電圧V0が正
極であり、機械的オフセット電圧Vcも正極であるので、
トラッキングエラー対応直流電圧からV0とVcを減算した
値が駆動入力となる。例えば、トラッキングエラー対応
直流電圧が正方送りでVdであると仮定すれば、これがそ
のまま差動増幅器10の出力とならず、これからVcとV0を
減算した値(Vd−Vc−V0=V1)が差動増幅器10の出力と
なるように制御する。一方、逆方向送りの場合に、トラ
ッキングエラー対応直流電圧が−Vdであると仮定すれ
ば、|−Vd|+|V0|+|Vc|=|V2|の絶対値の電圧が差動
増幅器10の出力となるように制御する。第3図では機械
的オフセット電圧Vcが正であるが、これが負の場合に
は、第1の加算回路15及び1/2割算回路16の出力は正に
なる。また、電気的オフセット電圧V0が負の場合には、
極性反転回路14の入力が負、出力が正になる。
In the description with reference to FIG. 3, since the electrical offset voltage V0 is the positive electrode and the mechanical offset voltage Vc is also the positive electrode,
The value obtained by subtracting V0 and Vc from the tracking error DC voltage is the drive input. For example, if it is assumed that the DC voltage corresponding to the tracking error is Vd in the square feed, this will not be the output of the differential amplifier 10 as it is, and the value obtained by subtracting Vc and V0 from this (Vd−Vc−V0 = V1) is the difference. The output of the dynamic amplifier 10 is controlled. On the other hand, in the case of reverse feed, assuming that the DC voltage corresponding to the tracking error is −Vd, the voltage having the absolute value of | −Vd | + | V0 | + | Vc | = | V2 | Control so that the output becomes. In FIG. 3, the mechanical offset voltage Vc is positive, but when it is negative, the outputs of the first adder circuit 15 and the 1/2 divider circuit 16 are positive. When the electrical offset voltage V0 is negative,
The input of the polarity inverting circuit 14 becomes negative and the output becomes positive.

以上のように本実施例によれば、電気的オフセット及び
機械的オフセット(傾き)を容易に補正して送り制御を
行うことができる。
As described above, according to this embodiment, it is possible to easily correct the electrical offset and the mechanical offset (inclination) and perform the feed control.

[第2の実施例] 次に、第4図の第2の実施例に係わるオフセット補正回
路を説明する。但し、第4図において第1図と実質的に
同一の部分には同一の符号を付してその説明を省略す
る。この実施例ではD/A変換器18の出力が差動増幅器10
に入力せずに、別に設けた駆動増幅器19に入力してい
る。駆動増幅器19は第3のスイッチSW3の接点bによっ
て送りモータ4の下端に接続されている。第3のスイッ
チSW3の接点aはオフセット電圧V0、Vcを検出する期間
にオン状態になる。通常の送り制御時には、差動増幅器
10の出力電圧と駆動増幅器19の出力電圧との合成値が送
りモータ4に印加される。
Second Embodiment Next, an offset correction circuit according to the second embodiment of FIG. 4 will be described. However, in FIG. 4, parts that are substantially the same as those in FIG. 1 are assigned the same reference numerals and explanations thereof are omitted. In this embodiment, the output of the D / A converter 18 is the differential amplifier 10
It is not input to the drive amplifier 19, but is input to the drive amplifier 19 provided separately. The drive amplifier 19 is connected to the lower end of the feed motor 4 by the contact b of the third switch SW3. The contact a of the third switch SW3 is turned on during the period in which the offset voltages V0 and Vc are detected. Differential amplifier during normal feed control
A composite value of the output voltage of 10 and the output voltage of the drive amplifier 19 is applied to the feed motor 4.

この様に構成すると、差動増幅器10のダイナミックレン
ジが補正のために悪化しない。なお、駆動増幅器19の利
得は1あるいは非常に小さく設定することができるの
で、このオフセット電圧は無視できる。
With this configuration, the dynamic range of the differential amplifier 10 does not deteriorate due to the correction. Since the gain of the drive amplifier 19 can be set to 1 or very small, this offset voltage can be ignored.

[変形例] 本発明は上述の実施例に限定されるものでなく、変形が
可能なものである。例えば、ピックアップを回動アーム
に取り付け、このアームをボイスコイルモータ等で回動
させる場合にも適用可能である。差動増幅器10に駆動増
幅器を内蔵させずに独立に駆動増幅器を設けてもよい。
また、トラッキングエラー対応直流電圧とオフセット補
正電圧とを加算するための加算器を付加してもよい。ま
たメモリM1、M2、M3を独立に設ける代りに、共通のメモ
リの特定の番地をVO、Va、Vbの書き込み領域として使用
してもよい。また、トラッキングエラー対応直流電圧を
供給する代りに、一定電圧を送り駆動電圧として与える
場合にも適用可能である。また、電気的オフセット電圧
V0の補正が不要な場合には、これに関係する部分を省い
てもよい。またスイッチSW1〜SW3を電子スイッチで構成
してもよい。
[Modifications] The present invention is not limited to the above-described embodiments, but can be modified. For example, it is also applicable to a case where the pickup is attached to a rotating arm and the arm is rotated by a voice coil motor or the like. The drive amplifier may not be built in the differential amplifier 10, but the drive amplifier may be provided independently.
Further, an adder for adding the DC voltage corresponding to the tracking error and the offset correction voltage may be added. Further, instead of providing the memories M1, M2, and M3 independently, a specific address of the common memory may be used as a write area for VO, Va, and Vb. Further, the present invention can be applied to a case where a constant voltage is supplied as the drive voltage instead of supplying the DC voltage corresponding to the tracking error. Also, the electrical offset voltage
When V0 correction is unnecessary, the part related to this may be omitted. The switches SW1 to SW3 may be electronic switches.

[発明の効果] 上述から明らかなように、請求項1の発明によれば、被
送り装置の傾き(機械的オフセット)の補正量を示す信
号として(Va−Vb)/2を容易に得ることができ、機械的
オフセットの補正を容易に行うことができる。
[Effects of the Invention] As is apparent from the above, according to the invention of claim 1, (Va-Vb) / 2 can be easily obtained as a signal indicating the correction amount of the inclination (mechanical offset) of the fed device. Therefore, the mechanical offset can be easily corrected.

請求項2の発明によれば、機械的オフセットの補正と差
動増幅器のオフセット(電気的オフセット)の補正との
両方を容易に行うことができる。
According to the invention of claim 2, both the mechanical offset correction and the differential amplifier offset (electrical offset) correction can be easily performed.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第1の実施例のオフセット補正回路を
示すブロック図、 第2図はCDプレーヤを原理的に示すブロック図、 第3図は各部の電圧関係を示す図、 第4図は第2の実施例のオフセット補正回路を示すブロ
ック図である。 10……差動増幅器、11……速度検出コイル、13……演算
回路、SW1,SW2,SW3……スイッチ、A……第1の端子、
B……第2の端子、C……第3の端子、D……第4の端
子、M1,M2,M3……メモリ。
FIG. 1 is a block diagram showing an offset correction circuit according to a first embodiment of the present invention, FIG. 2 is a block diagram showing the principle of a CD player, FIG. 3 is a diagram showing a voltage relation of each part, FIG. FIG. 6 is a block diagram showing an offset correction circuit of a second embodiment. 10 ... Differential amplifier, 11 ... Speed detection coil, 13 ... Arithmetic circuit, SW1, SW2, SW3 ... Switch, A ... First terminal,
B: second terminal, C: third terminal, D: fourth terminal, M1, M2, M3 ... memory.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】被送り物体に送りを与えるためのモータ
(4)と、前記モータ(4)による送り速度に対応する
速度検出電圧を得るための速度検出手段と、前記速度検
出電圧によって前記モータ(4)の送り速度を負帰還制
御するように、前記モータ(4)の駆動入力電圧と前記
速度検出電圧との差に対応する出力を得るための差動増
幅器(10)とを備えた送り装置におけるオフセットを補
正するための回路であって、 前記差動増幅器(10)に正方向送りの基準駆動入力電圧
(Vr)を与えるための正方向送り基準駆動電圧入力端子
(B)と、 前記差動増幅器(10)に前記正方向送りの基準駆動入力
電圧(Vr)と絶対値が実質的に等しく極性が逆の逆方向
送りの基準駆動入力電圧(−Vr)を与えるための逆方向
送り基準駆動電圧入力端子(C)と、 送り制御信号を前記差動増幅器(10)に与えるための送
り制御信号入力端子(D)と、 前記各入力端子(B、C、D)を前記差動増幅器(10)
に選択的に接続する第1のスイッチ(SW1)と、 正方向駆動電圧用メモリ(M2)と、 逆方向駆動電圧用メモリ(M3)と、 前記差動増幅器(10)が前記正方向送り基準駆動電圧入
力端子(B)に接続されている時に得られた前記差動増
幅器(10)の出力電圧に対応するデータを正方向駆動電
圧(Va)として前記正方向駆動電圧用メモリ(M2)に書
き込み、前記差動増幅器(10)が前記逆方向送り基準駆
動電圧入力端子(C)に接続されている時に得られた前
記差動増幅器(10)の出力電圧に対応するデータを逆方
向駆動電圧(−Vb)として前記逆方向駆動電圧用メモリ
(M3)に書き込むためのメモリ入力回路と、 前記正方向及び逆方向駆動電圧用メモリ(M2、M3)から
前記正方向駆動電圧(Va)及び前記逆方向駆動電圧(−
Vb)を読み出し、前記被送り物体の傾きによる制御誤差
の補正量を示す信号として(Va−Vb)/2を求める演算回
路(13)と、 前記差動増幅器(10)を前記送り制御入力端子(D)に
接続した時に前記演算回路(13)から得られた(Va−V
b)/2に基づいて前記モータ(4)の駆動電圧を補正す
る手段と を備えていることを特徴とする送り装置のオフセット補
正回路。
1. A motor (4) for giving a feed to an object to be fed, speed detection means for obtaining a speed detection voltage corresponding to a feed speed by the motor (4), and the motor by the speed detection voltage. A feed provided with a differential amplifier (10) for obtaining an output corresponding to a difference between the drive input voltage of the motor (4) and the speed detection voltage so as to perform negative feedback control of the feed speed of (4). A circuit for correcting an offset in a device, comprising: a forward feed reference drive voltage input terminal (B) for applying a forward feed reference drive input voltage (Vr) to the differential amplifier (10), Reverse feed for applying to the differential amplifier (10) a reference feed input voltage (-Vr) of reverse feed whose absolute value is substantially equal to the reference feed input voltage (Vr) of forward feed and whose polarity is opposite. Reference drive voltage input terminal (C), The differential amplifier control signals Ri feed control signal input terminal for applying (10) and (D), the respective input terminals (B, C, D) of the differential amplifier (10)
A first switch (SW1) selectively connected to the memory, a forward drive voltage memory (M2), a reverse drive voltage memory (M3), and the differential amplifier (10) for the forward drive reference. Data corresponding to the output voltage of the differential amplifier (10) obtained when connected to the drive voltage input terminal (B) is stored in the memory (M2) for the positive drive voltage as the positive drive voltage (Va). The data corresponding to the output voltage of the differential amplifier (10) obtained when the differential amplifier (10) is connected to the reverse feed reference drive voltage input terminal (C) is written. A memory input circuit for writing to the reverse drive voltage memory (M3) as (-Vb), the forward drive voltage (Va) and the forward drive voltage (Va) and the forward drive voltage memory (M2, M3). Reverse drive voltage (-
Vb) is read out, and the differential amplifier (10) is connected to the operation circuit (13) for calculating (Va-Vb) / 2 as a signal indicating the correction amount of the control error due to the inclination of the fed object, and the feed control input terminal (Va-V) obtained from the arithmetic circuit (13) when connected to (D)
b) / 2, and means for correcting the drive voltage of the motor (4) based on (2) / 2.
【請求項2】被送り物体に送りを与えるためのモータ
(4)と、前記モータ(4)による送り速度に対応する
速度検出電圧を得るための速度検出手段と、前記速度検
出電圧によって前記モータの送り速度を負帰還制御する
ように、前記モータの駆動入力電圧と前記速度検出電圧
との差に対応する出力を得るための差動増幅器(10)と
を備えた送り装置におけるオフセットを補正するための
回路であって、 グランドに接続された第1の端子(A)と、 前記差動増幅器(10)に正方向送りの基準駆動入力電圧
(Vr)を与えるための第2の端子(B)と、 前記差動増幅器(10)に前記正方向送りの基準駆動入力
電圧(Vr)と絶対値が実質的に等しく極性が逆の逆方向
送りの基準駆動入力電圧(−Vr)を与えるための第3の
端子(C)と、 送り制御信号を前記差動増幅器(10)に与えるための第
4の端子(D)と、 前記第1、第2、第3及び第4の端子(A、B、C、
D)を前記差動増幅器(10)に選択的に接続する第1の
スイッチ(SW1)と、 第1、第2、第3のメモリ(M1、M2、M3)と、 前記差動増幅器(10)が前記第1の端子(A)に接続さ
れている時に得られた前記差動増幅器(10)の出力電圧
に対応するデータをオフセット電圧(±V0)として前記
第1のメモリ(M1)に書き込み、前記差動増幅器(10)
が前記第2の端子(B)に接続されている時に得られた
前記差動増幅器(10)の出力電圧に対応するデータを正
方向駆動電圧(Va)として前記第2のメモリ(M2)に書
き込み、前記差動増幅器(10)が前記第3の端子(C)
に接続されている時に得られた前記差動増幅器(10)の
出力電圧に対応するデータを逆方向駆動電圧(−Vb)と
して前記第3のメモリ(M3)に書き込むためのメモリ入
力回路と、 前記第1、第2、第3のメモリ(M1、M2、M3)から前記
オフセット電圧(±V0)、前記正方向駆動電圧(Va)、
前記逆方向駆動電圧(−Vb)を読み出し、前記差動増幅
器(10)のオフセット電圧の補正量及び前記被送り物体
の傾きによる制御誤差の補正量を示す信号として[±
(Va−Vb)/2]±V0を求める演算回路(13)と、 前記差動増幅器(10)を前記第4の端子(D)に接続し
た時に前記演算回路(13)から得られた[±(Va−Vb)
/2]±V0に基づいて前記モータ(4)の駆動電圧を補正
する手段と を備えていることを特徴とする送り装置のオフセット補
正回路。
2. A motor (4) for feeding an object to be fed, speed detection means for obtaining a speed detection voltage corresponding to a feed speed by the motor (4), and the motor by the speed detection voltage. To correct the offset in a feeding device provided with a differential amplifier (10) for obtaining an output corresponding to a difference between the drive input voltage of the motor and the speed detection voltage so as to perform negative feedback control of the feeding speed of And a second terminal (B) for applying a forward drive reference drive input voltage (Vr) to the differential amplifier (10), the first terminal (A) being connected to the ground. ) And a reverse feed reference drive input voltage (-Vr) whose absolute value is substantially equal to and opposite in polarity to the forward feed reference drive input voltage (Vr), to the differential amplifier (10). 3rd terminal (C), and feed control signal A fourth terminal (D) for supplying the differential amplifier (10) to the differential amplifier (10), and the first, second, third and fourth terminals (A, B, C,
A first switch (SW1) for selectively connecting D) to the differential amplifier (10), first, second and third memories (M1, M2, M3), and the differential amplifier (10 ) Is connected to the first terminal (A), the data corresponding to the output voltage of the differential amplifier (10) obtained as the offset voltage (± V0) is stored in the first memory (M1). Write, the differential amplifier (10)
Data corresponding to the output voltage of the differential amplifier (10) obtained when is connected to the second terminal (B) is stored in the second memory (M2) as a forward drive voltage (Va). Writing, the differential amplifier (10) is connected to the third terminal (C).
A memory input circuit for writing data corresponding to the output voltage of the differential amplifier (10) obtained when connected to the third memory (M3) as a reverse driving voltage (-Vb), From the first, second, and third memories (M1, M2, M3) to the offset voltage (± V0), the forward drive voltage (Va),
The reverse drive voltage (-Vb) is read out, and a signal indicating the correction amount of the offset voltage of the differential amplifier (10) and the correction amount of the control error due to the inclination of the fed object is given as [±
(Va−Vb) / 2] ± V0 obtained from the arithmetic circuit (13) when the differential amplifier (10) is connected to the fourth terminal (D), and the arithmetic circuit (13) is obtained. ± (Va-Vb)
/ 2] ± V0, and means for correcting the drive voltage of the motor (4), and an offset correction circuit for the feeding device.
JP63287301A 1988-11-14 1988-11-14 Offset correction circuit for feed devices such as signal conversion heads Expired - Lifetime JPH0752563B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63287301A JPH0752563B2 (en) 1988-11-14 1988-11-14 Offset correction circuit for feed devices such as signal conversion heads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63287301A JPH0752563B2 (en) 1988-11-14 1988-11-14 Offset correction circuit for feed devices such as signal conversion heads

Publications (2)

Publication Number Publication Date
JPH02136081A JPH02136081A (en) 1990-05-24
JPH0752563B2 true JPH0752563B2 (en) 1995-06-05

Family

ID=17715604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63287301A Expired - Lifetime JPH0752563B2 (en) 1988-11-14 1988-11-14 Offset correction circuit for feed devices such as signal conversion heads

Country Status (1)

Country Link
JP (1) JPH0752563B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63157376A (en) * 1986-12-19 1988-06-30 Fujitsu Ltd Head seeking control system for disk device

Also Published As

Publication number Publication date
JPH02136081A (en) 1990-05-24

Similar Documents

Publication Publication Date Title
US5963524A (en) Optical disk apparatus
KR0144463B1 (en) A magnetic disk apparatus
US4988933A (en) Head driving circuit
US5077716A (en) Optical recording and reproducing system having an accurate high-speed optical head positioning apparatus
JP4133577B2 (en) Optical disk apparatus and tilt control amount adjustment method
EP0654785B1 (en) Error correcting apparatus with error correcting signal holding function
US5161141A (en) Optical disk system having a stably driven servomechanism for a laser system for reading signal tracks
JPH0752563B2 (en) Offset correction circuit for feed devices such as signal conversion heads
JPH08306054A (en) Tracking servo circuit
US7009918B2 (en) Information storage apparatus
US5103440A (en) Track access error correction apparatus for moving an optical head from one track location to another track location on an optical disc
US6345022B1 (en) Controlling apparatus for a disk data reading unit
JP2653914B2 (en) Magnetic recording / reproducing device
JP2733695B2 (en) Optical pickup transfer control device
JPH05298728A (en) Agc circuit of optical-disk drive
JPH02110877A (en) Disk device
JP2795796B2 (en) Tracking control device for optical disc playback device
JP3578016B2 (en) Laser output control device and optical disk device
JP2766338B2 (en) Current drive
JPH09161423A (en) Slider servo control method and slider servo device
JPH0424782B2 (en)
JPS609938Y2 (en) optical information reproducing device
KR0119892B1 (en) Target track control system of light memory revival system
JPH041411B2 (en)
JPH09259451A (en) Tracking balance circuit for disk reproducing device and disk reproducing device