JPH07503354A - 画像データを処理するための装置および方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 画像データを処理するための装置および方法発明分野 本発明は、ノンインパクト型（ｎｏｎ−ｉｍｐａｃｔ）記録装置用の画像データ を処理するための装置および方法に関する。

背景技術 従来技術において、変化するグレイの陰影の絵素（画素ｐｉｘｅｌｓ）を形成す ることによって適当な媒体上にイメージをそれぞれ記録するために、レーザ、Ｌ ＥＤ、感熱、インクジェットあるいはその他の記録源（ｒｅｃｏｒｄｉｎｇ　５ ｏｕｒｃｅ）を採用したノンインパクト型（ｎｏｎ−ｉｍＰａｃｔ）記録装置を 用いることは知られている。典型的には、記録装置は、記録されるべき各画素に 対するマルチビットのディジタルイメージ信号（ＭＩＤＳ）を発生するためのイ メージ処理手段を有している。各ＭＩＤＳに応答して、対応するサイズあるいは 濃度の画素が媒体上に記録され、複数の画素が全体として、観察されるか、ある いは、観察のために他の媒体に転写されることとなる記録イメージを構成する。

記録装置は複写機の一部を形成しており、そこでは、複写されるべき多ページの 文書はその文書上のイメージをそれを表す電気信号に変換するためのイメージス キャナを含んでいる。

オリジナルの各ページを２回以上走査することなく、文書の複数のコピーが作成 され、かつ、丁合いをとられた順序（ｃｏｌｌａｔｅｄ　ｏｒｄｅｒ）で印刷さ れる場合には、その複写機は文書の全てのページについてのイメージデータを蓄 積することを必要とすることとなる。その蓄積されたデータが画素当たり２以上 のビットを持つ場合には、利用可能なメモリには制限があることからそのような 蓄積の要求は過大であり、しかも、そのジョブはオペレータの介在により異なる ものに分散されてしまうこととなる。これは、その複写機がジョブを蓄積するた めに要求されるメモリ量を実質的に減少させることが可能なイメージ圧縮回路を 有しているとしても、同じである。

発明の要約 そこで、本発明は、記録装置の容量を増大し、かつ、必要ならば、極めて高い品 質のイメージを記録する性能をも提供することを目的とする。この目的と、本発 明の好適な実施例の説明を理解すれば明らかとなる本発、明の他の目的および利 点が、次のようなイメージデータを記録のために処理する方法および装置により 実現される。

その方法は、記録されるべきイメージの各画素のグレイレベルを表し、かつ、Ｎ を１より大きい整数としてＮディジタルビットを持つマルチピットディジタル信 号を発生するステップを含んでおり、特徴として、そのＮディジタルビットの異 なるビットをそれぞれ別々に圧縮し、バッファし、そして、伸長するためのＮ個 の処理経路を含んでいる。

図面の簡単な説明 図１は、従来の印刷装置の概念的構成図である。

図２は、従来技術によって図１の装置の印刷ヘッドを形成するために用いられる 回路のブロック図である。

図３．３Ａ、３Ｂおよび３Ｃは、本発明によって図２の印刷ヘッドの駆動回路に 対するデータを処理するための改善されたデータ処理回路を有するプリンタ制御 システムのブロック図を表している。

図４Ａおよび４Ｂは、本発明による方法および装置の各種モードにおける動作を 例示するフローチャートである。

好適な実施例の説明 好適な実施例の装置が、静電写真用記録媒体（ｅｌｅｃｔｒｏｓｔａｔｏｇｒａ ｐｈｉｃ　ｒｅｃｏｒｄｉｎｇ　ｍｅｄｉｕｍ）を用いて、説明される。しかし ながら、本発明は、写真フィルム等の他の媒体もまた、たの記録モードすなわち インクジェット、感熱、電子写真等とともに、本発明の精神の中で用いることが できるので、そのような媒体上にイメージを生成するための装置に限定されるも のではない。

静電写真再生装置はよく知られており、以下の説明は、特に、本発明の一部を形 成するか、あるいは、本発明とより直接的に協働するエレメントについて行うこ ととする。特にここに示されていないか、あるいは、説明されていない装置は、 この技術分野において既知のものの中から選択可能である。

図１を参照すれば、静電写真再生装置ｌＯは、光導電性ウェブｌｌのような記録 媒体あるいは他の感光性媒体を有しており、それは三つの搬送ローラ１２．１３ および１４の周りを搬送され、そして、エンドレスあるいは連続したウェブを形 成している。ローラ１２は駆動モータＭに通常の態様で結合されている。モータ Ｍは、スイッチ（図示せず）が論理および制御ユニット（ＬＣＵ）１５からの信 号によって閉じられる時に、電位源に接続される。そのスイッチが閉じられると 、ローラ１２はモータＭにより駆動されて、ウェブｌｌを矢印Ａにより示されて いる時計方向に移動させる。この移動により、ウェブ１１の連続するイメージ区 域が再生装置の一連の静電写真用ワークステーションを順次通過させられる。

端的に開示するために、いくつかのワークステーションがウェブの経路に沿って 例示されている。これらのステーションについては簡単に説明することとする。

まず、帯電ステーション１７が設けられており、そこでは、ウェブ１１の光導電 面１６が、予め定められた電圧の一様な静電的−次帯電（ｅｌｅｃｔｒｏｓｔａ ｔｉｃ　ｐｒｉｍａｒｙ　ｃｈａｒｇｅ）をその面に付与することによって、感 光性を与えられる。帯電器の出力は、プログラム可能な電力供給源（図示せず） に接続されたグリッドによって、制御されている。その供給源は、帯電器１７よ り面１６に付与される電圧レベルＶ、を調整するように、ＬＣＵ１５により制御 されている。

露出ステーション１８においては、文書イメージスキャナ、コンピュータワーク ステーション、ワードプロセッサ等のようなイメージデータソース１９によって 供給される信号に応じて点状の放射源を選択的に付勢することによって、面１６ のイメージ区域上の一次帯電を変調して、静電イメージが形成される。印刷ジョ ブは印刷処理装置（ｐｒｉｎｔ　５ｅｒｖｅｒ）に対して待ち行列をなしており 、一度に一ページづつラスクイメージプロセッサ（ＲＩＰ）に送られる。点状の 放射源は、以下により詳細に説明される印刷ヘッド２０に支持されている。

現像ステーション２１は、周知のように、キャリア鉄粒子と静電潜像を現像する ために適するように静電荷を持っている検電用トナー粒子とからなる現像剤を有 している。現像剤はウェブ１１の光導電面１６上にブラシで塗布されて、トナー 粒子が静電潜像に付着して視覚可能なトナー粒子による転写可能なイメージが形 成される。

現像ステーションは一つあるいは二つのローラを有する磁気ブラシ型でもよい。

装置ｌＯは、また、コロナ帯電器２２を含むように例示されている転写ステーシ ョン２５を有し、そ；において、ウェブ１１上のトナーイメージがコピーシート Ｓに転写され、また、クリーニングステーション２８を有し、そこにおいて、ウ ェブ１１の光導電面１６がトナーイメージが転写された後に残留している残留ト ナー粒子を全て清掃する。コピーシートＳに未定着の（ｕｎｆｉｘｅｄ）　）ナ ーイメージを転写した後に、そのシートは加熱された圧接ローラによるフユーザ ２７に搬送され、そこで、イメージがコピーシートＳに定着される。

図１に示されているように、コピーシートＳは供給部２３から駆動ローラ２４に 給送され、それはそのシートを駆動して、転写ステーション２５においてトナー イメージと整合するようにウェブ１１上に順方向に移動させる。

各種のワークステーション１７．１８．２１および２５の動作をウェブ１１上の イメージ区域がそれらのステーションを通過する動きに整合させるために、ウェ ブはその端縁の一方に沿って穿孔のような複数の印（ｉｎｄｉｃｉａ）を持って いる。これらの穿孔は、ウェブの端縁に沿って、通常等間隔を置いて配置されて いる。ウェブの移動経路に沿う固定位置に、ウェブの穿孔を検知するための適当 な手段２６が設けられている。この検知により、ディジタルコンピュータ、好ま しくは、マイクロプロセッサを有するワークステーションＬＣＵ１５への入力信 号が発生される。そのマイクロプロセッサは、ワークステーションを順次作動さ せ、そして、停止させるとともに多くの他の機器の機能の動作をも制御するため に、その入力信号に応答する内蔵プログラム（ｓｔｏｒｅｄ　ｐｒｏｇｒａｍ） を有している。装置ｌＯの各種の機能を制御するための精確なタイミング信号を 供給するために、この技術分野において知られているように、付加的あるいは他 のエンコーディング手段を設けることが可能である。

多くの市販されているマイクロプロセッサをプログラムすることは、この技術分 野において良（知られている通常の技術である。本明細書は、この技術分野にお ける通常の技術を持ったプログラマ−がこの装置に用いられている一つあるいは それ以上のマイクロプロセッサに対する適当な制御プログラムを作成することを 可能とするように、記述されている。そのようなプログラムにおける特に詳細な 点が指定されたマイクロプロセッサのアーキテクチャ−に依存することは、言う までもない。

図１および図２を参照すれば、印刷ヘッド２０は、感熱装置、液晶表示エレメン トあるいは針状電極のような他の記録装置も考えられるが、注目されるように、 複数の付勢可能な点状放射源３０、好ましくは、−列に配列された光放出ダイオ ード（ＬＥＤ）を有している。光学手段２９が各ＬＥＤからの光を光導電面上に 収束させるために設けられている。その光学手段は、好ましくは、日本板硝子株 式会社から市販されている階調付きインデックスレンズアレイ（ｇｒａｄｉｅｎ ｔ　１ｎｄｅｘ　１ｅｎｓ　ａｒｒａｙ）の商品名である５ＥＬＦＯＣの名で市 販されているようなオプティカルファイバーのアレイを含んでいる。光学手段２ ９の収束作用によって、光放射体の列が記録媒体上の各横断方向のライン上に映 像化されることとなる。

図２を参照すれば、印刷ヘッド２０は一連のＬＥＤチップが装着された適当な支 持体を有している。本例においては、説明を容易にするために、各チップ３１が 一列に配列された１００個のＬＥＤを有しているとする。チップ３１は、また、 端縁を接して一列に配列され、５０個のＬＥＤチップがそのように配列されてお り、そこで、印刷ヘッドはウェブ１１の幅を横切るように延び、そして、−列に 配列された５０００個のＬＥＤを有することとなる。このＬＥＤ列の各側部には 、本例においては、５０個の同一のドライバチップ４０が設けられている。この ドライバチップの各々には、成るＬＥＤが付勢すなわち作動されるべきか否かを 制御するために、５０個のＬＥＤの各々に関連する論理をアドレス指定するため の回路が含まれている。こうして、１００個のＬＥＤを持つ各チップに二つのド ライバチップ４０が関連することとなる。二つのドライバチップの各々はＬＥＤ を交互に駆動するように結合されている。そこで、一方のドライバチップは１０ ０ＩａのＬＥＤのうちの奇数番目のＬＥＤを駆動し、他方がこれら１００個のＬ ＥＤのうちの偶数番目のＬＥＤを駆動するようになっている。ドライバチップ４ ｏは、各種の電気的制御信号および電位を供給する複数のライン３３〜３６に並 列に電気的接続されている。３５で示されている複数のラインは、各種の論理装 置および電流ドライバをそれらの電圧の要求に従って動作させるために、電気エ ネルギーおよび接地電位を供給し、また、既知の技術によりＬＥＤへのデータの 分配を制御するためにクロック信号および他のパルスを供給する。データを含む データバス３３が６ビツトのディジタルデータすなわちイメージ信号を供給する ために設けられている。６ビツトのデータ信号は、更に後述するように、画素記 録周期の間で単一の画素を記録するための露出期間を表している。ドライバチッ プは、それぞれ、このデータバスへ接続されており、このバス上のデータにアク セス可能とされている。ライン３４上の識別用ビット信号（ｔｏｋｅｎ　ｂｉｔ 　ｓｉｇｎａｌ）により、データが属すべき特定のＬＥＤに関連する特定のドラ イバチップ内のレジスタが識別される。この識別用ビット信号に応答して、この レジスタがその時のデータライン３３上の６ビツトデ一タ信号をラッチする。

データバスライン３３上のデータは時系列で供給されており、ＬＥＤ＃１に対す るデータが最初に来て、次いでＬＥＤ＃３のデータ、そして、奇数番目のＬＥＤ の各々に対するデータがＬＥＤ＃４９９９に対するデータまで並ぶこととなる。

同時に、データバスライン３３′上に偶数番目のＬＥＤに対するデータが順次供 給され、ライン３４°上の識別用ビット信号によって、これらのＬＥＤのための 適当なレジスタにラッチされる。ドライバチップの更に詳細な記述が米国特許第 ４．７４６．９４１号に示されており、その内容はこの参照によってここに編入 されるものとする。各種の選択のための選択結果（ｃｈｏｉｃｅ）を供給すると いうような付加的なライン３６が更に米国特許第５．１２６．７５９号に記述さ れており、その関連する内容、特に、マルチビットのディジタル信号によってデ ータを受け取り、かつ、ＬＥＤを駆動するためのドライバチップの構造に関する 記述事項もまたこの参照によってここに編入されるものとする。

図３．３Ａおよび３Ｂを参照すれば、プリンタ制御システム１００が例示されて いる。このプリンタ制御システム１００は、図１に関して前述したように、再生 装置ｌＯのＬＣＵｌ　５と協働してか、あるいは、その中に配設されて、動作す るようになっている。そこで、プリンタ制御システム１００はイメージソース１ ９および印刷ヘッド２０と相互接続されている。そして、通常のモータ制御およ びＬＣＵｌ５に関して前述したような他のワークステーション機能の制御はその ままである。

図３Ａにおいて、ジョブイメージバッファすなわちＪＩＢＩＯＩを構成するエレ メントは、二重線の矢印として示されているデータリンクと単一線の矢印として 示されている制御リンクとにより内部接続されている。イメージデータソース１ ９は、コンピュータあるいはディスク駆動装置のようなイメージソース１９ａか らのキャラクタコード信号および／あるいは絵画信号（ｐｉｃｔｏｒｉａｌ　ｓ ｉｇｎａｌ）のいずれかとして、印刷ジョブを発生する。データソース１９は、 また、文書スキャナおよびイメージプロセッサ１１０ａからなる代わりのイメー ジデータソースをも含んでいる。プロセッサ１１０ａは、ＣＣＤ装置でよいスキ ャナにより発生される信号を変換し、また、同じものをラスタ型ディジタル信号 に変換する。ラスタ型ディジタル信号は複写されるべき一組の文書からのデータ を表し、スキャナにより走査されたものである。イメージソース１９ａからの印 刷ジョブは、印刷処理装置ｌＯ８に待ち行列をなし、ラスクイメージプロセッサ （ＲＩＰ）１１０に一度に１ページを供給する。ＲＩＰはそのコード信号入力を ここに説明されているように画素毎に印刷するためのラスタ型ビデオデータ列（ ｓｔｒｅａｍ）に変換する。イメージプロセッサ１１０ａからのデータ信号もま たここに説明されているように画素毎に印刷するための同様なラスタ型ビデオデ ータ列からなる。

高品質モード（ｈｉｇｈ　ｑｕａｌｉｔｙ　ｍｏｄｅ）としてここに参照される 一つのモードにおいては、ＲＩＰあるいはイメージプロセッサ１１０ａのいずれ かからのデータ出力が、記録されるべき各画素に対するグレイレベルを表す２ビ ツトの二進数により重み付けされた（２−ｂｉｔ　ｂｉｎａｒｙ　ｗｅｉｇｈｔ ｅｄ）ディジタル信号となる。ＲＩＰあるいはイメージプロセッサ１１０ａから 出力されると、各画素に対するその２ビツトの信号が分割されて、マイクロコン トローラ１３６により、次に説明するように、決定がなされる。すなわち、各画 素の下位のビット（ＬＳＢ）がＪＩＢＩＯＩにより定義された処理経路（ｐｒｏ ｃｅｓｓ　ｐａｔｈ）に沿って処理される、また、上位のビット（ＭＳＢ）がＪ ＩＢＩ０１’　により定義された処理経路に沿って処理されるということである 。それら二つのＪＩＢは実質的に同様であるので、ここではＪＴＢＩＯＩについ て説明するが、その説明は、同じエレメントがダッシュ°を付して指示されて、 ＪＩＢＩＯＩ’　にも適用されることが分かる。

処理されているイメージフレームに対するＪＩＢＩＯＩは、ＲＩＰＩ　１０ある いはイメージプロセッサ１１０ａからのＬＳＢのイメージデータ列を受け取る。

ＪＩＢＩＯＩはデータ圧縮器１１２を形態にエンコードするための適当なアルゴ リズムをハードウェアにより実現し、そして、その圧縮されたデータ列はＪＩＢ の一部でもあるマルチページイメージバッファ１１４に送られる。データ圧縮ア ルゴリズムは当業者に周知である。既知のアルゴリズムの一つとしてはＣＣＩＴ Ｔグループ１ｖがある。データ圧縮器１１２は、データ列圧縮ドライバ（ｄａｔ ａ　ｓｔｒｅａｍ　ｃｏｍｐｒｅｓｓｉｏｎ　ｄｒｉｖｅｒ）　１１６および最 下位ビットのデータのフルライン分（ｆｕｌｌ　１ｉｎｅ’ｓ　ｗｏｒｔｈ　ｏ ｆ　ｄａｔａ）をバッファするためのライン蓄積装置１１８を有している。

伸長器１２０はデータ圧縮器１１２と対をなすものであり、それはデータ伸長器 １２２およびライン蓄積装置１２４を有している。

伸長器はマルチページイメージバッファ１１４からの圧縮データ列を回復し、デ ータ圧縮器！１２の入力とほぼ同じ元の形態に出力データを再構築する。データ 列は、パラレルデータリンク上の１６ビツトのデータとして、データ再配列（ｄ ａｔａ　ｒｅｓｅｑｕｅｎｃｉｎｇ）回路１２５に伝送される。データ再配列回 路１２５は、国際出願ＰＣＴ　ＷＯ９０１０７７５３号に開示され、かつ、その 内容がここに編入されることとなる発明に従って構成された二つの再配列用ライ ン蓄積装置１２７および１２８と、ライターインターフェイス（ｗｒｉｔｅｒ　 １ｎｔｅｒｆａｃｅ）　１２６とを有しており、ＪＩＢの一部でもある。

マルチページイメージバッファ１１４は、丁合いをとる（ｃｏｌｌａｔｉｏｎ） ためにイメージの電子的な再循環を可能とするように、イメージデータを蓄積す るために設けられており、それによって、機械的な再循環用の文書取扱い装置を 不要としている。ＪＩＢの主要部は、イメージデータがデータ圧縮器１１２によ って処理される場合にそれを蓄積するための、バッファ１３２内に設けられたダ イナミックランダムアクセスメモリ（ＤＲＡＭ）の大規模なバンクである。代わ りに、ディスクがバッファ１３２内のメモリを構成してもよく、あるいは、他の 大量蓄積装置が使用されてもよい。

コントローラ１３４はダイレクトメモリアクセスコントローラとして作用し、マ イクロプロセッサなしに、データ圧縮器１１２および伸長器１２０がＤＲＡＭバ ッファ１３２にダイレクトアクセスすることを可能とするとともに、ＤＲＡＭコ ントローラとして、メモリの続出、書込およびリフレッシュのサイクル間を調整 する（ａｒｂｉｔｒａｔｅ）。

マイクロコントローラ１３６はシステム管理装置として機能し、ＪＩＢＩＯＩ、 １０１’　の全体的な動作を監視している。そのマイクロコントローラは、マー キングエンジンの論理および制御ユニット（ＬＣＵ）１５のマイクロプロセッサ との通信を処理し、例えば各イメージフレームの開始および終了アドレスを識別 する内部ポインタを蓄積し、ＲＩＰＩＩＯあるいはイメージプロセッサ１１０ａ からの転送を始動し、そして、データ圧縮および伸長プロセスを制御する。

ライターインターフェイス１２６は、再配列（ｒｅｓｅｑｕｅｎｃｉｎｇ）用の 一組のライン蓄積装置１２７および１２８の一方によって成るラインが処理され た後、伸長器１２０からのフルラインのイメージデータ（ＬＳＢのみ）を受け取 る。再配列用ライン蓄積装置１１２７および１２８は二重系の装置であり、それ らの各々はデータの再配列のために動作する。

その二つの二重系装置の第２のものは、第２のラインのデータについて動作する ために設けられていることは理解されよう。そこで、第１のラインが第２のライ ンに先行して伸長器１２０により供給されているデータのいずれかの二つのライ ンにおいては、第２のラインのデータが二つの再配列用ライン蓄積装置１２７お よび１２８の一方によって再配列されている一方で、既に再配列された第１のラ インのデータがライターインターフェイス１２６により図３０の付加的すなわち もう一つの再配列装置に出力されていることとなる。

したがって、次に第３のラインのデータが後者のライン蓄積装置に供給される時 には、前者のライン蓄積装置がライターインターフェイス１２６から図３０の付 加的すなわちもう一つの再配列装置に再配列された第２のラインを出力している こととなる。

この例においては、ラスク型イメージデータの各ラインについて再配列されるべ き５０００Ｘ２ビツトのデータすなわちイメージ信号があると仮定する。データ ライン毎に、５０００のイメージデータの下位のビットが、グループすなわち偶 数／ロー、奇数／ロー、偶数／ハイ、奇数／ハイに順序付けられたビットからな る４ビツトの小片（ｎｉｂｂｌｅ）の形態で出力されて、もう一つの再配列装置 １３０の一部を形成するバッファ２０２に送られる。その理由は、そのもう一つ の再配列装置１３０が国際出願第Ｐ　ＣＴ　９０１０７７５３号に述べられてい るものと同様な印刷システムのために他の方法で配列されたデータを修正する配 列修正装置（ｓｅｑｕｅｎｃｅ　ｍｏｄｉｆｉｅｒ）として働くということに基 づいている。この例においては、ＪＩＢからのＬＳＢの４ビツトの小片（ｎｉｂ ｂｌｅ）が、バッファ２０２　（図３Ｃ）中に示されているように、アドレス０ からｎまでにわたって出力されると仮定している。そこで、まず、ＬＥＤ＃５２ ５００．２４９９．５０００および４９９９に対するデータが４ビツトの小片（ ４−ｂｉｔ　ｎ１ｂｂｌｅ）として出力される。それらのビットは、偶数および 奇数番目のＬＥＤへの分配だけでなく、より高い番号およびより低い番号のＬＥ Ｄに対しても、順序付けされている。

ここで図３Ｃを参照すれば、ライターインターフェイス１２６．１２６°からの データは、それぞれ、バッファ２０２．２０２゛に蓄積される。バッファ２０２ ．２０２′の概念的な例示により、特定のＬＥＤに対する画素データのための蓄 積順序が示されている。

フィルアドレスカウンタ（ｆｉｌｌ　ａｄｒｅｓｓ　ｃｏｕｎｔｅｒ）　２０４ が適当なライターインターフェイス１２６．１２６゛からのクロックパルスを計 数する。論理および制御装置２０５をも設け、マイクロコントローラ１３６によ り制御されるようにすることができる。クロックパルスがカウンタ２０４により 計数され、その出力はバッファ２０２．２０２゛の各々の４ビット小片（４−ｂ ｉｔ　ｎ１ｂｂｌｅ）の蓄積区域を連続的にアクセスするためのアドレス（０か らｎまで）を表している。

この例においては、バッファ２０２の各アドレスが下位のビット（ｌｅｓｓ　５ １ｇｎ１ｆｔｃａｎｔ　ｂｉｔ）を蓄積し、他方、バッフｙ２０２’　が４個の ＬＥＤにより４個の画素を記録するためのグレイレベルを表す２ビット信号の上 位ビット軸ｏｒｅ　５１ｇｎ１ｆｉｃａｎｔ　ｂｉｔ）を蓄積する。バッファ２ ０２中に見られるように、４ビツトの小片（４−ｂｉｔ　ｎ１ｂｂｌｅ）が、二 値構造（ｂｉｎａｒｙ　ａｒｃｈｉｔｅｃｔｕｒｅｄ）の印刷ヘッドに対するデ ータを再配列するライターインターフェイス１２６から受け取られると、そのバ ッファ中に蓄積される。そのような印刷ヘッドにおいては、それに対するデータ 列（ｄａｔａ　ｓｔｒｅａｍ）は、奇数および偶数番目の画素データとハイおよ びローの番号の画素データとに分割される。奇数および偶数ドライバチップ４０ を同時に調整し、かつ、満たすために、前者が実行される。後者は、従来技術の 二値構造の印刷ヘッドの前後半々に同時にデータを送ることによって、その印刷 ヘッドへのデータの流れをより速くするために実行される。従来既知のように、 二値構造の印刷ヘッドは、画素を記録するために、その露出あるいは非露出を決 定する単一のディジタルデータビットを用いている。露出の期間は、ストローブ ライン（ｓｔｒｏｂｅ　１ｉｎｅ）等のような非イメージデータ信号によって、 制御される。図２および参照により編入された特許文献を参照しつつ説明された ようなグレイレベル印刷ヘッドにおいては、グレイレベル印刷ヘッドは露出期間 あるいは強度のいずれかを制御するために複数のデータビットを用いている。

もう一つの再配列装置１３０は、もともと二値構造の印刷ヘッド用に配列されて いる単一ビットデータをグレイレベル印刷ヘッド用に再配列するように作用する 。ここに説明された発明は、印刷ヘッドに対して順方向に配列されたデータ配列 に限定されるものではない。

各４ビット小片（４−ｂｉｔ　ｎ１ｂｂｌｅ）がライターインターフェイス１２ ６．１２６゛から出力されると、これらの出力は、０からｎまでのアドレスを持 って始まる配列でバッファ２０２．２０２°に蓄積され、この場合、５０００個 のＬＥＤがあり、ｎは１２４９に等しくなる。バッファ２０２．２０２°は、説 明を簡単にするために、それぞれマルチプレクサ２０８．２０８°を経て、カウ ンタ２０４によってアドレスされるものとして示されている。これはその二つの バッファ２０２．２０２°の同期アドレシング（ｓｙｎｃｈｒｏｎｏｕｓ　ａｄ ｄｒｅｓｓｉｎｇ）を可能とするように実行され、そこで、バッファ２０２．２ ０２′はそれぞれＪＩＢＩＯＩ、１０１′から同時に満たされることとなる。し かしながら、２０２．２０２′のものと同様なもう一組のバッファを設け、この 追加の組のバッファはＪＩＢＩＯＩＳ　１０１’　からバッファへの非同期のデ ータロード（ａｓｙｎｃｈｒｏｎｏｕｓ　ｄａｔａｌｏａｄ）を可能とするよう に、別のフィルアドレスカウンタによってアドレスされるようにすることが好適 である。こうして、バッファ２０２とその相補的なペア（ｃｏｍｐｌｅｍｅｎｔ ａｒｙ　ｐａｉｒ）とが非同期でロードされる一方、バッファ２０２′　とその 相補的なベアとは、エンプティアドレスカウンタ（ｅｍｐｔｙ　ａｄｄｒｅｓｓ 　ｃｏｕｎｔｅｒ）　２０６によって、同期してアンロード（ｕｎｌｏａｄ）さ れることができることとなる。フィルアドレスカウンタのアドレスがカウンタ２ ０４により出力されるか、あるいは、エンプティアドレスカウンタのアドレス２ ０６がそれぞれのバッファに出力されるべきかを選択するために、マルチプレク サもまた設けられる。バッファ２０２．２０２′がそれらのそれぞれのデータ小 片（ｄａｔａ　ｎ１ｂｂｌｅ）により満たされた後、制御論理装置１２０５から の信号がマルチプレクサの出力を変化させて、ｎ−〇のエンプティアドレスカウ ンタ２０６の出力を供給する。マルチプレクサあるいはデータリンク２１０もま た、制御論理装置２０５からの制御信号の制御の下で、二つの４ビツト幅のデー タ小片をその入力に受け取り、そのデータ小片はエンプティカウンタ２０６によ ってアドレスされたアドレス位置で読み出される。最初に、アドレスｒｎＪから 読みだされた第１の小片がＬＥＤ２．１，２５０Ｌ２５０１に対するデータビッ トを含むこととなる。しかしながら、マルチプレクサあるいはデータリンク２１ ０の出力は、ＬＥＤ＃１および＃２に対するバッファ２０２．２０２゛からのデ ータビットを、各ＬＥＤに対する下位（ｌｏｗ）および上位（ｈｉｇｈ）ビット の両方とも、受は入れるためにのみ切り換えられる。そこで、ＬＥＤ＃２５０２ および＃２５０１に対するデータビットは、この時点でマルチプレクサ２１０に よって出力されることはない。ＬＥＤ＃１は奇数番目の記録エレメントであるの で、その時結合されあるいは縫い取られている（ｎｏｗ−ｃｏｍｂｉｎｅｄ　ｏ ｒ　５ｔｉｔｃｈｅｄ）　Ｌ　Ｅ　Ｄ　＃　Ｉに対する２ビツトのグレイレベル 信号が奇数補正テーブルメモリ（ｏｄｄ　ｃｏｒｒｅｃｔｉｏｎｔａｂｌｅ　ｍ ｅｍｏｒｙ）　２１２に入力される。このメモリには、奇数番目のＬＥＤの各々 に対する補正データが蓄積される。こうして、ＬＥＤ＃１に関して、２ビツトの 信号が表すこととなる可能な四つのグレイレベルの各々について、そのグレイレ ベルの画素を記録するためにそのＬＥＤに対する露出期間を表すこととなる対応 する補正された６ビツトのイメージデータ信号が蓄積される。この６ビツト信号 は、その内容もまたこの参照によってここに編入されるＰＣＴ国際出願第Ｗ０９ １／１０３１１号の教示に従って記述されているように、ＬＥＤ間の不均一性に 対する補正を含んでいる。次いで、補正された６ビツト信号は、上述されたよう に識別ビット信号（ｔｏｋｅｎ　ｂｉｔ　ｓｉｇｎａｌ）とともに、印刷ヘッド ２０に出力され、ＬＥＤ＃１に関連するドライバチップ４０上のレジスタによっ てラッチされる。同時に、ＬＥＤ＃２に対する２ビツトのデータ信号が偶数補正 テーブルメモリ（ｅｖｅｎ　ｃｏｒｒｅｃｔｉｏｎ　ｔａｂｌｅ　ｍｅｍｏｒｙ ）　２１２°に出力され、そのメモリはテーブルメモリ２１２と同様のものであ るが、偶数番目のＬＥＤに対する補正されたデータを蓄積するものである。画素 カウンタ２２０は、制御論理装置２０５の制御の下で、番号１で始まり２５００ で終了するＬＥＤあるいは画素の計数値を示しているクロックパルスを計数する 。奇数あるいは偶数番目のＬＥＤはそれぞれ２５００個あるので、この計数値は 同時に両方を表し、そして、６ビツト信号に補正された２ビツトのグレイレベル 信号の入力を持つこととなる特定のＬＥＤに対し、これらのメモリに蓄積されて いるデータを識別するために、テーブルメモリ２１２．２１２゛におけるアドレ スとして使用されることが可能である。

各補正テーブルメモリのサイズを低減するために、い（つかのしＥＤが性能に関 して他のものと同様であり、かつ、画素カウンタ２２０が、図３Ｃに示されてい るように、同様な性能特性を持つものを表すテーブルメモリ２１６．２１６°中 のコードにアクセスするために用いられることが可能であるということに配慮す ることが望まれる。このコードは、そこで、より小さい補正テーブルメモリ２Ｉ ２．２１２′に出力され、それはその入力に２ビツトのグレイ信号を受け取るこ ととなる。

ＬＥＤ＃１に対する６ビツトのデータ信号が奇数データバス３３上に送出される と同時に、ＬＥＤ＃２に対する補正された６ビツトのデータ信号が偶数データバ ス３３°上に送出される。次いで、エンプティカウンタは、バッファ２０２．２ ０２’　のＬＥＤ３および４の各々に対する２ビツトデ一タ信号にアクセスする ように、アドレスｎ−１に減少させられ、以下同様となる。エンプティアドレス カウンタがＬＥＤ２４９９および２５００に対するデータにアクセスするように Ｏに達した後、そのエンプティアドレスカウンタ２０６はアドレスｎに戻るよう にリセットされ、そして、マルチプレクサ２１０がより高い番号のＬＥＤに対す るデータを出力するように切り換えられる。こうして、アドレスｎにおいて、Ｌ ＥＤ２５０１．２５０２に対するデータがテーブルメモリ２０２．２０２′から 補正テーブルメモリへ出力されることとなる。その時、画素カウンタ２２０は１ ２５１を計数しており、エンプティアドレスカウンタが再びｎから０へ減少する につれて、その画素カウンタ２２０は１２５１から２５００へ増大し続ける。こ うして、一つのラインの５０００×６ビツトデ一タ信号がそれぞれのデータバス に送出されて、一つのラインのグレイレベル画素を印刷するためにドライバチッ プのレジスタによってラッチされる。

上述した説明は２ビット／画素グレイレベルのモードにおけるプリンタおよびプ リンタ制御システムに関しており、そこでは、生のイメージデータソースがＣＣ Ｄあるいは他の装置を用いてオリジナルの文書上のイメージを走査するか、ある いは、コンピュータファイルからそのような情報を得ることにより、得られてい る。その生データは、典型的なものとして、各種の画像処理アルゴリズム、例え ば、グレイレベル印刷ヘッドに対するラスタ壓イメージデータ信号の出力に適し た閾値処理（ｔｈｒｅｓｈｏｌｄｉｎｇ）、ハーフトーン生成（ｈａ　１ｆｔｏ ｎｅ　ｇｅｎｅｒａｔｉｏｎ）　、エラー拡散（ｅｒｒｏｒ　ｄｉｆｆｕｓｉｏ ｎ）をそれらに施すことによって、処理される。こうして、文書スキャナからの マルチビットディジタルデータ信号は、そのようなデータ信号に対する２ビツト のグレイレベル信号を決定するようにそれらを例えば三つの固定閾値と比較する ことによって、閾値処理されることが可能である。その２ビツトの信号は、上位 のビット（ｍｏｒｅ　５１ｇｎ１ｆｉｃａｎｔ　ｂｉｔ、ＭＳＢ）と下位のビッ ト（ｌｅｓｓ　５１ｇｎ１ｆｉｃａｎｔ　ｂｉｔ　、　Ｌ　Ｓ　Ｂ）とから構成 される。上記したように、その２ビツトは分離されて、基本的に同様である別々 の処理経路あるいは回路によって処理され、そこでは、その文書に関連する各ビ ットは、圧縮、蓄積、伸長を施され、そして、その画素を記録するために使用さ れるべき特定のしＥＤによってその画素を記録するための対応する補正されたグ レイレベルデータ信号を決定するように、その画素における対応する他のビット とともにＬＵＴの入力に対して縫い込められる（ｓｔｉｔｃｈ）。

ここに用いられているように、文書に関連する画素は、オリジナルの文書あるい はその印刷されたコピーにおける全ての画素に必ずしも関係するものではないが 、プリンタ装置の一つのイメージフレーム上に印刷されるべき画素の全てには関 係している。そこで、印刷された文書が生成され、かつ、シートが異なるカラー を含んでいる場合には、印刷装置は、異なるイメージフレームにおいてイメージ の各部分を記録し、異なるカラーのトナーを用いて、それぞれ、そのようなイメ ージフレームを現出させ、そして、レジスタ内に現出された二つあるいはそれよ り多いイメージを印画シートに転写して複合された複数のカラーイメージを形成 することとなる。

本発明によれば、複写機のためのすベレータ制御パネルから供給される入力によ り、オペレータは大容量モード（ｈｉｇｈ　ｃａｐａｃｉｔｙ　ｍａｄｅ）を選 択することができる。大容量モードにおいては、ＲＩＰＩＩ０あるいはイメージ プロセッサ１１０ａが入力のマルチビット信号をラスク型の単一ビット／画素す なわち二値画素（ｂｉｎａｒｙ　ｐｉｘｅｌ）に変換するための回路あるいはソ フトウェアを含んでいる。イメージプロセッサ１１０ａ内のそのような回路は、 ハーフトーンアルゴリズムおよびエラー拡散とともに、二値画素を生成するため の印刷あるいは非印刷（ｐｒｉｎｔ　ｏｒ　ｎｏ　ｐｒｉｎｔ）の決定を決める 閾値レベルを設定することを含んでいる。そして、マイクロコントローラ１３６ がＲＩＰＩＩＯあるいはイメージプロセッサ１１０ａにＪＩＢＩＯＩあるいは１ ０１゛のいずれかにラスク型二値ビットを出力させるようにする。そして再び、 特定のイメージフレームに関連するラスク型画素の全てが同じＪＩＢに転送され 、マイクロコントローラ１３６がラスク型画素の各フレームが占めているＪＩＢ ＩＯＩあるいはｌＯビへの経路を保つこととなる。マイクロコントローラ１３６ はまた、各バッファ１３２．１３２′におけるメモリスペースの残量について、 コントローラ１３４．１３４゛からの信号に応答する。

これらの信号は、最後のイメージフレームがバッファメモリ１３２．１３２″に 入力された場合のそれぞれのアドレスである。新しいイメージフレームの各々に 対するデータがＲＩＰＩＩＯあるいはイメージプロセッサ１１０ａのいずれかに よって処理される時、残留するバッファメモリ１３２．１３２′に関するコント ローラ１３４．１３４′からの信号に応答して、マイクロコントローラ１３６が ＲＩＰＩＩＯあるいはイメージプロセッサ１１０ａのいずれかに向かうようにし て、利用可能なメモリの大部分の量を持っているＪＩＢｌｏｌ、ｌｏｔ’　にデ ータを転送する。そして、この特定のイメージフレームに関連する単一ビットの データは、上述したように、圧縮、蓄積および伸長を施される。伸長がマイクロ コントローラ１３６からの信号に施され、そこで、その特定のフレームはそれを 印刷用に整えるようにバッファメモ１月３２．１３２゛から出力されることとな る。適当な伸長器１２０，１２０’　における伸長の後、そのデータはライター インターフェイス１２６．１２６°にょって処理され、再配列装置（ｒｅｓｅｑ ｕｅｎｃｅｒ）　１３０に出力されこ。ラスク型単−ビットのデータがバッファ ２０２．２０２′の一方に蓄積される。それから、そのデータは、上述した再配 列処理に従って、バッファ２０２あるいは２０２゛から出力されるが、この単一 ビットのイメージデータモードにおいてはＬＳＢにＭＳＢを縫い込む（ｓｔｉｔ ｃｈ）という必要性はない。しかしながら、この例においては、ＬＥＤの不均一 性を補正するマルチビットのディジタルデータ信号を発生するために補正テーブ ル２１２．２１２゛にそのデータを出力する必要がある。この点に関して、制御 論理装置２０５が補正テーブルに単一ビットモードであることを指示する信号を 供給し、そこで、２ビット／画素モードにおけるものとは異なる補正係数が用い られることとなる。そうして、グレイレベルプリンタ２ｏにより印刷するための ２ビツトプレイレベルの場合について上述したような正しい配列で、補正された イメージのマルチビットイメージデータ信号が印刷ヘッドに伝送されることとな る。

高品質モードが選択された場合、すなわち、記録されるべき各画素のグレイレベ ルがデータの２ビツトにより定義されている場合には、コントローラ１３４．１ ３４′が、バッファ１３２．１３２゛中に残留するメモリの量について、マイク ロコントローラ１３６に信号を供給する。処理される新しいイメージフレームの 各々に対して、マイクロコントローラは、各バッファ１３２内で既に占有されて いるか、あるいは、残留するメモリを表すコントローラ１３４．１３４′からの 信号に応答して、大部分の残留メモリを持っＪＩＢｌｏｌ、１０１’　にＬＳＢ を伝送するよう＋：Ｒ［’ｌｌＯあるいはイメージプロセッサ１１０ａのいずれ かを方向付ける。上述したように、最後のイメージフレームがバッファメモリ中 に配置されたアドレスは、各バッファメモリ内の残留メモリを指示するために用 いられる。この理由は、ＬＳＢとＭＳＢとが別々に圧縮されることから、よりビ ジー（ｂｕｓｙ）なＬＳＢはＭＳＢと同じようには良好に圧縮せず、それ故より 多くのメモリが要求されるということである。この理由は、濃度変化（ｄｅｎｓ ｉｔｙ　ｔｒａｎｓｉｔｉｏｎ）が多い場合には、用いられている特定のアルゴ リズムが効率的でないということである。したがって、ＬＳＢの圧縮にはより多 くのバッファメモリが使われることとなる。圧縮されたＬＳＢが常に同じメモリ に向けられているとすれば、ＬＳＢメモリがＭＳＢの圧縮の前に長く満たされて しまい、メモリスペースを非効率的に使用することになってしまう。本発明は、 そこで、マルチビット信号の一つのビットの処理が一つの処理経路に沿ってより 効率的に処理されるようになっておれば、制御論理装置あるいはプログラムがそ のような効率的な処理を調整するように最適化されることを意図している。

処理効率を増大するために、再配列装置は各バッファ２０２．２０２′　の各々 に対して二重系のバッファを有しており、そこで、ライターインターフェイス１ ２６．１２６゛から一組のバッファ２゜２．２０２′にデータが入力されている 時には、もう−組のバッファが補正テーブル２１２．２１２′を経てプリンタに データを送出することとなる。

メモリの効率的な使用のための処理経路の選択に関する本発明の教示は、二値型 印刷ヘッド（ｂｉｎａｒｙ　ｐｒｉｎｔｈｅａｄ）に対するデータを処理するた めにも適用可能である。こうして、データは上述したようなメモリ１２７あるい は１２８のようなメモリから取り出されて、そのデータに補正情報を付加するこ となく、また、そのような二値データをメモリ１２７°あるいは１２８°からの データに結合あるいは縫い込む（ｓｔｉｔｃｈ）ことなしに、二値型印刷ヘッド に直接送出される。その印刷ヘッドは、各画素に対するただ一つのデータビット と、二値構造の印刷ヘッド（ｂｉｎａｒｙ　ａｒｃｈｉｔｅｃｔｕｒｅｄ　ｐｒ ｉｎｔｈｅａｄ）にとっては通常のようにストローブ信号によって決定される露 出時間とを受け取ることとなる。

更なる修正においては、グレイレベル印刷ヘッドは二値すなわち単一ビットモー ドで作動されることが可能であり、そこでは、図３Ｃに示されている順序でメモ リ２０２に蓄積されているデータビットが一つの画素ラインに対する単一のイメ ージデータビットを表しており、そして、メモリ２０２′に蓄積されているもの が次の画素ラインに対する対応するイメージデータビットとなる。そのようなモ ードにおいては、単一ビットモードにおいて、エンプティアドレスカウンタ２０ ６がメモリ１２６のアドレス指示を行っている時にはメモリ２０２゛からのデー タを通過させず、また、逆も同じとなるように、マルチプレクサ２１０がプログ ラムされていること以外は、その動作は上述したものと同様なものとなる。更に 、そのようなモードにおいては、そのＬＥＤについて平均濃度画素（ａｖｅｒａ ｇｅ　ｄｅｎｓｉｔｙ　ｐｉｘｅｌ）を記録するに適した補正データを供給する ように、補正テーブルメモリ２１２．２１２°がプログラムされることも可能で ある。

一般に、上述した教示に従えば、Ｎ個の記録エレメントがＭグループにグループ 化されていると考えられるならば、メモリ２０２．２０２゛はそれぞれＭ回はど 空にされる（ｅｍｐｔｙ）ことが可能となり、そこで、第１巡目（ｒｏｕｎｄ） においては記録エレメントｌからＮ／Ｍに対するデータが空にされ、そして、第 ２巡回において（Ｎ／Ｍ）＋１から２Ｎ／Ｍまでのデータ、次いで、（２Ｎ／Ｍ ）＋１から３Ｎ／Ｍまでのデータ、以下最後のグループ（（Ｍ−１）Ｎ／Ｍ）＋ １からＮまでのデータが空にされるまで同様となる。そのようなグループ化にお いては、奇数および偶数データは同じグループ内で考えられ、そして、組にして 同時に引き出されることが可能となる。

本発明は、２ビット／画素のデータ信号について別々の処理経路にこれらのビッ トを向けることによって動作させることに関して、説明されてきた。より広い特 色においては、本発明は、２より多いビットを持つ信号が異なる処理経路におい て処理される場合も意図している。そこで、４ビット／画素のデータ信号が処理 される場合には、最も低い効率で圧縮するビットを取り扱う最も多く使用するメ モリを有するバッファメモリと、圧縮において次に大きい効率のビットを取り扱 う次に多く使用するメモリを有するメモリと、以下同様のメモリを用い、ここに 述べられているタイプの四つの処理経路によって、データが処理されることとな る。

変形としては、ＲＩＰＩＩＯおよび／あるいはイメージプログラム１１０ａから のマルチビット／画素のイメージデータを、二値コード化の代わりに、グレイコ ード（Ｇｒａｙ　ｃｏｄｅ）によるものとすることができる。２ビット／画素の イメージデータの場合において上述した圧縮アルゴリズムを用いて、グレイコー ドにおけるＬＳＢは少しより効率的に圧縮できるが、最も多く使用するバッファ メモリを有する経路によりＬＳＢを処理するにはまだ利点はある。しかしながら 、４ビット／画素のグレイレベルシステムにおいて、および／あるいは、他の圧 縮アルゴリズムを用いれば、グレイコード化されたデータビットの各々は、最も 多く使用されるメモリに対してＬＳＢを切り換え、すなわち、ピンポン処理（ｐ ｉｎｇ−ｐｏｎｇ　ｐｒｏｃｅｓｓｉｎｇ）する必要なしに、ここに述べられて いるタイプの固定あるいは専用の処理経路により妥当な効率で、独立して処理さ れることとなる。

そのようなデータのグレイコード化を用いれば、そのコードの性質から、バッフ ァメモリが一般的に一様に満たされることが分かる。

更なる修正として、圧縮−伸長アルゴリズムが例えば２ビツトに関して動作する 場合、４ビット／画素のデータシステムは、その４ビツトを２ビツトのセグメン ト（上位および下位の）に分割し、かつ、二つの並行処理経路によりデータを処 理することによって、処理されることも可能である。

更に広い特色によれば、本発明は処理経路を交互に切り換えることも意図してお り、そこで、一つのイメージフレームあるいはサイズが圧縮効率に依存するその 一部に対して、ＬＳＢおよびＭＳＢが第１および第２のそれぞれの経路に沿って 処理され、そして、第２のイメージフレームあるいはその画素部分に対して、Ｌ ＳＢおよびＭＳＢがそれぞれ第２および第１の経路に沿って処理されるように処 理が逆転するようになる。

ここで、本発明の関係する技術を次のように記載することができる。

１、イメージデータを処理するための装置であって、イメージ信号を高品質処理 モードで処理し、かつ、Ｎを１より大きい整数として、記録されるべき複数のイ メージ画素の各々のグレイレベルを表すＮビットのマルチビットディジタル信号 を発生するための第１の手段と、 上記マルチビット信号の複数個におけるそれぞれの第１の部分に関して動作し、 かつ、該複数のマルチビット信号の該第１の部分を表す第２の信号を発生するた めの第２の手段と、上記第２の手段が上記第２の信号を蓄積するための第１のメ モリ手段を有しており、 上記マルチビット信号の複数個におけるそれぞれの第２の部分に関して動作し、 かつ、該複数のマルチビット信号の該第２の部分を表す第３の信号を発生するた めの第３の手段と、上記第３の手段が上記第３の信号を蓄積するための第２のメ モリ手段を有しており、 大容量モードでイメージを処理し、かつ、記録されるべき複数のイメージ画素の 各々のグレイレベルを表すＮより少ないビット数のディジタル信号を発生するた めの第４の手段と、上記第２の手段がＮより少ないビット数の信号の複数個に関 して動作し、かつ、該Ｎより少ないビット数の該複数の信号を表す第４の信号を 発生するとともに、そこでは、上記大容量モードにおいて、上記第１のメモリ手 段が上記第４の信号を蓄積するようになっており、そして、 上記第２および第３の信号に応答して第１のイメージを記録するために記録エレ メントを動作させ、かつ、上記第４の信号に応答して第２のイメージを記録する ために該記録エレメントを動作させるための第６の手段と を備えた装置。

２、項ｌに記載された装置において、Ｎが２であり、上記Ｎより少ないビット数 の信号が１ビツトである装置。

３、項２に記載された装置において、上記第２および第３の手段が、それぞれ、 画素のグレイレベルを表す２ビツトのうちの１ビツトを圧縮し、圧縮された形態 でバッファリングし、そして、伸長するための手段を育している装置。

４、項３に記載された装置であって、 各画素について２ビツトのグレイレベル信号をマルチビットの補正されたグレイ レベル信号に補正するためのものであり、該マルチビットの補正された信号が１ より多いビット数である手段を更に備えている装置。

５、項４に記載された装置であって、 上記マルチビットの補正された信号に応答して記録エレメントの露出パラメータ を制御するための手段を更に備えている装置。

６、イメージデータを処理するための装置であって、記録されるべきイメージの 各画素のグレイレベルを表すＮディジタルビットのマルチピットディジタル信号 を発生するためのものであって、ここではＮはｌより大きい整数である手段と、 そして、それぞれが、上記Ｎディジタルビットの異なった信号を別々に圧縮し、 バッファリングし、そして、伸長するためのＮ個の処理手段とを更に備えている 装置。

７、項６に記載の装置において、 上記ディジタル信号が同じイメージフレームにおいて記録されるべき二値に重み 付けされた画素であり、上記Ｎ個の処理手段のうちの特定のものが特定の二値の 重み付けの全てのビットを処理するようになっている装置。

８、項７に記載された装置において、Ｎが２である装置。

９、項８に記載された装置であって、 各画素が単一の補正されていないディジタルビットによってのみ表される大容量 モードで上記装置を動作させるための手段を更に備えている装置。

１０、イメージデータを処理するための方法であって、高品質処理モードでイメ ージ信号を処理し、かつ、記録されるべき複数のイメージ画素の各々のグレイレ ベルを表すＮビットのマルチピットディジタル信号を発生するステップであって 、ここではＮカ月より大きい整数であるステップと、複数の画素の各々について 上記Ｎビットのうちの１ビツトに関して作用して、第１の信号の組を発生し、か つ、該第１の信号を第１のメモリに蓄積するステップと、 複数の画素の各々について上記Ｎビットのうちの他のビットに関して作用して、 第２の信号の組を発生し、かつ、該第２の信号を第２のメモリに蓄積するステッ プと、 大容量モードでイメージを処理し、かつ、記録されるべき複数のイメージ画素の 各々のグレイレベルを表すＮより少ないビット数のディジタル信号を発生するス テップと、複数の画素の各々について上記Ｎより少ないビット数のディジタル信 号に関して作用して、第３の信号の組を発生し、かつ、上記第１のメモリ内に上 記第３の信号の組を蓄積するステップと、そして、上記第１および第２の信号の 組に応答して第１のイメージを記録し、かつ、上記第２の信号の組に応答して第 ２のイメージを記録するステップと を含む方法。

１１、項１０に記載の方法において、Ｎが２であり、かつ、上記Ｎより少ないビ ット数の信号が１ビツトである方法。

１２、項１１に記載の方法であって、 画素のグレイレベルを表す２ビツトのうちの１ビツトを圧縮し、圧縮された形態 でバッファリングし、そして、伸長するステップと、該画素のグレイレベルを表 す２ビツトのうちの第２のビットを圧縮し、圧縮された形態でバッファリングし 、そして、伸長するステップと を更に含んでいる方法。

１３、項１２に記載の方法であって、 各画素について２ビツトのグレイレベル信号をマルチビットの補正された信号に 補正するステップであって、該マルチビットの補正された信号が１ビツトより大 きいビット数であるステップを含んでいる方法。

１４、項１３に記載の方法であって、 上記マルチビットの補正された信号に応答して記録エレメントの露出パラメータ を制御するステップを含んでいる方法。

１５、イメージデータを処理するための方法であって、Ｎを１より大きい整数と して、記録されるべきイメージのグレイレベルを表すＮディジタルビット数のマ ルチビットディジタル信号を発生するステップと、 上記Ｎディジタルビット数の異なった信号を別々に圧縮し、バッファリングし、 そして、伸長するステップとを含む方法。

１６、項１５に記載の方法において、 上記ディジタル信号が同じイメージフレームにおいて記録されるべき二値に重み 付けされた画素であり、Ｎ個の処理手段の一つが一組の二値の重み付けにおける 全てのビットを処理するようになっている方法。

１７、項１６に記載の方法において、Ｎが２である方法。

１８、項１７に記載の方法であって、 各画素が単一の補正されていないディジタルビットによってのみ表される大容量 モードにおいて上記方法を動作させるステップを含んでいる方法。

１９、項１５に記載の方法において、マルチビットディジタル信号がグレイコー ドの形態である方法。

２０、項６に記載の装置において、発生手段がグマルチピットディジタル信号を レイコードで発生するようになっている装置。

２１、イメージデータを処理するための方法であって、高品質印刷モードにおい て、一つのイメージフレームにおける記録されるべき第１の画素の各々について 、記録エレメントによって該第１の画素の各々を記録するためのグレイレベルを 表すマルチピットディジタル信号を発生するステップと、大容量モードにおいて 、第２のイメージフレームにおける記録されるべき第２の画素の各々について、 該第２の画素の各々を記録するためのグレイレベルを表す単一ビットディジタル 信号を発生するステップと、そして、 上記マルチビットディジタル信号の各ビットを別々の処理経路に沿って処理する ステップと を含む方法。

２２、項２１に記載の方法において、上記処理経路の各々が圧縮し、バッファリ ングし、そして、伸長するステップを含んでいる方法。

２３、項２１あるいは２２に記載の方法において、上記処理経路の一つが上記単 一ビットディジタル信号をも処理するようになっている方法。

２４、イメージデータを処理するための装置であって、イメージデータの複数の 画素の各々のグレイ値を表す複数ビットのディジタルイメージ信号を発生するた めの第１の手段と、それぞれが上記複数ビットの信号のそれぞれを処理するため の複数の処理手段であって、該複数の処理手段の各々がイメージデータのビット を圧縮し、バッファリングし、そして、伸長するための第２の手段を有している 複数の処理手段と、そして、特定のビットの圧縮特性および上記第２の手段にお けるバッファの残留容量に応答して該特定のビットを処理するために、上記複数 の処理手段の一つを選択するための第３の手段とを備えた装置。

２５、イメージデータを処理するための装置であって、各々が単一ビットである イメージ信号を発生するための第１の手段と、 各々が別々に上記イメージ信号を処理するための複数の処理手段であって、該処 理手段がイメージデータのビットを圧縮し、バッファリングし、そして、伸長す るための第２の手段を有している複数の処理手段と、そして、 上記複数の処理手段の一つを選択して、該複数の処理手段の一つの使用可能な容 量を表す第１の信号に応答して同じイメージフレームに関連するイメージデータ のビットを処理するための第３の手段と を備えた装置。

２６、項２５に記載の装置において、上記第１の信号が上記第２の手段における バッファの使用可能な容量を表わすようになっている装置。

２７、各画素が上位のビットおよび下位のビットを含む二つの二値に重み付けさ れたデータビットによって表されるようになっている、グレイレベル画素に対す るデータを処理するための装置であって、 上記二つのビットのそれぞれを別々に処理するための二重系の処理経路を存し、 そこで、一つのイメージフレームにおける画素について該上位のビットが該経路 の一方において処理され、かつ、該イメージフレームにおける画素について該下 位のビットが異なる経路により処理されるようになっている二重系の処理手段で あって、該処理経路の各々がイメージデータをビットの圧縮し、バファリングし 、そして、伸長するための手段を有している二重系の処理手段と、そして、 上記経路の一方におけるバッファの使用可能な容量に応答して、下位のビットを より高い使用可能な容量を持っている処理経路に向けるための手段と を備えた装置。

２８、イメージデータを処理するための方法であって、イメージデータの複数の 画素の各々のグレイレベルを表す複数ビットのディジタル信号を発生するステッ プと、上記複数のビットのそれぞれのビットを別々の処理経路の各々に沿って処 理するステップであって、各処理経路がイメージデータのビットを圧縮し、バッ ファリングし、そして、伸長することを含んでいるステップと、そして、 特定のビットを、該特定のビットの圧縮特性およびバッファの残留容量に応答し て、処理するために上記複数の処理経路の一方を選択するステップと を含む方法。

２９、イメージデータを処理するための方法であって、各画素について単一ビッ トのイメージデータ信号を発生するステップと、 別々の処理経路を用いてイメージデータのビットを処理するステップであって、 該処理経路がイメージデータのビットを圧縮し、バッファリングし、そして、伸 長するためのプロセッサを有しているステップと、そして、 使用可能な容量を表す信号に応答して同じイメージフレームに関連するイメージ データのビットを処理するために、上記複数の処理経路の一方を選択するステッ プと を含む方法。

３０、項２９に記載の方法において、上記使用可能な容量を表す信号がバッファ の使用可能な容量を表すようになっている方法。

３１、各画素が上位のビットおよび下位のビットを含む二つの二値に重み付けさ れたデータビットによって表されるようになっている、グレイレベル画素に対す るデータを処理するための方法であって、 上記二つのビットのそれぞれを別々の処理経路に沿って別々に処理し、そこで、 一つのイメージフレームにおける画素について該上位のビットが該経路の一方に おいて処理され、かつ、該イメージフレームにおける画素について該下位のビッ トが異なる経路により処理されるようにするステップであって、該処理経路の各 々がイメージデータをビットの圧縮し、バファリングし、そして、伸長するため のプロセッサを有しているステップと、そして、上記経路の一方におけるプロセ ッサの使用可能な容量に応答して、下位のビットをより高い使用可能な容量を持 っている処理経路に向けるステップと を含む方法。

３２、項３１に記載の方法において、上記下位のビットが残留バッファ容量が大 きい方の経路に沿って処理されるようになっている方法。

３３、環２９乃至項３２のいずれかに記載の方法において、異なる処理経路に用 いられる圧縮アルゴリズムが同一である方法。

３４、項２５乃至項２７のいずれかに記載の装置において、データを圧縮するた めの同じアルゴリズムが複数の処理経路の各々において用いられようになってい る装置。

３５、イメージデータを処理するための装置であって、イメージデータの複数の 画素の各々のグレイレベルを表す複数ビットのディジタルイメージ信号を発生す るための手段と、上記複数ビットの信号のそれぞれを別々に処理するための複数 の処理手段と、そして、 特定のビットを、該特定のビットの処理特性および該ビットを処理するための容 量に応じて、処理するために、上記複数の処理手段の一方を選択するための手段 と を備えた装置。

３６、イメージデータを処理するための装置であって、イメージデータの複数の 画素の各々のグレイレベルを表す複数ビットのディジタルイメージ信号を発生す るための手段と、各々が上記複数ビットのグループのそれぞれを別々に処理する ための複数の処理手段であって、該複数の処理手段の各々がイメージデータのビ ットを圧縮し、バッファリングし、そして、伸長するための手段を有している手 段と、そして、特定のグループのビットを、該特定のグループのああしゆく特性 およびバッファの残留容量に応じて、処理するために、上記複数の処理手段の一 つを選択するための手段とを備えた装置。

３７、イメージデータを処理するための方法であって、イメージデータの複数の 画素の各々のグレイレベルを表す複数値に重み付けされたビットのディジタル信 号を発生するステップと、一つのイメージフレームに関連するイメージデータの 複数の画素の各々のそれぞれのビットを別々の処理経路に沿って処理するステッ プであって、各処Ｉｆｆｎがイメージデータのビットを圧縮し、バッファリング し、そして、伸長することを含んでいるステップと、そして、 他のイメージフレームについて上記処理経路を切り換えて、上記一つのイメージ フレームからの上記ビットを処理する時に、上記処理経路の各々によって異なる それぞれに重み付けされたビットが処理されるようにするステップと を含む方法。

利点 上述したように、本発明は、マルチビットのディジタルデータ信号の個々のビッ トを並設された経路に沿って処理することを可能とし、そこで、効率的な処理お よびメモリの最適利用が図られることとなる。ビットが常に同じメモリに対して 処理される場合、成るメモリが他のものよりも早（満たされがちになり、その結 果蓄積可能な文書のページ数の容量を制限することとなる。多数の丁合いをとら れたコピーを印刷する場合には、最後から最初のページであろうと、あるいは、 最初から最後のページであろうとも、機械的な丁合いなしに、少なくとも第２の 組のコピーが作られる前に全てのページが処理されていることが要求される。そ れにより、処理されることが可能なオリジナル文書−組中の文書シートの数から データの無用な蓄積が差し引かれることとなる。データのメモリが実質的に同じ レートで満たされることを示してここに開示されている本発明は、そこで、複写 機あるいはプリンタに容量の増強をもたらすこととなる。

こうして、本発明は、より少ないビット、例えば単一ビット／画素、の処理が必 要とされる高処理効率モードにおける複写機／プリンタの動作を可能とし、また 、高い蓄積容量を提供することができる。更に、画素当たり２ビツトのようなマ ルチビットを用いた高品質記録もまた可能となる。本発明はまた、多くの既存の 回路を単に二重化し、それにより開発時間とコストを節約することによって、単 一ビットの複写機／プリンタを複数ビットの複写機／プリンタにグレードアップ させることを可能とする。

本発明は特にその好適な実施例を参照しつつ詳細に説明されているが、本発明の 精神と範囲内において各種の変形や修正がなされうることは理解されるであろう 。

ＦＪＧ、４Ａ ＦＩＧ、　４Ｂ フロントページの続き （８１）指定国　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、　ＰＴ、　Ｓ Ｅ）、ＪＰ （７２）発明者　マスター、フランク　ローガンアメリカ合衆国、ニューヨーク 　１４４５０゜フェアポート、サラスフロス　トレイル（７２）発明者　テレ、 ローレンス　ブルースアメリカ会衆国、ニューヨーク　１４６１２゜ロチェスタ ー、パークサイド　レーン１４（７２）発明者　ウェトゼル、トーマス　ジョセ フアメリカ会衆国、ニューヨーク　１４６１２゜ロチェスター、ノーザンプトン 　サークル

Claims (12)

【特許請求の範囲】
1. １．イメージデータを処理するための装置であって、Ｎを１より大きい整数とし て、記録されるべきイメージの各画素のグレイレベルを表すＮディジタルビット のマルチビットディジタル信号を発生するための手段（１９ａ、１０８、１１０ 、１９ｂ、１１０ａ）と、 特徴として、各々が、上記Ｎディジタルビットの異なる信号を別々に圧縮し、バ ッファリングし、そして、伸長するためのＮ個の処理手段（１０１、１０１′） と を備えた装置。
2. ２．請求項１に記載の装置であって、 特定のビットを、該特定のビットの圧縮特性および上述処理手段におけるバッフ ァの残留容量に応じて、処理するために、上述複数の処理手段の一つを選択する ための手段を更に備えている装置。
3. ３．請求項１あるいは請求項２に記載の装置において、上記ディジタル信号が同 じイメージフレームにおいて記録されるべき二値に重み付けされた画素であり、 そして、上記Ｎ個の処理手段の特定の一つが特定の二値の重み付けを持つ全ての ビットを処理するようになっている装置。
4. ４．請求項１乃至請求項３のいずれかに記載の装置において、Ｎが２である装置 。
5. ５．請求項１乃至請求項４のいずれかに記載の装置であって、各画素が単一の補 正されていないディジタルビットのみによって表される大容量モードにおいて、 上記装置を動作させるための手段を更に備えている装置。
6. ６．請求項３に記載の装置において、 上記圧縮特性がビットの二値の重み付けである装置。
7. ７．記録のためにイメージデータを処理するための方法であって、Ｎを１より大 きい整数として、記録されるべきイメージのグレイレベルを表すＮディジタルビ ットのマルチビットディジタル信号を発生するステップであって、各々が該Ｎデ ィジタルビットの異なる信号を別々に圧縮し、バッファリングし、そして、伸長 するＮ個の処理経路によることを特徴とするステップを含む方法。
8. ８．請求項７に記載の方法であって、 バッファの使用可能な容量を表す信号に応答して、同じイメージフレームに関連 するイメージデータのビットを処理するために、上記複数の処理経路の一つを選 択するステップを更に含んでいる方法。
9. ９．請求項７あるいは請求項８に記載の方法において、上記ディジタル信号が同 じイメージフレームにおいて記録されるべき二値に重み付けされた画素である方 法。
10. １０．請求項７乃至請求項９のいずれかに記載の方法において、Ｎが２である方 法。
11. １１．請求項７乃至請求項１０のいずれかに記載の方法であって、各画素が単一 の補正されていないディジタルビットのみによって表される大容量モードにおい ても付加的に動作させるステップを更に含んでいる方法。
12. １２．請求項１に記載の装置であって、特定のビットを、上記処理手段における バッファの残留容量に応じて、処理するために、上記複数の処理経路の一つを選 択するための手段をさらに備えている装置。