JPH0746504A - Slave picture display circuit - Google Patents

Slave picture display circuit

Info

Publication number
JPH0746504A
JPH0746504A JP19410393A JP19410393A JPH0746504A JP H0746504 A JPH0746504 A JP H0746504A JP 19410393 A JP19410393 A JP 19410393A JP 19410393 A JP19410393 A JP 19410393A JP H0746504 A JPH0746504 A JP H0746504A
Authority
JP
Japan
Prior art keywords
screen
signal
video signal
circuit
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19410393A
Other languages
Japanese (ja)
Inventor
Sadafumi Kaneda
禎史 金田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Victor Company of Japan Ltd
Original Assignee
Victor Company of Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Victor Company of Japan Ltd filed Critical Victor Company of Japan Ltd
Priority to JP19410393A priority Critical patent/JPH0746504A/en
Publication of JPH0746504A publication Critical patent/JPH0746504A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide the slave picture display circuit which can turn the aspect ratio of a slave picture image to an aspect ratio originally provided for the video signal of a slave picture. CONSTITUTION:Synchronizing separator and horizontal AFC circuits 3 and 4 output synchronizing signal pulses synchronized with the video signals of master and slave pictures, and clamp circuits 5 and 6 perform the DC reproducing of respective video signals. An identification signal discriminating circuit 13 extracts an identification signal expressing aspect ratio information from the video signal of the slave picture and supplies aspect ratio data to a control circuit 10. Based on the aspect ratio data, the control circuit 10 changes the timing of write to a video memory 8. Then, a switch 11 switches the video signals of the master and slave pictures and fits the video signal of the slave picture into one part of the video signal of the master picture.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機等
で用いられている子画面表示回路(ピクチャ・イン・ピ
クチャ)に係り、特に、複数の異なるアスペクトサイズ
の画像を子画面として表示させる場合に用いて好適な子
画面表示回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sub-screen display circuit (picture-in-picture) used in a television receiver or the like, and more particularly to displaying a plurality of images of different aspect sizes as a sub-screen. The present invention relates to a child screen display circuit suitable for use in some cases.

【0002】[0002]

【従来の技術】図3は従来の子画面表示回路の一例を示
すブロック図である。入力端子1には親画面の映像信号
が入力され、入力端子2には子画面の映像信号が入力さ
れる。なお、ここでは、映像信号としてはモノクロの複
合映像信号として説明する。入力端子1に入力された親
画面の映像信号は同期信号分離・水平AFC回路3及び
クランプ回路5に入力され、入力端子2に入力された子
画面の映像信号は、同期信号分離・水平AFC回路4及
びクランプ回路6に入力される。同期信号分離・水平A
FC回路3,4より生成されたそれぞれの映像信号に同
期したクロック,水平及び垂直同期信号(同期信号パル
ス)は制御回路10に入力される。制御回路10はクラ
ンプ回路5,6にクランプパルスを供給し、A/D変換
器7及びD/A変換器9にクロックを供給する。また、
制御回路10はビデオメモリ8に書き込みタイミングパ
ルス及び読み出しタイミングパルスを供給し、アナログ
スイッチ11に切換タイミングパルスを供給する。
2. Description of the Related Art FIG. 3 is a block diagram showing an example of a conventional child screen display circuit. The video signal of the main screen is input to the input terminal 1, and the video signal of the sub screen is input to the input terminal 2. The video signal will be described as a monochrome composite video signal. The video signal of the main screen input to the input terminal 1 is input to the sync signal separation / horizontal AFC circuit 3 and the clamp circuit 5, and the video signal of the sub-screen input to the input terminal 2 is the sync signal separation / horizontal AFC circuit. 4 and the clamp circuit 6. Sync signal separation / horizontal A
A clock and horizontal and vertical synchronization signals (synchronization signal pulses) synchronized with the respective video signals generated by the FC circuits 3 and 4 are input to the control circuit 10. The control circuit 10 supplies a clamp pulse to the clamp circuits 5 and 6, and supplies a clock to the A / D converter 7 and the D / A converter 9. Also,
The control circuit 10 supplies a write timing pulse and a read timing pulse to the video memory 8 and a switching timing pulse to the analog switch 11.

【0003】クランプ回路5により直流再生された親画
面の映像信号はスイッチ11の一方の端子に入力され
る。このスイッチ11のもう一方の端子には、後述する
如く子画面の映像信号が入力され、親画面の映像信号と
子画面の映像信号を切り換えて出力する。ところで、こ
れら2つの映像信号は一般に同期しておらず、スイッチ
11を親画面のタイミングで切り換えると子画面の映像
のタイミングがずれるため、正常な画像を表示できな
い。また、仮に同期していたとしてもそのままでは子画
面の一部しか表示できない。そこで、クランプ回路6に
入力された子画面の映像信号は次のようにしてスイッチ
11に入力される。
The video signal of the main screen reproduced by the clamp circuit 5 is input to one terminal of the switch 11. The video signal of the sub-screen is input to the other terminal of the switch 11 as described later, and the video signal of the main screen and the video signal of the sub-screen are switched and output. By the way, these two video signals are not generally synchronized, and if the switch 11 is switched at the timing of the parent screen, the timing of the video of the child screen is shifted, so that a normal image cannot be displayed. Further, even if they are synchronized, only a part of the child screen can be displayed as it is. Therefore, the video signal of the sub-screen input to the clamp circuit 6 is input to the switch 11 as follows.

【0004】即ち、クランプ回路6により直流再生され
た子画面の映像信号は、A/D変換器7に入力されてA
/D変換され、メモリ8に入力される。この映像信号は
子画面の映像信号に同期したタイミングでメモリ8に書
き込まれて記憶され、親画面の映像信号に同期したタイ
ミングで読み出される。メモリ8より読み出された子画
面の映像信号は、D/A変換器9に入力されてD/A変
換され、スイッチ11に入力される。これにより、親画
面の映像信号と子画面の映像信号との同期がとられる。
That is, the picture signal of the sub-screen reproduced by the clamp circuit 6 is input to the A / D converter 7 and A
/ D converted and input to the memory 8. This video signal is written and stored in the memory 8 at the timing synchronized with the video signal of the child screen, and read out at the timing synchronized with the video signal of the parent screen. The video signal of the small screen read out from the memory 8 is input to the D / A converter 9, D / A converted, and input to the switch 11. As a result, the video signal of the parent screen and the video signal of the child screen are synchronized.

【0005】なお、子画面の映像信号は書き込みにあた
って縮小されるが、その際、その縮小比率は元の子画面
のアスペクト比にほぼ等しい比率で縦・横の両方向を縮
小しなければならない。そこで、メモリ8への書き込み
時のサンプリングレートを垂直方向と水平方向でほぼ同
じ割合で引き下げる。即ち、垂直方向には例えば3ライ
ン毎に1ラインだけ書き込み、水平方向には読み出しタ
インミングの1/3のレートで書き込む。
The picture signal of the sub-screen is reduced in writing. At this time, the reduction ratio must be reduced in both the vertical and horizontal directions at a ratio substantially equal to the aspect ratio of the original sub-screen. Therefore, the sampling rate at the time of writing to the memory 8 is reduced at almost the same rate in the vertical direction and the horizontal direction. That is, for example, only one line is written every three lines in the vertical direction, and writing is performed in the horizontal direction at a rate of 1/3 of the read timing.

【0006】そして、スイッチ11はクランプ回路5よ
り入力される親画面の映像信号とD/A変換器9より入
力される子画面の映像信号とを、切換タイミングパルス
に応じて切り換え、出力端子12より出力する。これに
より、親画面の映像信号と子画面の映像信号が共にアス
ペクト比4:3であれば、図4(A)に示すように、ア
スペクト比4:3の親画面P1の中に親画面の1/3の
サイズでアスペクト比4:3の子画面P2が表示された
り、親画面の映像信号がアスペクト比16:9で子画面
の映像信号がアスペクト比4:3であれば、図4(B)
に示すように、アスペクト比16:9の親画面P3の中
にアスペクト比4:3の子画面P2が表示される。
The switch 11 switches the video signal of the main screen input from the clamp circuit 5 and the video signal of the sub-screen input from the D / A converter 9 according to the switching timing pulse, and the output terminal 12 Output more. As a result, if both the video signal of the parent screen and the video signal of the child screen have an aspect ratio of 4: 3, as shown in FIG. If the child screen P2 with a size of 1/3 and an aspect ratio of 4: 3 is displayed, or if the image signal of the parent screen has an aspect ratio of 16: 9 and the image signal of the child screen has an aspect ratio of 4: 3, the screen shown in FIG. B)
As shown in, the child screen P2 having the aspect ratio of 4: 3 is displayed in the parent screen P3 having the aspect ratio of 16: 9.

【0007】[0007]

【発明が解決しようとする課題】ところが、上述した従
来の子画面表示回路においては、子画面画像のアスペク
ト比が固定となっているので、その設定されたアスペク
ト比と異なるアスペクト比を有する映像信号の画像を子
画面に表示しようとすると、子画面画像に無画部が生じ
たり、あるいは逆に表示されない部分が生じたりすると
いう問題点があった。また、第2世代EDTVのよう
に、レターボックス化された主画面の上下無画部に補強
信号が重畳されているような場合には、その主画面のみ
を子画面として表示することができず、子画面中に補強
信号による視覚上の妨害が生じることがあるという問題
点があった。
However, in the above-mentioned conventional small screen display circuit, since the aspect ratio of the small screen image is fixed, a video signal having an aspect ratio different from the set aspect ratio is set. There is a problem in that when an image of is displayed on the small screen, a non-image part is generated in the small screen image, or a part which is not displayed is generated on the contrary. In addition, as in the case of the second generation EDTV, when the reinforcement signal is superimposed on the upper and lower non-picture portions of the letterboxed main screen, only the main screen cannot be displayed as a sub screen. However, there is a problem in that the supplementary signal may cause visual interference in the child screen.

【0008】本発明はこのような問題点に鑑みなされた
ものであり、子画面画像のアスペクト比を子画面の映像
信号が本来有しているアスペクト比にすることができる
子画面表示回路を提供することを目的とする。
The present invention has been made in view of the above problems, and provides a sub-screen display circuit capable of making the aspect ratio of a sub-screen image the aspect ratio originally possessed by the video signal of the sub-screen. The purpose is to do.

【0009】[0009]

【課題を解決するための手段】本発明は、上述した従来
の技術の課題を解決するため、親画面の映像信号が入力
され、この映像信号に同期した同期信号パルス及びクロ
ックパルスを生成する第1の同期分離・水平AFC回路
と、子画面の映像信号が入力され、この映像信号に同期
した同期信号パルス及びクロックパルスを生成する第2
の同期分離・水平AFC回路と、前記親画面の映像信号
を直流再生して出力する第1のクランプ回路と、前記子
画面の映像信号を直流再生して出力する第2のクランプ
回路と、前記子画面の映像信号をA/D変換して出力す
るA/D変換器と、前記A/D変換器によってA/D変
換された前記子画面の映像信号を書き込むビデオメモリ
と、前記ビデオメモリより前記親画面の映像信号と同期
して読み出された前記子画面の映像信号をD/A変換し
て出力するD/A変換器と、前記第1のクランプ回路よ
り出力される前記親画面の映像信号と前記D/A変換器
より出力される前記子画面の映像信号とを切り換えるこ
とにより、前記親画面の映像信号の一部分に前記子画面
の映像信号をはめ込むスイッチと、前記第1及び第2の
クランプ回路にクランプパルスを供給し、前記A/D変
換器及びD/A変換器にクロックを供給し、前記ビデオ
メモリに書き込みタイミングパルス及び読み出しタイミ
ングパルスを供給し、さらに、前記スイッチに切換タイ
ミングパルスを供給する制御回路とを備える子画面表示
回路において、前記子画面の映像信号と前記第2の同期
分離・水平AFC回路より出力される前記同期信号パル
スもしくは前記同期信号パルス及び前記クロックパルス
とが入力され、前記子画面の映像信号より、前記子画面
の映像信号に重畳されたアスペクト比情報もしくはアス
ペクト比情報及び画面の位置情報を表す識別信号を抽出
すると共にそのデータを前記制御回路に供給する識別信
号判別回路を設け、前記データに基づいて前記子画面の
映像信号の前記ビデオメモリへの書き込みタイミング,
読み出しタイミング,前記スイッチの切換タイミングを
変更するようにしたことを特徴とする子画面表示回路を
提供するものである。
In order to solve the above-mentioned problems of the conventional technique, the present invention receives a video signal of a main screen and generates a synchronizing signal pulse and a clock pulse synchronized with this video signal. 2nd which inputs the sync separation / horizontal AFC circuit of 1 and the picture signal of the child screen and generates the sync signal pulse and the clock pulse which are synchronized with this picture signal
A sync separation / horizontal AFC circuit, a first clamp circuit for DC-reproducing and outputting the parent screen video signal, a second clamp circuit for DC-reproducing and outputting the sub-screen video signal, An A / D converter for A / D-converting and outputting a sub-picture video signal; a video memory for writing the sub-picture video signal A / D converted by the A / D converter; and a video memory A D / A converter that D / A converts the video signal of the child screen read in synchronization with the video signal of the parent screen and outputs the D / A converter, and the D / A converter that outputs the parent screen of the parent screen. A switch for fitting the image signal of the child screen into a part of the image signal of the parent screen by switching between the image signal and the image signal of the child screen output from the D / A converter; 2 clamp circuit Control to supply a clock pulse to the A / D converter and the D / A converter, a write timing pulse and a read timing pulse to the video memory, and a switch timing pulse to the switch. A sub-screen display circuit including a circuit, and the video signal of the sub-screen and the sync signal pulse or the sync signal pulse and the clock pulse output from the second sync separation / horizontal AFC circuit are input, An identification signal discriminating circuit for extracting from the video signal of the sub-screen an identification signal indicating aspect ratio information or aspect ratio information and screen position information superimposed on the video signal of the sub-screen and supplying the data to the control circuit. And writing the video signal of the sub-screen to the video memory based on the data. Write timing,
The present invention provides a small screen display circuit characterized in that the read timing and the switch switching timing are changed.

【0010】[0010]

【実施例】以下、本発明の子画面表示回路について、添
付図面を参照して説明する。図1は本発明の子画面表示
回路の一実施例を示すブロック図、図2は本発明の子画
面表示回路を説明するための図である。なお、図1にお
いて、図3と同一部分には同一符号が付してある。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A child screen display circuit of the present invention will be described below with reference to the accompanying drawings. 1 is a block diagram showing an embodiment of a child screen display circuit of the present invention, and FIG. 2 is a diagram for explaining the child screen display circuit of the present invention. In FIG. 1, the same parts as those in FIG. 3 are designated by the same reference numerals.

【0011】本発明の前提として、映像信号の一部(例
えば、1フィールドに1箇所、あるライン上)に、その
映像信号によって伝送されている画像のアスペクト比の
情報が別の形で伝送されているという条件を考える。こ
の例としては、例えばアスペクト比16:9のワイドア
スペクト画像をアスペクト比4:3の現行アスペクト比
の画像の中にレターボックス形式で伝送する第2世代E
DTVがある。この新放送方式では、伝送路を現行NT
SC方式と共用するため、伝送している画像のアスペク
ト比情報をアナログ映像成分とは異なる別のコードで伝
送することが必要である。第2世代EDTVの場合、そ
のコードは所定のライン上にデジタルデータの形で伝送
される。
As a premise of the present invention, the aspect ratio information of the image transmitted by the video signal is transmitted in a different form to a part of the video signal (for example, one place in one field, on a certain line). Consider the condition that As an example of this, for example, a second generation E that transmits a wide aspect image with an aspect ratio of 16: 9 in a letterbox format into an image with the current aspect ratio of 4: 3.
There is a DTV. In this new broadcasting system, the transmission line is
Since it is shared with the SC system, it is necessary to transmit the aspect ratio information of the image being transmitted by another code different from the analog video component. In the case of the second generation EDTV, the code is transmitted in the form of digital data on a predetermined line.

【0012】図1(A)より分かるように、本発明によ
り新たに加えたのは、識別信号判別回路13である。図
1(A)において、入力端子1には親画面の映像信号が
入力され、入力端子2には子画面の映像信号が入力され
る。なお、ここでは、映像信号としてはモノクロの複合
映像信号として説明する。入力端子1に入力された親画
面の映像信号は同期信号分離・水平AFC回路3及びク
ランプ回路5に入力され、入力端子2に入力された子画
面の映像信号は、同期信号分離・水平AFC回路4,ク
ランプ回路6,識別信号判別回路13に入力される。同
期信号分離・水平AFC回路3より生成された親画面の
映像信号に同期したクロック,水平及び垂直同期信号
(同期信号パルス)は制御回路10に入力され、同期信
号分離・水平AFC回路4より生成された子画面の映像
信号に同期したクロック,水平及び垂直同期信号(同期
信号パルス)は制御回路10及び識別信号判別回路13
に入力される。
As can be seen from FIG. 1A, the identification signal discriminating circuit 13 is newly added according to the present invention. In FIG. 1A, the video signal of the parent screen is input to the input terminal 1, and the video signal of the child screen is input to the input terminal 2. The video signal will be described as a monochrome composite video signal. The video signal of the main screen input to the input terminal 1 is input to the sync signal separation / horizontal AFC circuit 3 and the clamp circuit 5, and the video signal of the sub-screen input to the input terminal 2 is the sync signal separation / horizontal AFC circuit. 4, the clamp circuit 6, and the identification signal determination circuit 13 are input. The clock, horizontal and vertical sync signals (sync signal pulses), which are generated by the sync signal separation / horizontal AFC circuit 3 and are synchronized with the video signal of the main screen, are input to the control circuit 10 and generated by the sync signal separation / horizontal AFC circuit 4. The clock, horizontal and vertical synchronization signals (synchronization signal pulses) synchronized with the video signal of the generated sub-screen are controlled circuit 10 and identification signal determination circuit 13
Entered in.

【0013】ここで、識別信号判別回路13は、同期信
号分離・水平AFC回路4より入力された同期信号パル
スにより、子画面の映像信号に重畳された識別信号を取
り込むためのタイミング信号を内部発生する。そして、
このタイミング信号によって子画面の映像信号に重畳さ
れた識別信号を取り込み、子画面の映像信号のアスペク
ト比情報を読み取ることにより、デジタルアスペクト比
データを制御回路10に供給する。なお、ここでは同期
信号分離・水平AFC回路4より同期信号パルスのみを
識別信号判別回路13に入力し、識別信号判別回路13
が同期信号パルスに基づいてクロックを内部発生するよ
うにしているが、同期信号分離・水平AFC回路4より
同期信号パルス及びクロックの双方を識別信号判別回路
13に入力してもよい。制御回路10はクランプ回路
5,6にクランプパルスを供給し、A/D変換器7及び
D/A変換器9にクロックを供給する。また、制御回路
10はビデオメモリ8に書き込みタイミングパルス及び
読み出しタイミングパルスを供給し、アナログスイッチ
11に切換タイミングパルスを供給する。
Here, the identification signal discriminating circuit 13 internally generates a timing signal for taking in the identification signal superimposed on the video signal of the child screen by the synchronizing signal pulse input from the synchronizing signal separating / horizontal AFC circuit 4. To do. And
The identification signal superimposed on the image signal of the small screen is fetched by this timing signal, and the aspect ratio information of the image signal of the small screen is read to supply the digital aspect ratio data to the control circuit 10. Note that, here, only the synchronizing signal pulse is input from the synchronizing signal separating / horizontal AFC circuit 4 to the identifying signal determining circuit 13, and the identifying signal determining circuit 13
Although the clock is internally generated based on the sync signal pulse, both the sync signal pulse and the clock may be input to the identification signal determination circuit 13 from the sync signal separation / horizontal AFC circuit 4. The control circuit 10 supplies a clamp pulse to the clamp circuits 5 and 6, and supplies a clock to the A / D converter 7 and the D / A converter 9. The control circuit 10 also supplies a write timing pulse and a read timing pulse to the video memory 8 and a switching timing pulse to the analog switch 11.

【0014】クランプ回路5により直流再生された親画
面の映像信号はスイッチ11の一方の端子に入力され
る。このスイッチ11のもう一方の端子には、後述する
如く子画面の映像信号が入力され、親画面の映像信号と
子画面の映像信号を切り換えて出力する。ところで、こ
れら2つの映像信号は一般に同期しておらず、スイッチ
11を親画面のタイミングで切り換えると子画面の映像
のタイミングがずれるため、正常な画像を表示できな
い。また、仮に同期していたとしてもそのままでは子画
面の一部しか表示できない。そこで、クランプ回路6に
入力された子画面の映像信号は次のようにしてスイッチ
11に入力される。
The video signal of the parent screen, which has been DC reproduced by the clamp circuit 5, is input to one terminal of the switch 11. The video signal of the sub-screen is input to the other terminal of the switch 11 as described later, and the video signal of the main screen and the video signal of the sub-screen are switched and output. By the way, these two video signals are not generally synchronized, and if the switch 11 is switched at the timing of the parent screen, the timing of the video of the child screen is shifted, so that a normal image cannot be displayed. Further, even if they are synchronized, only a part of the child screen can be displayed as it is. Therefore, the video signal of the sub-screen input to the clamp circuit 6 is input to the switch 11 as follows.

【0015】即ち、クランプ回路6により直流再生され
た子画面の映像信号は、A/D変換器7に入力されてA
/D変換され、メモリ8に入力される。この映像信号は
子画面の映像信号に同期したタイミングで、制御回路1
0によって指定される期間、メモリ8に書き込まれて記
憶され、親画面の映像信号に同期したタイミングで読み
出される。メモリ8より読み出された子画面の映像信号
は、D/A変換器9に入力されてD/A変換され、スイ
ッチ11に入力される。これにより、親画面の映像信号
と子画面の映像信号との同期がとられる。
That is, the video signal of the sub-screen reproduced by the clamp circuit 6 is input to the A / D converter 7 and A
/ D converted and input to the memory 8. This video signal is synchronized with the video signal of the child screen at the timing of the control circuit 1
It is written and stored in the memory 8 for a period designated by 0, and is read out at a timing synchronized with the video signal of the main screen. The video signal of the small screen read out from the memory 8 is input to the D / A converter 9, D / A converted, and input to the switch 11. As a result, the video signal of the parent screen and the video signal of the child screen are synchronized.

【0016】この時、本発明の子画面表示回路において
は、上記したアスペクト比データに基づいてメモリ8へ
の書き込みタイミングを変更する。例えば、レターボッ
クス形式の画像の場合、その上下無画部の期間は書き込
みを停止する。そして、子画面の縮小比を例えばアスペ
クト比4:3の場合に1/3であったとすると、レター
ボックス形式の場合には1/2とする。これにより、3
/4×1/2=3/8となって、子画面の画像は縦方向
ではほぼ同じ大きさとなる。
At this time, in the child screen display circuit of the present invention, the write timing to the memory 8 is changed based on the aspect ratio data described above. For example, in the case of a letterbox-type image, writing is stopped during the upper and lower non-image areas. If the reduction ratio of the small screen is 1/3 when the aspect ratio is 4: 3, it is 1/2 when the letterbox format is used. This makes 3
/ 4 × 1/2 = 3/8, and the image of the small screen has almost the same size in the vertical direction.

【0017】そして、スイッチ11はクランプ回路5よ
り入力される親画面の映像信号とD/A変換器9より入
力される子画面の映像信号とを、子画面の映像信号に応
じた切換タイミングパルスによって切り換え、出力端子
12より出力する。これにより、親画面の映像信号と子
画面の映像信号が共にアスペクト比4:3であれば、図
2(A)に示すように、アスペクト比4:3の親画面P
1の中に実線で示すアスペクト比4:3の子画面P2が
表示され、子画面の映像信号がレターボックス形式の場
合には破線で示すアスペクト比16:9の子画面P4が
表示される。また、親画面の映像信号がアスペクト比1
6:9で子画面の映像信号がレターボックス形式であれ
ば、図2(B)に示すように、アスペクト比16:9の
親画面P3の中に実線で示すアスペクト比16:9の子
画面P4が表示され、子画面の映像信号がアスペクト比
4:3であれば、破線で示すアスペクト比4:3の子画
面P2が表示される。
The switch 11 switches the main screen video signal input from the clamp circuit 5 and the sub-screen video signal input from the D / A converter 9 to a switching timing pulse corresponding to the sub-screen video signal. And output from the output terminal 12. As a result, if both the parent screen video signal and the child screen video signal have an aspect ratio of 4: 3, as shown in FIG. 2A, the parent screen P having an aspect ratio of 4: 3 is displayed.
A child screen P2 having an aspect ratio of 4: 3 indicated by a solid line is displayed in 1 and a child screen P4 having an aspect ratio of 16: 9 indicated by a broken line is displayed when the image signal of the child screen is in the letterbox format. Also, the video signal of the main screen has an aspect ratio of 1
If the image signal of the sub-screen is 6: 9 in the letterbox format, as shown in FIG. 2B, the sub-screen having the aspect ratio of 16: 9 shown by the solid line in the main screen P3 having the aspect ratio of 16: 9. If P4 is displayed and the video signal of the child screen has an aspect ratio of 4: 3, the child screen P2 having an aspect ratio of 4: 3 indicated by a broken line is displayed.

【0018】ところで、第2世代EDTVにおいては、
アスペクト比16:9のワイドアスペクト画像はアスペ
クト比4:3の画像の垂直方向の中央部に配置されるの
で、以上説明した本実施例では、子画面の映像信号に重
畳された識別信号がアスペクト比情報のみを表す場合に
ついて述べた。しかしながら、ヨーロッパで計画されて
いるPALプラスでは、ワイドアスペクト画像の位置が
固定されず、この場合の映像信号に重畳する識別信号は
アスペクト比情報及び画面の位置情報双方を表すものと
なる。従って、この場合には、識別信号判別回路13
は、子画面の映像信号に重畳されたアスペクト比情報及
び画面の位置情報を表す識別信号を抽出し、そのアスペ
クト比情報及び画面の位置情報を表すデータを制御回路
10に供給する。
By the way, in the second generation EDTV,
Since a wide aspect image with an aspect ratio of 16: 9 is arranged at the center in the vertical direction of an image with an aspect ratio of 4: 3, in the above-described embodiment, the identification signal superimposed on the video signal of the small screen has the aspect ratio. The case where only the ratio information is represented is described. However, in PAL Plus, which is planned in Europe, the position of the wide aspect image is not fixed, and the identification signal superimposed on the video signal in this case represents both aspect ratio information and screen position information. Therefore, in this case, the identification signal determination circuit 13
Extracts an identification signal representing aspect ratio information and screen position information superimposed on the image signal of the child screen, and supplies data representing the aspect ratio information and screen position information to the control circuit 10.

【0019】さらに、本発明の前提として映像信号の一
部に識別信号が重畳される場合について説明したが、レ
ターボックス形式ではあるが識別信号が重畳されていな
い映像信号の場合には、識別信号判別回路13の出力に
代えて、外部制御信号によって制御回路10を制御する
必要がある。そのためには、例えば、本発明を応用して
次のようにすれば子画面の画像のアスペクト比を変更す
ることができる。即ち、図1(B)に示すように、識別
信号判別回路13より出力されるデジタルデータをOR
回路14の一方の端子に入力し、他方の端子に外部制御
信号(EXT)を入力する。この外部制御信号は、例え
ばリモコン送信器によって入力されるものであったり、
映像信号がレターボックス形式であるかどうかを判別す
る判別回路の出力である。このように、識別信号判別回
路13と制御回路10との間に、OR回路14よりなる
切換強制化回路を設ければ、識別信号が重畳されていな
い場合であっても、視聴者の判断によって、もしくは自
動的に子画面の画像のアスペクト比を変更することがで
きる。
Further, the case where the identification signal is superimposed on a part of the video signal has been described as the premise of the present invention. However, in the case of a video signal which is in the letterbox format, but the identification signal is not superimposed, the identification signal is It is necessary to control the control circuit 10 by an external control signal instead of the output of the determination circuit 13. For that purpose, for example, the aspect ratio of the image of the small screen can be changed by applying the present invention as follows. That is, as shown in FIG. 1B, the digital data output from the identification signal discrimination circuit 13 is ORed.
The signal is input to one terminal of the circuit 14 and the external control signal (EXT) is input to the other terminal. This external control signal may be input by a remote control transmitter,
This is the output of the discrimination circuit that determines whether the video signal is in the letterbox format. As described above, if the switching compulsory circuit including the OR circuit 14 is provided between the identification signal determination circuit 13 and the control circuit 10, even if the identification signal is not superimposed, it is possible for the viewer to determine. Alternatively, the aspect ratio of the image on the inset screen can be automatically changed.

【0020】[0020]

【発明の効果】以上詳細に説明したように、本発明の子
画面表示回路は、子画面の映像信号に重畳されたアスペ
クト比情報(アスペクト比情報及び画面の位置情報)を
表す識別信号を抽出すると共にそのデータを制御回路に
供給する識別信号判別回路を設け、そのデータに基づい
て子画面の映像信号のビデオメモリへの書き込みタイミ
ング,読み出しタイミング,親画面/子画面の切換スイ
ッチの切換タイミングを変更するようにしたので、子画
面画像に無画部が生じたり、あるいは逆に表示されない
部分が生じたりすることがなく、子画面画像を有効に表
示できる。また、第2世代EDTVのように、レターボ
ックス化された主画面の上下無画部に補強信号が重畳さ
れているような場合には、その主画面のみを子画面とし
て表示することができ、子画面の映像信号が本来有して
いるアスペクト比にすることができる。これにより、子
画面中に補強信号による視覚上の妨害が生じることがな
い。さらに、子画面の映像信号に重畳されて伝送される
識別信号によって子画面画像のアスペクト比を変更する
ので、アスペクト比は自動的に変更され、面倒な操作も
不要である。
As described in detail above, the child screen display circuit of the present invention extracts the identification signal representing the aspect ratio information (aspect ratio information and screen position information) superimposed on the image signal of the child screen. At the same time, an identification signal discriminating circuit for supplying the data to the control circuit is provided, and based on the data, the writing timing and the reading timing of the video signal of the sub-screen to the video memory and the switching timing of the parent screen / sub-screen switching switch are set. Since the change is made, it is possible to effectively display the sub-screen image without causing a non-image part in the sub-screen image or a part that is not displayed. In addition, as in the case of the second-generation EDTV, when the reinforcement signal is superimposed on the upper and lower non-picture parts of the letterboxed main screen, only the main screen can be displayed as a sub screen, The aspect ratio that the video signal of the small screen originally has can be set. As a result, the visual interference due to the reinforcement signal does not occur in the child screen. Further, since the aspect ratio of the sub-screen image is changed by the identification signal transmitted by being superimposed on the video signal of the sub-screen, the aspect ratio is automatically changed and no troublesome operation is required.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】本発明を説明するための図である。FIG. 2 is a diagram for explaining the present invention.

【図3】従来例を示すブロック図である。FIG. 3 is a block diagram showing a conventional example.

【図4】従来例を説明するための図である。FIG. 4 is a diagram for explaining a conventional example.

【符号の説明】[Explanation of symbols]

1,2 入力端子 3,4 同期分離・水平AFC回路 5,6 クランプ回路 7 A/D変換器 8 ビデオメモリ 9 D/A変換器 10 制御回路 11 スイッチ 12 出力端子 13 識別信号判別回路 14 OR回路 1, 2 input terminals 3, 4 sync separation / horizontal AFC circuit 5, 6 clamp circuit 7 A / D converter 8 video memory 9 D / A converter 10 control circuit 11 switch 12 output terminal 13 identification signal discrimination circuit 14 OR circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】親画面の映像信号が入力され、この映像信
号に同期した同期信号パルス及びクロックパルスを生成
する第1の同期分離・水平AFC回路と、 子画面の映像信号が入力され、この映像信号に同期した
同期信号パルス及びクロックパルスを生成する第2の同
期分離・水平AFC回路と、 前記親画面の映像信号を直流再生して出力する第1のク
ランプ回路と、 前記子画面の映像信号を直流再生して出力する第2のク
ランプ回路と、 前記子画面の映像信号をA/D変換して出力するA/D
変換器と、 前記A/D変換器によってA/D変換された前記子画面
の映像信号を書き込むビデオメモリと、 前記ビデオメモリより前記親画面の映像信号と同期して
読み出された前記子画面の映像信号をD/A変換して出
力するD/A変換器と、 前記第1のクランプ回路より出力される前記親画面の映
像信号と前記D/A変換器より出力される前記子画面の
映像信号とを切り換えることにより、前記親画面の映像
信号の一部分に前記子画面の映像信号をはめ込むスイッ
チと、 前記第1及び第2のクランプ回路にクランプパルスを供
給し、前記A/D変換器及びD/A変換器にクロックを
供給し、前記ビデオメモリに書き込みタイミングパルス
及び読み出しタイミングパルスを供給し、さらに、前記
スイッチに切換タイミングパルスを供給する制御回路と
を備える子画面表示回路において、 前記子画面の映像信号と前記第2の同期分離・水平AF
C回路より出力される前記同期信号パルスもしくは前記
同期信号パルス及び前記クロックパルスとが入力され、
前記子画面の映像信号より、前記子画面の映像信号に重
畳されたアスペクト比情報もしくはアスペクト比情報及
び画面の位置情報を表す識別信号を抽出すると共にその
データを前記制御回路に供給する識別信号判別回路を設
け、 前記データに基づいて前記子画面の映像信号の前記ビデ
オメモリへの書き込みタイミング,読み出しタイミン
グ,前記スイッチの切換タイミングを変更するようにし
たことを特徴とする子画面表示回路。
1. A first sync separation / horizontal AFC circuit for inputting a video signal of a main screen, generating a sync signal pulse and a clock pulse synchronized with this video signal, and a video signal of a sub screen are inputted. A second sync separation / horizontal AFC circuit that generates a sync signal pulse and a clock pulse that are synchronized with a video signal, a first clamp circuit that reproduces and outputs the video signal of the parent screen by direct current, and a video of the child screen A second clamp circuit for DC-reproducing a signal and outputting the same, and an A / D for A / D converting and outputting the video signal of the sub-screen
A converter, a video memory for writing the video signal of the child screen A / D converted by the A / D converter, and the child screen read from the video memory in synchronization with the video signal of the parent screen A D / A converter for D / A converting the video signal and outputting the video signal of the parent screen output from the first clamp circuit and the sub-screen output from the D / A converter. A switch for fitting a video signal of the sub-screen to a part of the video signal of the main screen by switching the video signal, and supplying a clamp pulse to the first and second clamp circuits, and the A / D converter. And a D / A converter, a write timing pulse and a read timing pulse to the video memory, and a switching timing pulse to the switch. A sub-screen display circuit including a control circuit, wherein a video signal of the sub-screen and the second synchronous separation / horizontal AF are provided.
The synchronization signal pulse output from the C circuit or the synchronization signal pulse and the clock pulse are input,
From the video signal of the sub-screen, an identification signal representing aspect ratio information or aspect ratio information and screen position information superimposed on the video signal of the sub-screen is extracted, and the identification signal is supplied to the control circuit. A sub-screen display circuit, wherein a circuit is provided, and a writing timing, a reading timing, and a switch switching timing of the video signal of the sub-screen to the video memory are changed based on the data.
【請求項2】前記識別信号判別回路の出力と外部制御信
号とが入力され、前記識別信号が存在する時は前記デー
タを前記制御回路に供給すると共に、前記識別信号が存
在しない時は前記外部制御信号を前記制御回路に供給す
る手段を設けたことを特徴とする請求項1記載の子画面
表示回路。
2. The output of the identification signal discrimination circuit and an external control signal are input, and when the identification signal exists, the data is supplied to the control circuit, and when the identification signal does not exist, the external signal is supplied. The child screen display circuit according to claim 1, further comprising means for supplying a control signal to the control circuit.
JP19410393A 1993-07-09 1993-07-09 Slave picture display circuit Pending JPH0746504A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19410393A JPH0746504A (en) 1993-07-09 1993-07-09 Slave picture display circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19410393A JPH0746504A (en) 1993-07-09 1993-07-09 Slave picture display circuit

Publications (1)

Publication Number Publication Date
JPH0746504A true JPH0746504A (en) 1995-02-14

Family

ID=16318995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19410393A Pending JPH0746504A (en) 1993-07-09 1993-07-09 Slave picture display circuit

Country Status (1)

Country Link
JP (1) JPH0746504A (en)

Similar Documents

Publication Publication Date Title
US5631710A (en) Television system containing a video compact disk reproducer
EP0821340B1 (en) Video signal processing apparatus for converting video signals to conform to a display device
JPH04275784A (en) Video signal switching device
JP2898807B2 (en) Image data processing device
JP3011224B2 (en) Display device
KR920004813Y1 (en) Picture in picture device in tv system
JPH09214847A (en) Video signal processor
JPH0746504A (en) Slave picture display circuit
JP2001268473A (en) Television broadcast receiver
US5251031A (en) Display control system
JP2502694B2 (en) Video signal synthesizer
JP3300103B2 (en) Still image transmitting device and still image receiving and displaying device
JP3734306B2 (en) Color encoder
JP2002185980A (en) Multi-format recording and reproducing device
JPH0336473B2 (en)
KR100300945B1 (en) Overlay device between CD-playback screen and external video
JPH07231406A (en) Slave screen display circuit with caption moving function
KR0143167B1 (en) Pip display circuit of wide screen television receiver
JPH0350974A (en) Television receiver
JPS6378680A (en) Video output device
JPH04351173A (en) Video display device
JPS63242074A (en) Image processing device
JPH04150582A (en) Two-plane video generator
JPH01136476A (en) Picture editing device
JPH06141254A (en) Monitor device