JPH0738784A - Noise reducing device for video signal - Google Patents

Noise reducing device for video signal

Info

Publication number
JPH0738784A
JPH0738784A JP5181142A JP18114293A JPH0738784A JP H0738784 A JPH0738784 A JP H0738784A JP 5181142 A JP5181142 A JP 5181142A JP 18114293 A JP18114293 A JP 18114293A JP H0738784 A JPH0738784 A JP H0738784A
Authority
JP
Japan
Prior art keywords
circuit
signal
output
video signal
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5181142A
Other languages
Japanese (ja)
Other versions
JP3264049B2 (en
Inventor
Atsuhisa Kageyama
敦久 影山
Koichiro Nomura
浩一郎 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP18114293A priority Critical patent/JP3264049B2/en
Publication of JPH0738784A publication Critical patent/JPH0738784A/en
Application granted granted Critical
Publication of JP3264049B2 publication Critical patent/JP3264049B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To provide the noise removing device of a video signal in which the deterioration of the sharpness of a video at the time of removing a noise can be reduced, and a noise removing capability against beat interference or the like can be excellent. CONSTITUTION:The video signal is resolved into plural frequency components by a Hadamard transformation circuit(orthogonal transformation circuit) 1, the noise amounts of a vertical synchronizing period are obtained by a full-wave rectifying circuit 5 and horizontal and vertical smoothing circuits 6 and 7 for each resolved frequency component, and the result is stored in a memory circuit 8 as the noise detection amounts of each frequency component. The noise detection amounts are gain-controlled by a gain control circuit 12, and added to a coring circuit 4 as the noise removing amounts, and noise removal is operated to each frequency components. Afterwards, the video signal is restored by an inverse Hadamard transformation circuit (inverse orthogonal transformation circuit) 2, and outputted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、テレビジョン受像機、
ビデオテープレコーダ、ビデオカメラ、ビデオディス
ク、映像信号伝送装置等の、映像信号の雑音を低減させ
る場合に用いる映像信号の雑音低減装置に関するもので
ある。
BACKGROUND OF THE INVENTION The present invention relates to a television receiver,
The present invention relates to a video signal noise reduction device used for reducing the noise of a video signal, such as a video tape recorder, a video camera, a video disk, a video signal transmission device.

【0002】[0002]

【従来の技術】近年、映像信号の雑音低減装置は、カラ
ーテレビジョン受像機の大型化、高画質化、またビデオ
テープレコーダの高画質化にともない、テレビジョン放
送の弱電界地域や一部ビデオソフトでの不十分な録画状
態、保存状態により発生する雑音を低減し、より見やす
い映像を再生するため重要視されている。
2. Description of the Related Art In recent years, a noise reduction apparatus for video signals has been used in a weak electric field region of television broadcasting and a part of video due to an increase in size and image quality of a color television receiver and an increase in image quality of a video tape recorder. It is emphasized to reduce noise caused by insufficient software recording and storage conditions and to reproduce easier-to-see images.

【0003】従来、映像信号の雑音低減装置は、映像信
号の垂直ブランキング期間の高域周波数成分の量に応じ
てノイズ抑圧量や、輪郭補正量を自動的にコントロール
するものが用いられてきた。以下、図面を参照しなが
ら、上述した従来の映像信号の雑音低減装置の一例 に
ついて説明を行う。
Conventionally, a video signal noise reduction device has been used which automatically controls the noise suppression amount and the contour correction amount according to the amount of high frequency components in the vertical blanking period of the video signal. . An example of the above-described conventional video signal noise reduction device will be described below with reference to the drawings.

【0004】図7は、従来の映像信号の雑音低減装置の
ブロック図を示すものである。図7において21は高域
ろ波回路であり、入力映像信号aのノイズや細部情報信
号が含まれている高域周波数成分を取り出し、高域輝度
信号bとして出力する。22は全波整流回路であり、高
域輝度信号bを全波整流し整流高域輝度信号cを出力す
る。23はサンプルホールド回路であり、ノイズ検出パ
ルスeが入力されたときに、その部分の整流輝度信号c
を平滑するとともに次のノイズ検出パルスeが入力され
るまでその平滑した電圧をホールドし、それをノイズ検
出電圧dとして出力する。24はノイズ検出パルス発生
回路であり、垂直同期信号mのうちから映像信号や文字
多重信号等に使われている部分を除くように波形成形
し、それをノイズ検出パルスeとして出力する。 以上
のように構成された輝度信号ノイズ抑圧装置について、
その動作を説明する。
FIG. 7 is a block diagram of a conventional video signal noise reduction apparatus. In FIG. 7, reference numeral 21 is a high-pass filtering circuit, which takes out a high-frequency component containing noise of the input video signal a and a detailed information signal and outputs it as a high-luminance signal b. Reference numeral 22 denotes a full-wave rectification circuit, which full-wave rectifies the high-frequency luminance signal b and outputs a rectified high-frequency luminance signal c. Reference numeral 23 is a sample and hold circuit which, when the noise detection pulse e is input, rectifies the luminance signal c of that portion.
Is held and the smoothed voltage is held until the next noise detection pulse e is input, and it is output as the noise detection voltage d. Reference numeral 24 denotes a noise detection pulse generation circuit, which shapes the waveform of the vertical synchronization signal m so as to exclude a portion used for a video signal, a character multiplex signal or the like, and outputs it as a noise detection pulse e. Regarding the luminance signal noise suppression device configured as described above,
The operation will be described.

【0005】まず、入力輝度信号aは高域ろ波回路1に
入力されその高域周波数成分が分離され高域輝度信号b
として出力され、これが全波整流回路2に入力される。
全波整流回路2により、高域輝度信号bは全波整流され
整流高域輝度信号cが得られる。つぎに、整流高域輝度
信号cはサンプル・ホールド回路3に入力され、ノイズ
検出パルス発生回路4より入力されるノイズ検出パルス
eにより、そのパルスが入力されている期間の整流高域
輝度信号cを平滑し、そのパルスがなくなると同時にそ
の平滑した電圧をホールドし、これをノイズ検出電圧d
として出力する。ノイズ検出電圧dは従来例と同様のノ
イズ抑圧回路5に入力され、この回路に入力されている
入力輝度信号aのノイズ抑圧量をコントロールする。つ
まり、ノイズ検出電圧dが大きい(ノイズが多い)場合
はノイズ抑圧量を大きくし、その逆の場合では、抑圧量
を小さくし、または零にするように自動的に制御できる
こととなり、その結果、出力映像信号fが得られる。な
お、ノイズ検出パルスは、有効映像信号の影響を受けな
い垂直同期期間に設けるようにすることで、正確なノイ
ズ量検出ができるようにしている。
First, the input luminance signal a is input to the high-pass filtering circuit 1 and its high-frequency components are separated to obtain a high-frequency luminance signal b.
And is input to the full-wave rectifier circuit 2.
The full-wave rectification circuit 2 full-wave rectifies the high-frequency luminance signal b to obtain a rectified high-frequency luminance signal c. Next, the rectified high band luminance signal c is input to the sample and hold circuit 3, and the noise detection pulse e input from the noise detection pulse generation circuit 4 causes the rectified high band luminance signal c during the period in which the pulse is input. Is smoothed, and the smoothed voltage is held at the same time when the pulse disappears.
Output as. The noise detection voltage d is input to the noise suppression circuit 5 similar to the conventional example, and controls the noise suppression amount of the input luminance signal a input to this circuit. That is, when the noise detection voltage d is large (there is a lot of noise), the noise suppression amount can be increased, and in the opposite case, the suppression amount can be decreased or automatically controlled to zero. As a result, The output video signal f is obtained. It should be noted that the noise detection pulse is provided during the vertical synchronization period that is not affected by the effective video signal, so that the noise amount can be accurately detected.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、映像信号の全体の高域成分からノイズ抑
圧量を決めており、例えば、映像へのビート妨害等の、
単一周波数の高域成分がある場合では、その妨害を除去
するために、その他の高域成分全体が抑圧されてしま
い、その結果、出力映像の鮮鋭度が低下するという問題
点を有していた。を最低限に抑えることのできる映像信
号の雑音低減装置を提供するものである。
However, in the above configuration, the noise suppression amount is determined from the entire high frequency component of the video signal, and for example, beat interference to the video,
When there is a high frequency component of a single frequency, the whole other high frequency component is suppressed in order to remove the interference, and as a result, the sharpness of the output image is lowered. It was It is intended to provide a video signal noise reduction device capable of minimizing the noise.

【0007】[0007]

【課題を解決するための手段】上記問題点を解決するた
めに本発明の映像信号の雑音低減装置は、映像信号を複
数の周波数成分に分解する直交変換回路(アダマール変
換回路)、分解された複数の周波数成分を映像信号に戻
すための逆直交変換回路(逆アダマール変換回路)、映
像信号の遅延回路、ノイズ除去を行うコアリング回路、
垂直同期期間のノイズ量を求めるための全波整流回路、
水平平滑回路、垂直平滑回路、メモリー回路、ノイズ量
検出のタイミングを制御するための同期分離回路、タイ
ミング発生回路、ノイズ抑圧量を制御するゲインコント
ロール回路、減算回路、クリップ回路という構成を備え
たものである。
In order to solve the above problems, a video signal noise reduction apparatus according to the present invention has an orthogonal transform circuit (Hadamard transform circuit) for decomposing a video signal into a plurality of frequency components. An inverse orthogonal transform circuit (inverse Hadamard transform circuit) for returning a plurality of frequency components to a video signal, a video signal delay circuit, a coring circuit for removing noise,
A full-wave rectifier circuit for obtaining the amount of noise in the vertical synchronization period,
Horizontal smoothing circuit, vertical smoothing circuit, memory circuit, sync separation circuit for controlling timing of noise amount detection, timing generation circuit, gain control circuit for controlling noise suppression amount, subtraction circuit, clip circuit Is.

【0008】[0008]

【作用】本発明は上記した構成によって、まず、直交変
換回路で映像信号を複数の周波数成分に分解し、分解さ
れたそれぞれの周波数成分ごとに垂直同期期間のノイズ
量を全波整流回路と水平、垂直の平滑回路で求めこの結
果をメモリー回路に蓄えこれを、各周波数成分毎のノイ
ズ検出量とする。このノイズ検出量をゲインコントロー
ル回路でゲインコントロールしたものをノイズ除去量と
してコアリング回路に加え各周波数成分毎にノイズ除去
を行った後、逆直交変換回路にて映像信号に戻し出力す
る。この動作により、従来問題となっていた、ビート妨
害等がある映像信号が入力された場合では、そのビート
妨害の周波数が含まれる周波数成分のみノイズ除去動作
が行われ、その他の周波数成分のノイズ除去操作は行わ
れないため、従来のような鮮鋭度の劣化はかなり軽減す
る事ができるとともに、より効果的にノイズの低減が行
えることとなる。
According to the present invention, according to the above-described configuration, first, the video signal is decomposed into a plurality of frequency components by the orthogonal transformation circuit, and the noise amount in the vertical synchronization period is divided horizontally by the full-wave rectification circuit for each of the decomposed frequency components. , The result obtained by the vertical smoothing circuit is stored in the memory circuit, and this is used as the noise detection amount for each frequency component. The noise detection amount gain-controlled by the gain control circuit is added to the coring circuit as a noise removal amount to remove the noise for each frequency component, and then the inverse orthogonal transform circuit returns it to the video signal for output. With this operation, when a video signal with beat interference, which has been a problem in the past, is input, the noise removal operation is performed only on the frequency component that contains the frequency of the beat interference, and the noise removal of other frequency components is performed. Since no operation is performed, deterioration of sharpness as in the past can be considerably reduced, and noise can be reduced more effectively.

【0009】[0009]

【実施例】以下本発明の実施例の映像信号の雑音低減装
置について、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A video signal noise reduction apparatus according to an embodiment of the present invention will be described below with reference to the drawings.

【0010】図1は本発明の第1の実施例における映像
信号の雑音低減装置のブロック図を示すものである。図
1において、1はアダマール変換回路であり、入力映像
信号を複数の周波数成分に分解する。2は逆アダマール
変換回路であり、複数の周波数成分を合成し、映像信号
に戻す働きをする。3は遅延回路であり、アダマール変
換回路の出力のうち直流成分を遅延し、他の周波数成分
とタイミングを合わせる。4はコアリング回路であり、
アダマール変換回路出力の各周波数成分のうちノイズの
含まれる小振幅成分を除去しノイズを低減する。この回
路のコアリング量はメモリー回路8より与えられる。5
は全波整流回路であり、アダマール変換回路の出力信号
の負の部分を正に折り返す。6は水平平滑回路であり、
垂直同期期間の連続する一定の水平期間について、全波
整流後の各周波数成分を平滑し、その量を求める。7は
垂直平滑回路であり、過去数フィールドの期間について
水平平滑回路の出力を平滑する。8はメモリー回路であ
り、垂直平滑回路の出力を垂直有効期間の間一定値に保
つ働きをする。9は同期分離回路であり、入力映像信号
の水平、垂直の同期を分離する。10はタイミング発生
回路であり、水平、垂直の各同期信号から、垂直同期期
間の水平平滑を行うタイミングを決める。また、垂直平
滑回路、メモリー回路のタイミングも決める。
FIG. 1 is a block diagram of a video signal noise reduction apparatus according to a first embodiment of the present invention. In FIG. 1, reference numeral 1 is a Hadamard conversion circuit, which decomposes an input video signal into a plurality of frequency components. Reference numeral 2 denotes an inverse Hadamard transform circuit, which functions to combine a plurality of frequency components and return them to a video signal. A delay circuit 3 delays the DC component of the output of the Hadamard transform circuit and matches the timing with other frequency components. 4 is a coring circuit,
Noise is reduced by removing small-amplitude components containing noise from each frequency component of the output of the Hadamard transform circuit. The coring amount of this circuit is given from the memory circuit 8. 5
Is a full-wave rectifier circuit, which folds the negative part of the output signal of the Hadamard converter circuit to positive. 6 is a horizontal smoothing circuit,
The frequency components after full-wave rectification are smoothed for a constant horizontal period in which the vertical synchronization period continues, and the amount thereof is obtained. A vertical smoothing circuit 7 smoothes the output of the horizontal smoothing circuit during the past several field periods. Reference numeral 8 denotes a memory circuit, which functions to keep the output of the vertical smoothing circuit at a constant value during the vertical effective period. Reference numeral 9 denotes a sync separation circuit, which separates horizontal and vertical syncs of the input video signal. Reference numeral 10 denotes a timing generation circuit, which determines the timing of horizontal smoothing in the vertical synchronization period from the horizontal and vertical synchronization signals. Also, the timing of the vertical smoothing circuit and the memory circuit is determined.

【0011】上記4〜8の各構成は直流成分を除く各周
波数成分にそれぞれ設けられる。4を用いてその動作を
説明する。
Each of the configurations 4 to 8 is provided for each frequency component except for the DC component. The operation will be described with reference to FIG.

【0012】まず、入力映像信号aはアダマール変換回
路1に入力されアダマール変換により周波数成分に分解
される。図2はアダマール変換の具体的な回路図を示す
ものであり、図2の例は4つの周波数成分への分割を行
う場合を示している。F(0)は直流成分であり、F
(1)〜F(3)は高域の周波数成分を表している。全
波整流を行った後、水平平滑回路6により、垂直同期期
間の水平同期を除く部分について、全波整流回路の出力
信号eを平滑する。本来ノイズのない場合、この平滑し
た結果はほぼ0となるが、ノイズがある場合(弱電界の
放送信号等)はそれに応じたノイズ量を示すことにな
る。水平平滑回路出力fは、動作の安定化のため、垂直
平滑回路7にて、数フィールド前からのノイズ量と平滑
化する。
First, the input video signal a is input to the Hadamard transform circuit 1 and decomposed into frequency components by Hadamard transform. FIG. 2 shows a specific circuit diagram of Hadamard transform, and the example of FIG. 2 shows a case where division into four frequency components is performed. F (0) is a direct current component,
(1) to F (3) represent high frequency components. After performing the full-wave rectification, the horizontal smoothing circuit 6 smoothes the output signal e of the full-wave rectification circuit in the portion of the vertical synchronization period excluding the horizontal synchronization. When there is essentially no noise, the result of this smoothing becomes almost 0, but when there is noise (such as a weak electric field broadcast signal), a noise amount corresponding to that is shown. In order to stabilize the operation, the horizontal smoothing circuit output f is smoothed with the noise amount from several fields before in the vertical smoothing circuit 7.

【0013】この平滑化した信号gはメモリー回路8に
入力され垂直有効期間の間一定値を保つようにする。こ
のメモリー回路8の出力信号hをコアリング回路4に入
力し、出力信号hをコアリング量として、各アダマール
変換回路の出力信号dをコアリングし、雑音を除去す
る。この動作は各周波数成分毎に行う。つまり、垂直同
期期間で求めた各周波数成分毎のノイズ量をその後の1
フィールドの間のコアリング回路のコアリング量(ノイ
ズ除去量)とし、動作させる。その後、コアリング回路
の出力信号iと、直流成分bを遅延回路3で遅延した信
号cを逆アダマール変換回路に入力し、逆アダマール変
換により、雑音の除去された出力映像信号mに戻す。図
3は逆アダマール変換の具体的な回路図を示すものであ
り、各周波数成分について加減算を行うことで出力映像
信号を得ることができる。図4には、各部分の垂直同期
期間の動作についてその波形図を示している。垂直同期
期間のノイズ量検出のタイミングは、同期分離回路9と
タイミング発生回路10で決定され、検出パルスlによ
り行われる。
The smoothed signal g is input to the memory circuit 8 so as to maintain a constant value during the vertical effective period. The output signal h of the memory circuit 8 is input to the coring circuit 4, and the output signal d of each Hadamard conversion circuit is cored by using the output signal h as a coring amount to remove noise. This operation is performed for each frequency component. That is, the noise amount for each frequency component obtained in the vertical synchronization period is
It is operated by setting the coring amount (noise removal amount) of the coring circuit between the fields. After that, the output signal i of the coring circuit and the signal c obtained by delaying the DC component b by the delay circuit 3 are input to the inverse Hadamard conversion circuit, and the output video signal m from which noise has been removed is restored by the inverse Hadamard conversion. FIG. 3 shows a specific circuit diagram of the inverse Hadamard transform, and an output video signal can be obtained by performing addition and subtraction on each frequency component. FIG. 4 is a waveform diagram showing the operation of each part during the vertical synchronization period. The timing of noise amount detection in the vertical synchronization period is determined by the synchronization separation circuit 9 and the timing generation circuit 10, and is performed by the detection pulse 1.

【0014】以上のように本実施例によれば、映像信号
を複数の周波数成分に分解する直交変換回路、分解され
た複数の周波数成分を映像信号に戻すための逆直交変換
回路、映像信号の遅延回路、ノイズ除去を行うコアリン
グ回路、垂直同期期間のノイズ量を求めるための全波整
流回路、水平平滑回路、垂直平滑回路、メモリー回路、
ノイズ量検出のタイミングを制御するための同期分離回
路、タイミング発生回路を設けることにより、従来問題
となっていた、ビート妨害等がある映像信号が入力され
た場合では、そのビート妨害の周波数が含まれる周波数
成分のみノイズ除去動作が行われ、その他の周波数成分
のノイズ除去操作は行われないため、従来のような鮮鋭
度の劣化はかなり軽減する事ができるとともに、より効
果的にノイズの低減が行えることとなる。
As described above, according to this embodiment, an orthogonal transformation circuit for decomposing a video signal into a plurality of frequency components, an inverse orthogonal transformation circuit for returning the plurality of decomposed frequency components to a video signal, and a video signal Delay circuit, coring circuit for removing noise, full-wave rectification circuit for determining noise amount in vertical synchronization period, horizontal smoothing circuit, vertical smoothing circuit, memory circuit,
By providing a sync separation circuit and timing generation circuit for controlling the timing of noise amount detection, when a video signal with beat interference, which has been a problem in the past, is input, the frequency of the beat interference is included. The noise removal operation is performed only on the frequency components that are generated, and the noise removal operation on the other frequency components is not performed. Therefore, the deterioration of sharpness as in the past can be significantly reduced, and noise can be reduced more effectively. It will be possible.

【0015】以下本発明の第2の実施例について図面を
参照しながら説明する。図5は本発明の第2の実施例に
おける映像信号の雑音低減装置のブロック図を示すもの
である。図5において、11は第1のコアリング回路で
あり、全波整流回路の出力信号の小振幅成分を除去す
る。12はゲインコントロール回路であり、メモリー回
路の出力信号であるノイズ量hのゲインを任意に設定で
きるものである。その他の構成は第1の実施例と同様で
ある。本実施例の第2のコアリング回路は第1の実施例
のコアリング回路に相当するものである。
A second embodiment of the present invention will be described below with reference to the drawings. FIG. 5 is a block diagram of a video signal noise reduction apparatus according to the second embodiment of the present invention. In FIG. 5, reference numeral 11 is a first coring circuit, which removes a small amplitude component of the output signal of the full-wave rectification circuit. Reference numeral 12 denotes a gain control circuit, which can arbitrarily set the gain of the noise amount h which is the output signal of the memory circuit. The other structure is similar to that of the first embodiment. The second coring circuit of this embodiment corresponds to the coring circuit of the first embodiment.

【0016】以上のように構成された映像信号の雑音低
減装置について、以下図5を用いてその動作を説明す
る。
The operation of the video signal noise reduction device configured as described above will be described below with reference to FIG.

【0017】まず、垂直同期期間のノイズ量検出を行う
とき、きれいな信号でも多少のノイズがあり、水平平滑
回路の出力は何等かの値をもってしまうこの不具合を解
決するために、本実施例では、全波整流回路5の出力信
号eに第1のコアリング回路を挿入し、このノイズ成分
の除去を行っている。また、垂直同期期間のノイズ量検
出値そのものを第2のコアリング回路4のコアリング値
とするとノイズ除去効果が十分でないため、メモリー回
路8の出力hを数倍したものをコアリング値h'とするこ
とでより効果の高い雑音低減が行えることがわかった。
このため、ゲインコントロール回路12を設け、ゲイン
設定値に応じた雑音低減量を実現している。
First, in order to solve the problem that the output of the horizontal smoothing circuit has some value when a noise amount is detected during the vertical synchronization period, even a clean signal has some noise, in this embodiment, The first coring circuit is inserted in the output signal e of the full-wave rectifier circuit 5 to remove this noise component. Further, if the noise amount detection value itself in the vertical synchronization period is used as the coring value of the second coring circuit 4, the noise removal effect is not sufficient, so a value obtained by multiplying the output h of the memory circuit 8 by several times is used as the coring value h ′. It was found that the noise reduction can be performed more effectively by setting
Therefore, the gain control circuit 12 is provided to realize the noise reduction amount according to the gain setting value.

【0018】以上のように本実施例によれば、第1のコ
アリング回路11により、垂直期間のノイズ量検出をよ
り正確に行うことと、ゲインコントロール回路12によ
り、所望のノイズ低減量を選択できるようにした事で、
より、効果の高い雑音低減装置を提供することができ
る。
As described above, according to the present embodiment, the first coring circuit 11 detects the noise amount in the vertical period more accurately, and the gain control circuit 12 selects the desired noise reduction amount. By making it possible,
Therefore, a highly effective noise reduction device can be provided.

【0019】以下本発明の第3の実施例について図面を
参照しながら説明する。図6は本発明の第3の実施例に
おける映像信号の雑音低減装置のブロック図を示すもの
である。図6において、13は減算回路であり、メモリ
ー回路の出力値から一定の減算値を減算する。14は負
クリップ回路であり、13の減算回路の出力値が負にな
った場合その部分をクリップし零にする。つまり、13
と14によりメモリー回路の出力値のうち、減算値より
小さい値を除去したことになる。12はゲインコントロ
ール回路であり、負クリップ回路の出力信号のゲインを
任意に設定することができ、それをコアリング量をして
コアリング回路4に送る。
A third embodiment of the present invention will be described below with reference to the drawings. FIG. 6 is a block diagram of a video signal noise reduction apparatus according to the third embodiment of the present invention. In FIG. 6, 13 is a subtraction circuit, which subtracts a constant subtraction value from the output value of the memory circuit. Reference numeral 14 denotes a negative clipping circuit, which clips the portion when the output value of the subtraction circuit 13 becomes negative to zero. That is, 13
By means of 14 and 14, a value smaller than the subtraction value is removed from the output values of the memory circuit. Reference numeral 12 is a gain control circuit, which can arbitrarily set the gain of the output signal of the negative clip circuit, and sends it to the coring circuit 4 by coring it.

【0020】その他の構成は第1の実施例と同様であ
る。以上のように構成された映像信号の雑音低減装置に
ついて、以下図6を用いてその動作を説明する。
The other structure is the same as that of the first embodiment. The operation of the video signal noise reduction apparatus configured as described above will be described below with reference to FIG.

【0021】第2の実施例で述べた通り、きれいな信号
でも水平平滑回路の出力値が0にならないことから、本
実施例ではメモリー回路の出力においてきれいな信号で
出力値が0になるように、減算回路13と負クリップ回
路14で調整している。その後、ゲインコントロール回
路12により、所望のノイズ低減量になるようにゲイン
コントロールを行い、コアリング回路4のコアリング量
を決定している。
As described in the second embodiment, the output value of the horizontal smoothing circuit does not become 0 even with a clean signal. Therefore, in this embodiment, the output value of the memory circuit is a clean signal and the output value becomes 0. Adjustment is made by the subtraction circuit 13 and the negative clip circuit 14. After that, the gain control circuit 12 performs gain control so as to obtain a desired noise reduction amount, and determines the coring amount of the coring circuit 4.

【0022】以上のように本実施例によれば、減算回路
13と負クリップ回路14により、垂直期間のノイズ量
検出をより正確に行うことと、ゲインコントロール回路
12により、所望のノイズ低減量を選択できるようにし
た事で、より、効果の高い雑音低減装置を提供すること
ができる。
As described above, according to the present embodiment, the subtraction circuit 13 and the negative clipping circuit 14 detect the noise amount in the vertical period more accurately, and the gain control circuit 12 determines the desired noise reduction amount. By making the selection possible, it is possible to provide a more effective noise reduction device.

【0023】なお、以上の実施例において直交変換回路
はアダマール変換回路としたが、離散コサイン変換、フ
ーリエ変換等でもよい。
Although the orthogonal transform circuit is the Hadamard transform circuit in the above embodiments, it may be a discrete cosine transform, a Fourier transform or the like.

【0024】[0024]

【発明の効果】以上のように本発明は、映像信号を複数
の周波数成分に分解する直交変換回路、分解された複数
の周波数成分を映像信号に戻すための逆直交変換回路、
映像信号の遅延回路、ノイズ除去を行うコアリング回
路、垂直同期期間のノイズ量を求めるための全波整流回
路、水平平滑回路、垂直平滑回路、メモリー回路、ノイ
ズ量検出のタイミングを制御するための同期分離回路、
タイミング発生回路、ノイズ抑圧量を制御するゲインコ
ントロール回路、減算回路、クリップ回路を設けること
により、従来問題となっていた、ビート妨害等がある映
像信号が入力された場合では、そのビート妨害の周波数
が含まれる周波数成分のみノイズ除去動作が行われ、そ
の他の周波数成分のノイズ除去操作は行われないため、
従来のような鮮鋭度の劣化はかなり軽減する事ができる
とともに、より効果的にノイズの低減を行うことができ
る。
As described above, according to the present invention, an orthogonal transform circuit for decomposing a video signal into a plurality of frequency components, an inverse orthogonal transform circuit for returning the decomposed plurality of frequency components to a video signal,
Video signal delay circuit, noise canceling coring circuit, full-wave rectification circuit for determining the amount of noise in the vertical synchronization period, horizontal smoothing circuit, vertical smoothing circuit, memory circuit, and for controlling the timing of noise amount detection Sync separation circuit,
By providing a timing generation circuit, a gain control circuit that controls the amount of noise suppression, a subtraction circuit, and a clipping circuit, when a video signal with beat interference, which has been a problem in the past, is input, the frequency of the beat interference is input. The noise removal operation is performed only on the frequency components that include, and the noise removal operation on the other frequency components is not performed.
It is possible to considerably reduce the deterioration of sharpness as in the past, and it is possible to more effectively reduce noise.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例における映像信号の雑音
低減装置のブロック図
FIG. 1 is a block diagram of a video signal noise reduction device according to a first embodiment of the present invention.

【図2】図1におけるアダマール変換回路の回路図FIG. 2 is a circuit diagram of a Hadamard conversion circuit in FIG.

【図3】図1における逆アダマール変換回路の回路図FIG. 3 is a circuit diagram of an inverse Hadamard transform circuit in FIG.

【図4】本発明の第1の実施例における映像信号の雑音
低減装置の波形図
FIG. 4 is a waveform diagram of the video signal noise reduction device according to the first embodiment of the present invention.

【図5】本発明の第2の実施例における映像信号の雑音
低減装置のブロック図
FIG. 5 is a block diagram of a video signal noise reduction device according to a second embodiment of the present invention.

【図6】本発明の第3の実施例における映像信号の雑音
低減装置のブロック図
FIG. 6 is a block diagram of a noise reduction device for video signals according to a third embodiment of the present invention.

【図7】従来の雑音低減装置のブロック図FIG. 7 is a block diagram of a conventional noise reduction device.

【符号の説明】[Explanation of symbols]

1 アダマール変換回路 2 逆アダマール変換回路 3 遅延回路 4 コアリング回路 5 全波整流回路 6 水平平滑回路 7 垂直平滑回路 8 メモリー回路 9 同期分離回路 10 タイミング発生回路 11 第1のコアリング回路 12 ゲインコントロール回路 13 減算回路 14 負クリップ回路 1 Hadamard conversion circuit 2 Inverse Hadamard conversion circuit 3 Delay circuit 4 Coring circuit 5 Full wave rectification circuit 6 Horizontal smoothing circuit 7 Vertical smoothing circuit 8 Memory circuit 9 Sync separation circuit 10 Timing generation circuit 11 First coring circuit 12 Gain control Circuit 13 Subtraction circuit 14 Negative clip circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 入力映像信号を水平方向へM点、垂直方
向へNラインの領域に分割し、この領域の信号を周波数
成分へ変換するM×N次の直交変換回路と、この変換信
号のうち直流成分を除く各周波数成分毎について、各周
波数成分を全波整流する全波整流回路と、全波整流され
た各信号を垂直ブランキング期間の間で平滑する水平平
滑回路と、この水平平滑回路の出力信号を数フィールド
にわたり平滑する垂直平滑回路と、この垂直平滑された
結果を次のフィールドまで保持するメモリー回路と、こ
のメモリー回路の出力信号を正負のクリップレベルと
し、直交変換回路の出力信号の小振幅成分をクリップし
除去するコアリング回路とを設け、各コアリング回路の
出力信号と直流成分を入力とし、それらの周波数成分の
信号から本来の映像信号に逆変換するM×N次の逆直交
変換回路と、入力映像信号の同期信号を分離する同期分
離回路と、この同期分離回路の出力に接続され、水平平
滑及び垂直平滑のタイミングを発生するタイミング発生
回路とを備えたことを特徴とする映像信号の雑音低減装
置。
1. An M × N-order orthogonal transformation circuit for dividing an input video signal into a region of M points in the horizontal direction and N lines in the vertical direction and converting the signal in this region into frequency components, and the conversion signal of this conversion signal. For each frequency component except the DC component, a full-wave rectifier circuit that full-wave rectifies each frequency component, a horizontal smoothing circuit that smoothes each full-wave rectified signal during the vertical blanking period, and this horizontal smoothing circuit. A vertical smoothing circuit that smoothes the output signal of the circuit over several fields, a memory circuit that holds this vertically smoothed result until the next field, and a positive and negative clip level for the output signal of this memory circuit, and the output of the orthogonal transformation circuit. A coring circuit that clips and removes small amplitude components of the signal is provided, and the output signal and DC component of each coring circuit are input, and the original video signal is output from the signals of those frequency components. M × N-order inverse orthogonal transform circuit for inverse transforming into a signal, a sync separation circuit for separating a sync signal of an input video signal, and timing for generating horizontal smoothing and vertical smoothing timings connected to the output of this sync separating circuit. A noise reducing device for a video signal, comprising: a generating circuit.
【請求項2】 入力映像信号を水平方向へM点、垂直方
向へNラインの領域に分割し、この領域の信号を周波数
成分へ変換するM×N次の直交変換回路と、この変換信
号のうち直流成分を除く各周波数成分毎について、各周
波数成分を全波整流する全波整流回路と、全波整流され
た各信号の小振幅成分を除去する第1のコアリング回路
と、この第1のコアリング回路の出力信号を垂直ブラン
キング期間の間で平滑する水平平滑回路と、この水平平
滑回路の出力信号を数フィールドにわたり平滑する垂直
平滑回路と、この垂直平滑された結果を次のフィールド
まで保持するメモリー回路と、このメモリー回路の出力
を所望のノイズ除去効果に応じて予め設定したゲインに
振幅調整するゲインコントロール回路と、このゲインコ
ントロール回路の出力信号を正負のクリップレベルと
し、各周波数成分の小振幅成分をクリップし除去する第
2のコアリング回路とを設け、その各第2のコアリング
回路の出力信号と直流成分を入力とし、それらの周波数
成分の信号から本来の映像信号に逆変換するM×N次の
逆直交変換回路と、入力映像信号の同期信号を分離する
同期分離回路と、この同期分離回路の出力に接続され、
水平平滑及び垂直平滑のタイミングを発生するタイミン
グ発生回路とを備えたことを特徴とする映像信号の雑音
低減装置。
2. An M.times.N-order orthogonal transformation circuit for dividing an input video signal into a region of M points in the horizontal direction and N lines in the vertical direction and converting the signal in this region into frequency components, and the conversion signal of this conversion signal. For each frequency component excluding the direct current component, a full-wave rectification circuit that full-wave rectifies each frequency component, a first coring circuit that removes a small amplitude component of each full-wave rectified signal, and the first The horizontal smoothing circuit that smoothes the output signal of the coring circuit in the vertical blanking period, the vertical smoothing circuit that smoothes the output signal of this horizontal smoothing circuit over several fields, and the result of this vertical smoothing in the next field. Memory circuit that holds the output of this memory circuit, a gain control circuit that adjusts the amplitude of the output of this memory circuit to a preset gain according to the desired noise removal effect, and the output of this gain control circuit. A second coring circuit that clips signals to positive and negative clipping levels and clips and removes small amplitude components of each frequency component is provided, and an output signal of each second coring circuit and a direct current component are input, and those It is connected to an M × N-order inverse orthogonal transform circuit for inversely converting a signal of a frequency component into an original video signal, a sync separation circuit for separating a sync signal of an input video signal, and an output of this sync separation circuit,
A noise reduction device for a video signal, comprising: a timing generation circuit for generating timings of horizontal smoothing and vertical smoothing.
【請求項3】 入力映像信号を水平方向へM点、垂直方
向へNラインの領域に分割し、この領域の信号を周波数
成分へ変換するM×N次の直交変換回路と、この変換信
号のうち直流成分を除く各周波数成分毎について、各周
波数成分を全波整流する全波整流回路と、全波整流され
た各信号を垂直ブランキング期間の間で平滑する水平平
滑回路と、この水平平滑回路の出力信号を数フィールド
にわたり平滑する垂直平滑回路と、この垂直平滑された
結果を次のフィールドまで保持するメモリー回路と、こ
のメモリー回路の出力信号から一定値を減算する減算回
路と、減算出力の負の成分を零にクリップするクリップ
回路と、このクリップ回路の出力を所望のノイズ除去効
果に応じて予め設定したゲインに振幅調整するゲインコ
ントロール回路と、このゲインコントロール回路の出力
信号を正負のクリップレベルとし、直交変換回路の出力
信号の小振幅成分をクリップし除去するコアリング回路
とを設け、各コアリング回路の出力信号と直流成分を入
力とし、それらの周波数成分の信号から本来の映像信号
に逆変換するM×N次の逆直交変換回路と、入力映像信
号の同期信号を分離する同期分離回路と、この同期分離
回路の出力に接続され、水平平滑及び垂直平滑のタイミ
ングを発生するタイミング発生回路とを備えたことを特
徴とする映像信号の雑音低減装置。
3. An M × N-order orthogonal transform circuit for dividing an input video signal into an area of M points in the horizontal direction and an N line in the vertical direction and converting the signal in this area into frequency components, and a conversion signal of this converted signal. For each frequency component excluding DC component, full-wave rectification circuit that full-wave rectifies each frequency component, horizontal smoothing circuit that smoothes each full-wave rectified signal during the vertical blanking period, and this horizontal smoothing circuit. Vertical smoothing circuit that smoothes the output signal of the circuit over several fields, memory circuit that holds this vertically smoothed result until the next field, subtraction circuit that subtracts a constant value from the output signal of this memory circuit, and subtraction output A clipping circuit for clipping the negative component of the to zero, and a gain control circuit for adjusting the amplitude of the output of the clipping circuit to a preset gain according to the desired noise removal effect, The output signal of the gain control circuit is set to positive and negative clipping levels, and a coring circuit that clips and removes the small amplitude component of the output signal of the orthogonal transformation circuit is provided, and the output signal and DC component of each coring circuit are input, Connected to the output of this synchronization separation circuit, and an M × N-order inverse orthogonal conversion circuit that inversely converts the signals of these frequency components into an original video signal, a synchronization separation circuit that separates the synchronization signal of the input video signal, A noise reduction device for a video signal, comprising: a timing generation circuit for generating timings of horizontal smoothing and vertical smoothing.
JP18114293A 1993-07-22 1993-07-22 Video signal noise reduction device Expired - Fee Related JP3264049B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18114293A JP3264049B2 (en) 1993-07-22 1993-07-22 Video signal noise reduction device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18114293A JP3264049B2 (en) 1993-07-22 1993-07-22 Video signal noise reduction device

Publications (2)

Publication Number Publication Date
JPH0738784A true JPH0738784A (en) 1995-02-07
JP3264049B2 JP3264049B2 (en) 2002-03-11

Family

ID=16095629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18114293A Expired - Fee Related JP3264049B2 (en) 1993-07-22 1993-07-22 Video signal noise reduction device

Country Status (1)

Country Link
JP (1) JP3264049B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171615A (en) * 2009-01-21 2010-08-05 Nippon Hoso Kyokai <Nhk> Noise reduction device and noise reduction program

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847548B2 (en) 2007-03-05 2010-12-07 Kabushiki Kaisha Toshiba Magnetic resonance diagnosing apparatus and medical image display apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171615A (en) * 2009-01-21 2010-08-05 Nippon Hoso Kyokai <Nhk> Noise reduction device and noise reduction program

Also Published As

Publication number Publication date
JP3264049B2 (en) 2002-03-11

Similar Documents

Publication Publication Date Title
EP0478377B1 (en) Horizontal edge compensation circuits
EP0212674B1 (en) Noise suppressing circuit with gain control
JPH07101924B2 (en) Video signal noise eliminator
JP3094339B2 (en) Luminance signal noise suppression device
KR100361386B1 (en) Circuit and method for contour correction
JPH0738784A (en) Noise reducing device for video signal
US4336552A (en) Vertical aperture correction circuit
JP3076810B2 (en) Vertical contour correction circuit
JP2004336715A (en) Apparatus for filtering out interference of signal of different characteristics and its filtering-out method
JPH04282689A (en) Gradation correction device
JPH04271570A (en) Contour correction circuit for image
JPS622506B2 (en)
JP3189526B2 (en) Image color signal noise reduction device
JPH0417485A (en) Video signal processing unit
JPS6214786Y2 (en)
JP2766080B2 (en) Sync separation circuit
JPS599487Y2 (en) Video signal processing circuit
JPS58171190A (en) Receiver for color television
JP2535241B2 (en) Ghost removal device
JPH07240859A (en) Image pickup device
JP2522948Y2 (en) Color signal enhancement circuit
JPS6145914B2 (en)
JPH0628469B2 (en) Color noise reduction circuit
JPH06197243A (en) Noise reducing device
JPS5958993A (en) Video recorder and reproducer

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees