JPH0738618A - Frequency offset estimation system and device - Google Patents

Frequency offset estimation system and device

Info

Publication number
JPH0738618A
JPH0738618A JP18239393A JP18239393A JPH0738618A JP H0738618 A JPH0738618 A JP H0738618A JP 18239393 A JP18239393 A JP 18239393A JP 18239393 A JP18239393 A JP 18239393A JP H0738618 A JPH0738618 A JP H0738618A
Authority
JP
Japan
Prior art keywords
signal
frequency
value
maximum value
correlation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18239393A
Other languages
Japanese (ja)
Other versions
JP3334063B2 (en
Inventor
Tsuyoshi Takahashi
強 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP18239393A priority Critical patent/JP3334063B2/en
Publication of JPH0738618A publication Critical patent/JPH0738618A/en
Application granted granted Critical
Publication of JP3334063B2 publication Critical patent/JP3334063B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

PURPOSE:To obtain a frequency offset estimation device which copes with a frequency offset and in which the error rate is improved. CONSTITUTION:A control section 12 in the frequency offset estimation device adds plural frequency offsets to an input signal via an oscillator 4 and a modulator 3 as the frame synchronization operation processing and a correlation device 6 makes correlation between the input signal and the training signal outputted from a training signal generating section 5 and provides each correlation signal corresponding to plural frequencies. Succeedingly the control section 12 uses a comparator 7 to compare each correlation signal with a maximum value of the input signal and provides the output of a signal with a larger level as a maximum signal and the negative value of the frequency corresponding to the maximum value signal is stored in an offset memory 10 as an estimated frequency offset.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、送受信機間における周
波数オフセットを推定する周波数オフセット推定方式及
び周波数オフセット推定装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency offset estimating method and a frequency offset estimating apparatus for estimating a frequency offset between a transmitter and a receiver.

【0002】[0002]

【従来の技術】従来、無線式受信機等に備えられる適応
自動等化器においては、図2に示されるようなトレーニ
ング信号部D1及びデータ信号部D2のフォーマットか
ら成る入力信号をデータ処理している。このうち、トレ
ーニング信号部D1は、例えばフレーム同期やマルチパ
スフェージングによる移相歪みを補償するタイプの適応
自動等化器におけるトレーニング用に利用されている。
2. Description of the Related Art Conventionally, in an adaptive automatic equalizer provided in a radio receiver or the like, an input signal having a format of a training signal section D1 and a data signal section D2 as shown in FIG. There is. Of these, the training signal portion D1 is used for training in an adaptive automatic equalizer of the type that compensates for phase shift distortion due to frame synchronization or multipath fading, for example.

【0003】図3は、フレーム同期回路を持つ適応自動
等化器の基本構成を示したものである。この適応自動等
化器はフレーム同期,等化の処理機能を備える。そこ
で、図を参照してフレーム同期及び等化の動作処理を説
明する。但し、この適応自動等化器においては、図2に
示したフォーマットの入力信号が予め入力信号メモリ2
1に記憶されているものとする。
FIG. 3 shows the basic configuration of an adaptive automatic equalizer having a frame synchronization circuit. This adaptive automatic equalizer has processing functions for frame synchronization and equalization. Therefore, the frame synchronization and equalization operation processing will be described with reference to the drawings. However, in this adaptive automatic equalizer, the input signal of the format shown in FIG.
1 is stored.

【0004】フレーム同期の動作処理では、先ず制御部
25からのデータ信号によりアドレス発生部22,最大
値メモリ26に初期値が設定された後、制御信号により
スイッチS3が接点a側に接続される。引き続き、制御
部25はトレーニング信号発生器29に指令信号を伝送
し、これによりトレーニング信号発生器29から発生さ
れるトレーニング信号が相関器23に設定される。
In the frame synchronization operation process, first, an initial value is set in the address generator 22 and the maximum value memory 26 by the data signal from the controller 25, and then the switch S3 is connected to the contact a side by the control signal. . Subsequently, the control unit 25 transmits a command signal to the training signal generator 29, whereby the training signal generated from the training signal generator 29 is set in the correlator 23.

【0005】又、入力信号メモリ21に蓄えられている
入力信号はアドレス発生部22からのアドレス信号に従
った順で読み出され、相関器23は入力信号と設定され
たトレーニング信号との相関を求めて相関信号を出力す
る。比較器27では相関器23からの相関信号値と最大
値メモリ26に蓄えられている現時刻における入力信号
の最大値とを比較して値の大きい方の信号を最大値信号
として出力する。
Further, the input signals stored in the input signal memory 21 are read out in the order according to the address signal from the address generator 22, and the correlator 23 correlates the input signal with the set training signal. Obtain and output the correlation signal. The comparator 27 compares the correlation signal value from the correlator 23 with the maximum value of the input signal stored in the maximum value memory 26 at the current time and outputs the signal having the larger value as the maximum value signal.

【0006】このとき、比較器27は相関器23の相関
信号値の方が最大値メモリ26の最大値よりも大きい場
合に更新された最大値信号の値を最大値メモリ26に記
憶させる一方、最大値が更新されるとスイッチS4を閉
状態にしてその時刻での最大値信号の値に対応するアド
レス信号をアドレスメモリ24に記憶させ、その後にス
イッチS4を開状態にする。このような動作処理は、ア
ドレス発生部22から読み出されるアドレス信号が規定
値に達するまで繰り返し行われる。このフレーム同期の
動作が終了すると、アドレスメモリ24には常時最大値
を示す最大値信号に対応する読み出しアドレス信号が記
憶される。
At this time, the comparator 27 stores the updated maximum value signal value in the maximum value memory 26 when the correlation signal value of the correlator 23 is larger than the maximum value of the maximum value memory 26. When the maximum value is updated, the switch S4 is closed, the address signal corresponding to the value of the maximum value signal at that time is stored in the address memory 24, and then the switch S4 is opened. Such operation processing is repeated until the address signal read from the address generator 22 reaches a specified value. When this frame synchronization operation ends, the read address signal corresponding to the maximum value signal that always indicates the maximum value is stored in the address memory 24.

【0007】一方、等化の動作処理では、制御部25か
らの制御信号によりスイッチS3が接点b側に接続さ
れ、アドレスメモリ24に記憶されているアドレス信号
から求められた同期位置に相当するアドレスがアドレス
発生部22に設定される。適応自動等化器28にはアド
レス発生部22からのアドレス信号に従って入力信号メ
モリ21から読み出された入力信号が入力される。入力
信号のトレーニング信号部D1が入力されている間,適
応自動等化器28はトレーニング信号発生器29からの
トレーニング信号によってトレーニング動作を行い、そ
のトレーニング動作が終了すると、続いてデータ信号部
D2に対して等化処理を行う。
On the other hand, in the equalization operation process, the switch S3 is connected to the contact b side by the control signal from the control unit 25, and the address corresponding to the synchronous position obtained from the address signal stored in the address memory 24 is obtained. Is set in the address generator 22. The input signal read from the input signal memory 21 according to the address signal from the address generator 22 is input to the adaptive automatic equalizer 28. While the training signal portion D1 of the input signal is being input, the adaptive automatic equalizer 28 performs the training operation by the training signal from the training signal generator 29, and when the training operation is completed, the data signal portion D2 is continuously processed. Equalization processing is performed on the other hand.

【0008】[0008]

【発明が解決しようとする課題】上述した適応自動等化
器の場合、送受信機間の周波数オフセット(目標制御値
と制御現行値との正常状態における周波数差異)を推定
したり、或いは補償したりする機能は含まれず、それ
故,適応自動等化器は周波数オフセットされた入力信号
を処理することになる。
In the case of the adaptive automatic equalizer described above, the frequency offset between the transmitter and the receiver (frequency difference between the target control value and the current control value in the normal state) is estimated or compensated. Function is not included, and therefore the adaptive automatic equalizer will process the frequency offset input signal.

【0009】このように適応自動等化器に代表される受
信機では、周波数オフセットに対しては処理機能の効力
が無いため、誤り率が劣化し易いという問題がある。
As described above, the receiver represented by the adaptive automatic equalizer has a problem that the error rate is easily deteriorated because the processing function is not effective for the frequency offset.

【0010】本発明は、かかる問題点を解決すべくなさ
れたもので、その技術的課題は、周波数オフセットに対
しても対応可能であると共に、誤り率を向上し得る周波
数オフセット推定方式及びその装置を提供することにあ
る。
The present invention has been made to solve such a problem, and the technical problem is to cope with a frequency offset, and at the same time, a frequency offset estimating method and an apparatus therefor capable of improving an error rate. To provide.

【0011】[0011]

【課題を解決するための手段】本発明によれば、フレー
ム同期の動作処理として、受信側における入力信号及び
トレーニング信号における相関値を該入力信号に対して
複数の周波数オフセットを与えてそれぞれ求め、該それ
ぞれの相関値の中で最大値を与える周波数の負値を推定
周波数オフセットとする周波数オフセット推定方式が得
られる。
According to the present invention, as a frame synchronization operation process, a correlation value in an input signal and a training signal on the receiving side is obtained by giving a plurality of frequency offsets to the input signal, A frequency offset estimation method is obtained in which the negative value of the frequency that gives the maximum value among the respective correlation values is used as the estimated frequency offset.

【0012】又、本発明によれば、入力信号を蓄えた入
力バッファメモリと、入力信号を読み出すためのアドレ
スを発生するアドレス発生回路と、読み出された入力信
号にオフセットを与える変調器と、指定された周波数の
正弦波を発生する発振器と、トレーニング信号を発生す
るトレーニング信号発生部と、入力信号とトレーニング
信号との相関を求めて相関信号を出力する相関器と、現
時刻における相関信号の値と入力信号の最大値との大き
さを比較して値の大きい方の信号を最大値信号として出
力する比較回路と、最大値信号の値を記憶する最大値メ
モリと、最大値が更新されたときの最大値信号の値に対
応するバッファ読み出しアドレスを記憶するアドレスメ
モリと、バッファ読み出しアドレスに対応するオフセッ
ト周波数を記憶するオフセット周波数メモリと、オフセ
ット周波数を平均化処理する平均処理部と、装置全体を
制御する制御部とを備えた周波数オフセット推定装置が
得られる。
Further, according to the present invention, an input buffer memory that stores an input signal, an address generation circuit that generates an address for reading the input signal, a modulator that gives an offset to the read input signal, An oscillator that generates a sine wave of a specified frequency, a training signal generator that generates a training signal, a correlator that calculates the correlation between the input signal and the training signal, and outputs a correlation signal, and a correlation signal at the current time. A comparison circuit that compares the value and the maximum value of the input signal and outputs the signal with the larger value as the maximum value signal, the maximum value memory that stores the value of the maximum value signal, and the maximum value is updated. Address memory that stores the buffer read address that corresponds to the value of the maximum value signal and the offset frequency that corresponds to the buffer read address. And the offset frequency memory, and averaging unit for averaging the offset frequency, the frequency offset estimation apparatus and a control unit for controlling the whole device is obtained.

【0013】更に、本発明によれば、上記周波数オフセ
ット推定装置において、制御部は、フレーム同期の動作
処理として、発振器及び変調器を介して入力信号に複数
の周波数オフセットを加えて相関器にて該複数の周波数
の各々相関信号値を出力させた後、比較器にて該各々相
関信号の値と該入力信号の最大値との大きさを比較して
値の大きい方の信号を最大値信号として出力させ、更に
該最大値信号に対応する周波数の負の値を推定周波数オ
フセットとしてオフセット周波数メモリに記憶させる周
波数オフセット推定装置が得られる。
Further, according to the present invention, in the above-mentioned frequency offset estimating apparatus, the control unit adds a plurality of frequency offsets to the input signal via the oscillator and the modulator as a frame synchronization operation process, and uses the correlator. After outputting the respective correlation signal values of the plurality of frequencies, a comparator compares the magnitudes of the respective correlation signal values and the maximum value of the input signal, and the signal with the larger value is the maximum value signal. And a negative value of the frequency corresponding to the maximum value signal is stored as an estimated frequency offset in the offset frequency memory.

【0014】[0014]

【実施例】以下に実施例を挙げ、本発明の周波数オフセ
ット推定方式及びその装置について簡単に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The frequency offset estimation method and apparatus of the present invention will be briefly described below with reference to embodiments.

【0015】最初に、本発明の周波数オフセット推定方
式の概要を簡単に説明する。この周波数オフセット推定
方式は、フレーム同期の動作処理として、受信側におけ
る入力信号及びトレーニング信号における相関値を入力
信号に対して複数の周波数オフセットを与えることによ
ってそれぞれ求め、各々求められた相関値の中で最大値
を与える周波数の負値を推定周波数オフセットとするも
のである。即ち、ここで相関値の中で最大値を与える周
波数の負値を推定周波数オフセットとして与えると、入
力信号の周波数オフセットを推定周波数オフセットとの
間で相殺することができる。
First, the outline of the frequency offset estimation method of the present invention will be briefly described. In this frequency offset estimation method, as the frame synchronization operation process, the correlation value in the input signal and the training signal on the receiving side is obtained by giving a plurality of frequency offsets to the input signal, and among the obtained correlation values, The negative value of the frequency that gives the maximum value is used as the estimated frequency offset. That is, if the negative value of the frequency that gives the maximum value among the correlation values is given as the estimated frequency offset, the frequency offset of the input signal can be canceled with the estimated frequency offset.

【0016】図1は、この周波数オフセット推定方式を
導入した周波数オフセット推定装置の基本構成をブロッ
ク図により示したものである。
FIG. 1 is a block diagram showing the basic configuration of a frequency offset estimating apparatus incorporating this frequency offset estimating method.

【0017】この周波数オフセット推定装置では、図2
に示したトレーニング信号部D1とそれに続くデータ信
号部D2とから構成されるフォーマットの入力信号を蓄
えた入力バッファメモリ1と、入力信号を読み出すため
のアドレスを発生するアドレス発生回路2と、読み出さ
れた入力信号にオフセットを与える変調器3と、指定さ
れた周波数の正弦波を発生する発振器4と、トレーニン
グ信号を発生するトレーニング信号発生部5とを備えて
いる。
In this frequency offset estimating device, the frequency offset estimating device shown in FIG.
An input buffer memory 1 storing an input signal of a format composed of a training signal section D1 and a data signal section D2 following it; an address generating circuit 2 for generating an address for reading the input signal; A modulator 3 for giving an offset to the input signal thus generated, an oscillator 4 for generating a sine wave having a designated frequency, and a training signal generator 5 for generating a training signal are provided.

【0018】又、この周波数オフセット推定装置は、入
力信号とトレーニング信号との相関を求めて相関信号を
出力する相関器6と、現時刻における相関信号の値と入
力信号の最大値との大きさを比較して値の大きい方の信
号を最大値信号として出力する比較回路7と、最大値信
号の値を記憶する最大値メモリ8とを備えている。
Further, this frequency offset estimation apparatus has a correlator 6 for obtaining a correlation signal by obtaining a correlation between the input signal and the training signal, and a magnitude of the value of the correlation signal at the current time and the maximum value of the input signal. And a maximum value memory 8 for storing the value of the maximum value signal.

【0019】更に、この周波数オフセット推定装置は、
最大値が更新されたときの最大値信号の値に対応するバ
ッファ読み出しアドレスを記憶するアドレスメモリ9
と、バッファ読み出しアドレスに対応するオフセット周
波数を記憶するオフセット周波数メモリ10と、オフセ
ット周波数を平均化処理する平均処理部11と、装置全
体を制御する制御部12とを備えている。
Further, this frequency offset estimating device is
Address memory 9 for storing the buffer read address corresponding to the value of the maximum value signal when the maximum value is updated
An offset frequency memory 10 for storing an offset frequency corresponding to the buffer read address, an averaging unit 11 for averaging the offset frequency, and a control unit 12 for controlling the entire apparatus.

【0020】ここで、制御部12はフレーム同期の動作
処理として、発振器4及び変調器3を介して入力信号に
複数の周波数オフセットを加えて相関器6にてこれら複
数の周波数の各々相関信号値を出力させた後、比較器7
にて各々相関信号の値と入力信号の最大値との大きさを
比較して値の大きい方の信号を最大値信号として出力さ
せる。又、制御部12は最大値信号に対応する周波数の
負の値を推定周波数オフセットとしてオフセット周波数
メモリ10に記憶させる。
Here, the control unit 12 adds a plurality of frequency offsets to the input signal via the oscillator 4 and the modulator 3 as the frame synchronization operation processing, and the correlator 6 causes the correlation signal value of each of these plurality of frequencies. After outputting, the comparator 7
At each, the value of the correlation signal is compared with the maximum value of the input signal, and the signal with the larger value is output as the maximum value signal. Further, the control unit 12 stores the negative value of the frequency corresponding to the maximum value signal in the offset frequency memory 10 as the estimated frequency offset.

【0021】ところで、この周波数オフセット推定装置
の場合、推定周波数オフセットを粗・密の2モード,即
ち、粗推定により決定したり、或いは密推定により決定
することができる。そこで、例えば想定される周波数オ
フセットを−f・OFF〜+f・OFFとし、発振器4
にて意図的に与えるオフセット周波数である発振周波数
をf・OSC、又この発振周波数f・OSCの可変ステ
ップをΔf・SP,Δf・DE(但し、Δf・SP>Δ
f・DE)とした条件下で粗推定と密推定とにおけるそ
れぞれの動作処理を説明する。尚、入力バッファメモリ
1には図2に示されるフォーマットの入力信号が蓄えら
れているとする。
By the way, in the case of this frequency offset estimation device, the estimated frequency offset can be determined by two modes of coarse and fine, that is, by coarse estimation or by fine estimation. Therefore, for example, the assumed frequency offset is set to −f · OFF to + f · OFF, and the oscillator 4
The oscillation frequency, which is the offset frequency intentionally given by, is f · OSC, and the variable step of this oscillation frequency f · OSC is Δf · SP, Δf · DE (where Δf · SP> Δ
Each operation processing in the rough estimation and the fine estimation under the condition of (f · DE) will be described. It is assumed that the input buffer memory 1 stores input signals in the format shown in FIG.

【0022】先ず粗推定では、意図的に与えるオフセッ
ト周波数のステップ幅Δfを比較的大きく設定して大ま
かに推定オフセット周波数を決定する。この動作手順は
以下に説明する如く行われる。
First, in rough estimation, the step width Δf of the offset frequency intentionally given is set relatively large to roughly determine the estimated offset frequency. This operation procedure is performed as described below.

【0023】先ず制御部12は、初期値として開始アド
レスをアドレス発生回路2に,発振周波数f・OSC=
−f・OFFを発振器4に,零を最大値メモリ8にそれ
ぞれ設定する。
First, the control unit 12 sets the start address as an initial value to the address generation circuit 2 and the oscillation frequency f.OSC =
-F.OFF is set in the oscillator 4 and zero is set in the maximum value memory 8.

【0024】動作状態ではアドレス信号が更新され、入
力バッファメモリ1から入力信号が順次読み出される。
変調器3はf・OSCで入力信号を変調し、相関器6は
各時刻毎に入力信号とトレーニング信号発生部5からの
トレーニング信号との相関を求め、相関信号を出力す
る。
In the operating state, the address signal is updated and the input signal is sequentially read from the input buffer memory 1.
The modulator 3 modulates the input signal with f · OSC, and the correlator 6 calculates the correlation between the input signal and the training signal from the training signal generator 5 at each time and outputs the correlation signal.

【0025】比較回路7では相関信号と最大値メモリ8
に蓄えられている現時点での入力信号の最大値とを比較
して値の大きい方の信号を最大値信号として出力する。
又、比較回路7は最大値が更新されたとき(即ち、相関
器6の相関信号値>入力信号の最大値のとき)、スイッ
チS1,S2をそれぞれ閉状態にしてアドレスメモリ9
には読み出しアドレスを,オフセット周波数メモリ10
には発振周波数をそれぞれ記憶させ、その後スイッチS
1,S2をそれぞれ開状態にする。最大値メモリ8は比
較回路7からの最大値信号の値を記憶する。ここまでの
各動作はアドレスが規定値に達するまで行われる。
In the comparison circuit 7, the correlation signal and the maximum value memory 8
The maximum value of the input signal at the present time stored in is compared and the signal with the larger value is output as the maximum value signal.
When the maximum value is updated (that is, when the correlation signal value of the correlator 6> the maximum value of the input signal), the comparator circuit 7 closes the switches S1 and S2, respectively, and the address memory 9
Is the read address, and the offset frequency memory 10
The oscillation frequency is stored in each of the
1 and S2 are opened. The maximum value memory 8 stores the value of the maximum value signal from the comparison circuit 7. Each operation up to this point is performed until the address reaches the specified value.

【0026】以後、発振周波数f・OSCをΔf・SP
ずつ増しながらf・OSCがf・OFFを越えるまで上
述した各動作を繰り返す。以上の動作が終了した後、オ
セット周波数メモリ10には周波数オフセットに最も近
い周波数の負の値fSPの推定周波数オフセットが、ア
ドレスメモリ9には相関値が最大となるときの読み出し
アドレス(同期位置に相当)が記憶される。
Thereafter, the oscillation frequency f · OSC is changed to Δf · SP.
The above-described operations are repeated until f · OSC exceeds f · OFF. After the above operation is completed, the estimated frequency offset of the negative value fSP of the frequency closest to the frequency offset is stored in the osset frequency memory 10, and the read address when the correlation value becomes maximum is stored in the address memory 9 (at the synchronization position. (Corresponding) is stored.

【0027】一方、密推定では粗推定で得られた推定オ
フセット周波数近傍をステップ幅Δfを小さく設定して
推定する。このとき、粗推定で同期位置が決定されてい
るので、その位置からトレーニング信号の長さ分だけ前
のデータを読み出した信号に対してのみ相関を求める。
この動作手順は以下に説明する如く行われる。
On the other hand, in the fine estimation, the vicinity of the estimated offset frequency obtained by the rough estimation is estimated by setting the step width Δf small. At this time, since the synchronization position is determined by rough estimation, the correlation is obtained only with respect to the signal obtained by reading the data previous by the length of the training signal from that position.
This operation procedure is performed as described below.

【0028】先ず制御部12は初期値として、トレーニ
ング系列長ADR・SPをアドレス発生回路2に,発振周
波数f・OSC=f・SP−Δf・SPを発振器4に,
零を最大値メモリ8にそれぞれ設定する。
First, the control unit 12 sets the training sequence length ADR · SP to the address generation circuit 2, the oscillation frequency f · OSC = f · SP−Δf · SP to the oscillator 4, and the initial value to the oscillator 4.
Zeros are set in the maximum value memory 8, respectively.

【0029】動作状態ではアドレス信号がトレーニング
系列長ADR・SPになるまで更新され、入力バッファメ
モリ1から入力信号が順次読み出される。変調器3はf
・OSCで入力信号を変調し、相関器6は入力信号とト
レーニング信号発生部5からのトレーニング信号との相
関を求め、相関信号を出力する。
In the operating state, the address signal is updated until the training sequence length ADR · SP is reached, and the input signal is sequentially read from the input buffer memory 1. Modulator 3 is f
The OSC modulates the input signal, the correlator 6 finds the correlation between the input signal and the training signal from the training signal generator 5, and outputs the correlation signal.

【0030】比較回路7では相関信号と最大値メモリ8
に蓄えられている現時刻での入力信号の最大値とを比較
して値の大きい方の信号を最大値信号として出力する。
又、比較回路7は最大値が更新されたとき(即ち、相関
器6の相関信号値>入力信号の最大値のとき)、スイッ
チS2を閉状態にしてオフセット周波数メモリ10に発
振周波数を記憶させ、その後スイッチS2を開状態にす
る。最大値メモリ8は比較回路7からの最大値信号の値
を記憶する。
In the comparison circuit 7, the correlation signal and the maximum value memory 8
The maximum value of the input signal at the current time stored in is compared and the signal with the larger value is output as the maximum value signal.
When the maximum value is updated (that is, when the correlation signal value of the correlator 6> the maximum value of the input signal), the comparison circuit 7 closes the switch S2 to store the oscillation frequency in the offset frequency memory 10. After that, the switch S2 is opened. The maximum value memory 8 stores the value of the maximum value signal from the comparison circuit 7.

【0031】以後、発振周波数f・OSCをΔf・DE
ずつ増しながらf・OSCがf・SP+Δf・SPを越
えるまで上述した各動作を繰り返す。以上の動作が終了
した後、オフセット周波数メモリ10には周波数オフセ
ットに最も近い周波数の負の値の推定周波数オフセット
が記憶される。
Thereafter, the oscillation frequency f.OSC is changed to .DELTA.f.DE.
The above-mentioned operations are repeated until f · OSC exceeds f · SP + Δf · SP. After the above operation is completed, the offset frequency memory 10 stores the negative estimated frequency offset of the frequency closest to the frequency offset.

【0032】このような粗・密の2モードによって推定
周波数オフセットを決定する場合、以上に説明した粗推
定,及び密推定を1試行として行うことが有効となる。
更に、推定精度を向上させるためには、平均処理部11
にて複数の試行結果を平均化すれば良い。この平均処理
部11は制御部12からの制御信号によって平均回数が
設定されるので、その平均回数に従って平均化処理した
推定オフセット周波数を出力することができる。
When the estimated frequency offset is determined by such a coarse / fine mode, it is effective to perform the rough estimation and the fine estimation described above as one trial.
Furthermore, in order to improve the estimation accuracy, the average processing unit 11
The average of multiple trial results may be averaged. Since the average number of times is set in the average processing unit 11 by the control signal from the control unit 12, it is possible to output the estimated offset frequency that is averaged according to the average number.

【0033】[0033]

【発明の効果】以上に述べた通り、本発明によれば、周
波数オフセットが無い場合にフレーム同期位置での入力
信号及びトレーニング信号における相関値が最大になる
ことに着目し、入力信号に複数の周波数オフセットを与
えて各々相関値を求め、これら各々相関値が最大になる
周波数の負値を推定周波数オフセットとして得ているの
で、入力信号の周波数オフセットを推定周波数オフセッ
トとの間で相殺することができるようになる。これによ
り、周波数オフセットに対しても対応可能であると共
に、誤り率を向上し得る新規な周波数オフセット推定方
式と周波数オフセット推定装置とが提供され、様々な用
途の受信機器への適用も可能になる。
As described above, according to the present invention, attention is paid to the fact that the correlation value in the input signal and the training signal at the frame synchronization position becomes maximum when there is no frequency offset. The frequency offset is given to obtain each correlation value, and the negative value of the frequency at which each correlation value becomes maximum is obtained as the estimated frequency offset.Therefore, the frequency offset of the input signal can be canceled with the estimated frequency offset. become able to. As a result, a new frequency offset estimation method and frequency offset estimation device that can cope with a frequency offset and can improve the error rate are provided, and can be applied to receiving devices for various purposes. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係る周波数オフセット推定
装置の基本構成を示したブロック図である。
FIG. 1 is a block diagram showing a basic configuration of a frequency offset estimation device according to an embodiment of the present invention.

【図2】一般的な無線式受信機用の入力信号のフォーマ
ットを示したものである。
FIG. 2 shows a format of an input signal for a general wireless receiver.

【図3】従来のフレーム同期回路を持つ適応自動等化器
の基本構成を示したブロック図である。
FIG. 3 is a block diagram showing a basic configuration of an adaptive automatic equalizer having a conventional frame synchronization circuit.

【符号の説明】[Explanation of symbols]

1 入力バッファメモリ 2 アドレス発生回路 3 変調器 4 発振器 5 トレーニング信号発生部 6,23 相関器 7 比較回路 8,26 最大値メモリ 9,24 アドレスメモリ 10 オフセット周波数メモリ 11 平均処理部 12,25 制御部 21 入力信号メモリ 22 アドレス発生部 24 アドレスメモリ 27 比較器 28 適応等化器 29 トレーニング信号発生器 D1 トレーニング信号部 D2 データ信号部 S1,S2,S3,S4 スイッチ 1 Input Buffer Memory 2 Address Generation Circuit 3 Modulator 4 Oscillator 5 Training Signal Generation Unit 6,23 Correlator 7 Comparison Circuit 8,26 Maximum Value Memory 9,24 Address Memory 10 Offset Frequency Memory 11 Average Processing Unit 12,25 Control Unit 21 input signal memory 22 address generation unit 24 address memory 27 comparator 28 adaptive equalizer 29 training signal generator D1 training signal unit D2 data signal unit S1, S2, S3, S4 switch

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 フレーム同期の動作処理として、受信側
における入力信号及びトレーニング信号の相関値を該入
力信号に対して複数の周波数オフセットを与えてそれぞ
れ求め、該それぞれの相関値の中で最大値を与える周波
数の負値を推定周波数オフセットとすることを特徴とす
る周波数オフセット推定方式。
1. As a frame synchronization operation process, a correlation value between an input signal and a training signal on the receiving side is obtained by giving a plurality of frequency offsets to the input signal, and the maximum value among the correlation values is obtained. The frequency offset estimation method is characterized in that a negative value of the frequency that gives is the estimated frequency offset.
【請求項2】 入力信号を蓄えた入力バッファメモリ
と、前記入力信号を読み出すためのアドレスを発生する
アドレス発生回路と、前記読み出された入力信号にオフ
セットを与える変調器と、指定された周波数の正弦波を
発生する発振器と、トレーニング信号を発生するトレー
ニング信号発生部と、前記入力信号と前記トレーニング
信号との相関を求めて相関信号を出力する相関器と、現
時刻における前記相関信号の値と前記入力信号の最大値
との大きさを比較して値の大きい方の信号を最大値信号
として出力する比較回路と、前記最大値信号の値を記憶
する最大値メモリと、前記最大値が更新されたときの前
記最大値信号の値に対応するバッファ読み出しアドレス
を記憶するアドレスメモリと、前記バッファ読み出しア
ドレスに対応するオフセット周波数を記憶するオフセッ
ト周波数メモリと、前記オフセット周波数を平均化処理
する平均処理部と、装置全体を制御する制御部とを備え
たことを特徴とする周波数オフセット推定装置。
2. An input buffer memory that stores an input signal, an address generation circuit that generates an address for reading the input signal, a modulator that gives an offset to the read input signal, and a specified frequency. , A training signal generator that generates a training signal, a correlator that calculates a correlation between the input signal and the training signal and outputs a correlation signal, and a value of the correlation signal at the current time. And a maximum value of the input signal are compared to output a signal having a larger value as a maximum value signal, a maximum value memory for storing the value of the maximum value signal, and the maximum value is An address memory that stores a buffer read address corresponding to the value of the maximum value signal when updated, and an off memory that corresponds to the buffer read address A frequency offset estimation device comprising: an offset frequency memory for storing a set frequency; an averaging processing unit for averaging the offset frequency; and a control unit for controlling the entire device.
【請求項3】 請求項2記載の周波数オフセット推定装
置において、前記制御部は、フレーム同期の動作処理と
して、前記発振器及び前記変調器を介して前記入力信号
に複数の周波数オフセットを加えて前記相関器にて該複
数の周波数の各々相関信号値を出力させた後、前記比較
器にて該各々相関信号の値と該入力信号の最大値との大
きさを比較して値の大きい方の信号を最大値信号として
出力させ、更に該最大値信号に対応する周波数の負の値
を推定周波数オフセットとして前記オフセット周波数メ
モリに記憶させることを特徴とする周波数オフセット推
定装置。
3. The frequency offset estimating apparatus according to claim 2, wherein the control unit adds a plurality of frequency offsets to the input signal via the oscillator and the modulator as a frame synchronization operation process. After outputting the correlation signal value of each of the plurality of frequencies with the comparator, the comparator compares the magnitude of the value of each correlation signal with the maximum value of the input signal, and the signal with the larger value. Is output as a maximum value signal, and a negative value of the frequency corresponding to the maximum value signal is stored in the offset frequency memory as an estimated frequency offset.
JP18239393A 1993-07-23 1993-07-23 Frequency offset estimation method and apparatus therefor Expired - Fee Related JP3334063B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18239393A JP3334063B2 (en) 1993-07-23 1993-07-23 Frequency offset estimation method and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18239393A JP3334063B2 (en) 1993-07-23 1993-07-23 Frequency offset estimation method and apparatus therefor

Publications (2)

Publication Number Publication Date
JPH0738618A true JPH0738618A (en) 1995-02-07
JP3334063B2 JP3334063B2 (en) 2002-10-15

Family

ID=16117540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18239393A Expired - Fee Related JP3334063B2 (en) 1993-07-23 1993-07-23 Frequency offset estimation method and apparatus therefor

Country Status (1)

Country Link
JP (1) JP3334063B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000077961A1 (en) * 1999-06-15 2000-12-21 Samsung Electronics Co., Ltd. Apparatus and method for achieving symbol timing and frequency synchronization to orthogonal frequency division multiplexing signal
KR100361030B1 (en) * 2000-03-03 2002-11-18 한국과학기술원 Data-aided frequency estimation method for PSK signaling in frequency-selective fading
US6522702B1 (en) 1998-04-22 2003-02-18 Nec Corporation Radio data communication terminal
KR100478148B1 (en) * 2002-05-31 2005-03-21 한국과학기술원 Carrier frequency estimation method for transmissions with antenna diversity

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522702B1 (en) 1998-04-22 2003-02-18 Nec Corporation Radio data communication terminal
WO2000077961A1 (en) * 1999-06-15 2000-12-21 Samsung Electronics Co., Ltd. Apparatus and method for achieving symbol timing and frequency synchronization to orthogonal frequency division multiplexing signal
KR100361030B1 (en) * 2000-03-03 2002-11-18 한국과학기술원 Data-aided frequency estimation method for PSK signaling in frequency-selective fading
KR100478148B1 (en) * 2002-05-31 2005-03-21 한국과학기술원 Carrier frequency estimation method for transmissions with antenna diversity

Also Published As

Publication number Publication date
JP3334063B2 (en) 2002-10-15

Similar Documents

Publication Publication Date Title
JP4267828B2 (en) Frequency generation method and system for wireless devices
JP2008205812A (en) Signal generating device
JP3070530B2 (en) Automatic frequency control method and circuit
JP2005072874A (en) Wideband modulation pll, timing error correction system of wideband modulation pll, modulation timing error correction method, and adjusting method of radio communication equipment provided with wideband modulation pll
EP0698313A1 (en) Method for starting a radio transmitter and a radio transmitter
JP3334063B2 (en) Frequency offset estimation method and apparatus therefor
JP2001007750A (en) Radio relay system
JP2002217880A (en) Circuit and method for synchronizing clock
US6614840B1 (en) Equalizer with phase-locked loop
US6618459B1 (en) Radio communication device and method of bit synchronization pull-in in the same
JP2002026769A (en) Automatic frequency controller and automatic frequency control method
EP0993160B1 (en) Carrier reproducing circuit
JPH06261091A (en) Frequency offset compensation method for multi-value modulation and its circuit
JP2000049763A (en) Receiver, automatic frequency correction device and communication equipment
JPH11251996A (en) Adaptive array antenna controller
JP2004187074A (en) Noise eliminating device
JP3082757B2 (en) Guard interval correlator and correlation acquisition method thereof
WO1993000747A1 (en) Automatic frequency control by an adaptive filter
JP4045203B2 (en) Automatic frequency controller
JP2822914B2 (en) In-phase synthesizer
JP2953854B2 (en) FM demodulation circuit
JP3434703B2 (en) Phase locked loop
JP3172688B2 (en) transceiver
JP3541643B2 (en) AFC controller
JPH0758794A (en) Phase comparator circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020703

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees