JPH0734232B2 - Clipping device - Google Patents
Clipping deviceInfo
- Publication number
- JPH0734232B2 JPH0734232B2 JP16001386A JP16001386A JPH0734232B2 JP H0734232 B2 JPH0734232 B2 JP H0734232B2 JP 16001386 A JP16001386 A JP 16001386A JP 16001386 A JP16001386 A JP 16001386A JP H0734232 B2 JPH0734232 B2 JP H0734232B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- register
- contents
- input
- vertices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Generation (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は3次元多面体を構成する多角形(以下ポリゴ
ン)を2次元スクリーン上にスムーズシェイディングを
施しながら表示するグラフィック表示装置のクリッピン
グ装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clipping device of a graphic display device for displaying a polygon (hereinafter referred to as a polygon) forming a three-dimensional polyhedron on a two-dimensional screen while performing smooth shading. is there.
従来の技術 3次元上に定義された物体を多面体近似した後、座標変
換をして2次元スクリーン上に表示するグラフィック表
示装置では、立体感を出すために表示ポリゴンの輝度を
滑らかに変化させる、いわゆるスムーズシェイディング
という手法が取られることがある。2. Description of the Related Art In a graphic display device in which an object defined in three dimensions is approximated to a polyhedron, and then coordinate conversion is performed to display it on a two-dimensional screen, the brightness of a display polygon is smoothly changed to give a stereoscopic effect. A so-called smooth shading method is sometimes used.
このスムーズシェイディング法としてフォンの方法が、
B.T.フォン,「イルミネーション フォー コンピュー
タ ジェネレーティド ピクチャ」,Communications of
the ACM,18(6),1975年7月、pp.311−317に示され
ている。As for this smooth shading method, the method of Phong is
BT Phone, "Illumination for Computer Generated Pictures", Communications of
The ACM, 18 (6), July 1975, pp. 311-317.
第2図は、このスムーズシェイディング法の原理を説明
する図である。まずポリゴンの各頂点に与えられた法線
ベクトル▲▼,▲▼,▲▼を稜線について
線形補間し、次に稜線がラスタスキャンラインと交わる
点の法線ベクトル▲▼と▲▼をさらに線形補間
して任意の画素の法線ベクトル▲▼を算出するもの
である。こうして求められた法線ベクトルと、光源の位
置、視点の位置からその画素の輝度を計算することがで
きる。このフォンの方法によれば、鏡面反射などの反射
効果も表現でき、リアルな画像を得ることができる。FIG. 2 is a diagram for explaining the principle of this smooth shading method. First, the normal vectors ▲ ▼, ▲ ▼, ▲ ▼ given to each vertex of the polygon are linearly interpolated with respect to the ridge, and then the normal vectors ▲ ▼ and ▲ ▼ of the points where the ridge intersects the raster scan line are further linearly interpolated. Then, the normal vector ▲ ▼ of an arbitrary pixel is calculated. The brightness of the pixel can be calculated from the normal vector thus obtained, the position of the light source, and the position of the viewpoint. According to this method of Phong, a reflection effect such as specular reflection can be expressed and a realistic image can be obtained.
さて、データベース上に定義された3次元座標上のポリ
ゴンデータを2次元スクリーン上の全面あるいは矩形ウ
ィンドウに表示する場合、表示領域からはみ出た部分を
表示させないためにクリッピングと呼ばれる処理が必要
である。クリッピングとは、ポリゴンの頂点列(第3図
のP0,P1,P2……)を順次入力したとき、例えば点P1のよ
うに表示領域外の点がある場合、この部分をクリップ
し、その結果の頂点列(P0,Pa,Pb,P2……)を出力する
もので、従来のクリッピング装置は、J.F.ブリン他、
「クリッピング ユージング ホモジニアス コーディ
ネイツ」、ACM,SIGGRAPH,Computer Graphics,12(3),
1978年8月、pp.245−251に示され、さらに山口富士男
「コンピュータディスプレイによる図形処理工学」、日
刊工業社、昭和56年の第4.3.5(pp.156−160)に詳しく
解説されている。When displaying the polygon data on the three-dimensional coordinates defined in the database on the entire surface of the two-dimensional screen or in the rectangular window, a process called clipping is necessary in order to prevent the portion outside the display area from being displayed. Clipping means that when polygon vertex rows (P0, P1, P2 in Fig. 3) are sequentially input, and there is a point outside the display area, such as point P1, this portion is clipped and the result is Output the vertex sequence (P0, Pa, Pb, P2 ...) of the conventional clipping device, JF Brin et al.
"Clipping Using Homogeneous Coordinations", ACM, SIGGRAPH, Computer Graphics, 12 (3),
August 1978, pp.245-251, and further detailed in Fujio Yamaguchi, "Graphic Processing Engineering by Computer Display", Nikkan Kogyosha, 4.3.5 (pp.156-160), 1981. There is.
第4図は表示時にスムーズシェイディングを施すことを
考慮した従来のクリッピング装置の処理フローを示した
図である。クリッピング処理は1回に1つの境界面との
交点を計算する方法が一般的であり、第4図は第3図
(a)のX/W=1の境界面によるクリッピング処理(第
3図(b))に対応する。FIG. 4 is a diagram showing a processing flow of a conventional clipping device in consideration of performing smooth shading at the time of display. The clipping process is generally a method of calculating the intersection with one boundary surface at a time, and FIG. 4 shows the clipping process by the boundary surface of X / W = 1 in FIG. 3 (a) (see FIG. b)).
点P0と点P1の座標が与えられたとき、これらを結ぶ直線
と境界面X/W=1(すなわちX−W=0)との交点は、 ▲▼=▲▼+t・(▲▼−▲▼) 但し、t=(X0−W0)/{(X0−W0)−(X1−W1)}で
計算することができ、tを求めるために一度除算を行な
えば、後は加減乗算の演算で交点Paの座標値が算出され
る。このとき点Paにおける法線ベクトルNaは上記線形補
間の性格から、 ▲▼=▲▼+t・(▲▼−▲▼) で計算することができ、やはりtを用いて加減乗算の演
算で交点Paの法線ベクトルNaを算出することができる。
このため逐次処理型プロセッサによる処理に適してい
る。When the coordinates of the points P0 and P1 are given, the intersection of the straight line connecting them and the boundary surface X / W = 1 (that is, X−W = 0) is ▲ ▼ = ▲ ▼ + t ・ (▲ ▼-▲ ▼) However, it can be calculated by t = (X0−W0) / {(X0−W0) − (X1−W1)}, and once division is performed to obtain t, the addition and subtraction operations are then performed. The coordinate value of the intersection point Pa is calculated. At this time, the normal vector Na at the point Pa can be calculated by ▲ ▼ = ▲ ▼ + t ・ (▲ ▼-▲ ▼) from the nature of the above-mentioned linear interpolation, and the intersection point Pa is also calculated by addition / subtraction multiplication using t. The normal vector Na of can be calculated.
Therefore, it is suitable for processing by a sequential processor.
発明が解決しようとする問題点 しかしながら上記のような構成では、逐次処理であるう
え、1平面のクリッピング処理あたり1回とはいえ除算
を必要とするため、処理の高速化に限界があるという問
題点を有していた。Problems to be Solved by the Invention However, in the above-mentioned configuration, since it is a sequential process and division is required even though it is performed once for each clipping process on one plane, there is a limit to the speeding up of the process. Had a point.
本発明はかかる点を鑑み、減算(あるいは加算)と乗算
回路のみで構成され、パイプライン的にクリッピング処
理を実行し、かつ頂点の法線情報も扱うことのできる高
速なクリッピング装置を提供することを目的とする。In view of such a point, the present invention provides a high-speed clipping device which is configured only by a subtraction (or addition) and a multiplication circuit, executes a clipping process in a pipeline, and can handle vertex normal information. With the goal.
問題点を解決するための手段 本発明は、ポリゴンの頂点座標と共に頂点位置の法線情
報も同次座標系で表したベクトル(X,Y,Z,Nx,Ny,Nz,W)
を、頂点が連結されている順に入力する手段と、上記入
力ベクトルのうち、Wと、X,Y,Zの内1つとの差(ある
いは和)を計算する減算器(加算器)と、連続した2頂
点について上記減算器(加算器)から出力される結果を
順次ラッチする第1の第2のレジスタと、この連続した
2頂点について、上記入力ベクトルのうち、上記減算器
(加算器)に入力した2つの座標値の一方を除く6つの
要素を順次ラッチする第1と第2のベクトルレジスタ
と、上記第2のレジスタの内容と上記第1のベクトルレ
ジスタの内容、および上記第1のレジスタの内容と上記
第2のベクトルレジスタの内容を乗算するベクトル乗算
器と、上記ベクトル乗算器から出力される2つの乗算結
果の差を計算するベクトル減算器とから構成され、可視
領域の境界となるクリッピング平面と、ポリゴンの稜線
の交点座標と共に、交点の法線情報も順次出力するクリ
ッピング装置である。Means for Solving Problems According to the present invention, a vector (X, Y, Z, Nx, Ny, Nz, W) in which not only the vertex coordinates of a polygon but also normal information of the vertex position is represented in a homogeneous coordinate system.
, A means for inputting in the order in which the vertices are connected, a subtracter (adder) for calculating the difference (or sum) between W and one of X, Y, and Z of the input vectors, and The first and second registers that sequentially latch the results output from the subtractor (adder) for the two vertices, and the consecutive two vertices to the subtracter (adder) of the input vector. First and second vector registers for sequentially latching six elements other than one of the two input coordinate values, contents of the second register and contents of the first vector register, and the first register And a vector subtractor that calculates the difference between the two multiplication results output from the vector multiplier, and serves as a boundary of the visible region. Chestnut And ping plane, with the intersection coordinates of the ridge line of the polygon, a clipping device also sequentially outputs the normal vector information of the intersection.
作用 本発明は前記した構成により、次々と供給されるポリゴ
ンの頂点列の座標と法線情報を要素とするベクトルを入
力し、1つのグリッピング境界面とポリゴンの稜線との
交点の座標と法線情報を次々と計算する。With the above-described structure, the present invention inputs the coordinates of the apex sequence of polygons and the vector having the normal line information as elements, and the coordinates and the normal line of the intersection of one gripping boundary surface and the ridge line of the polygon are input. Calculate information one after another.
実 施 例 第1図は本発明の一実施例におけるクリッピング装置を
示す構成図である。本実施例は境界面X/W=1によるク
リッピングを行なうクリッピング装置である。第1図に
おいて、1,2はレジスタ、3〜8は第1のベクトルレジ
スタ、9〜14は第2のベクトルレジスタ、16〜21は第1
のベクトル乗算器、22〜27は第2のベクトル乗算器、28
〜33はベクトル減算器である。Practical Example FIG. 1 is a block diagram showing a clipping device in an example of the present invention. The present embodiment is a clipping device that performs clipping by the boundary surface X / W = 1. In FIG. 1, 1 and 2 are registers, 3 to 8 are first vector registers, 9 to 14 are second vector registers, and 16 to 21 are first vectors.
Vector multiplier, 22 to 27 are second vector multipliers, 28
~ 33 is a vector subtractor.
以上のように構成された本実施例のクリッピング装置に
ついて以下その動作を説明する。第1図は第4図同様3
次元座標上のポリゴンを境界面X/W=1でクリッピング
する装置で、ポリゴンの頂点系列P0,P1,P2……の座標と
法線情報はベクトル(X,Y,Z,Nx,Ny,Nz,W)の形で外部か
ら供給される。The operation of the clipping device of the present embodiment configured as described above will be described below. Fig. 1 is the same as Fig. 3
This is a device that clips a polygon on a dimensional coordinate at the boundary plane X / W = 1, and the coordinates and normal information of the vertex sequence P0, P1, P2 of the polygon are vectors (X, Y, Z, Nx, Ny, Nz). , W) supplied from the outside.
減算器15は(X−W)を計算し、その結果をレジスタ1
にラッチする。これと同じサイクルで入力値(X,Y,Z,N
x,Ny,Nz)をベクトルレジスタ3〜8にラッチする。レ
ジスタ2およびベクトルレジスタ9〜14はこれより1サ
イクル遅れてレジスタ1とベクトルレジスタ3〜8の内
容をそれぞれラッチする。第1図には頂点系列の最初の
2点P0,P1の座標/法線ベクトルを入力し終えた状態を
示している。すなわちレジスタ1とレジスタ2には(X1
−W1)と(X0−X1)が、またベクトルレジスタ3〜8と
ベクトルレジスタ9〜14には(X1,Y1,Z1,Nx1,Ny1,Nz1)
と(X0,Y0,Z0,Nx0,Ny0,Nz0)がそれぞれ格納されてい
る。Subtractor 15 calculates (X-W) and stores the result in register 1
Latch to. In the same cycle as this, input values (X, Y, Z, N
x, Ny, Nz) are latched in vector registers 3-8. The register 2 and the vector registers 9 to 14 latch the contents of the register 1 and the vector registers 3 to 8 one cycle later. FIG. 1 shows a state in which the coordinates / normal vectors of the first two points P0 and P1 of the vertex series have been input. That is, (X1
-W1) and (X0-X1), and (X1, Y1, Z1, Nx1, Ny1, Nz1) in vector registers 3-8 and vector registers 9-14.
And (X0, Y0, Z0, Nx0, Ny0, Nz0) are stored.
乗算器16〜21はベクトルレジスタ3〜8の内容にレジス
タ2の内容を乗じ、同様に乗算器22〜27はベクトルレジ
スタ9〜14の内容にレジスタ1の内容を乗じた結果を出
力する。減算器28〜33は乗算器16〜21の出力結果から乗
算器22〜27の出力結果を減じた結果を出力する。この出
力値は今の場合 となり、これは すなわち、 である。同次座標系では、すべてのベクトル要素に同一
の値を乗除しても同一の座標点を表すことから、 は、 但し、t=(X0−W0)/{(X0−W0)−(X1−W1)}と
変形でき、従来例で示した算術式と等価となる。よって
本発明のクリッピング装置から出力される はP,Nに他ならない。Multipliers 16 to 21 multiply the contents of vector registers 3 to 8 with the contents of register 2, and multipliers 22 to 27 similarly output the result of multiplying the contents of vector registers 9 to 14 with the contents of register 1. The subtracters 28 to 33 output the results of subtracting the output results of the multipliers 22 to 27 from the output results of the multipliers 16 to 21. This output value is now And this is That is, Is. In the homogeneous coordinate system, the same coordinate points are represented even if all vector elements are multiplied by the same value. Is However, it can be modified as t = (X0-W0) / {(X0-W0)-(X1-W1)} and is equivalent to the arithmetic expression shown in the conventional example. Therefore, it is output from the clipping device of the present invention. Is nothing but P, N.
次のサイクルではレジスタ1とベクトルレジスタ3〜8
の内容(X1−W1),X1,Y1,Z1,Nx1,Ny1,Nz1がそれぞれレ
ジスタ2、ベクトルレジスタ9〜14に移動しレジスタ1
とベクトルレジスタ3〜8には新たに(X2〜W2),X2,Y
2,Z2,Nx2,Ny2,Nz2がそれぞれロードされ、本実施例のク
リッピング装置は第3図(b)における点P1とP2を結ぶ
稜線とクリッピング境界面との交点Pbの座標と法線のベ
クトルを出力する。In the next cycle register 1 and vector registers 3-8
Contents (X1-W1), X1, Y1, Z1, Nx1, Ny1, Nz1 are moved to register 2 and vector registers 9-14 respectively, and register 1
And vector registers 3 to 8 are newly added (X2 to W2), X2, Y
2, Z2, Nx2, Ny2, Nz2 are loaded respectively, and the clipping device of this embodiment uses the vector of the coordinates and the normal line of the intersection point Pb of the edge connecting the points P1 and P2 in FIG. 3 (b) and the clipping boundary surface. Is output.
もし連結する2頂点の双方が境界面の内部あるいは外部
に存在するとき、すなわちレジスタ1とレジスタ2に格
納されている値の符号が同一の時は、出力結果を必要と
しないためこの出力を棄却すればよい。If both connected two vertices exist inside or outside the boundary surface, that is, if the signs of the values stored in register 1 and register 2 are the same, the output result is not required and this output is rejected. do it.
以上の説明において、ベクトルレジスタの一つ3にロー
ドする値をXとしたが、減算器15へのもう一方の入力で
あるWとしてもよく、得られる結果が同じであることを
次に示す。すなわち、このように置換した場合に得られ
る結果は、 となるが、これを変形することによって(1)式を導出
できる。In the above description, the value loaded into one of the vector registers 3 is X, but the other input to the subtractor 15, W, may be used, and the same result will be shown below. That is, the result obtained with such a substitution is Equation (1) can be derived by modifying this.
以上のように本実施例によれば、パイプライン用のベク
トルレジスタ、(X−W)を逆方向に流すパイプライン
レジスタ、ベクトル乗算器、ベクトル減算器を設けるこ
とにより、頂点の法線情報を含んだクリッピング処理を
パイプライン的に高速に実行することができる。As described above, according to the present embodiment, by providing the vector register for the pipeline, the pipeline register for flowing (X-W) in the reverse direction, the vector multiplier, and the vector subtractor, the normal information of the vertex can be obtained. The included clipping processing can be executed at high speed in a pipeline manner.
なお、以上の実施例においては、境界面X/W=1との交
点を算出する方法を説明したが、X/W=−1との交点の
計算する場合は減算器のかわりにX+Wを計算する加算
器にすればよいし、X/W=0との交点の場合は減算器を
省略すればよい。さらにXにかわってYを接続すれば、
Y/W=1,Y/W=−1,Y/W=0との交点を求めることもで
き、Zについても同様である。また6つの異なる境界面
に対応する本発明のクリッピング装置を複数個直列に接
続すれば、立方体領域でクリップした結果を得ることが
できることは言うまでもない。Although the method of calculating the intersection with the boundary surface X / W = 1 has been described in the above embodiments, when calculating the intersection with X / W = -1, X + W is calculated instead of the subtractor. Adder, or the subtractor may be omitted at the intersection with X / W = 0. If you connect Y instead of X,
The intersections with Y / W = 1, Y / W = −1, Y / W = 0 can also be obtained, and the same applies to Z. It goes without saying that the result of clipping in the cubic region can be obtained by connecting in series a plurality of clipping devices of the present invention corresponding to six different boundary surfaces.
また、以上の実施例においてベクトル乗算器を2つ設け
たが、1つだけ設け時分割で同様の計算をすることもで
きる。Further, although two vector multipliers are provided in the above embodiments, only one vector multiplier may be provided to perform the same calculation by time division.
発明の効果 以上説明したように、本発明によれば頂点の法線情報を
含んだクリッピング処理をパイプライン化されたハード
ウェアによって高速に実行することができ、その実用的
効果は大きい。EFFECTS OF THE INVENTION As described above, according to the present invention, clipping processing including vertex normal information can be executed at high speed by pipelined hardware, and its practical effect is great.
第1図は本発明における一実施例のクリッピング装置の
構成図、第2図はスムーズシェイディングの説明図、第
3図はクリッピング処理の説明図、第4図は従来のクリ
ッピング装置の処理フロー図である。 3〜14……ベクトルレジスタ、16〜27……ベクトル乗算
器、28〜33……ベクトル減算器。FIG. 1 is a configuration diagram of a clipping device according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of smooth shading, FIG. 3 is an explanatory diagram of clipping processing, and FIG. 4 is a processing flow diagram of a conventional clipping device. Is. 3-14 ... Vector register, 16-27 ... Vector multiplier, 28-33 ... Vector subtractor.
Claims (2)
表示するグラフィック表示装置において、多面体を構成
する多角形の頂点座標と共に頂点位置の法線情報も同次
座標系で表したベクトル(X,Y,Z,Nx,Ny,Nz,W)を、頂点
が連結されている順に入力する手段と、上記入力ベクト
ルのうち、WとX,Y,Zの内1つとの差を計算する減算器
と、連続した2頂点について上記減算器から出力される
結果を順次ラッチする第1と第2のレジスタと、この連
続した2頂点について、上記入力ベクトルのうち、上記
減算器に入力した2つの座標値の一方を除く6つの要素
を順次ラッチする第1と第2のベクトルレジスタと、上
記第2のレジスタの内容と上記第1のベクトルレジスタ
の内容、および上記第1のレジスタの内容と上記第2の
ベクトルレジスタの内容を乗算するベクトル乗算器と、
上記ベクトル乗算器から出力される2つの乗算結果の差
を計算するベクトル減算器とを備え、可視領域の境界と
なるクリッピング平面と、前記多面体を構成する多角形
の稜線の交点座標と共に、交点の法線情報も順次出力す
ることを特徴とするクリッピング装置。1. In a graphic display device for displaying a three-dimensional polyhedral object on a two-dimensional screen, a vector (X, X, which represents the vertex coordinates of polygons forming the polyhedron as well as the normal information of the vertex positions in a homogeneous coordinate system. Y, Z, Nx, Ny, Nz, W) and means for inputting in the order in which the vertices are connected, and a subtracter for calculating the difference between W and one of X, Y, Z of the above input vectors. And the first and second registers that sequentially latch the results output from the subtractor for two consecutive vertices, and the two coordinates input to the subtractor in the input vector for the two consecutive vertices. First and second vector registers for sequentially latching six elements except one of the values, contents of the second register and contents of the first vector register, and contents of the first register and the first register. The contents of vector register 2 And a vector multiplier calculated to,
A vector subtractor for calculating a difference between two multiplication results output from the vector multiplier, and a clipping plane serving as a boundary of a visible region and an intersection point coordinate of ridge lines of polygons forming the polyhedron, and an intersection point A clipping device that also outputs normal information in sequence.
表示するグラフィック表示装置において、多面体を構成
する多角形の頂点座標と共に頂点位置の法線情報も同次
座標系で表したベクトル(X,Y,Z,Nx,Ny,Nz,W)を、頂点
が連結されている順に入力する手段と、上記入力ベクト
ルのうち、WとX,Y,Zの内1つとの和を計算する加算器
と、連続した2頂点について上記加算器から出力される
結果を順次ラッチする第1と第2のレジスタと、この連
続した2頂点について、上記入力ベクトルのうち、上記
加算器に入力した2つの座標値の一方を除く6つの要素
を順次ラッチする第1と第2のベクトルレジスタと、上
記第2のレジスタの内容と上記第1のベクトルレジスタ
の内容、および上記第1のレジスタの内容と上記第2の
ベクトルレジスタの内容を乗算するベクトル乗算器と、
上記ベクトル乗算器から出力される2つの乗算結果の差
を計算するベクトル減算器とを備え、可視領域の境界と
なるクリッピング平面と、前記多面体を構成する多角形
の稜線の交点座標と共に、交点の法線情報も順次出力す
ることを特徴とするクリッピング装置。2. A graphic display device for displaying a three-dimensional polyhedron object on a two-dimensional screen, wherein a vector (X, X, which represents the vertex coordinates of polygons forming the polyhedron as well as the normal information of the vertex positions in a homogeneous coordinate system). Y, Z, Nx, Ny, Nz, W) and means for inputting in the order in which the vertices are connected, and an adder for calculating the sum of W and one of X, Y, Z of the above input vectors And first and second registers that sequentially latch the results output from the adder for two consecutive vertices, and the two coordinates of the two input vertices that are input to the adder in the input vector. First and second vector registers for sequentially latching six elements except one of the values, contents of the second register and contents of the first vector register, and contents of the first register and the first register. The contents of vector register 2 And a vector multiplier calculated to,
A vector subtractor for calculating a difference between two multiplication results output from the vector multiplier, and a clipping plane serving as a boundary of a visible region and an intersection point coordinate of ridge lines of polygons forming the polyhedron, and an intersection point A clipping device that also outputs normal information in sequence.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16001386A JPH0734232B2 (en) | 1986-07-08 | 1986-07-08 | Clipping device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16001386A JPH0734232B2 (en) | 1986-07-08 | 1986-07-08 | Clipping device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6316388A JPS6316388A (en) | 1988-01-23 |
JPH0734232B2 true JPH0734232B2 (en) | 1995-04-12 |
Family
ID=15706088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16001386A Expired - Fee Related JPH0734232B2 (en) | 1986-07-08 | 1986-07-08 | Clipping device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0734232B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5734808A (en) * | 1993-09-28 | 1998-03-31 | Namco Ltd. | Pipeline processing device, clipping processing device, three-dimensional simulator device and pipeline processing method |
-
1986
- 1986-07-08 JP JP16001386A patent/JPH0734232B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS6316388A (en) | 1988-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6181352B1 (en) | Graphics pipeline selectively providing multiple pixels or multiple textures | |
US5808619A (en) | Real-time rendering method of selectively performing bump mapping and phong shading processes and apparatus therefor | |
US5877769A (en) | Image processing apparatus and method | |
US7236169B2 (en) | Geometric processing stage for a pipelined graphic engine, corresponding method and computer program product therefor | |
JPH0746391B2 (en) | Graphic seeding device | |
US4965752A (en) | Spatial transformation of node points in computer graphics using vector differences between their spatial coordinates | |
JPH01191985A (en) | Image processing | |
US6175368B1 (en) | Method and apparatus for object rendering including bump mapping | |
JPH03202981A (en) | Three-dimensional graphic dis- play method and system | |
US5892516A (en) | Perspective texture mapping circuit having pixel color interpolation mode and method thereof | |
EP0676724A2 (en) | Texture mapping method and image processing apparatus | |
JPH0734232B2 (en) | Clipping device | |
US20020126127A1 (en) | Lighting processing circuitry for graphics adapter | |
US7397479B2 (en) | Programmable multiple texture combine circuit for a graphics processing system and method for use thereof | |
JPH0734231B2 (en) | Clipping device | |
JPH11185052A (en) | Device and method for calculating texture mapping coordinate of three-dimensional computer graphics | |
JPH0719293B2 (en) | Clipping device | |
JP2726134B2 (en) | 3D model sampling and normal vector calculation method | |
JP2000057372A (en) | Image processor, image processing method and storage medium | |
JPH0664621B2 (en) | Image generation method | |
JPH05282466A (en) | Method and device for image processing | |
JPH11306381A (en) | Method and device for graphic operation | |
CN118780994A (en) | Occlusion elimination method, occlusion elimination device, terminal and storage medium | |
JPS6190275A (en) | Image processing device | |
JP2623249B2 (en) | Parallelization of graphic operation processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |