JPH07325130A - Automatic test system - Google Patents

Automatic test system

Info

Publication number
JPH07325130A
JPH07325130A JP6121059A JP12105994A JPH07325130A JP H07325130 A JPH07325130 A JP H07325130A JP 6121059 A JP6121059 A JP 6121059A JP 12105994 A JP12105994 A JP 12105994A JP H07325130 A JPH07325130 A JP H07325130A
Authority
JP
Japan
Prior art keywords
test data
format
test
converting
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6121059A
Other languages
Japanese (ja)
Inventor
Yasutaka Tominaga
保隆 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP6121059A priority Critical patent/JPH07325130A/en
Publication of JPH07325130A publication Critical patent/JPH07325130A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To facilitate generation and modification of test data. CONSTITUTION:The automatic test system comprises a first test data conversion means 5 for converting an internal format test data, generated through teaching from a signal control means 2 to a device 1 to be tested, into an external format test data, means 7 for compiling the converted test data artificially, and a second conversion means 6 for converting the compiled test data into the internal format test data. This system shortens the time required for partial correction or modification of an existing test data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、被試験装置に所定の
入力信号を与え、それに対応する出力信号が正しく出て
いるかどうかを試験するための自動試験機に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic tester for applying a predetermined input signal to a device under test and testing whether or not a corresponding output signal is output correctly.

【0002】[0002]

【従来の技術】図6および図7はいずれも自動試験機の
従来例を示す構成図である。これらの図において、1は
被試験装置、2は信号制御手段、3は合否判定手段、4
はテストデータ記憶手段である。すなわち、図6に示す
ものは、テストデータ変換手段5,6およびテストデー
タ編集手段7を設け、編集手段7からオペレータが指示
を与えることにより、テストデータ変換手段5を介して
記憶手段4からテストデータを読み出し、編集手段7に
て所定の編集をしたのち、テストデータ変換手段6によ
りデータ変換したのち記憶手段4に格納し、このデータ
にもとづき試験を行なうものである(オペレータ法と呼
ぶ)。
2. Description of the Related Art FIGS. 6 and 7 are block diagrams showing conventional examples of automatic testers. In these figures, 1 is the device under test, 2 is signal control means, 3 is pass / fail judgment means, and 4 is
Is a test data storage means. That is, as shown in FIG. 6, the test data converting means 5 and 6 and the test data editing means 7 are provided, and an operator gives an instruction from the editing means 7 to perform a test from the storage means 4 via the test data converting means 5. The data is read out, edited by the editing means 7 and subjected to predetermined editing, converted by the test data converting means 6 and stored in the storage means 4, and a test is performed based on this data (called an operator method).

【0003】これに対し、図7に示すものは、テストデ
ータ作成手段8を設け、これにより被試験装置1に入力
する入力信号情報と、被試験装置1より得られる出力信
号情報とからテストデータを自動的に作成し、記憶手段
4に格納して試験を行なうものである(ティーチング法
と呼ぶ)。
On the other hand, the one shown in FIG. 7 is provided with a test data creating means 8 and, by this, test data is obtained from input signal information input to the device under test 1 and output signal information obtained from the device under test 1. Is automatically created and stored in the storage means 4 for testing (called a teaching method).

【0004】[0004]

【発明が解決しようとする課題】しかしながら、図6に
示すようなオペレータ法では、オペレータの持つ試験ノ
ウハウを文書化する必要があり、テストデータの作成に
時間が掛かるという問題がある。また、図7に示すティ
ーチング法では、試験と平行してテストデータが作成さ
れるので、オペレータの持っている試験ノウハウを文書
化することなくテストデータを作成することができ、効
率良くテストデータを作成できる利点がある。しかし、
ティーチング法には、既にあるテストデータの一部を修
正したり、部分的に変更する場合でも、新たに作成し直
さなければならず、時間が掛かるという問題がある。し
たがって、この発明の課題はテストデータを短時間で容
易に作成,変更し得るようにすることにある。
However, in the operator method as shown in FIG. 6, it is necessary to document the test know-how possessed by the operator, and there is a problem that it takes time to create the test data. Further, in the teaching method shown in FIG. 7, since test data is created in parallel with the test, the test data can be created without documenting the test know-how possessed by the operator, and the test data can be efficiently created. There is an advantage that can be created. But,
The teaching method has a problem that even if a part of the existing test data is modified or partially changed, it must be recreated and it takes time. Therefore, an object of the present invention is to make it possible to easily create and change test data in a short time.

【0005】[0005]

【課題を解決するための手段】このような課題を解決す
るため、この発明では、被試験装置に入力信号を与え、
その結果被試験装置から得られる出力信号を、予め設定
されている正解信号と比較して合否を判定する自動試験
機において、被試験装置への入力信号と被試験装置の出
力信号とから内部形式のテストデータを作成するテスト
データ作成手段と、その内部形式のテストデータを外部
形式のテストデータに変換する第1のテストデータ変換
手段と、その外部形式のテストデータを編集するテスト
データ編集手段と、その編集された外部形式のテストデ
ータを内部形式のテストデータに変換する第2のテスト
データ変換手段とを設けたことを特徴としている。
In order to solve such a problem, in the present invention, an input signal is applied to a device under test,
As a result, in an automatic tester that compares the output signal obtained from the device under test with a preset correct signal to determine pass / fail, the internal format is calculated from the input signal to the device under test and the output signal of the device under test. And a first test data conversion means for converting the test data in the internal format into the test data in the external format, and a test data editing means for editing the test data in the external format. Second test data conversion means for converting the edited external format test data into internal format test data.

【0006】[0006]

【作用】ティーチングによって作成した内部形式のテス
トデータを、外部形式のテストデータに変換する第1の
テストデータ変換手段を設けることで人手による編集を
可能とし、編集後の外部形式のテストデータを内部形式
のテストデータに変換する第2のテストデータ変換手段
を設けることによりメモリに格納し、テストデータの作
成,変更を容易にして作成時間を短縮する。
[Function] It is possible to manually edit by providing the first test data conversion means for converting the test data in the internal format created by teaching into the test data in the external format, and the test data in the external format after editing is internally stored. By providing the second test data conversion means for converting the test data into the format, the test data is stored in the memory and the test data can be easily created and changed to shorten the creation time.

【0007】[0007]

【実施例】図1はこの発明の実施例を示す構成図であ
る。被試験装置1は押し釦に対するディジタル入力信号
と、ランプに対するディジタル出力信号の入出力端子を
有している。ここでは、押し釦とランプだけであるが、
リレーやソレノイドについても同じである。
1 is a block diagram showing an embodiment of the present invention. The device under test 1 has input / output terminals for a digital input signal for the push button and a digital output signal for the lamp. Here, only push button and lamp,
The same applies to relays and solenoids.

【0008】信号制御手段2には押し釦,ランプが設け
られており、これらの信号線は被試験装置1の入出力端
子と接続されている。また、信号制御手段2からは1つ
のシリアル伝送線(RS−232C)が出ており、合否
判定手段3、テストデータ記憶手段4、テストデータ変
換手段5,6、テストデータ編集手段7およびテストデ
ータ作成手段8などからなるパソコンが接続されてい
る。このシリアル伝送線は、ティーチングしたテストデ
ータをパソコンに送ったり、自動試験を実行するためパ
ソコンからテストデータを受信するために用いられる。
なお、9は通信制御部である。
The signal control means 2 is provided with push buttons and lamps, and these signal lines are connected to the input / output terminals of the device under test 1. Further, one serial transmission line (RS-232C) is output from the signal control means 2, and the pass / fail judgment means 3, the test data storage means 4, the test data conversion means 5, 6, the test data editing means 7 and the test data. A personal computer including the creating means 8 is connected. This serial transmission line is used to send teaching test data to a personal computer and to receive test data from the personal computer to execute an automatic test.
Reference numeral 9 is a communication control unit.

【0009】図2に、テストデータ作成手段で作成され
る内部形式のテストデータの構造例を示す。同図におい
て、その最初の4バイトは入力信号を保存してある位置
を示す。つまり、この内部形式のテストデータの何バイ
ト目から入力信号を保存してあるかを示すものであり、
図2の例では8バイト目から入力信号を保存しているこ
とを示している。次の4バイトは出力信号を保存してあ
る位置を示す。つまり、この内部形式のテストデータの
何バイト目から出力信号を保存してあるかを示すもので
あり、図2の例では72バイト目から出力信号を保存し
ていることを示している。
FIG. 2 shows an example of the structure of the test data in the internal format created by the test data creating means. In the same figure, the first 4 bytes indicate the position where the input signal is stored. In other words, it indicates from which byte of the test data in this internal format the input signal is saved,
The example of FIG. 2 shows that the input signal is stored from the 8th byte. The next 4 bytes indicate the position where the output signal is stored. That is, it indicates from which byte of the test data in this internal format the output signal is stored, and in the example of FIG. 2, the output signal is stored from the 72nd byte.

【0010】したがって、8バイト目から71バイト目
までが入力信号であり、72バイト目以降が出力信号で
ある。入力信号と出力信号は、8バイト単位で1つのデ
ータを構成しており、その最初の4バイトがその信号が
変化した時刻、次の2バイトが信号番号、最後の2バイ
トが変化後の信号の値を示している。そして、入力信号
および出力信号が変化した回数だけ、この8バイト単位
のデータが記述されることになる。
Therefore, the 8th to 71st bytes are input signals, and the 72nd and subsequent bytes are output signals. The input signal and the output signal make up one data in units of 8 bytes. The first 4 bytes are the time when the signal changed, the next 2 bytes are the signal number, and the last 2 bytes are the changed signal. Indicates the value of. Then, this 8-byte unit data is described by the number of times the input signal and the output signal have changed.

【0011】図3に、第1のテストデータ変換手段で作
成される外部形式のテストデータの構造を示す。なお、
ここではテキスト形式のデータを作成しているが、グラ
フ形式のデータを作成するものもある。この例では、1
行目の文字列“$入力信号;”は、ここから入力信号の
記述が始まっていることを示す。2行目から9行目まで
が入力信号の記述であり、この部分は図2の8バイト目
から71バイト目までのデータを文字列に変換したもの
である。
FIG. 3 shows the structure of the test data in the external format created by the first test data converting means. In addition,
Here, the text format data is created, but there are some that create graph format data. In this example, 1
The character string "$ input signal;" in the line indicates that the description of the input signal starts from here. The 2nd to 9th lines are the description of the input signal, and this part is obtained by converting the data from the 8th byte to the 71st byte of FIG. 2 into a character string.

【0012】10行目の文字列“$出力信号;”は、こ
こから出力信号の記述が始まっていることを示す。11
行目からn−1行目までが出力信号の記述であり、この
部分は図2の72バイト目以降のデータと対応してい
る。n行目の文字列“$END;”はここでテストデー
タの記述が終わったことを示す。
The character string "$ output signal;" on the 10th line indicates that the description of the output signal starts from here. 11
The description of the output signal is from the line to the n-1th line, and this portion corresponds to the data of the 72nd byte and subsequent bytes in FIG. The character string "$ END;" on the n-th line indicates that the description of the test data is finished here.

【0013】図1の第1のテストデータ変換手段5は、
図2に示す内部形式のテストデータを図3に示す外部形
式のテストデータに変換するものであり、第2のテスト
データ変換手段6は、図3に示す外部形式のテストデー
タを図2に示す内部形式のテストデータに変換するもの
である。テストデータ編集手段7は外部形式のテストデ
ータを編集するもので、良く知られている通常の編集用
プログラム(エディタプログラム)が用いられる。
The first test data conversion means 5 in FIG.
The test data in the internal format shown in FIG. 2 is converted into the test data in the external format shown in FIG. 3, and the second test data converting means 6 shows the test data in the external format shown in FIG. 3 in the FIG. This is to convert the test data into the internal format. The test data editing means 7 edits test data in an external format, and a well-known normal editing program (editor program) is used.

【0014】図4は第1のテストデータ変換手段による
動作を説明するためのフローチャートである。まず、ス
テップS1では内部形式のテストデータから、入力信号
の保存位置を読み出し、ステップS2では同じく内部形
式のテストデータから、出力信号の保存位置を読み出
す。ステップS3では入力信号の保存位置にポインタを
設定し、ステップS4では外部形式のテストデータに
“$入力信号;”を書く。
FIG. 4 is a flow chart for explaining the operation of the first test data converting means. First, in step S1, the storage position of the input signal is read from the internal format test data, and in step S2, the output signal storage position is also read from the internal format test data. In step S3, a pointer is set to the storage position of the input signal, and in step S4, "$ input signal;" is written in the external format test data.

【0015】ステップS5では、設定してあるポインタ
が出力信号の位置かどうかを調べ、もし設定してあるポ
インタが出力信号の位置以上であればステップS8に行
き、そうでなければステップS6へ行く。ステップS6
では、ポインタの位置の内部形式のテストデータに記述
してある変化時刻,信号番号,信号値を文字列に変換
し、外部形式のテストデータに書く。その後は、ステッ
プS7でポインタを8進め(8バイト進め)、ステップ
S5に戻る。
In step S5, it is checked whether or not the set pointer is at the position of the output signal. If the set pointer is at or above the position of the output signal, go to step S8, otherwise go to step S6. . Step S6
Then, the change time, signal number, and signal value described in the internal format test data at the position of the pointer are converted into a character string and written in the external format test data. After that, the pointer is advanced by 8 (advance by 8 bytes) in step S7, and the process returns to step S5.

【0016】ステップS8では、外部形式のテストデー
タに“$出力信号;”を書く。ステップS9では、内部
形式のテストデータを最後まで読んだかどうかを調べ、
もし内部形式のテストデータを最後まで読んだならばス
テップS12へ行き、外部形式のテストデータに“$E
ND;”を書いて終了し、そうでなければ、ステップS
10へと進む。ステップS10では、ポインタの位置の
内部形式のテストデータに記述してある変化時刻,信号
番号,信号値を文字列に変換し、外部形式のテストデー
タに書く。その後は、ステップS11でポインタを8進
め、ステップS9に戻る。
In step S8, "$ output signal;" is written in the external format test data. In step S9, it is checked whether the test data in the internal format has been read to the end,
If the internal format test data is read to the end, go to step S12 and add "$ E" to the external format test data.
ND; "is written and the process ends, otherwise step S
Proceed to 10. In step S10, the change time, the signal number and the signal value described in the internal format test data at the position of the pointer are converted into a character string and written in the external format test data. After that, the pointer is advanced by 8 in step S11, and the process returns to step S9.

【0017】図5は第2のテストデータ変換手段による
動作を説明するためのフローチャートである。まず、ス
テップS1では、内部形式のテストデータの位置を示す
ポインタを「8」に設定し、ステップS2ではフラグを
初期状態に設定する。このフラグは、現在読み込んでい
る内部形式のテストデータが何かを示すものである。ス
テップS3では外部形式のテストデータを1行読み込
み、ステップS4では読み込んだ文字列を調べ、“$入
力信号;”ならばステップS5へ行き、“$出力信
号;”ならばステップS7へ行き、“$END;”なら
ば終了し、それ以外ならばステップS9へ行く。
FIG. 5 is a flow chart for explaining the operation of the second test data converting means. First, in step S1, the pointer indicating the position of the internal format test data is set to "8", and in step S2 the flag is set to the initial state. This flag indicates what kind of internal format test data is currently being read. In step S3, one line of external format test data is read. In step S4, the read character string is examined. If "$ input signal;", go to step S5. If "$ output signal;", go to step S7, " If $ END; ", the process ends, otherwise go to step S9.

【0018】ステップS5では、フラグを入力信号に設
定し、ステップS6では、ポインタの値を内部形式のテ
ストデータの入力信号の保存位置に書き込む。ステップ
S7では、フラグを出力信号に設定し、ステップS8で
は、ポインタの値を内部形式のテストデータの出力信号
の保存位置に書き込む。ステップS9ではフラグを調
べ、フラグが初期状態ならばステップS3に、フラグが
入力信号ならばステップS10に、フラグが出力信号な
らばステップS12に行く。
In step S5, a flag is set to the input signal, and in step S6, the value of the pointer is written to the storage position of the input signal of the internal format test data. In step S7, the flag is set to the output signal, and in step S8, the value of the pointer is written in the storage position of the output signal of the internal format test data. In step S9, the flag is checked. If the flag is in the initial state, the process proceeds to step S3, if the flag is an input signal, the process proceeds to step S10, and if the flag is an output signal, the process proceeds to step S12.

【0019】ステップS10では、読み込んだ外部形式
のテストデータの変化時刻,信号番号,信号値を数値に
変換し、内部形式のテストデータのポインタの位置に書
き込み、ステップS11ではポインタを8進めてステッ
プS3に戻る。ステップS12では、読み込んだ外部形
式のテストデータの変化時刻,信号番号,信号値を数値
に変換し、内部形式のテストデータのポインタの位置に
書き込み、ステップS13ではポインタを8進めてステ
ップS3に戻る。
In step S10, the change time, signal number, and signal value of the read external format test data are converted into numerical values, which are written in the position of the pointer of the internal format test data. In step S11, the pointer is advanced 8 steps. Return to S3. In step S12, the change time, signal number, and signal value of the read external format test data are converted into numerical values and written in the position of the pointer of the internal format test data. In step S13, the pointer is advanced by 8 and returns to step S3. .

【0020】[0020]

【発明の効果】この発明によれば、ティーチングによっ
て作成した内部形式のテストデータを外部形式のデータ
に変換する第1の変換手段と、その逆の変換を行なう第
2の変換手段とを設けるようにしたので、テストデータ
の一部を修正したり、部分的に変更して新しいテストデ
ータを作成する場合の時間を著しく短縮し得るという利
点が得られる。
According to the present invention, the first conversion means for converting the test data in the internal format created by teaching into the data in the external format, and the second conversion means for performing the reverse conversion are provided. Therefore, there is an advantage that the time required for modifying a part of the test data or partially modifying the test data to create new test data can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の実施例を示す構成図である。FIG. 1 is a configuration diagram showing an embodiment of the present invention.

【図2】図1のテストデータ作成手段で作成される内部
形式のテストデータを示す構造図である。
FIG. 2 is a structural diagram showing test data in an internal format created by the test data creating means in FIG.

【図3】図1の第1のテストデータ変換手段で作成され
る外部形式のテストデータを示す構造図である。
FIG. 3 is a structural diagram showing test data in an external format created by the first test data converting means in FIG.

【図4】第1のテストデータ変換手段による動作を示す
フローチャートである。
FIG. 4 is a flowchart showing an operation of the first test data converting means.

【図5】第2のテストデータ変換手段による動作を示す
フローチャートである。
FIG. 5 is a flowchart showing an operation of the second test data converting means.

【図6】従来例を示す構成図である。FIG. 6 is a configuration diagram showing a conventional example.

【図7】別の従来例を示す構成図である。FIG. 7 is a configuration diagram showing another conventional example.

【符号の説明】[Explanation of symbols]

1…被試験装置、2…信号制御手段、3…合否判定手
段、4…テストデータ記憶手段、5…第1テストデータ
変換手段、6…第2テストデータ変換手段、7…テスト
データ編集手段、8…テストデータ作成手段、9…通信
制御部。
1 ... Device under test, 2 ... Signal control means, 3 ... Pass / fail judgment means, 4 ... Test data storage means, 5 ... First test data conversion means, 6 ... Second test data conversion means, 7 ... Test data editing means, 8 ... Test data creating means, 9 ... Communication control unit.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 被試験装置に入力信号を与え、その結果
被試験装置から得られる出力信号を、予め設定されてい
る正解信号と比較して合否を判定する自動試験機であっ
て、 被試験装置への入力信号と被試験装置の出力信号とから
内部形式のテストデータを作成するテストデータ作成手
段と、その内部形式のテストデータを外部形式のテスト
データに変換する第1のテストデータ変換手段と、その
外部形式のテストデータを編集するテストデータ編集手
段と、その編集された外部形式のテストデータを内部形
式のテストデータに変換する第2のテストデータ変換手
段とを備えてなることを特徴とする自動試験機。
1. An automatic tester for inputting an input signal to a device under test and comparing the output signal obtained from the device under test with a preset correct answer signal to determine pass / fail, comprising: Test data creating means for creating test data in internal format from an input signal to the device and output signal of the device under test, and first test data converting means for converting test data in the internal format into test data in external format. And test data editing means for editing the test data in the external format, and second test data converting means for converting the edited test data in the external format into test data in the internal format. And an automatic testing machine.
JP6121059A 1994-06-02 1994-06-02 Automatic test system Pending JPH07325130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6121059A JPH07325130A (en) 1994-06-02 1994-06-02 Automatic test system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6121059A JPH07325130A (en) 1994-06-02 1994-06-02 Automatic test system

Publications (1)

Publication Number Publication Date
JPH07325130A true JPH07325130A (en) 1995-12-12

Family

ID=14801827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6121059A Pending JPH07325130A (en) 1994-06-02 1994-06-02 Automatic test system

Country Status (1)

Country Link
JP (1) JPH07325130A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022017590A1 (en) * 2020-07-21 2022-01-27 Advantest Corporation Automated test equipment and method using device specific data

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022017590A1 (en) * 2020-07-21 2022-01-27 Advantest Corporation Automated test equipment and method using device specific data

Similar Documents

Publication Publication Date Title
JPH07325130A (en) Automatic test system
JPH09159726A (en) Scan test apparatus
US5053981A (en) Method of measuring electrical characteristics of electronic circuit
JPH05157592A (en) Electronics performance test device
JPH06195216A (en) Automatic generation device for verification program
JPS6191736A (en) Editing and outputting system for main storage history information
JP3097132B2 (en) Test program / test standard table converter
JPS6292653A (en) Speech processor
JPH11154093A (en) Program compiler and storage medium recording compiler program
JPH1165640A (en) Device for automatically preparing operating manual list
JPH04338851A (en) Test system for output private control part
JPH0659938A (en) Device for testing program
JPH08166431A (en) Generation of test pattern for multipvalued logic device
CN115268403A (en) Automatic EOL (Ethernet out load) testing method for whole vehicle
JP2001202391A (en) Simulation method for logic circuit
JPH05127885A (en) Processing flow chart conversion system
JPH04161869A (en) Program converting method for generating test pattern
CN114778986A (en) Intelligent debugging and testing method for relay protection and safety automatic device
JPH01198148A (en) Emulator for testing bidirectional communication
CN116127933A (en) Variable basic information checking method and device
JPH05100906A (en) On-line program test support device
JPH04268673A (en) Pattern generation system
JPH01209542A (en) Logical verification device
JPH04347760A (en) Interlocking system generation method for online environment
JPH07191858A (en) Simulation interpreter