JPH07322200A - Data output device - Google Patents

Data output device

Info

Publication number
JPH07322200A
JPH07322200A JP6110968A JP11096894A JPH07322200A JP H07322200 A JPH07322200 A JP H07322200A JP 6110968 A JP6110968 A JP 6110968A JP 11096894 A JP11096894 A JP 11096894A JP H07322200 A JPH07322200 A JP H07322200A
Authority
JP
Japan
Prior art keywords
data
output
delay
selector
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6110968A
Other languages
Japanese (ja)
Inventor
Yasunobu Kato
泰信 加藤
Takushi Totsuka
卓志 戸塚
Noboru Oya
昇 大宅
Hiroyuki Shiotani
浩之 塩谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6110968A priority Critical patent/JPH07322200A/en
Publication of JPH07322200A publication Critical patent/JPH07322200A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

PURPOSE:To miniaturize a device, to reduce cost and to shorten the delay time for outputting correction data. CONSTITUTION:By a judgment device 16, the image data later than the data of a present frame by prescribed time is made to be outputted from a data transfer circuit 12, corresponding to the defect of the data reproduced and outputted by the disks such as the optical magnetic disk and hard disk, etc., that a drive 11 incorporates and the image data is made to be supplied to an adder 21 via a buffer memory 13. The image data delayed by a prescribed number of line by the FIFO memories 31 to 33 of a storage circuit 15 is selected by a selector 23 and the data is outputted to the adder 21. In the adder 21, the average value of the both inputs is made to be calculated. A selector 22 selects either one of the output of the buffer memory 13, the output of the adder 21 or the output of the selector 23 and outputs it.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばディスク等の記
録媒体に記録された画像データを再生し、再生データに
欠陥が存在する場合においては、これを補正し、出力す
る場合に用いて好適なデータ出力装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is suitable for reproducing image data recorded on a recording medium such as a disc, and correcting and outputting a defect in the reproduced data when the reproduced data is present. Data output device.

【0002】[0002]

【従来の技術】図8は、従来のデータ出力装置の一例の
構成を表している。ドライブ1は、例えば光磁気ディス
クを内蔵しており、そこにデジタル画像データを記録ま
たは再生するようになされている。再生モード時、ドラ
イブ1は、光磁気ディスクに記録されている画像データ
を再生し、出力する。この画像データは、加算器4に直
接供給されるとともに、遅延回路2と遅延回路3によ
り、それぞれ1フレーム分ずつ遅延された後(合計2フ
レーム分だけ遅延された後)、加算器4に供給される。
加算器4は、入力された画像データの平均値を演算し、
その演算結果をセレクタ5に出力する。
2. Description of the Related Art FIG. 8 shows an example of the configuration of a conventional data output device. The drive 1 has a built-in magneto-optical disk, for example, and is adapted to record or reproduce digital image data therein. In the reproduction mode, the drive 1 reproduces and outputs the image data recorded on the magneto-optical disk. This image data is directly supplied to the adder 4, and after being delayed by 1 frame each by the delay circuit 2 and the delay circuit 3 (after being delayed by 2 frames in total), is supplied to the adder 4. To be done.
The adder 4 calculates the average value of the input image data,
The calculation result is output to the selector 5.

【0003】このセレクタ5にはまた、遅延回路2が出
力する1フレーム分だけ遅延された画像データも供給さ
れている。セレクタ5は、ドライブ1より入力されたデ
ータに欠陥が存在しない場合、遅延回路2が出力する画
像データを選択し、出力する。また、ドライブ1より入
力される画像データに欠陥が存在する場合は、加算器4
の出力を選択し、出力する。これにより、欠陥の存在す
る画像データに代えて、1フレーム分だけ前の画像デー
タと、1フレーム分だけ後の画像データの平均値が、補
正データとして出力される。
The selector 5 is also supplied with image data output by the delay circuit 2 and delayed by one frame. The selector 5 selects and outputs the image data output by the delay circuit 2 when the data input from the drive 1 has no defect. If there is a defect in the image data input from the drive 1, the adder 4
Select the output of and output. As a result, instead of the image data having a defect, the average value of the image data one frame before and the image data one frame later is output as the correction data.

【0004】このようにして、光磁気ディスクより再生
された画像データに、例えばドロップアウトなどの欠陥
が存在する場合においても、その欠陥を目立たなくさ
せ、画質の劣化を防止することができる。
In this way, even if the image data reproduced from the magneto-optical disk has a defect such as a dropout, the defect can be made inconspicuous and the deterioration of the image quality can be prevented.

【0005】尚、このような補正は、再生データに欠陥
が存在する場合だけでなく、例えば、光磁気ディスクよ
り再生された画像データをデコードする処理時間が、何
らかの理由により長くなり、再生ビデオレートに間に合
わせることができないような場合にも行われる。
Such correction is not limited to the case where there is a defect in the reproduced data, but for example, the processing time for decoding the image data reproduced from the magneto-optical disk becomes longer for some reason, and the reproduced video rate is increased. It is also done when it is not possible to make it in time.

【0006】[0006]

【発明が解決しようとする課題】従来のデータ出力装置
においては、このように、2フレーム分の画像データを
遅延回路2と遅延回路3において記憶する必要があり、
遅延回路2,3として、フレームメモリなどを用いる必
要が生じ、装置が大型化するだけでなく、コスト高とな
る課題があった。また、補正のための演算を実行するた
めに、全てのデータが直ちに供給されるわけではないの
で、補正計算をしないシステムに比べ、画像データを出
力するまでに比較的長い遅延時間を必要とする課題があ
った。
In the conventional data output device, it is necessary to store the image data for two frames in the delay circuit 2 and the delay circuit 3 as described above.
Since it is necessary to use a frame memory or the like as the delay circuits 2 and 3, there is a problem that not only the device becomes large but also the cost becomes high. Further, not all the data is supplied immediately to execute the calculation for correction, so a relatively long delay time is required before image data is output, as compared with a system that does not perform correction calculation. There were challenges.

【0007】本発明はこのような状況に鑑みてなされた
ものであり、装置を小型化し、低コスト化することがで
きるようにするとともに、遅延時間を短くすることがで
きるようにするものである。
The present invention has been made in view of such a situation, and it is possible to reduce the size and cost of the apparatus and to shorten the delay time. .

【0008】[0008]

【課題を解決するための手段】本発明のデータ出力装置
は、出力したデータを記憶する記憶手段(例えば図1の
記憶回路15)と、入力データから代替データを選択す
る代替データ選択手段(例えば図1のデータ転送回路1
2)と、入力データの欠陥に対応して補正方式を決定す
る決定手段(例えば図1の判断器16)と、決定手段に
より決定された補正方式に従って、記憶手段と代替デー
タ選択手段の少なくとも一方から出力されたデータを補
正する補正手段(例えば図1の補正回路14)とを備え
ることを特徴とする。
A data output device of the present invention comprises a storage means (for example, the storage circuit 15 in FIG. 1) for storing output data, and a substitute data selection means (for example, storage circuit 15 in FIG. 1) for selecting substitute data from input data. Data transfer circuit 1 of FIG.
2), a deciding means (for example, the deciding device 16 in FIG. 1) for deciding the correction method corresponding to the defect of the input data, and at least one of the storing means and the alternative data selecting means according to the correction method decided by the deciding means And a correction unit (for example, the correction circuit 14 in FIG. 1) that corrects the data output from the device.

【0009】この記憶手段には、出力したデータを異な
る時間だけ遅延して、複数の遅延データを生成させるよ
うにすることができる。この場合、記憶手段を、縦続接
続された複数のFIFOメモリ(例えば図1のFIFO
メモリ31乃至33)により構成することができる。こ
のFIFOメモリは、例えば、データを1ライン分遅延
して出力する第1のFIFOメモリ(例えば図1のFI
FOメモリ31)と、第1のFIFOメモリより出力さ
れたデータを262ライン分遅延して出力する第2のF
IFOメモリ(例えば図1のFIFOメモリ32)と、
第2のFIFOメモリより出力されたデータを262ラ
イン分遅延して出力する第3のFIFOメモリ(例えば
図1のFIFOメモリ33)とにより構成することがで
きる。
In this storage means, the output data can be delayed by different times to generate a plurality of delayed data. In this case, the storage means is composed of a plurality of cascade-connected FIFO memories (for example, the FIFO memory of FIG. 1).
It can be configured by the memories 31 to 33). This FIFO memory is, for example, a first FIFO memory (for example, FI of FIG. 1) that delays and outputs data by one line.
FO memory 31) and a second F that delays and outputs the data output from the first FIFO memory by 262 lines.
An IFO memory (for example, the FIFO memory 32 of FIG. 1),
It can be configured by a third FIFO memory (for example, the FIFO memory 33 in FIG. 1) that delays the data output from the second FIFO memory by 262 lines and outputs the delayed data.

【0010】また、この補正手段は、異なる遅延時間を
有する複数の遅延データの中から所定のものを選択する
遅延データ選択手段(例えば図1のセレクタ23)と、
代替データ選択手段により選択された代替データと、遅
延データ選択手段により選択された遅延データから補正
データを演算する演算手段(例えば図1の加算器21)
と、代替データ選択手段により選択された代替データ、
遅延データ選択手段により選択された遅延データ、また
は演算手段により演算された補正データのいずれかを選
択し、出力する出力データ選択手段(例えば図1のセレ
クタ22)とにより構成することができる。
Further, the correcting means includes delay data selecting means (for example, the selector 23 in FIG. 1) for selecting a predetermined one from a plurality of delay data having different delay times.
Arithmetic means for computing correction data from the alternative data selected by the alternative data selecting means and the delay data selected by the delay data selecting means (for example, adder 21 in FIG. 1).
And the alternative data selected by the alternative data selection means,
It can be configured by the output data selection unit (for example, the selector 22 in FIG. 1) that selects and outputs either the delay data selected by the delay data selection unit or the correction data calculated by the calculation unit.

【0011】演算手段には、代替データ選択手段により
選択された代替データと、遅延データ選択手段により選
択された遅延データの平均値を演算させるようにするこ
とができる。
The calculating means may calculate the average value of the alternative data selected by the alternative data selecting means and the delay data selected by the delay data selecting means.

【0012】[0012]

【作用】上記構成のデータ出力装置においては、一旦出
力されたデータが記憶回路15により記憶される。そし
て、データ転送回路12により選択された代替データ
と、記憶回路15により所定時間だけ遅延された遅延デ
ータとから、補正回路14において補正データが演算さ
れる。従って、装置を小型化し、低コスト化することが
できるばかりでなく、画像データを出力するのに必要な
遅延時間を短くすることが可能となる。
In the data output device having the above structure, the once output data is stored in the storage circuit 15. Then, the correction data is calculated in the correction circuit 14 from the alternative data selected by the data transfer circuit 12 and the delay data delayed by the storage circuit 15 for a predetermined time. Therefore, not only can the device be downsized and the cost can be reduced, but also the delay time required for outputting the image data can be shortened.

【0013】[0013]

【実施例】図1は、本発明のデータ出力装置の一実施例
の構成を示すブロック図である。ドライブ11は、例え
ば、光磁気ディスク、ハードディスク等のディスク(図
示せず)を内蔵しており、そこに画像データを記録また
は再生するようになされている。データ転送回路12
は、再生モード時、ドライブ11を制御し、ディスクの
所定の位置に記録されているデータを再生させ、その転
送を受けるようになされている。データ転送回路12
は、ドライブ11より供給された画像データをデコード
し、バッファメモリ13を介して補正回路14に供給す
るようになされている。
1 is a block diagram showing the configuration of an embodiment of a data output device of the present invention. The drive 11 has a built-in disk (not shown) such as a magneto-optical disk and a hard disk, and is configured to record or reproduce image data therein. Data transfer circuit 12
In the reproduction mode, the drive 11 is controlled to reproduce the data recorded at a predetermined position on the disc and receive the transfer. Data transfer circuit 12
Is configured to decode the image data supplied from the drive 11 and supply it to the correction circuit 14 via the buffer memory 13.

【0014】補正回路14は、3つの入力から1つを選
択し、出力するセレクタ23、バッファメモリ13より
供給されたデータとセレクタ23が出力するデータとの
平均値を演算し、出力する加算器21、並びに、加算器
21の出力、バッファメモリ13より供給されるデー
タ、またはセレクタ23の出力のいずれか1つを選択
し、出力するセレクタ22を有している。
The correction circuit 14 selects one of the three inputs, outputs the selector 23, calculates the average value of the data supplied from the buffer memory 13 and the data output by the selector 23, and outputs the adder. 21 and a selector 22 for selecting and outputting any one of the output of the adder 21, the data supplied from the buffer memory 13 and the output of the selector 23.

【0015】セレクタ22の出力は、図示せぬ回路に供
給されるとともに、記憶回路15に供給され、記憶され
るようになされている。記憶回路15は、それぞれ縦続
接続されたFIFOメモリ31乃至33により構成され
ている。
The output of the selector 22 is supplied to a circuit (not shown) and also to the storage circuit 15 for storage. The memory circuit 15 is composed of FIFO memories 31 to 33 that are connected in cascade.

【0016】FIFOメモリ31は、入力された画像デ
ータを1ライン(1H)分だけ遅延し、FIFOメモリ
32に供給している。FIFOメモリ32は、入力され
た画像データを262ライン(262H)分だけ遅延
し、FIFOメモリ33に出力する。FIFOメモリ3
3は、入力された画像データを262ライン(262
H)分だけ遅延して出力する。
The FIFO memory 31 delays the input image data by one line (1H) and supplies it to the FIFO memory 32. The FIFO memory 32 delays the input image data by 262 lines (262H) and outputs it to the FIFO memory 33. FIFO memory 3
3 receives the input image data as 262 lines (262
The output is delayed by H).

【0017】補正回路14のセレクタ23は、FIFO
メモリ31が出力する1ライン分だけ遅延された遅延画
像データ、FIFOメモリ32が出力する合計263H
分だけ遅延された遅延画像データ、または、FIFOメ
モリ33が出力する合計525H分(1フレーム分)だ
け遅延された遅延画像データのいずれかを選択するよう
になされている。
The selector 23 of the correction circuit 14 is a FIFO.
Delay image data delayed by one line output from the memory 31, total 263H output from the FIFO memory 32
Either the delayed image data delayed by that amount or the delayed image data delayed by a total of 525H (one frame) output from the FIFO memory 33 is selected.

【0018】判断器16は、ドライブ11が再生出力す
る画像データの欠陥の有無などを判断し、その判断結果
に対応して、データ転送回路12、セレクタ22,23
を制御し、補正回路14に、所定の方式に従った補正を
実行させるようになされている。
The judgment device 16 judges whether or not there is a defect in the image data reproduced and output by the drive 11, and in accordance with the judgment result, the data transfer circuit 12, the selectors 22 and 23.
Is controlled to cause the correction circuit 14 to execute correction according to a predetermined method.

【0019】次に、図2のフローチャートを参照して、
その動作について説明する。判断器16は、図示せぬ入
力部より再生の指令が入力されると、データ転送回路1
2を介してドライブ11を制御し、ドライブ11に、デ
ィスクに記録されている画像データを再生させる。ドラ
イブ11は、この指令の入力を受けたとき、ディスクに
記録されている画像データを再生し、データ転送回路1
2に出力する。データ転送回路12は、入力された画像
データの欠陥の有無などを検知し、その検知信号を判断
器16に出力する。判断器16は、入力された検知信号
に対応して、図2のフローチャートに示すようにして補
正方式を決定する。
Next, referring to the flowchart of FIG.
The operation will be described. When a reproduction command is input from an input unit (not shown), the determiner 16 receives the data transfer circuit 1
The drive 11 is controlled via 2 to cause the drive 11 to reproduce the image data recorded on the disc. When the drive 11 receives the input of this command, the drive 11 reproduces the image data recorded on the disc, and the data transfer circuit 1
Output to 2. The data transfer circuit 12 detects the presence or absence of a defect in the input image data and outputs the detection signal to the determiner 16. The determiner 16 determines the correction method according to the input detection signal as shown in the flowchart of FIG.

【0020】即ち、最初にステップS1において、現在
再生しているデータが正常であるか否かが判定される。
再生しているデータが正常である場合、ステップS2に
進み、再生データを選択する処理が実行される。即ち、
判断器16は、セレクタ22を制御し、バッファメモリ
13より供給されるデータをそのまま選択させる。これ
により、データ転送回路12を介してバッファメモリ1
3に供給され、記憶されたデータがそのままセレクタ2
2により選択され、出力される。即ち、この場合におい
ては、再生データに特に欠陥が存在しないため、補正処
理は行われず、再生データがそのまま選択、出力され
る。
That is, first, in step S1, it is determined whether or not the data currently being reproduced is normal.
If the reproduced data is normal, the process proceeds to step S2, and the process of selecting the reproduced data is executed. That is,
The determiner 16 controls the selector 22 to select the data supplied from the buffer memory 13 as it is. This causes the buffer memory 1 to pass through the data transfer circuit 12.
The data supplied to and stored in the selector 3 is directly used in the selector 2
2 is selected and output. That is, in this case, since there is no particular defect in the reproduced data, the correction process is not performed and the reproduced data is selected and output as it is.

【0021】ステップS1において、再生データが正常
でないと判定された場合、ステップS3に進み、同一フ
ィールドの上下のラインのデータが正常であるか否かが
判定される。即ち、ディスクに記録されている画像デー
タが、例えばNTSC方式の画像データである場合、各
フレームのデータは、奇数フィールド(第1フィール
ド)のデータと、偶数フィールド(第2フィールド)の
データとにより構成されている。
When it is determined in step S1 that the reproduced data is not normal, the process proceeds to step S3, and it is determined whether or not the data on the upper and lower lines of the same field is normal. That is, when the image data recorded on the disc is, for example, NTSC image data, the data of each frame is composed of the data of the odd field (first field) and the data of the even field (second field). It is configured.

【0022】いま、再生しているのが、例えば図3に示
すように、第2フィールドのデータである場合、この第
2フィールドの所定の画素データに欠陥が存在すると、
ステップS1において判定されたので、その画素データ
の上側のライン(第2フィールド)の画素データAと、
下側のライン(第2フィールド)の画素データBが正常
であるか否かが判定される。
If the data being reproduced is the data of the second field, as shown in FIG. 3, for example, if there is a defect in the predetermined pixel data of the second field,
Since it is determined in step S1, the pixel data A of the upper line (second field) of the pixel data,
It is determined whether or not the pixel data B on the lower line (second field) is normal.

【0023】画素データAとBが両方とも正常である場
合、ステップS4に進み、フィールド内空間平均補正処
理が実行される。即ち、判断器16は、データ転送回路
12を制御し、バッファメモリ13を介して、加算器2
1に、欠陥が発見された画素データより1ライン分だけ
後の画素データBを供給させる。
If both the pixel data A and B are normal, the process proceeds to step S4 and the in-field spatial average correction process is executed. That is, the determiner 16 controls the data transfer circuit 12 and, via the buffer memory 13, the adder 2
1 is supplied with pixel data B which is one line after the pixel data in which the defect is found.

【0024】一方、セレクタ22より出力された画像デ
ータが、記憶回路15のFIFOメモリ31により1ラ
イン分だけ遅延され、セレクタ23に供給されている。
判断器16は、セレクタ23を制御し、この1ライン分
だけ遅延された画素データ、即ち、図3における欠陥の
存在する画素データの1ライン分だけ前の画素データA
を選択し、加算器21に供給させる。
On the other hand, the image data output from the selector 22 is delayed by one line by the FIFO memory 31 of the storage circuit 15 and supplied to the selector 23.
The determiner 16 controls the selector 23, and the pixel data delayed by this one line, that is, the pixel data A that is one line before the defective pixel data in FIG.
Is selected and supplied to the adder 21.

【0025】加算器21は、バッファメモリ13より供
給された画素データBと、セレクタ23より供給された
画素データをAを加算し、その和の1/2の値、即ち、
平均値を演算し、出力する。判断器16は、セレクタ2
2を制御し、この加算器21が出力する平均値データを
選択させ、出力させる。これにより、図3に示すよう
に、1ライン分だけ前の画素データAと、1ライン分だ
け後の画素データBとの平均値((A+B)/2)によ
り、欠陥の有る画素データが補間されたことになる。
The adder 21 adds A to the pixel data B supplied from the buffer memory 13 and the pixel data supplied from the selector 23, and a value of 1/2 of the sum, that is,
Calculate and output the average value. The determiner 16 is the selector 2
2 is controlled to select and output the average value data output by the adder 21. As a result, as shown in FIG. 3, the defective pixel data is interpolated by the average value ((A + B) / 2) of the pixel data A one line before and the pixel data B one line later. It was done.

【0026】ステップS3において、同一フィールドの
上下のラインデータが正常でないと判定された場合、即
ち、図3における画素データAまたはBのうち、少なく
とも一方が正常でないと判定された場合、ステップS5
に進み、前のフィールドの上下のラインのデータが正常
であるか否かが判定される。即ち、図4に示すように、
現在再生されている第2フィールドのデータの前の第1
フィールドの上側のラインの画素データAと、下側のラ
インの画素データBが正常であるか否かが判定される。
画素データAとBが正常であると判定された場合におい
ては、ステップS6に進み、フレーム内空間平均補正処
理が実行される。
If it is determined in step S3 that the upper and lower line data of the same field is not normal, that is, if it is determined that at least one of the pixel data A or B in FIG. 3 is not normal, step S5.
Then, it is determined whether or not the data on the upper and lower lines of the previous field is normal. That is, as shown in FIG.
The first before the currently reproduced second field data
It is determined whether the pixel data A of the upper line of the field and the pixel data B of the lower line of the field are normal.
When it is determined that the pixel data A and B are normal, the process proceeds to step S6, and the intra-frame spatial average correction process is executed.

【0027】即ち、判断器16は、データ転送回路12
を制御し、ドライブ11から、現在の画素データの26
2ライン前の(第1フィールドの)画素データAを再生
出力させる。この画素データAが、バッファメモリ13
を介して加算器21に供給される。
That is, the judging device 16 is constituted by the data transfer circuit 12
The drive 11 to control the current pixel data 26
The pixel data A (of the first field) two lines before is reproduced and output. This pixel data A is stored in the buffer memory 13
Is supplied to the adder 21 via.

【0028】一方、判断器16は、セレクタ23を制御
し、FIFOメモリ32が出力する263ライン分だけ
前の画素データBを選択させ、加算器21に供給させ
る。加算器21は、バッファメモリ13より供給される
画素データAと、セレクタ23より供給される画素デー
タBとの平均値((A+B)/2)を演算し、セレクタ
22に出力する。判断器16は、セレクタ22に、この
加算器21の出力を選択させる。これにより、図4に示
すように、第2フィールドの欠陥の有る画素データに代
えて、第1フィールドの1ライン上側の画素データA
と、1ライン下側の画素データBとにより補間したデー
タ((A+B)/2)が出力される。
On the other hand, the determiner 16 controls the selector 23 to select the pixel data B which is 263 lines before and which is output from the FIFO memory 32, and supplies it to the adder 21. The adder 21 calculates the average value ((A + B) / 2) of the pixel data A supplied from the buffer memory 13 and the pixel data B supplied from the selector 23, and outputs it to the selector 22. The determiner 16 causes the selector 22 to select the output of the adder 21. As a result, as shown in FIG. 4, instead of the defective pixel data in the second field, the pixel data A one line above in the first field
And the data ((A + B) / 2) interpolated by the pixel data B on the lower side of one line are output.

【0029】ステップS5において、前のフィールドの
上下のラインのデータが正常でないと判定された場合、
即ち、図4における画素データAまたは画素データBの
うち、少なくとも一方が正常でないと判定された場合、
ステップS7に進み、後フレームの同一のラインのデー
タが正常であるか否かが判定される。即ち、図5に示す
ように、現フレームの画素データAに対応する1フレー
ムだけ後のフレームの画素データA”が正常であるか否
かが判定される。この画素データA”が正常ではないと
判定された場合、ステップS8に進み、前フレーム補正
処理が実行される。
If it is determined in step S5 that the data on the upper and lower lines of the previous field is not normal,
That is, when it is determined that at least one of the pixel data A and the pixel data B in FIG. 4 is not normal,
In step S7, it is determined whether the data on the same line in the subsequent frame is normal. That is, as shown in FIG. 5, it is determined whether or not the pixel data A ″ of the frame one frame after the pixel data A of the current frame is normal. This pixel data A ″ is not normal. If it is determined, the process proceeds to step S8, and the previous frame correction process is executed.

【0030】即ち、判断器16は、セレクタ23を制御
し、FIFOメモリ33が出力する525ライン(1フ
レーム)分だけ前の画素データA’を選択させる。判断
器16は、さらにセレクタ22を制御し、セレクタ23
が選択、出力する画素データA’を選択、出力させる。
これにより、図5に示すように、現フレームの欠陥の有
る画素データAに代えて、1フレームだけ前のフレーム
の画素データA’が出力される。
That is, the judging device 16 controls the selector 23 to select the pixel data A'preceding by 525 lines (one frame) output from the FIFO memory 33. The determiner 16 further controls the selector 22, and the selector 23
Selects and outputs pixel data A ′ to be selected and output.
As a result, as shown in FIG. 5, the pixel data A ′ of the previous frame is output instead of the defective pixel data A of the current frame.

【0031】ステップS7においては、前フレームの同
一ライン上のデータA’が正常であると判定されたわけ
ではないが、少なくとも後フレームの同一ラインのデー
タA”は正常でないことが判明している。そこで、後フ
レームのデータA”は、補間のために用いずに、前フレ
ームのデータA’を補間のために用いるのである。
In step S7, it has not been determined that the data A'on the same line in the previous frame is normal, but it has been found that at least the data A "on the same line in the subsequent frame is not normal. Therefore, the data A ″ of the subsequent frame is not used for interpolation, but the data A ′ of the previous frame is used for interpolation.

【0032】前フレームのデータA’が正常であれば、
適切な補正が行われるし、前フレームのデータA’が正
常でない場合においては、必ずしも適正な補正が行われ
ないことになる。しかしながら、前フレームのデータ
A’は、上述したように、補正回路14により何らかの
補正が行われたか、あるいは正しいデータがそのまま選
択、出力されたデータであるから、欠陥の有るデータが
そのまま用いられるようなことがない。
If the data A'in the previous frame is normal,
Appropriate correction is performed, and when the data A ′ of the previous frame is not normal, proper correction is not necessarily performed. However, since the data A ′ of the previous frame has been corrected by the correction circuit 14 or the correct data has been selected and output as it is as described above, the defective data may be used as it is. There is nothing.

【0033】ステップS7において、後フレームの同一
ラインのデータが正常であると判定された場合、即ち、
図5において、画素データA”が正常であると判定され
た場合、ステップS9に進み、前フレームの同一ライン
のデータが正常であるか否かが判定される。即ち、図5
における画素データA’が正常であるか否かが判定され
る。画素データがA’が正常ではないと判定された場
合、ステップS10に進み、後フレーム補正処理が実行
される。
If it is determined in step S7 that the data on the same line in the subsequent frame is normal, that is,
5, when it is determined that the pixel data A ″ is normal, the process proceeds to step S9, and it is determined whether or not the data on the same line in the previous frame is normal.
It is determined whether or not the pixel data A ′ in is normal. When it is determined that the pixel data A ′ is not normal, the process proceeds to step S10, and the post-frame correction process is executed.

【0034】即ち、判断器16は、データ転送回路12
を制御し、ドライブ11から525ライン分だけ後の画
素データを、ドライブ11から選択、出力させる。そし
て、セレクタ22を制御し、データ転送回路12がバッ
ファメモリ13を介して出力する525ライン分だけ後
のデータを選択、出力させる。
That is, the judging device 16 is constituted by the data transfer circuit 12
The pixel data after 525 lines from the drive 11 is selected and output from the drive 11. Then, the selector 22 is controlled to select and output the data after 525 lines output by the data transfer circuit 12 via the buffer memory 13.

【0035】即ち、図6において、現フレームの欠陥の
有る画素データAに代えて、1フレームだけ後のフレー
ムの同一の画素データA”(このデータは、ステップS
7で、正常なデータと判定されている)を補間データと
して出力させる。
That is, in FIG. 6, in place of the defective pixel data A of the current frame, the same pixel data A ″ of the frame one frame later (this data corresponds to step S
(Determined as normal data in 7) is output as interpolation data.

【0036】ステップS9において、前フレームの同一
ラインのデータが正常であると判定された場合、即ち、
図5における画素データA’が正常であると判定された
場合、ステップS7において、図5における1フレーム
分だけ後の画素データA”も正常であると判定されてい
るため、この場合においては、ステップS11に進み、
時間平均補正処理が実行される。
If it is determined in step S9 that the data on the same line in the previous frame is normal, that is,
When it is determined that the pixel data A ′ in FIG. 5 is normal, it is determined in step S7 that the pixel data A ″ after one frame in FIG. 5 is also normal, and in this case, Go to step S11,
Time average correction processing is executed.

【0037】即ち、図7に示すように、欠陥の有る画素
データより1フレームだけ前の画素データA(図5にお
ける画素データA’)と、1フレーム分だけ後のフレー
ムの画素データB(図5における画素データA”)との
平均値((A+B)/2)が演算され、出力される。
That is, as shown in FIG. 7, the pixel data A (pixel data A ′ in FIG. 5) one frame before the defective pixel data and the pixel data B (frame) in the frame one frame later (see FIG. The average value ((A + B) / 2) with the pixel data A ″ in 5 is calculated and output.

【0038】即ち、判断器16は、データ転送回路12
を制御し、ドライブ11から1フレーム分だけ後の画素
データBを選択、出力させる。この画素データBがバッ
ファメモリ13を介して加算器21に供給される。一
方、セレクタ23を制御し、FIFOメモリ33が出力
する525ライン分(1フレーム分)だけ前の画素デー
タAを選択し、加算器21に供給させる。加算器21
は、両入力の平均値を演算し、セレクタ22に出力す
る。判断器16は、セレクタ22を制御し、加算器21
が出力する画素データを選択、出力させる。
That is, the judging device 16 is constituted by the data transfer circuit 12
The pixel data B after one frame from the drive 11 is selected and output. This pixel data B is supplied to the adder 21 via the buffer memory 13. On the other hand, the selector 23 is controlled to select the pixel data A output by 525 lines (one frame) output from the FIFO memory 33 and supply the pixel data A to the adder 21. Adder 21
Calculates the average value of both inputs and outputs it to the selector 22. The determiner 16 controls the selector 22 to add the adder 21.
Select and output the pixel data output by.

【0039】このように、1フレーム分だけ後のデータ
をデータ転送回路12から、その都度供給させるように
したので、従来の図8における遅延回路2が不要とな
り、その分だけ、装置の小型化、低コスト化が可能にな
る。また、その分だけ、遅延時間も従来の場合より短く
することができる。
As described above, since the data after one frame is supplied from the data transfer circuit 12 each time, the conventional delay circuit 2 in FIG. 8 is not required, and the device is downsized accordingly. Therefore, the cost can be reduced. In addition, the delay time can be shortened as compared with the conventional case.

【0040】以上の実施例においては、データ転送回路
12に、ドライブ11を介してデータを供給させるよう
にしたが、このドライブ11は、所定の伝送路とするこ
とも可能である。また、バッファメモリ13も伝送路に
置き換えることが可能である。
In the above embodiments, the data transfer circuit 12 is made to supply the data via the drive 11, but the drive 11 can also be a predetermined transmission path. The buffer memory 13 can also be replaced with a transmission line.

【0041】[0041]

【発明の効果】以上の如く、本発明のデータ出力装置に
よれば、出力したデータを記憶手段に記憶させ、記憶手
段に記憶したデータと、代替データ選択手段により選択
させた代替データとから補正データを生成するようにし
たので、記憶手段の容量を、従来の場合に比べ、1/2
にすることが可能となる。その結果、装置の小型化、低
コスト化を図ることが可能となるばかりでなく、補正デ
ータを出力するための遅延時間も短くすることが可能と
なる。
As described above, according to the data output device of the present invention, the output data is stored in the storage means, and is corrected from the data stored in the storage means and the alternative data selected by the alternative data selecting means. Since the data is generated, the capacity of the storage means is half that of the conventional case.
It becomes possible to As a result, not only can the device be made smaller and the cost can be reduced, but also the delay time for outputting the correction data can be shortened.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のデータ出力装置の一実施例の構成を示
すブロック図である。
FIG. 1 is a block diagram showing a configuration of an embodiment of a data output device of the present invention.

【図2】図1の実施例の動作を説明するフローチャート
である。
FIG. 2 is a flowchart illustrating the operation of the embodiment of FIG.

【図3】フィールド内空間平均補正処理を説明する図で
ある。
FIG. 3 is a diagram illustrating an in-field spatial average correction process.

【図4】フレーム内空間平均補正処理を説明する図であ
る。
FIG. 4 is a diagram illustrating an intra-frame spatial average correction process.

【図5】前フレームデータ補正処理を説明する図であ
る。
FIG. 5 is a diagram illustrating a previous frame data correction process.

【図6】後フレームデータ補正処理を説明する図であ
る。
FIG. 6 is a diagram illustrating a post-frame data correction process.

【図7】時間平均補正処理を説明する図である。FIG. 7 is a diagram illustrating a time average correction process.

【図8】従来のデータ出力装置の一例の構成を示すブロ
ック図である。
FIG. 8 is a block diagram showing a configuration of an example of a conventional data output device.

【符号の説明】[Explanation of symbols]

1 ドライブ 2,3 遅延回路 4 加算器 5 セレクタ 11 ドライブ 12 データ転送回路 13 バッファメモリ 14 補正回路 15 記憶回路 16 判断器 21 加算器 22,23 セレクタ 31乃至33 FIFOメモリ 1 Drive 2, 3 Delay Circuit 4 Adder 5 Selector 11 Drive 12 Data Transfer Circuit 13 Buffer Memory 14 Correction Circuit 15 Storage Circuit 16 Judgmenter 21 Adder 22, 23 Selector 31 to 33 FIFO Memory

───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩谷 浩之 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyuki Shiotani 6-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 出力したデータを記憶する記憶手段と、 入力データから代替データを選択する代替データ選択手
段と、 前記入力データの欠陥に対応して補正方式を決定する決
定手段と、 前記決定手段により決定された補正方式に従って、前記
記憶手段と代替データ選択手段の少なくとも一方から出
力されたデータを補正する補正手段とを備えることを特
徴とするデータ出力装置。
1. A storage means for storing the output data, a substitute data selecting means for selecting substitute data from the input data, a determining means for determining a correction method corresponding to a defect in the input data, and the determining means. A data output device, comprising: a correction unit that corrects data output from at least one of the storage unit and the alternative data selection unit according to the correction method determined by.
【請求項2】 前記記憶手段は、出力したデータを異な
る時間だけ遅延して、複数の遅延データを生成すること
を特徴とする請求項1に記載のデータ出力装置。
2. The data output device according to claim 1, wherein the storage unit delays the output data by different times to generate a plurality of delayed data.
【請求項3】 前記記憶手段は、縦続接続された複数の
FIFOメモリを有することを特徴とする請求項2に記
載のデータ出力装置。
3. The data output device according to claim 2, wherein the storage means has a plurality of FIFO memories connected in cascade.
【請求項4】 前記FIFOメモリは、 データを1ライン分遅延して出力する第1のFIFOメ
モリと、 前記第1のFIFOメモリより出力されたデータを26
2ライン分遅延して出力する第2のFIFOメモリと、 前記第2のFIFOメモリより出力されたデータを26
2ライン分遅延して出力する第3のFIFOメモリとを
備えることを特徴とする請求項3に記載のデータ出力装
置。
4. The first FIFO memory outputs the data delayed by one line, and the data output from the first FIFO memory.
A second FIFO memory which delays by two lines and outputs the data, and a data output from the second FIFO memory 26
4. The data output device according to claim 3, further comprising a third FIFO memory which delays by two lines and outputs.
【請求項5】 前記補正手段は、 異なる遅延時間を有する複数の前記遅延データの中から
所定のものを選択する遅延データ選択手段と、 前記代替データ選択手段により選択された代替データ
と、前記遅延データ選択手段により選択された遅延デー
タから補正データを演算する演算手段と、 前記代替データ選択手段により選択された代替データ、
前記遅延データ選択手段により選択された遅延データ、
または前記演算手段により演算された補正データのいず
れかを選択し、出力する出力データ選択手段とを備える
ことを特徴とする請求項2,3または4に記載のデータ
出力装置。
5. The delay data selecting means for selecting a predetermined one from a plurality of the delay data having different delay times, the alternative data selected by the alternative data selecting means, and the delay. Computing means for computing the correction data from the delay data selected by the data selecting means, and the alternative data selected by the alternative data selecting means,
Delay data selected by the delay data selection means,
The data output device according to claim 2, 3 or 4, further comprising output data selection means for selecting and outputting any one of the correction data calculated by the calculation means.
【請求項6】 前記演算手段は、前記代替データ選択手
段により選択された代替データと、前記遅延データ選択
手段により選択された遅延データの平均値を演算するこ
とを特徴とする請求項5に記載のデータ出力装置。
6. The arithmetic unit according to claim 5, wherein the arithmetic unit calculates an average value of the alternative data selected by the alternative data selecting unit and the delay data selected by the delay data selecting unit. Data output device.
JP6110968A 1994-05-25 1994-05-25 Data output device Withdrawn JPH07322200A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6110968A JPH07322200A (en) 1994-05-25 1994-05-25 Data output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6110968A JPH07322200A (en) 1994-05-25 1994-05-25 Data output device

Publications (1)

Publication Number Publication Date
JPH07322200A true JPH07322200A (en) 1995-12-08

Family

ID=14549080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6110968A Withdrawn JPH07322200A (en) 1994-05-25 1994-05-25 Data output device

Country Status (1)

Country Link
JP (1) JPH07322200A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195096A (en) * 2006-01-23 2007-08-02 Sanyo Electric Co Ltd Electronic camera

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007195096A (en) * 2006-01-23 2007-08-02 Sanyo Electric Co Ltd Electronic camera

Similar Documents

Publication Publication Date Title
US5677901A (en) Methods and appartus for reproducing and decoding data recorded on a disk
US6078693A (en) Method and apparatus for reproducing encoded data
JP4458714B2 (en) Image decoding apparatus, image decoding method, and program
JPH0682495B2 (en) Temporal error correction circuit
JPH07272445A (en) Recording medium and its reproducing apparatus
JP2637438B2 (en) Image processing device
JPH07322200A (en) Data output device
JPH11353804A (en) Recording and reproducing apparatus and method therefor, and providing medium
JPH09261589A (en) Method and device for decoding and displaying image data
JP2001177829A (en) Method for reproducing moving picture data and moving picture data reproducing device
JP2998640B2 (en) Video playback device
JP3775525B2 (en) Decoding device and decoding method
JP2004531943A (en) How to handle image flow
JPH06282946A (en) Picture signal reproducing device
JPH0887840A (en) Reproducer and data processor
JP3268349B2 (en) Speech synthesizer
JPH07184162A (en) Picture processing unit
JPH05227508A (en) Picture recognition degree improving circuit
JP2983775B2 (en) Error correction and noise suppression circuit
JP2001043628A (en) Magnetic recording and reproducing device
JPH076509A (en) Device and method for reproducing digital signal
JP2000013741A (en) Video recorder and video reproducing device
JPH0877704A (en) Address controller
JPH0823513A (en) Picture information recording and reproducing device
JPH078018B2 (en) Video signal adjustment device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010731