JPH07316823A - Plasma cvd method and device therefor - Google Patents

Plasma cvd method and device therefor

Info

Publication number
JPH07316823A
JPH07316823A JP11730494A JP11730494A JPH07316823A JP H07316823 A JPH07316823 A JP H07316823A JP 11730494 A JP11730494 A JP 11730494A JP 11730494 A JP11730494 A JP 11730494A JP H07316823 A JPH07316823 A JP H07316823A
Authority
JP
Japan
Prior art keywords
substrate
plasma cvd
plasma
helicon wave
species
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11730494A
Other languages
Japanese (ja)
Inventor
Shingo Kadomura
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11730494A priority Critical patent/JPH07316823A/en
Publication of JPH07316823A publication Critical patent/JPH07316823A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To flatten the surface of a substrate to be treated by cooling the substrate in a plasma CVD chamber below the dew point of the deposition species by a substrate stage cooling means and irradiating the substrate with helicon wave plasma. CONSTITUTION:A substrate stage 2 is provided coaxially with a bell jar 5 in a CVD chamber 15. A substrate 1 to be treated is placed on the stage 2 and cooled by a cooling means 3. The deposition species is supplied on the substrate 1 from a second gas showering 14, liquefied and condensed. A gas supplied to the bell jar 5 from a first gas showering 13 is converted into the reaction species by the helicon wave plasma formed by the helicon wave antenna 6 and solenoid coil assembly 9, and the reaction species is injected into the substrate 1. The deposition species and reaction species are alternately injected to apply plasma CVD. The liquefaction and densification are alternately and continuously applied, and the substrate surface is flattened. A dense and good- quality film is formed in this way.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプラズマCVD装置およ
びプラズマCVD方法に関し、更に詳しくは段差や凹部
を有する被処理基板上に形成して平坦な表面を得ること
ができるとともに、膜質に優れた酸化シリコン系等の絶
縁膜を形成する場合に用いて有用なプラズマCVD装置
およびプラズマCVD方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma CVD apparatus and a plasma CVD method, and more specifically, it can form a flat surface on a substrate to be processed having a step or a concave portion and is excellent in film quality. The present invention relates to a plasma CVD apparatus and a plasma CVD method that are useful when forming an insulating film such as a silicon-based film.

【0002】[0002]

【従来の技術】LSI等の半導体装置の高集積度化が進
展し、そのデザインルールがサブハーフミクロンからク
ォータミクロンのレベルへと微細化されるに伴い、内部
配線のパターン幅も縮小されつつある。一方配線抵抗を
低いレベルに保ち信号伝播の遅延や各種マイグレーショ
ンを防止するには、Cu等低抵抗の配線材料の採用もさ
ることながら、配線の断面積を確保することが必要であ
る。すなわち配線の高さはある程度必要であることか
ら、配線のアスペクト比は増加の傾向にある。かかる微
細配線を多層配線として用いる場合には、下層配線によ
り形成された段差や凹部上に平坦化層間絶縁膜を形成し
てフラットな表面を確保し、この上に上層配線を形成す
るプロセスを繰り返すことが必要となる。
2. Description of the Related Art As semiconductor devices such as LSIs have been highly integrated and their design rules have been miniaturized from the sub-half micron level to the quarter micron level, the pattern width of internal wiring has been reduced. . On the other hand, in order to keep the wiring resistance at a low level and prevent delay of signal propagation and various migrations, it is necessary to secure the cross-sectional area of the wiring while adopting a wiring material of low resistance such as Cu. That is, since the height of the wiring is required to some extent, the aspect ratio of the wiring tends to increase. When such fine wiring is used as a multilayer wiring, a process of forming a flattened interlayer insulating film on a step or a recess formed by the lower layer wiring to secure a flat surface and forming an upper layer wiring thereon is repeated. Will be required.

【0003】また、同一の半導体チップ上に形成された
素子間の相互干渉を回避するためのトレンチアイソレー
ションや、DRAMのトレンチキャパシタ等、半導体基
板に形成されたアスペクト比の大きな溝を絶縁材料や誘
電体材料で平坦に埋め込む方法は、高集積度化された半
導体装置の製造プロセスに不可欠である。このように、
被処理基板上に形成された段差、凹部や溝を膜質に優れ
た絶縁膜で埋め込み、その表面を平坦化する、いわゆる
グローバル平坦化技術が高集積度半導体装置のキープロ
セスの1つとなっている。
In addition, trench isolation for avoiding mutual interference between elements formed on the same semiconductor chip, trench capacitors of DRAM, etc., formed on a semiconductor substrate with a large aspect ratio, are made of insulating material. The method of flatly filling with a dielectric material is indispensable for the manufacturing process of highly integrated semiconductor devices. in this way,
The so-called global flattening technique of filling the steps, recesses and grooves formed on the substrate to be processed with an insulating film having excellent film quality and flattening the surface thereof is one of the key processes of the highly integrated semiconductor device. .

【0004】従来より各種の平坦化層間絶縁膜の形成方
法が開発されており、例えば月間セミコンダクター・ワ
ールド誌(プレスジャーナル社刊)1989年11月号
81ページにはこれら形成方法の総説が掲載されてい
る。このうち、TEOS(Tetraethyl or
thosilicate、あるいは Tetraeth
oxy silane)等の有機シランガスと、O2
たはO3 とを原料ガスとしたCVD法による酸化シリコ
ン系の絶縁膜は、成膜時に下地段差を吸収して良好なス
テップカバリッジを得ることができる、いわゆるセルフ
フロープロセスとして注目されている。中でもプラズマ
CVDによれば、400℃程度以下迄反応温度を下げら
れることから、Al系金属配線上の層間絶縁膜としての
利用も可能となりつつある。
Conventionally, various methods for forming a planarized interlayer insulating film have been developed. For example, a monthly review of these forming methods can be found in Monthly Semiconductor World magazine (published by Press Journal) November 1989, page 81. ing. Of these, TEOS (Tetraethyl or
thosilicate, or Tetraeth
A silicon oxide-based insulating film formed by a CVD method using an organic silane gas such as oxysilane) and O 2 or O 3 as a source gas can absorb a step difference in a base during film formation to obtain a good step coverage. , Is attracting attention as a so-called self-flow process. Above all, since the reaction temperature can be lowered to about 400 ° C. or lower by plasma CVD, it can be used as an interlayer insulating film on Al-based metal wiring.

【0005】しかしながら最近のデバイス構造の高アス
ペクト比化や完全平坦化の要求に対しては、TEOS−
CVD法も単独では満足のゆくものではなく、成膜後の
二次加工による更なる平坦化が必要となる。例えば米国
特許第4954459号明細書には堆積した絶縁膜凸部
のエッチングによる部分的除去と、CMP(Chemi
cal−Mechanical Polishing)
を組み合わせた平坦化方法が開示されている。この方法
によればほぼ完全なグローバル平坦化が可能ではある
が、研磨粒子によるパーティクルレベルの悪化によるコ
ンタミネーションや工程数の増加の問題が残る。
However, in response to the recent demand for higher aspect ratio and perfect flatness of the device structure, TEOS-
The CVD method alone is not satisfactory either, and further flattening by secondary processing after film formation is required. For example, U.S. Pat. No. 4,954,459 discloses that a convex portion of a deposited insulating film is partially removed by etching, and CMP (Chemi) is used.
cal-Mechanical Polishing)
A flattening method in which the above is combined is disclosed. According to this method, almost complete global flattening is possible, but problems such as contamination and an increase in the number of steps due to deterioration of the particle level due to abrasive particles remain.

【0006】このような現状に鑑み、最近液相CVD法
または低温CVD法と称する新しい着想にもとづく平坦
化酸化膜の形成法が提案されている。これは、気相中の
堆積種を冷却した被処理基板上に凝縮液化させることで
溝内に流れ込ませ、この凝縮相を酸化して固相とするプ
ロセスを繰り返す競合反応により、最終的には高アスペ
クト比の溝を平坦に埋め込むものである。
In view of the above situation, a method for forming a planarizing oxide film has recently been proposed based on a new idea called liquid phase CVD method or low temperature CVD method. This is because the depositing species in the vapor phase are condensed and liquefied on the cooled substrate to be flowed into the groove, and the condensed phase is oxidized to a solid phase. The groove with a high aspect ratio is buried flatly.

【0007】この液相CVD法として、−30℃程度に
冷却した被処理基板上に有機シラン化合物を凝縮させ、
これをO原子と反応させて酸化物とし、高アスペクト比
の溝を埋め込む方法が報告されている(Extende
d Abstracts of 19th Confe
rence on Solid State Devi
ces and Materials,Tokyo,1
987,p451)。この方法によると、有機シラン化
合物の凝縮速度が酸化速度より速い場合には、堆積膜中
に気泡が発生し多孔質の膜となったり、酸化反応が不完
全で堆積膜中にアルキル基が残留する等の問題がある。
In this liquid phase CVD method, an organosilane compound is condensed on a substrate to be processed cooled to about -30 ° C.,
A method has been reported in which this is reacted with O atoms to form an oxide, which fills a groove with a high aspect ratio (Extended.
d Abstracts of 19th Conf
Rence on Solid State Devi
ces and Materials, Tokyo, 1
987, p451). According to this method, when the condensation rate of the organosilane compound is faster than the oxidation rate, bubbles are generated in the deposited film to form a porous film, or the oxidation reaction is incomplete and alkyl groups remain in the deposited film. There is a problem such as doing.

【0008】また別の液相CVD法として、さらに低温
の−110℃にまで冷却した被処理基板上にSiH4
ソースガスとした前駆体を凝縮させ、これを酸化してト
レンチを埋め込む方法が第38回応用物理学関係連合講
演会(1991年春期年会)講演予稿集p633、講演
番号29p−V−11に報告されている。この方法は、
極低温における膜成長であるため堆積膜中に多量のHを
取り込むので、膜質や信頼性の点で問題が残る。
As another liquid phase CVD method, there is a method of condensing a precursor using SiH 4 as a source gas on a substrate to be processed which has been cooled to a low temperature of −110 ° C. and oxidizing the condensed precursor to fill a trench. It is reported in Proceedings p633 of the 38th Joint Lecture on Applied Physics (1991 Spring Annual Meeting), Lecture No. 29p-V-11. This method
Since the film growth is carried out at an extremely low temperature, a large amount of H is taken into the deposited film, so that problems remain in terms of film quality and reliability.

【0009】[0009]

【発明が解決しようとする課題】そこで本発明の課題
は、被処理基板上に形成されたアスペクト比の大きな段
差や凹部、溝を膜質のよい絶縁膜で確実に埋め込み、平
坦な表面を得ることができるプラズマCVD装置および
プラズマCVD方法を提供することである。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to reliably fill a step, a recess or a groove having a large aspect ratio formed on a substrate to be processed with an insulating film having a good film quality to obtain a flat surface. A plasma CVD apparatus and a plasma CVD method capable of achieving the above are provided.

【0010】また本発明の別の課題は、形成された平坦
化絶縁膜中の残留有機物や水素が少なく、また膜中に気
泡のない、緻密で信頼性の高い絶縁膜を得ることができ
るプラズマCVD装置およびプラズマCVD方法を提供
することである。
Another object of the present invention is a plasma capable of obtaining a dense and highly reliable insulating film having a small amount of residual organic substances and hydrogen in the formed planarizing insulating film and no bubbles in the film. A CVD apparatus and a plasma CVD method are provided.

【0011】さらに本発明の別の課題は、絶縁膜形成後
のエッチバックや研磨等の二次加工を必要とせず、一回
のCVDプロセスのみで膜質のよい平坦化絶縁膜を形成
しうる上記プラズマCVD装置およびプラズマCVD方
法を提供することである。本発明の上記以外の課題は、
本願明細書および添付図面の説明により明らかにされ
る。
Still another object of the present invention is to form a flattened insulating film having good film quality by only one CVD process without requiring secondary processing such as etching back or polishing after forming an insulating film. A plasma CVD apparatus and a plasma CVD method are provided. Problems other than the above of the present invention,
This will be made clear by the description of the present specification and the accompanying drawings.

【0012】[0012]

【課題を解決するための手段】本発明のプラズマCVD
装置は、上記の課題を解決するために提案するものであ
り、プラズマCVDチャンバ内の被処理基板を堆積種の
露点以下に冷却しうる基板ステージ冷却手段と、このプ
ラズマCVDチャンバに連設したヘリコン波プラズマ発
生源とを有することを特徴とするものである。
Means for Solving the Problems Plasma CVD of the present invention
An apparatus is proposed in order to solve the above-mentioned problems, and a substrate stage cooling means capable of cooling a substrate to be processed in a plasma CVD chamber below a dew point of a deposition species and a helicon connected to this plasma CVD chamber. And a wave plasma generation source.

【0013】ところでヘリコン波プラズマ発生源は、例
えば米国特許第4990229号明細書に開示されてい
る通り、プラズマ発生室としての誘電体ベルジャを巻回
する誘導結合アンテナを高周波励起するヘリコン波アン
テナと、ベルジャ軸方向に磁界を発生するソレノイドコ
イルを主要な部材として構成される。ヘリコン波アンテ
ナとして、例えば一対の上部リング状アンテナと下部リ
ング状アンテナとを互いに逆相で駆動する形式のもの等
があるが、特にこのアンテナ形状に限定されることはな
い。本発明のプラズマCVD装置においては、このソレ
ノイドコイル電流の間欠的断続手段をさらに有すること
を特徴としている。
The helicon wave plasma generation source is, for example, as disclosed in US Pat. No. 4,990,229, a helicon wave antenna for high-frequency excitation of an inductively coupled antenna wound around a dielectric bell jar as a plasma generation chamber, The main component is a solenoid coil that generates a magnetic field in the bell jar axial direction. The helicon wave antenna includes, for example, a type in which a pair of upper ring-shaped antenna and lower ring-shaped antenna are driven in mutually opposite phases, but is not particularly limited to this antenna shape. The plasma CVD apparatus of the present invention is characterized by further having an intermittent means for intermittently supplying the solenoid coil current.

【0014】本発明のプラズマCVD方法は、上記した
プラズマCVD装置を用い、堆積種の露点以下に冷却し
た被処理基板上に堆積種を液化凝縮しつつ、この被処理
基板にヘリコン波プラズマ発生源で生成した反応種を照
射することにより、プラズマCVDを施すものである。
The plasma CVD method of the present invention uses the above-described plasma CVD apparatus to liquefy and condense the deposition species on the substrate to be processed that has been cooled to below the dew point of the deposition species, and to generate a helicon wave plasma source on the substrate to be processed. The plasma CVD is performed by irradiating the reactive species generated in (1).

【0015】また本発明のプラズマCVD方法は、上記
したプラズマCVD装置を用い、堆積種の露点以下に冷
却した被処理基板上に堆積種を液化凝縮する工程と、こ
の被処理基板にヘリコン波プラズマ発生源で生成した反
応種を照射する工程とを交互に施すことによりプラズマ
CVDを施すものである。
The plasma CVD method of the present invention uses the plasma CVD apparatus described above to liquefy and condense the deposition species on the substrate to be processed that has been cooled below the dew point of the deposition species, and a helicon wave plasma on the substrate to be processed. Plasma CVD is performed by alternately performing the step of irradiating the reactive species generated in the generation source.

【0016】[0016]

【作用】本発明のポイントは、低温プラズマCVD装置
のプラズマ発生源として、ヘリコン波プラズマ発生源を
採用した点にある。周知のようにヘリコン波プラズマ発
生源は、前述したとおりヘリコン波アンテナとソレノイ
ドコイルとによりヘリコン波(ホイスラー波)を発生
し、1011/cm3 〜1013/cm3 台の高密度プラズ
マを生成することが可能である。従来一般的なプラズマ
発生源である平行平板型プラズマ装置の109 /cm3
台のプラズマ密度と比較して、2〜4桁大きなプラズマ
密度である。この高密度プラズマにもとづく高フラック
ス密度のイオン流はソレノイドコイルの作る磁界に沿っ
て伝播し、被処理基板上に高密度の反応種をイオン衝撃
を伴って供給する。このため被処理基板上に凝縮した堆
積種が含む有機成分や水素等は、従来の低温CVDに比
較して桁違いの高効率で分解除去され、形成される絶縁
膜の膜質向上と緻密化が達成されるのである。
The point of the present invention is that a helicon wave plasma source is adopted as the plasma source of the low temperature plasma CVD apparatus. As is well known, the helicon wave plasma generation source generates a helicon wave (Heusler wave) by the helicon wave antenna and the solenoid coil as described above, and generates a high density plasma of 10 11 / cm 3 to 10 13 / cm 3. It is possible to 10 9 / cm 3 of a parallel plate type plasma device which is a conventional general plasma generation source
The plasma density is 2 to 4 orders of magnitude higher than the plasma density of the table. The high flux density ion flow based on this high density plasma propagates along the magnetic field created by the solenoid coil, and supplies high density reactive species with ion bombardment onto the substrate to be processed. For this reason, the organic components and hydrogen contained in the deposited species condensed on the substrate to be processed are decomposed and removed with an order of magnitude higher efficiency than the conventional low temperature CVD, and the quality and the densification of the formed insulating film are improved. It will be achieved.

【0017】また本発明のプラズマCVD装置は、ヘリ
コン波プラズマ発生源のソレノイドコイル電流の間欠的
な断続手段を有するので、プラズマCVDチャンバ内で
はヘリコン波モードとICP(Inductively
Coupled Plasma)モードのプラズマ処
理を適宜切り替えて使用することが可能である。すなわ
ち、ソレノイドコイルに通電した場合にはヘリコン波モ
ードでプラズマ中にヘリコン波を伝播させてイオン電流
密度を高め、ソレノイドコイルをターンオフした場合に
はICPモードの放電としてイオン電流密度をある程度
低減するといった操作が自在に可能となる。
Further, since the plasma CVD apparatus of the present invention has an intermittent means for intermittently supplying the solenoid coil current of the helicon wave plasma generation source, the helicon wave mode and ICP (Inductively) in the plasma CVD chamber.
It is possible to appropriately switch and use the plasma processing in the Coupled Plasma mode. That is, when the solenoid coil is energized, the helicon wave is propagated in the plasma in the helicon wave mode to increase the ion current density, and when the solenoid coil is turned off, the ICP mode discharge is performed to reduce the ion current density to some extent. It is possible to operate freely.

【0018】ICPの発生機構は、周知のごとく誘電体
材料で構成されるプラズマチャンバの外周を巻回するマ
ルチターンアンテナに高周波を供給し、マルチターンア
ンテナ内に形成される交番磁界に従って電子を回転させ
ることで、この電子とガス分子を高確率で衝突させるも
のである。本発明のプラズマCVD装置では、このマル
チターンアンテナの機能をヘリコン波アンテナで発現さ
せるのである。ICPでは、ラジカルの生成率そのもの
はヘリコン波プラズマよりも一般に高い。
As is well known, the ICP generation mechanism supplies a high frequency wave to a multi-turn antenna wound around the outer circumference of a plasma chamber made of a dielectric material, and rotates electrons according to an alternating magnetic field formed in the multi-turn antenna. This causes the electrons and gas molecules to collide with high probability. In the plasma CVD apparatus of the present invention, the function of this multi-turn antenna is exhibited by the helicon wave antenna. In ICP, the radical generation rate itself is generally higher than that of helicon wave plasma.

【0019】上述の説明で明らかなように、ヘリコン波
プラズマ発生源はICP発生源にソレノイドコイルを付
加したものと見做すことが可能である。すなわち本発明
の請求項2のプラズマCVD装置によれば、ソレノイド
コイルを通電した場合は高イオンフラックス密度のヘリ
コン波プラズマによる処理が、またソレノイドコイルを
オフとした場合にはラジカル主体のICPによる処理が
施される。しかもソレノイドコイルへの電流印加のデュ
ーティ比を制御すれば、両モードの特性を活かしたプラ
ズマCVDが達成されるのである。
As is clear from the above description, the helicon wave plasma generation source can be regarded as an ICP generation source with a solenoid coil added. That is, according to the plasma CVD apparatus of claim 2 of the present invention, when the solenoid coil is energized, the treatment with the helicon wave plasma having a high ion flux density is performed, and when the solenoid coil is turned off, the treatment with the radical-based ICP is performed. Is applied. Moreover, by controlling the duty ratio of the current application to the solenoid coil, plasma CVD utilizing the characteristics of both modes can be achieved.

【0020】したがって本発明のプラズマCVD装置の
機能を利用することにより、膜質の改善や緻密化の必要
な場合にはヘリコン波プラズマモードの処理を行い、液
化凝縮を優先させたい場合にはICPモードで処理を施
すことができる。ソレノイドコイルへの通電を間欠的に
行えば、液化と緻密化の処理を交互に連続して施すこと
が可能である。すなわち液相CVD法本来の平坦化の効
果と、緻密で良好な膜質を同時に達成することができ
る。
Therefore, by utilizing the function of the plasma CVD apparatus of the present invention, helicon wave plasma mode processing is performed when film quality improvement and densification are required, and ICP mode is performed when liquefaction condensation is desired. Can be treated with. By intermittently energizing the solenoid coil, it is possible to alternately and continuously perform the liquefaction and densification treatments. That is, the original flattening effect of the liquid phase CVD method and the dense and excellent film quality can be achieved at the same time.

【0021】本発明のプラズマCVD方法では、このC
VD工程のみで堆積する絶縁膜の完全平坦化が可能であ
る。すなわち、従来技術のように必要とする膜厚以上に
厚く堆積した後、これをエッチバックやCMPで平坦化
するといった後処理が不要である。
In the plasma CVD method of the present invention, this C
It is possible to completely flatten the insulating film deposited only by the VD process. In other words, there is no need for post-processing such as the prior art of depositing a film thicker than the required film thickness and then flattening it by etching back or CMP.

【0022】[0022]

【実施例】以下、本発明の具体的実施例につき図面を参
照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Specific embodiments of the present invention will be described below with reference to the drawings.

【0023】実施例1 始めに本実施例で用いるヘリコン波プラズマCVD装置
の一構成例につき、図1に示す概略断面図を参照して説
明する。
Example 1 First, a configuration example of a helicon wave plasma CVD apparatus used in this example will be described with reference to the schematic sectional view shown in FIG.

【0024】ヘリコン波プラズマ発生源は、石英または
アルミナ等からなるベルジャ5を周回するヘリコン波ア
ンテナ6、ヘリコン波プラズマ電源7、マッチングネッ
トワーク8およびソレノイドコイルアッセンブリ9等か
ら構成する。このうちソレノイドコイルアッセンブリ9
は、ヘリコン波の伝播に寄与する内周コイルと、生成し
たプラズマの輸送に寄与する外周コイルからなり、各コ
イルには間欠的断続手段11を介してソレノイドコイル
電源10からDC電力を供給する。CVDチャンバ15
内にはベルジャ5と同軸上に被処理基板1を載置した基
板ステージ2を配設し、基板ステージ2には基板バイア
ス電源4からRFバイアスを供給する。さらに基板ステ
ージ2内には図示しないチラーよりエタノールや液体窒
素等の冷媒を供給する冷却配管等からなる基板ステージ
冷却手段3を装備する。なお基板ステージには温度制御
用のヒータ、温度検出手段、基板チャック、裏面熱伝導
ガス供給手段等を装着してもよい。
The helicon wave plasma source comprises a helicon wave antenna 6, which circulates around a bell jar 5 made of quartz or alumina, a helicon wave plasma power source 7, a matching network 8 and a solenoid coil assembly 9. Of these, solenoid coil assembly 9
Consists of an inner peripheral coil that contributes to the propagation of the helicon wave and an outer peripheral coil that contributes to the transport of the generated plasma. DC power is supplied to each coil from the solenoid coil power supply 10 via the intermittent connection / disconnection means 11. CVD chamber 15
A substrate stage 2 on which the substrate 1 to be processed is placed is arranged coaxially with the bell jar 5, and an RF bias is supplied to the substrate stage 2 from a substrate bias power supply 4. Further, the substrate stage 2 is equipped with a substrate stage cooling means 3 including a cooling pipe for supplying a refrigerant such as ethanol or liquid nitrogen from a chiller (not shown). The substrate stage may be equipped with a heater for temperature control, a temperature detecting means, a substrate chuck, a backside heat transfer gas supplying means, and the like.

【0025】さらにCVDチャンバ15内のベルジャ5
直下には、主として反応種となるガスをベルジャ5内に
供給する第1のガスシャワーリング13と、主として堆
積種となるガスを被処理基板1に向けて供給する第2の
ガスシャワーリング14を基板ステージ2直上に配設す
る。なお参照番号12はCVDチャンバ15外周に配し
たマルチポール磁石であり、基板ステージ2近傍におけ
る発散磁界を収束し各モードのプラズマ流を制御するも
のである。同図においてゲートバルブや真空ポンプ等装
置細部は図示を省略する。本プラズマCVD装置によれ
ば、ヘリコン波による高密度プラズマを用いた液相CV
Dを施すことが可能である。
Further, the bell jar 5 in the CVD chamber 15
Immediately below, there are a first gas shower ring 13 that mainly supplies a reactive species gas into the bell jar 5, and a second gas shower ring 14 that mainly supplies a deposition species gas toward the target substrate 1. It is arranged directly above the substrate stage 2. Reference numeral 12 is a multi-pole magnet arranged on the outer periphery of the CVD chamber 15, which controls the plasma flow of each mode by converging the divergent magnetic field in the vicinity of the substrate stage 2. In the figure, details of the device such as the gate valve and the vacuum pump are omitted. According to this plasma CVD apparatus, liquid phase CV using high density plasma by helicon wave
It is possible to apply D.

【0026】次に本発明のプラズマCVD方法の説明に
移る。本実施例は、上記プラズマCVD装置を用い、T
MS(Tetramethyl silane)とO2
をソースガスとして、SiO2 からなる平坦化絶縁膜を
形成してトレンチを埋め込んだ例であり、これを図1お
よび図3(a)〜(b)を参照して説明する。
Next, the plasma CVD method of the present invention will be described. This embodiment uses the plasma CVD apparatus described above and
MS (Tetramethyl Silane) and O 2
This is an example in which a trench is filled by forming a flattening insulating film made of SiO 2 by using as a source gas. This will be described with reference to FIGS. 1 and 3A to 3B.

【0027】被処理基板として、図3(a)に示すよう
にSi等の半導体基板21に0.25μm〜2.0μm
におよぶ各種開口径のトレンチ22を形成したものを用
いた。トレンチ22の深さは例えば1μmである。
As a substrate to be processed, as shown in FIG. 3A, a semiconductor substrate 21 made of Si or the like has a thickness of 0.25 μm to 2.0 μm.
A trench 22 having various opening diameters was used. The depth of the trench 22 is 1 μm, for example.

【0028】この被処理基板1を基板ステージ2上にセ
ッティングし、一例として下記条件でSiO2 の堆積を
行った。堆積後の状態が図3(b)である。 第2のガスシャワーリング14より TMS 100 sccm 第1のガスシャワーリング13より O2 100 sccm ガス圧力 0.5 Pa ヘリコン波プラズマ電源パワー 2500 W(13.
56MHz) 基板バイアス電源パワー 50 W(2MH
z) 基板温度 −30 ℃ 本実施例においては、ソレノイドコイル電源は常時ON
とし、ヘリコン波プラズマモードでのプロセスを行っ
た。
The substrate 1 to be processed was set on the substrate stage 2, and as an example, SiO 2 was deposited under the following conditions. The state after the deposition is shown in FIG. From the second gas shower ring 14 TMS 100 sccm From the first gas shower ring 13 O 2 100 sccm Gas pressure 0.5 Pa Helicon wave plasma power supply power 2500 W (13.
56MHz) Substrate bias power supply power 50W (2MH
z) Substrate temperature −30 ° C. In this embodiment, the solenoid coil power is always on.
Then, the process was performed in the helicon wave plasma mode.

【0029】本プラズマCVD過程においては、第2の
ガスシャワーリング14より導入したTMSは分子状の
まま、あるいは一部縮合して2量体、3量体等の前駆体
を形成して堆積種となり、冷却された被処理基板1上に
液化凝縮しトレンチ22内に速やかに流れ込む。一方第
1のガスシャワーリング13より導入したO2 はベルジ
ャ5内で解離してO+ 等の活性種となり、ソレノイドコ
イルアッセンブリ9が形成する磁界によってプラズマC
VDチャンバ15に伝播される。活性種は印加した基板
バイアスも寄与して被処理基板にイオン衝撃を与え、メ
チル基を酸化してこれを除去し、また膜の緻密化が同時
に進行し、最終的には図3(b)に示すようにトレンチ
22は良好な膜質のSiO2 からなる平坦化絶縁膜23
により平坦に埋め込むことができる。
In the plasma CVD process, the TMS introduced from the second gas shower ring 14 remains in a molecular state or partially condenses to form a precursor such as a dimer or trimer to form a deposition species. Then, it is liquefied and condensed on the cooled substrate 1 to be processed and quickly flows into the trench 22. On the other hand, O 2 introduced from the first gas shower ring 13 is dissociated in the bell jar 5 to become active species such as O + , and the plasma C is generated by the magnetic field formed by the solenoid coil assembly 9.
It is propagated to the VD chamber 15. The active species also contributes to the applied substrate bias to give an ion bombardment to the substrate to be processed, oxidize and remove the methyl groups, and the film densification progresses at the same time. As shown in FIG. 3, the trench 22 has a flattening insulating film 23 made of SiO 2 with good film quality.
Can be embedded evenly.

【0030】本実施例によれば、TMSの凝縮液化速度
を酸化速度が上回るので、平坦化絶縁膜23中に気泡が
発生したり、メチル基等有機物が残存することがないの
で、信頼性の高いトレンチキャパシタやトレンチアイソ
レーションを形成することが可能である。
According to this embodiment, since the oxidation rate exceeds the condensation liquefaction rate of TMS, bubbles are not generated in the flattening insulating film 23 and organic substances such as methyl groups do not remain, so that reliability is improved. It is possible to form high trench capacitors and trench isolation.

【0031】実施例2 本実施例はヘリコン波プラズマ発生源のソレノイドコイ
ル電流の間欠的断続手段を用いた装置構成例であり、こ
れを図2に示す概略断面図を参照して説明する。
Embodiment 2 This embodiment is an example of the construction of an apparatus using an intermittent interrupting means for the solenoid coil current of a helicon wave plasma generating source, which will be described with reference to the schematic sectional view shown in FIG.

【0032】本装置は基本的には図1に示した装置と同
じであり、特徴部分の説明を行うに止め、重複する構成
部分には同じ参照番号を付してそれらの説明を省略す
る。本実施例のプラズマCVD装置の特徴部分は、ガス
シャワーリングの設置場所を変更した点にある。すなわ
ち第1のガスシャワーリング13をベルジャ5内の上部
に設置し、第2のガスシャワーリング14はCVDチャ
ンバ15に臨むベルジャ5の開口部分に設置した点であ
る。これにともない、マッチングネットワーク8の設置
場所もベルジャ5上部から側部へと変更する。
Since the present apparatus is basically the same as the apparatus shown in FIG. 1, only the characteristic portions will be described, and the overlapping components will be denoted by the same reference numerals and the description thereof will be omitted. The characteristic part of the plasma CVD apparatus of this embodiment is that the installation location of the gas shower ring is changed. That is, the first gas shower ring 13 is installed in the upper part of the bell jar 5, and the second gas shower ring 14 is installed in the opening of the bell jar 5 facing the CVD chamber 15. Along with this, the installation location of the matching network 8 is also changed from the top of the bell jar 5 to the side.

【0033】本実施例は上記プラズマCVD装置を用
い、モノシラン(SiH4 )とO2 をソースガスとして
Al系金属配線上に平坦化層間絶縁膜を形成した例であ
り、これを図2および図4(a)〜(b)を参照して説
明する。
This embodiment is an example in which a flattened interlayer insulating film is formed on an Al-based metal wiring by using monosilane (SiH 4 ) and O 2 as source gases by using the above plasma CVD apparatus. 4 (a)-(b) will be described.

【0034】被処理基板として、図4(a)に示すよう
に下層絶縁膜24上に例えば0.35μm幅の複数のA
l系金属配線25が形成されたものを用いる。Al系金
属配線25間のスペースは、例えば0.35μm〜2.
0μmの間の分布している。Al系金属配線25の高さ
は一例として0.5μmであり、Al系金属配線25の
下層には密着層やバリアメタル層が、また上層には反射
防止層等が形成されていてもよいが、これらの層の図示
は省略する。
As a substrate to be processed, a plurality of A having a width of, for example, 0.35 μm are formed on the lower insulating film 24 as shown in FIG.
The one in which the 1-system metal wiring 25 is formed is used. The space between the Al-based metal wirings 25 is, for example, 0.35 μm to 2.
It is distributed between 0 μm. The height of the Al-based metal wiring 25 is, for example, 0.5 μm, and an adhesion layer or a barrier metal layer may be formed in the lower layer of the Al-based metal wiring 25, and an antireflection layer or the like may be formed in the upper layer. Illustration of these layers is omitted.

【0035】この被処理基板1を基板ステージ2上に載
置し、一例として下記条件でSiO 2 の堆積をおこなっ
た。堆積後の状態が図3(b)である。 第2のガスシャワーリング14より SiH4 3 sccm H2 97 sccm 第1のガスシャワーリング13より O2 100 sccm ガス圧力 0.5 Pa ヘリコン波プラズマ電源パワー 2500 W(13.
56MHz) 基板バイアス電源パワー 50 W(2MH
z) 基板温度 −110 ℃ 本実施例においては、開閉器等による間欠的断続手段1
1によりソレノイドコイルアッセンブリ9への通電を制
御した。具体的にはON/OFFを例えば各5秒間ずつ
繰り返し(デューティ比50%)、ヘリコン波モードと
ICPモードの交互処理をおこなった。
The substrate 1 to be processed is placed on the substrate stage 2.
And, for example, SiO under the following conditions 2The deposition of
It was The state after the deposition is shown in FIG. From the second gas shower ring 14 SiHFour 3 sccm H2 97 sccm O from the first gas shower ring 132 100 sccm gas pressure 0.5 Pa helicon wave plasma power supply power 2500 W (13.
56MHz) Substrate bias power supply power 50W (2MH
z) Substrate temperature −110 ° C. In this embodiment, the intermittent interrupting means 1 such as a switch is used.
1 energizes the solenoid coil assembly 9
I controlled. Specifically, turn ON / OFF for 5 seconds each
Repeat (duty ratio 50%), Helicon wave mode
Alternate processing in ICP mode was performed.

【0036】本プラズマCVD過程においては、プラズ
マ中でSiH4 が反応して形成される高次シラン系の堆
積種が、流動性の高い膜形成前駆体となって冷却した被
処理基板1上に凝縮液化し、Al系金属配線25間のス
ペースに流れ込む。そこへソレノイドコイルアッセンブ
リ9に通電したときに生成する大量のO+ フラックスが
入射するので、堆積膜中の水素の除去と緻密化が速やか
に進む。つぎに間欠的断続手段11をOFFにすると、
再び高次シラン系の堆積種が流動性の高い膜形成前駆体
となって冷却した被処理基板1上に凝縮液化する。この
プロセスを繰り返すことにより、図4(b)に示すよう
に表面が完全にフラットな平坦化絶縁膜23が形成され
る。
In the present plasma CVD process, the high-order silane-based deposition species formed by the reaction of SiH 4 in the plasma becomes a highly fluid film-forming precursor on the cooled substrate 1. It is condensed and liquefied and flows into the space between the Al-based metal wirings 25. Since a large amount of O + flux generated when the solenoid coil assembly 9 is energized enters there, the removal and densification of hydrogen in the deposited film proceed rapidly. Next, when the intermittent connection means 11 is turned off,
The higher-order silane-based deposition species again become a highly fluid film-forming precursor and are condensed and liquefied on the cooled substrate 1 to be processed. By repeating this process, the flattening insulating film 23 having a completely flat surface is formed as shown in FIG.

【0037】本実施例によれば堆積種の液化過程と、反
応種による酸化過程を分離して絶縁膜を形成するので、
デューティ比の選択等それぞれのプロセス条件を最適化
でき、H含有量の少ない膜質にすぐれた平坦化絶縁膜の
形成が可能である。
According to the present embodiment, since the liquefaction process of the deposited species and the oxidation process of the reactive species are separated to form the insulating film,
Each process condition such as selection of duty ratio can be optimized, and it is possible to form a flattening insulating film having a small H content and excellent film quality.

【0038】以上、本発明を2例の実施例をもって説明
したが、本発明はこれら実施例に何ら限定されるもので
はない。
Although the present invention has been described with reference to the two examples, the present invention is not limited to these examples.

【0039】例えば、堆積種となるソースガスとしてT
MSとモノシランを例示したが、他にTetraeth
yl orthosilicate(TEOS)、Te
tramethyl orthosilicate(T
MOS)、Diacetoxy ditertialy
butoxy silane(DADBS)、Tetr
aethyl silane(TES)等他の有機シラ
ン系ガスやSi2 6、Si3 8 等無機系のシランガ
スを用いてもよい。
For example, T is used as a source gas which becomes a deposition seed.
MS and monosilane are shown as examples, but other examples are Tetraeth
yl orthosilicate (TEOS), Te
tramethy orthosilicate (T
MOS), Diacetoxy digitally
butoxy silane (DADBS), Tetr
Other organic silane-based gas such as ethylsilane (TES) or inorganic silane gas such as Si 2 H 6 and Si 3 H 8 may be used.

【0040】またPH3 、B2 6 、AsH3 やTri
methlphosphate(TMP)、Ttime
thylborate(TMB)等の不純物ソースガス
を添加してPSG、BSG、BPSG、AsSG等のシ
リケートガラスを形成することも可能である。
Further, PH 3 , B 2 H 6 , AsH 3 and Tri
methylphosphate (TMP), Ttime
It is also possible to form an silicate glass such as PSG, BSG, BPSG, AsSG by adding an impurity source gas such as tylborate (TMB).

【0041】反応種となるソースガスとしてO2 以外に
3 、H2 O、H2 2 、N2 O、NO2 、NO等の酸
化性ガスを用いてよい。NH3 、N2 4 、アルキルア
ミン等の塩基性ガスの少量の添加はTEOS等の有機シ
ラン系ガスの脱水縮合反応の触媒として働くので、膜質
のさらなる向上が可能である。さらにN2 等窒化剤とな
るガスを採用すれば、Si3 4 、SiON等の平坦化
絶縁膜を形成することも可能である。またCF4 、C2
6 、C3 8 、SiF4 やNF3 等プラズマ中にFの
活性種を生成しうるガスを添加すればSiOF系の低誘
電率の平坦化絶縁膜が形成できる。
[0041] O 3 in addition to O 2 as a source gas as a reactant, H 2 O, H 2 O 2, N 2 O, may be used an oxidizing gas such as NO 2, NO. Since the addition of a small amount of a basic gas such as NH 3 , N 2 H 4 or alkylamine acts as a catalyst for the dehydration condensation reaction of the organic silane-based gas such as TEOS, the film quality can be further improved. Further, if a gas that serves as a nitriding agent such as N 2 is adopted, it is possible to form a flattening insulating film such as Si 3 N 4 or SiON. Also, CF 4 , C 2
If a gas such as F 6 , C 3 F 8 , SiF 4 or NF 3 that can generate active species of F is added to the plasma, a SiOF-based flattening insulating film having a low dielectric constant can be formed.

【0042】上記実施例においてはソレノイドコイルア
ッセンブリ9への通電のON/OFFによりヘリコン波
モードとICPモードの切り替えを行ったが、例えばC
VDチャンバ15の上部を石英等の誘電材料からなるシ
リンダで構成し、この外周にICPコイルを別途巻回し
てもよい。この構成を採用すれば、ICPコイルによる
ラジカル生成率の向上による堆積種の構造制御が可能と
なり、プロセスファクタの自由度が向上する。
In the above embodiment, the helicon wave mode and the ICP mode are switched by turning ON / OFF the power supply to the solenoid coil assembly 9.
The upper part of the VD chamber 15 may be composed of a cylinder made of a dielectric material such as quartz, and an ICP coil may be separately wound around this cylinder. By adopting this configuration, it becomes possible to control the structure of the deposited species by improving the radical generation rate by the ICP coil, and the degree of freedom of the process factor is improved.

【0043】前述の実施例2は、Al系金属配線上の層
間絶縁膜を形成する場合について例示したが、ポリシリ
コンやシリサイド、高融点金属等他の配線材料層を用い
る場合や、最終パッシベーション膜として用いる場合に
適用することもできることは言うまでもない。
In the second embodiment described above, the case of forming the interlayer insulating film on the Al-based metal wiring was illustrated, but the case of using another wiring material layer such as polysilicon, silicide, refractory metal, or the final passivation film. It goes without saying that it can be applied when used as.

【0044】[0044]

【発明の効果】以上の説明から明らかなように、本発明
によれば基板ステージ冷却手段とヘリコン波プラズマ発
生源を備えた液相CVD装置を採用することにより、被
処理基板上に形成されたアスペクト比も大きな段差や凹
部、溝を膜質のよい絶縁膜で確実に埋め込み、平坦な表
面を得ることが可能である。
As is apparent from the above description, according to the present invention, a liquid phase CVD apparatus equipped with a substrate stage cooling means and a helicon wave plasma source is used to form a liquid crystal on a substrate to be processed. It is possible to surely fill the steps, recesses, and grooves having a large aspect ratio with an insulating film having a good film quality to obtain a flat surface.

【0045】形成された平坦化絶縁膜中には残留有機物
や水素、気泡等が存在しないので、緻密で信頼性の高い
平坦化絶縁膜を得ることができる。また成膜後にエッチ
バックやCMPのような2次平坦化プロセスを必要とし
ないので、プロセス全体のスループットの向上が達成で
きる。
Since there are no residual organic substances, hydrogen, bubbles, etc. in the formed flattening insulating film, a dense and highly reliable flattening insulating film can be obtained. Further, since the secondary flattening process such as etch back or CMP is not required after the film formation, the throughput of the whole process can be improved.

【0046】さらにソレノイドコイルのON/OFFの
制御により、堆積種の液化と反応種による酸化反応とを
交互に繰り返す構成を採ることにより、上記効果の徹底
を図ることが可能である。
Further, by controlling the ON / OFF of the solenoid coil, the above effect can be thoroughly achieved by adopting a constitution in which the liquefaction of the deposited species and the oxidation reaction by the reactive species are alternately repeated.

【0047】以上の効果により、多層配線の多用により
高段差を有する半導体装置の平坦化絶縁膜等の信頼性を
高めることが可能となり、微細なデザインルールに基づ
く高性能半導体装置の製造プロセスに本発明が奏する効
果は極めて大きい。
Due to the above effects, it is possible to improve the reliability of the flattening insulating film and the like of the semiconductor device having a high step due to the heavy use of the multi-layer wiring, and it is applied to the manufacturing process of the high performance semiconductor device based on the fine design rule. The effect of the invention is extremely large.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1のヘリコン波プラズマCVD
装置の構成例を示す概略断面図である。
FIG. 1 is a helicon wave plasma CVD according to a first embodiment of the present invention.
It is a schematic sectional drawing which shows the structural example of an apparatus.

【図2】本発明の実施例2のヘリコン波プラズマCVD
装置の構成例を示す概略断面図である。
FIG. 2 is a helicon wave plasma CVD according to a second embodiment of the present invention.
It is a schematic sectional drawing which shows the structural example of an apparatus.

【図3】本発明の実施例1のプラズマCVD方法を説明
する概略断面図であり、(a)は半導体基板にトレンチ
が形成された状態、(b)はトレンチを平坦化絶縁膜で
埋め込んだ状態である。
3A and 3B are schematic cross-sectional views illustrating a plasma CVD method according to a first embodiment of the present invention, in which FIG. 3A is a state in which a trench is formed in a semiconductor substrate, and FIG. 3B is a state in which the trench is filled with a planarization insulating film. It is in a state.

【図4】本発明の実施例2のプラズマCVD方法を説明
する概略断面図であり、(a)は下層絶縁膜上にAl系
金属配線が形成された状態、(b)はAl系金属配線上
に平坦化絶縁膜を形成した状態である。
4A and 4B are schematic cross-sectional views illustrating a plasma CVD method according to a second embodiment of the present invention, in which FIG. 4A is a state in which Al-based metal wiring is formed on a lower insulating film, and FIG. 4B is Al-based metal wiring. This is a state in which a flattening insulating film is formed on the upper surface.

【符号の説明】[Explanation of symbols]

1 被処理基板 2 基板ステージ 3 基板ステージ冷却手段 4 基板バイアス電源 5 ベルジャ 6 ヘリコン波アンテナ 7 ヘリコン波プラズマ電源 8 マッチングネットワーク 9 ソレノイドコイルアッセンブリ 10 ソレノイドコイル電源 11 間欠的断続手段 12 マルチポール磁石 13 第1のガスシャワーリング 14 第2のガスシャワーリング 15 CVDチャンバ 21 半導体基板 22 トレンチ 23 平坦化絶縁膜 24 下層絶縁膜 25 Al系金属配線 1 substrate to be processed 2 substrate stage 3 substrate stage cooling means 4 substrate bias power supply 5 bell jar 6 helicon wave antenna 7 helicon wave plasma power supply 8 matching network 9 solenoid coil assembly 10 solenoid coil power supply 11 intermittent interruption means 12 multi-pole magnet 13 1st Gas shower ring 14 Second gas shower ring 15 CVD chamber 21 Semiconductor substrate 22 Trench 23 Flattening insulating film 24 Lower insulating film 25 Al-based metal wiring

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/3205 21/768 H01L 21/90 K ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 21/3205 21/768 H01L 21/90 K

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 プラズマCVDチャンバ内の被処理基板
を堆積種の露点以下に冷却しうる基板ステージ冷却手段
と、 該プラズマCVDチャンバに連設したヘリコン波プラズ
マ発生源とを有することを特徴とする、プラズマCVD
装置。
1. A substrate stage cooling means capable of cooling a substrate to be processed in a plasma CVD chamber to a temperature equal to or lower than a dew point of a deposition species, and a helicon wave plasma generation source connected to the plasma CVD chamber. , Plasma CVD
apparatus.
【請求項2】 ヘリコン波プラズマ発生源のソレノイド
コイル電流の間欠的断続手段をさらに有することを特徴
とする、請求項1記載のプラズマCVD装置。
2. The plasma CVD apparatus according to claim 1, further comprising an intermittent interrupting means for the solenoid coil current of the helicon wave plasma generation source.
【請求項3】 堆積種の露点以下に冷却した被処理基板
上に堆積種を液化凝縮しつつ、該被処理基板にヘリコン
波プラズマ発生源で生成した反応種を照射することを特
徴とする、プラズマCVD方法。
3. The substrate to be processed is irradiated with the reactive species generated by a helicon wave plasma generation source while liquefying and condensing the substrate to be processed cooled below the dew point of the deposition species. Plasma CVD method.
【請求項4】 堆積種の露点以下に冷却した被処理基板
上に堆積種を液化凝縮する工程と、該被処理基板にヘリ
コン波プラズマ発生源で生成した反応種を照射する工程
とを交互に施すことを特徴とする、プラズマCVD方
法。
4. The step of liquefying and condensing the deposition species on the substrate to be processed cooled below the dew point of the deposition species and the step of irradiating the substrate with the reactive species generated by the helicon wave plasma generation source are alternately performed. A plasma CVD method characterized by applying.
JP11730494A 1994-05-31 1994-05-31 Plasma cvd method and device therefor Pending JPH07316823A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11730494A JPH07316823A (en) 1994-05-31 1994-05-31 Plasma cvd method and device therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11730494A JPH07316823A (en) 1994-05-31 1994-05-31 Plasma cvd method and device therefor

Publications (1)

Publication Number Publication Date
JPH07316823A true JPH07316823A (en) 1995-12-05

Family

ID=14708444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11730494A Pending JPH07316823A (en) 1994-05-31 1994-05-31 Plasma cvd method and device therefor

Country Status (1)

Country Link
JP (1) JPH07316823A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194775B1 (en) 1997-01-16 2001-02-27 Nec Corporation Semiconductor element with thermally nitrided film on high resistance film and method of manufacturing the same
JP2002184578A (en) * 2000-12-18 2002-06-28 Fuji Electric Co Ltd Color conversion filter substrate, color conversion color display equipped with same and their manufacturing method
JP2009111382A (en) * 2007-10-22 2009-05-21 Applied Materials Inc Method of forming high quality silicon oxide film by remote plasma cvd from disilane precursor
JP2009170922A (en) * 2008-01-16 2009-07-30 Commiss Energ Atom Method for manufacturing permeable dielectric films
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194775B1 (en) 1997-01-16 2001-02-27 Nec Corporation Semiconductor element with thermally nitrided film on high resistance film and method of manufacturing the same
US6358808B1 (en) 1997-01-16 2002-03-19 Nec Corporation Semiconductor element with thermally nitrided film on high resistance film and method of manufacturing the same
JP2002184578A (en) * 2000-12-18 2002-06-28 Fuji Electric Co Ltd Color conversion filter substrate, color conversion color display equipped with same and their manufacturing method
JP2009111382A (en) * 2007-10-22 2009-05-21 Applied Materials Inc Method of forming high quality silicon oxide film by remote plasma cvd from disilane precursor
JP2009170922A (en) * 2008-01-16 2009-07-30 Commiss Energ Atom Method for manufacturing permeable dielectric films
US8980382B2 (en) 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US9285168B2 (en) 2010-10-05 2016-03-15 Applied Materials, Inc. Module for ozone cure and post-cure moisture treatment
US10283321B2 (en) 2011-01-18 2019-05-07 Applied Materials, Inc. Semiconductor processing system and methods using capacitively coupled plasma
US9404178B2 (en) 2011-07-15 2016-08-02 Applied Materials, Inc. Surface treatment and deposition for reduced outgassing
US8889566B2 (en) 2012-09-11 2014-11-18 Applied Materials, Inc. Low cost flowable dielectric films
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
US9412581B2 (en) 2014-07-16 2016-08-09 Applied Materials, Inc. Low-K dielectric gapfill by flowable deposition

Similar Documents

Publication Publication Date Title
US7435685B2 (en) Method of forming a low-K dual damascene interconnect structure
US7238393B2 (en) Method of forming silicon carbide films
US20070026665A1 (en) Method of fabricating a dual damascene interconnect structure
US6951807B2 (en) Semiconductor device and manufacturing method thereof
JPH11154673A (en) Manufacture of semiconductor device
US20040106293A1 (en) Method for etching organic insulating film and dual damasene process
JP4633348B2 (en) Method for forming laminated structure and method for integrating insulating film
US6207585B1 (en) Method of forming stacked insulating film and semiconductor device using the same
US6562734B2 (en) Method of filling gaps on a semiconductor wafer
EP1120822A1 (en) Method of manufacturing semiconductor device
JP3236576B2 (en) Method for forming interlayer insulating film, chemical vapor deposition apparatus, and semiconductor device
US6767829B2 (en) Plasma deposition method and system
JPH09186146A (en) Semiconductor device and manufacturing method
US6255211B1 (en) Silicon carbide stop layer in chemical mechanical polishing over metallization layers
US5681425A (en) Teos plasma protection technology
JPH07316823A (en) Plasma cvd method and device therefor
JPH10163192A (en) Semiconductor device and its manufacture
US5904558A (en) Fabrication process of semiconductor device
JP3601988B2 (en) Method of forming insulating film
JPH1140669A (en) Multilayered wiring structure and its manufacture
JPH0955376A (en) Plasma cvd method
US20230066543A1 (en) Fully self aligned via integration processes
KR100713896B1 (en) method for forming a inter metal dielectic layer
US20060138667A1 (en) Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby
JPH11220024A (en) Method and device for manufacturing semiconductor integrated circuit