JPH0731557Y2 - Printed board - Google Patents

Printed board

Info

Publication number
JPH0731557Y2
JPH0731557Y2 JP9048490U JP9048490U JPH0731557Y2 JP H0731557 Y2 JPH0731557 Y2 JP H0731557Y2 JP 9048490 U JP9048490 U JP 9048490U JP 9048490 U JP9048490 U JP 9048490U JP H0731557 Y2 JPH0731557 Y2 JP H0731557Y2
Authority
JP
Japan
Prior art keywords
conductor pattern
terminals
land
lands
grounded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9048490U
Other languages
Japanese (ja)
Other versions
JPH0448658U (en
Inventor
章 青地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP9048490U priority Critical patent/JPH0731557Y2/en
Publication of JPH0448658U publication Critical patent/JPH0448658U/ja
Application granted granted Critical
Publication of JPH0731557Y2 publication Critical patent/JPH0731557Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案はIC(集積回路)が取り付けられるプリント基板
に関するものである。
[Detailed Description of the Invention] (a) Field of Industrial Application The present invention relates to a printed circuit board on which an IC (integrated circuit) is mounted.

(ロ)従来の技術 通常、ICの端子は電源供給端子と接地端子を除けば、何
らかの機能を有する能動端子である。そして、その機能
を動作させない場合はその端子を接地する。従って、IC
の特定の機能を働かせる場合と働かさない場合とで、異
なる導体パターンを形成したICを配設するプリント基板
を、別に用意する必要があった。このため、材料コスト
及びプリント基板の種類増加に伴う管理コスト等が増加
する。
(B) Conventional technology Normally, the terminals of an IC are active terminals having some function except for the power supply terminal and the ground terminal. When the function is not operated, the terminal is grounded. Therefore, IC
It is necessary to separately prepare a printed circuit board on which ICs having different conductor patterns are arranged depending on whether the specific function of (3) is activated or not. For this reason, material costs and management costs associated with the increase in the types of printed circuit boards increase.

一例として、テレビジョン受像機のVIF(映像中間周波
数)用のICについて第2図に従い説明する。(1)はVI
F用IC、(2)はテレビジョンチューナ、(3)はSAW
(表面弾性波)フィルタである。
As an example, an IC for VIF (video intermediate frequency) of a television receiver will be described with reference to FIG. (1) is VI
IC for F, (2) TV tuner, (3) SAW
It is a (surface acoustic wave) filter.

ここで、テレビジョンチューナ(2)が電圧シンセサイ
ザ方式の場合には、第2図に示すようにAFT(自動周波
数調整)電圧をチューナ(2)にフィードバックさせて
周波数の制御を行う。この場合にはIC(1)の端子
(4)(5)間にAFTコイル(6)と同調容量(7)が
並列に接続され、AFTタンク回路を形成している。
Here, when the television tuner (2) is of the voltage synthesizer type, the AFT (automatic frequency adjustment) voltage is fed back to the tuner (2) as shown in FIG. 2 to control the frequency. In this case, the AFT coil (6) and the tuning capacitor (7) are connected in parallel between the terminals (4) and (5) of the IC (1) to form an AFT tank circuit.

一方、チューナ(2)が周波数シンセサイザ選局方式の
場合には、局部発振周波数はマイコンにより所定周波数
にロックするよう制御されるので、AFT電圧をフィード
バックする必要がない。このためAFT回路が必要ないの
で、IC(1)のAFTタンク用端子(4)(5)が空く。
従って、IC(1)の他の機能を安定動作させる為に、AF
Tタンク用端子(4)(5)を接地しなければならな
い。
On the other hand, when the tuner (2) is of the frequency synthesizer channel selection system, the local oscillation frequency is controlled by the microcomputer so as to be locked at a predetermined frequency, and therefore it is not necessary to feed back the AFT voltage. For this reason, the AFT circuit is not required, so the terminals (4) and (5) for the AFT tank of the IC (1) are free.
Therefore, in order to operate other functions of IC (1) stably, AF
T tank terminals (4) and (5) must be grounded.

このような場合、選局方式の異なるチューナ毎にVIF用I
C(1)を取り付ける異なる導体パターンのプリント基
板を用意する必要がある。しかしながら、コストアップ
になるので、1種類のプリント基板で対応できるように
するのが好ましい。
In such a case, VIF I
It is necessary to prepare printed circuit boards with different conductor patterns to which C (1) is attached. However, since the cost increases, it is preferable that only one type of printed circuit board can be used.

このため、第3図に示すようにIC(1)の使用しない能
動端子をチップジャンパー(8)(9)により接地でき
るような導体パターンを形成することが考えられる。第
3図はプリント基板の図示されていないIC(1)が取り
付けられる面の裏面側の導体パターン形成面の要部拡大
図を示している。
Therefore, as shown in FIG. 3, it is conceivable to form a conductor pattern such that the active terminals not used by the IC (1) can be grounded by the chip jumpers (8) and (9). FIG. 3 is an enlarged view of a main part of a conductor pattern forming surface on the back surface side of the surface of the printed board to which the IC (1) (not shown) is attached.

図において、(10)〜(13)はIC(1)の端子(4)
(5)(14)(15)が挿通される透孔である。(16)〜
(19)は端子(4)(5)(14)(15)の半田接続用ラ
ンドであり、透孔(10)〜(13)の周縁に形成されてい
る。(20)は接地用導体パターンである。(21)〜(2
4)はランド(16)〜(19)に連接され、IC(1)の端
子(4)(5)(14)(15)に図示しない回路部品を接
続するための導体パターンである。
In the figure, (10) to (13) are terminals (4) of the IC (1).
The through holes (5), (14) and (15) are inserted. (16) ~
Reference numeral (19) is a land for solder connection of the terminals (4), (5), (14) and (15), which is formed on the periphery of the through holes (10) to (13). (20) is a conductor pattern for grounding. (21) ~ (2
Reference numeral 4) is a conductor pattern that is connected to the lands (16) to (19) and is used to connect circuit parts (not shown) to the terminals (4) (5) (14) (15) of the IC (1).

チップジャンパー(8)(9)は、IC(1)の端子
(4)(5)を使用しない場合、夫々ランド(17)(1
8)と接地用導体パターン(20)との間に架け渡され
る。チップジャンパー(8)(9)の取り付けは、所定
位置にのり付け後、熱硬化させて固定し、半田ディップ
する。
The chip jumpers (8) and (9) are respectively connected to the land (17) (1) when the terminals (4) and (5) of the IC (1) are not used.
8) and the grounding conductor pattern (20). The chip jumpers (8) and (9) are attached by gluing them in predetermined positions, fixing them by thermosetting, and dipping by soldering.

このように、常時、能動端子の機能を働かせるか、また
は働かせないかに応じてチップジャンパー(8)(9)
にて所定の端子を接地できるように導体パターンを形成
する。
In this way, the chip jumper (8) (9) depends on whether the function of the active terminal is always activated or not activated.
At, a conductor pattern is formed so that a predetermined terminal can be grounded.

さて、チップジャンパー(8)(9)は夫々ランド(1
7)(18)と接地用導体パターン(20)に架け渡されて
半田接続される。このとき、チップジャンパー(8)
(9)の電極(25)(26)の一方寄りA部及びB部が隣
接するランド(16)(19)との距離が近いためにこの間
で半田ブリッジが生じるという問題がある。
Now, the chip jumpers (8) and (9) are land (1
7) Soldered over the (18) and the grounding conductor pattern (20). At this time, chip jumper (8)
There is a problem that solder bridges occur between the electrodes (25) and (26) of (9), which are close to the lands (16) and (19) that are close to the adjacent lands (16) and (19).

このような半田ブリッジを防止するには、接地すべき端
子用のランド(17)(18)または導体パターン(22)
(23)の途中から、接地用導体パターン(20)にチップ
ジャンパー(8)(9)が架け渡される程度に離した位
置まで導体パターンを延設して、チップジャンパー
(8)(9)の半田付位置をランド(16)(19)から離
す方法が考えられる。しかしながら、この方法では、機
器の小型化によりプリント基板上にスペースがない場合
は無理である。また、高周波回路において、余分な導体
パターンは浮遊容量やパタンインダクタが生じるために
直近の接地が要求されるので、端子から離して接地する
と具合が悪い。
To prevent such solder bridging, the land (17) (18) or conductor pattern (22) for the terminal to be grounded
The conductor pattern is extended from the middle of (23) to a position where it is separated to the extent that the chip jumper (8) (9) is bridged over the grounding conductor pattern (20). A possible method is to separate the soldering position from the lands (16) (19). However, this method is impossible if there is no space on the printed circuit board due to the miniaturization of the device. Further, in a high-frequency circuit, an extra conductor pattern is required to be grounded immediately because stray capacitance and a pattern inductor are generated, and therefore it is uncomfortable to ground it away from the terminal.

(ハ)考案が解決しようとする課題 本考案は、配設されるICの複数の隣接する端子をチップ
ジャンパーにて選択的に接地できる導体パターンが形成
されたプリント基板において、上述の問題を解消するも
のであり、また、製造コストの低減を図ることを目的と
する。
(C) Problems to be Solved by the Invention The present invention solves the above-mentioned problems in a printed circuit board on which a conductor pattern capable of selectively grounding a plurality of adjacent terminals of an arranged IC with a chip jumper is formed. In addition, it is intended to reduce the manufacturing cost.

(ニ)課題を解決するための手段 本考案は、複数個の端子を有するICが配設され、該ICの
各端子が電気的に接続される導体パターンが絶縁基板上
に形成されたプリント基板において、前記導体パターン
に連接され、前記ICの端子は半田付にて接続される複数
個のランドと、該ランドと所定間隔離れて形成された接
地用導体パターンと、前記ランドの内、電気部品接続用
の隣接する少なくとも2個のランドに前記接地用導体パ
ターン側へ延出して形成された端部とを備え、前記複数
個の隣接するランドの端部間に一端が跨り、且つ該ラン
ドと前記接地用導体パターンとに架け渡されるチップジ
ャンパーにて前記電気部品接続用ランドを接地すること
を特徴とするものである。
(D) Means for Solving the Problems The present invention provides a printed circuit board in which an IC having a plurality of terminals is arranged, and a conductor pattern for electrically connecting the terminals of the IC is formed on an insulating substrate. A plurality of lands that are connected to the conductor pattern and whose terminals of the IC are connected by soldering, a grounding conductor pattern formed at a predetermined distance from the lands, and an electric component among the lands At least two adjacent lands for connection, each of which has an end portion formed to extend toward the grounding conductor pattern, one end of the plurality of adjacent lands straddling the other end, and The electrical component connection land is grounded by a chip jumper that is bridged over the grounding conductor pattern.

(ホ)作用 上記構成により、チップジャンパーの一端が、接地され
るICの複数個の端子に電気的に接続され、且つ他端が接
地用導体パターンに接続されてICの端子が接地される。
(E) Operation With the above configuration, one end of the chip jumper is electrically connected to the plurality of terminals of the IC to be grounded, and the other end is connected to the grounding conductor pattern to ground the terminal of the IC.

(ヘ)実施例 以下、本考案の一実施例を図面に基づき説明する。(F) Embodiment One embodiment of the present invention will be described below with reference to the drawings.

第1図は本考案のプリント基板を示す要部拡大図であ
り、第3図の従来例と同一もしくは同様の部分には同一
符号もしくはダッシュを付してその説明を省略する。
FIG. 1 is an enlarged view of an essential part showing a printed circuit board according to the present invention. The same or similar parts as those of the conventional example shown in FIG.

第3図のものと異なる点は、ランド(17′)(18′)に
接地用導体パターン(20)側へ延出する端部(17″)
(18″)が形成され、ICの端子(4)(5)を接地する
場合に1つのチップジャンパー(27)を一端がランド
(17′)(18′)の端部(17″)(18″)を跨るように
配置し、接地用導体パターン(20)に架け渡している点
にある。そして、ランド(17′)(18′)の端部(1
7″)(18″)は、互いにチップジャンパー(27)の一
端の電極(28)が跨って確実に電気的接続が為されるよ
うな間隔を設けて形成されている。
3 is different from that shown in FIG. 3 in that the land (17 ') (18') has an end (17 ") extending toward the grounding conductor pattern (20).
(18 ″) is formed, and when the terminals (4) and (5) of the IC are grounded, one chip jumper (27) has one end with land (17 ′) (18 ′) end (17 ″) (18) ″), And is laid across the grounding conductor pattern (20). And the ends (1) of the lands (17 ′) and (18 ′)
7 ″) and 18 ″ are formed at intervals such that the electrodes (28) at one end of the chip jumper (27) straddle each other and are surely electrically connected.

チップジャンパー(27)は第1図に示す位置に、のり付
け固定され半田ディップされる。この時、チップジャン
パー(27)の電極(28)とICの端子(4)(5)との間
で半田ブリッジが生じて電気的接続がなされる。そし
て、チップジャンパー(27)の電極(28)とICの端子
(14)(15)とは距離が離れているので、この間で半田
ブリッジが生じることがない。
The chip jumper (27) is glued and fixed at the position shown in FIG. 1 and soldered. At this time, a solder bridge is generated between the electrode (28) of the chip jumper (27) and the terminals (4) and (5) of the IC to make an electrical connection. Since the electrodes (28) of the chip jumper (27) and the terminals (14) (15) of the IC are separated from each other, a solder bridge does not occur between them.

また、上述のように隣接する複数の端子(4)(5)を
1つのチップジャンパー(27)で接地するので、部品点
数が削減され、コストダウンに為し得る。尚、本実施例
においては接地するICの端子は2本であったが、3本以
上の隣接する端子であっても本考案が適用できる。即
ち、この場合は、複数の端子のうち両端に位置する端子
用のランドにチップジャンパーの電極の端部が架かるよ
うにランド端部を形成し、チップジャンパーを配置す
る。
Further, as described above, since the plurality of adjacent terminals (4) and (5) are grounded by the single chip jumper (27), the number of parts can be reduced and the cost can be reduced. In this embodiment, the grounded IC has two terminals, but the present invention can be applied to three or more adjacent terminals. That is, in this case, the land ends are formed so that the ends of the electrodes of the chip jumper bridge the terminal lands located at both ends of the plurality of terminals, and the chip jumpers are arranged.

(ト)考案の効果 以上に説明したように、本考案によれば、同一のICを使
用した2種類の回路を1種類のプリント基板で構成で
き、且つ1つのチップジャンパーでICの端子を接地でき
るので、コストダウンに為し得る。また、配設されたチ
ップジャンパーの電極は、接地される端子に隣接する接
地されない端子と離れているので、チップジャンパーの
電極との間で半田ブリッジが生じることがない。さら
に、チップジャンパーにてICの端子の直近で接地される
ので、高周波回路での性能が保証されると共に機器の小
型化にも寄与する。
(G) Effect of the Invention As described above, according to the present invention, two types of circuits using the same IC can be configured with one type of printed circuit board, and one chip jumper grounds the IC terminal. Because it can be done, it is possible to reduce the cost. Moreover, since the electrode of the chip jumper provided is separated from the non-grounded terminal adjacent to the grounded terminal, a solder bridge does not occur between the electrode of the chip jumper and the electrode. Furthermore, since it is grounded by the chip jumper in the immediate vicinity of the IC terminal, performance in a high frequency circuit is guaranteed and it contributes to downsizing of the device.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案のプリント基板の要部拡大図、第2図及
び第3図は従来例を説明するための図である。 (4)(5)(14)(15)…ICの端子、(16)(17′)
(18′)(19)…ランド、(17″)(18″)…端部、
(20)…接地用導体パターン、(27)…チップジャンパ
ー。
FIG. 1 is an enlarged view of a main part of a printed circuit board of the present invention, and FIGS. 2 and 3 are views for explaining a conventional example. (4) (5) (14) (15) ... IC terminals, (16) (17 ')
(18 ') (19) ... land, (17 ") (18") ... end,
(20)… Ground conductor pattern, (27)… Chip jumper.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】複数個の端子を有するICが配設され、該IC
の各端子が電気的に接続される導体パターンが絶縁基板
上に形成されたプリント基板において、 前記導体パターンに連接され、前記ICの端子が半田付に
て接続される複数個のランドと、該ランドと所定間隔離
れて形成された接地用導体パターンと、前記ランドの
内、電気部品接続用の隣接する少なくとも2個のランド
に前記接地用導体パターン側へ延出して形成された端部
とを備え、前記複数個の隣接するランドの端部間に一端
が跨り、且つ該ランドと前記接地用導体パターンとに架
け渡されるチップジャンパーにて前記電気部品接続用ラ
ンドを接地することを特徴とするプリント基板。
1. An IC having a plurality of terminals is provided, and the IC is provided.
A printed circuit board on which a conductor pattern to which each terminal is electrically connected is formed on an insulating substrate, a plurality of lands connected to the conductor pattern, the terminals of the IC being connected by soldering, A grounding conductor pattern formed at a predetermined distance from the land, and an end formed by extending to the grounding conductor pattern side on at least two adjacent lands for connecting electrical parts in the land. One end of the plurality of adjacent lands is straddled, and the electrical component connecting land is grounded by a chip jumper bridged between the land and the grounding conductor pattern. Printed board.
JP9048490U 1990-08-28 1990-08-28 Printed board Expired - Lifetime JPH0731557Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9048490U JPH0731557Y2 (en) 1990-08-28 1990-08-28 Printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9048490U JPH0731557Y2 (en) 1990-08-28 1990-08-28 Printed board

Publications (2)

Publication Number Publication Date
JPH0448658U JPH0448658U (en) 1992-04-24
JPH0731557Y2 true JPH0731557Y2 (en) 1995-07-19

Family

ID=31825281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9048490U Expired - Lifetime JPH0731557Y2 (en) 1990-08-28 1990-08-28 Printed board

Country Status (1)

Country Link
JP (1) JPH0731557Y2 (en)

Also Published As

Publication number Publication date
JPH0448658U (en) 1992-04-24

Similar Documents

Publication Publication Date Title
KR100676546B1 (en) Surface mounting part
EP0617568B1 (en) Capacitor mounting structure for printed circuit boards
US7660129B2 (en) Printed circuit board, solder connection structure and method between printed circuit board and flexible printed circuit board
JPH04352305A (en) Method of adjusting three layer structured spiral inductor
US4306205A (en) High frequency apparatus
US7449969B2 (en) Printed circuit board
US5365407A (en) DC power supply device with printed-circuit board having ground pattern
US6737945B2 (en) Digital broadcast receiving tuner suitable for miniaturization by placing tuner units on oppos surfaces on a board
JPH0731557Y2 (en) Printed board
JPH0318112A (en) Fitting structure for chip type noise filter
JPS62139395A (en) Multi-function circuit board
JPH0936513A (en) Printed circuit device
JPH07183627A (en) Printed circuit board
JP3262151B2 (en) Flexible printed circuit board
JPH0992537A (en) Printed inductor
US20040055782A1 (en) Surface-mounting type electronic circuit unit having no melting of solder attaching electric part thereto
US20030103341A1 (en) Shielding structure for resonant circuit
JPH0992523A (en) Printed circuit pattern
JPH0611666Y2 (en) High-frequency equipment terminal mounting structure
JPH046259Y2 (en)
JPH0731559Y2 (en) Mounting structure for noise suppression parts
JP3100060U (en) High frequency unit
KR100383180B1 (en) High frequency unit for vtr
JPH01190104A (en) High frequency oscillator
JPH0221795Y2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term