JPH07297842A - 着信インタリーブ非同期転送モード・セルを再配列する方法および装置 - Google Patents
着信インタリーブ非同期転送モード・セルを再配列する方法および装置Info
- Publication number
- JPH07297842A JPH07297842A JP7087703A JP8770395A JPH07297842A JP H07297842 A JPH07297842 A JP H07297842A JP 7087703 A JP7087703 A JP 7087703A JP 8770395 A JP8770395 A JP 8770395A JP H07297842 A JPH07297842 A JP H07297842A
- Authority
- JP
- Japan
- Prior art keywords
- atm
- channel
- cells
- state machine
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5616—Terminal equipment, e.g. codecs, synch.
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5652—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly
- H04L2012/5653—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL]
- H04L2012/5658—Cell construction, e.g. including header, packetisation, depacketisation, assembly, reassembly using the ATM adaptation layer [AAL] using the AAL5
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S370/00—Multiplex communications
- Y10S370/901—Wide area network
- Y10S370/902—Packet switching
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
(57)【要約】
【目的】 ネットワーク化されているホスト・コンピュ
ータに着信する多数のチャネルに対するインタリーブさ
れたＡＴＭデータ・セルを再配列するための装置と方法
と提供する。 【構成】 記憶装置は着信ＡＴＭデータ・セル、チャネ
ルに対する格納されたＡＴＭと自由な資源をトラッキン
グする多数のデータ構造体、およびアンロード・スケジ
ュール待ち行列を格納する。状態機械は着信ＡＴＭデー
タ・セルをロードおよびアンロードし、またトラッキン
グ・データ構造体およびスケジュール待ち行列を適宜更
新する。
ータに着信する多数のチャネルに対するインタリーブさ
れたＡＴＭデータ・セルを再配列するための装置と方法
と提供する。 【構成】 記憶装置は着信ＡＴＭデータ・セル、チャネ
ルに対する格納されたＡＴＭと自由な資源をトラッキン
グする多数のデータ構造体、およびアンロード・スケジ
ュール待ち行列を格納する。状態機械は着信ＡＴＭデー
タ・セルをロードおよびアンロードし、またトラッキン
グ・データ構造体およびスケジュール待ち行列を適宜更
新する。
Description
【０００１】
【産業上の利用分野】本発明はコンピュータ・ネットワ
ークの分野に関し、詳細には、ネットワーク化されたコ
ンピュータ・システムのネットワーク・インタフェース
に関する。さらに詳細にいえば、本発明は着信インタリ
ーブ非同期転送モード（ＡＴＭ）セルの再配列に関す
る。
ークの分野に関し、詳細には、ネットワーク化されたコ
ンピュータ・システムのネットワーク・インタフェース
に関する。さらに詳細にいえば、本発明は着信インタリ
ーブ非同期転送モード（ＡＴＭ）セルの再配列に関す
る。
【０００２】
【従来の技術】従来、コンピュータ・システム・ネット
ワークにおいては、コンピュータ・システムはネットワ
ーク・インタフェースに接続された媒体によって互いに
物理的に接続されていた。コンピュータ・システム間で
データを転送するために、各種の手法が当分野で開発さ
れてきている。通常、各ネットワーク・インタフェース
はデータを転送するために、各々が所定の帯域幅を有し
ている小数の直接メモリ・アクセス（ＤＭＡ）チャネル
を備えている。これらのコンピュータ・システムで稼働
するオペレーティング・システムのネットワーク・サー
ビスが、あらかじめ確立されたプロトコルにしたがっ
て、所定の帯域幅速度でコンピュータ・システム間のデ
ータの物理的転送を処理する。コンピュータ・システム
で稼働しているアプリケーションは物理的な詳細からシ
ールドされる。アプリケーションがデータ構造レベルで
の転送データを管理する。
ワークにおいては、コンピュータ・システムはネットワ
ーク・インタフェースに接続された媒体によって互いに
物理的に接続されていた。コンピュータ・システム間で
データを転送するために、各種の手法が当分野で開発さ
れてきている。通常、各ネットワーク・インタフェース
はデータを転送するために、各々が所定の帯域幅を有し
ている小数の直接メモリ・アクセス（ＤＭＡ）チャネル
を備えている。これらのコンピュータ・システムで稼働
するオペレーティング・システムのネットワーク・サー
ビスが、あらかじめ確立されたプロトコルにしたがっ
て、所定の帯域幅速度でコンピュータ・システム間のデ
ータの物理的転送を処理する。コンピュータ・システム
で稼働しているアプリケーションは物理的な詳細からシ
ールドされる。アプリケーションがデータ構造レベルで
の転送データを管理する。
【０００３】大規模なコンピュータ・システム・ネット
ワークの場合、コンピュータ・システムを交換機によっ
て互いに接続するのが望ましい。交換機には公衆交換機
と加入者交換機がある。コンピュータ・システムはその
ネットワーク・インタフェースと媒体を介して加入者交
換機に接続される。加入者交換機は次いで、直接的また
は間接的に公衆交換機に結合される。公衆交換機は互い
に結合されている。このような大規模コンピュータ・シ
ステム・ネットワークの場合、交換機はコンピュータ・
システム間でデータを非同期的に転送できることが望ま
しい。それ故、大規模コンピュータ・システム・ネット
ワーク内のコンピュータ・システム間でデータを転送す
るために多数のセル・ベースの非同期転送手法が当分野
で生まれてきた。
ワークの場合、コンピュータ・システムを交換機によっ
て互いに接続するのが望ましい。交換機には公衆交換機
と加入者交換機がある。コンピュータ・システムはその
ネットワーク・インタフェースと媒体を介して加入者交
換機に接続される。加入者交換機は次いで、直接的また
は間接的に公衆交換機に結合される。公衆交換機は互い
に結合されている。このような大規模コンピュータ・シ
ステム・ネットワークの場合、交換機はコンピュータ・
システム間でデータを非同期的に転送できることが望ま
しい。それ故、大規模コンピュータ・システム・ネット
ワーク内のコンピュータ・システム間でデータを転送す
るために多数のセル・ベースの非同期転送手法が当分野
で生まれてきた。
【０００４】
【発明が解決しようとする課題】これらの従来のセル・
ベースの非同期転送手法は通常、ネットワーク・インタ
フェース・レベルで転送データ・パケットをセル化し、
再アセンブルする。ネットワーク・インタフェース・レ
ベルでの転送データ・パケットのセル化および再アセン
ブルには、少なくとも２つの欠点がある。第１に、ネッ
トワーク・インタフェースでの記憶容量が大きくなるこ
とである。第２に、全データ・パケットが再アセンブル
されるまで、受信データを利用できないことである。し
たがって、転送データ・パケットをセグメント化し、再
アセンブルしたまま、転送データを伝送し、利用できれ
ばさらに望ましい。
ベースの非同期転送手法は通常、ネットワーク・インタ
フェース・レベルで転送データ・パケットをセル化し、
再アセンブルする。ネットワーク・インタフェース・レ
ベルでの転送データ・パケットのセル化および再アセン
ブルには、少なくとも２つの欠点がある。第１に、ネッ
トワーク・インタフェースでの記憶容量が大きくなるこ
とである。第２に、全データ・パケットが再アセンブル
されるまで、受信データを利用できないことである。し
たがって、転送データ・パケットをセグメント化し、再
アセンブルしたまま、転送データを伝送し、利用できれ
ばさらに望ましい。
【０００５】本発明の譲受人に譲渡された米国特許願第
０７／９９５，５９１号には、従来技術の手法の欠点を
解決するセル・ベースの非同期転送手法が開示されてい
る。開示された手法は転送データ・パケットのセル化お
よび再アセンブルに基づくホスト・コンピュータを提供
する。
０７／９９５，５９１号には、従来技術の手法の欠点を
解決するセル・ベースの非同期転送手法が開示されてい
る。開示された手法は転送データ・パケットのセル化お
よび再アセンブルに基づくホスト・コンピュータを提供
する。
【０００６】開示された手法によれば、多数の仮想直接
メモリ・アクセス（ＤＭＡ）チャネルの制御および状態
情報を格納するための制御メモリが用意される。非同期
転送および受信を容易とするために、制御メモリへのア
クセスのアービトレーションを行う制御メモリ・アービ
タおよび制御メモリ・データ・バスも提供される。制御
メモリの個々の領域が、伝送ＤＭＡおよび受信ＤＭＡの
制御および状態情報を格納するために用意される。さら
に、伝送／受信データ・リングおよびその記述子に関す
る記述情報、転送されるデータ・パケットならびにその
セルも、伝送および受信ＤＭＡのために格納される。
メモリ・アクセス（ＤＭＡ）チャネルの制御および状態
情報を格納するための制御メモリが用意される。非同期
転送および受信を容易とするために、制御メモリへのア
クセスのアービトレーションを行う制御メモリ・アービ
タおよび制御メモリ・データ・バスも提供される。制御
メモリの個々の領域が、伝送ＤＭＡおよび受信ＤＭＡの
制御および状態情報を格納するために用意される。さら
に、伝送／受信データ・リングおよびその記述子に関す
る記述情報、転送されるデータ・パケットならびにその
セルも、伝送および受信ＤＭＡのために格納される。
【０００７】さらに、伝送パケットをセル化し、ホスト
・コンピュータで受信パケットを再アセンブルするセグ
メント化アセンブル／再アセンブル（ＳＡＲ）モジュー
ルも、伝送のために伝送セルを転送パケットにセグメン
ト化し、受信セルを受信パケットに再アセンブルするた
めに設けられている。転送および受信セル・ペイロード
を格納するために、２系列のＦＩＦＯが設けられてい
る。最後に、伝送前に転送セル・ペイロードをパッケー
ジし、受信時に受信セル・ペイロードをアンパッケージ
するために、ＳＡＲモジュールを補足する媒体セル・マ
ネージャ（ＭＣＭ）モジュールが設けられている。
・コンピュータで受信パケットを再アセンブルするセグ
メント化アセンブル／再アセンブル（ＳＡＲ）モジュー
ルも、伝送のために伝送セルを転送パケットにセグメン
ト化し、受信セルを受信パケットに再アセンブルするた
めに設けられている。転送および受信セル・ペイロード
を格納するために、２系列のＦＩＦＯが設けられてい
る。最後に、伝送前に転送セル・ペイロードをパッケー
ジし、受信時に受信セル・ペイロードをアンパッケージ
するために、ＳＡＲモジュールを補足する媒体セル・マ
ネージャ（ＭＣＭ）モジュールが設けられている。
【０００８】しかしながら、ホスト・コンピュータ・シ
ステムの中には、仮想アドレス空間を備えているものも
ある。各仮想アドレス空間は多数の典型的な不連続物理
メモリ・ページを備えている。任意の時点で、物理アド
レス変換エントリへの仮想アドレスのサブセットだけが
キャッシュされる。各種のＤＭＡチャネルのＡＴＭセル
を高度にインタリーブし、異なるチャネルへ送ることが
できるので、開示された手法は異なるアドレス変換エン
トリへの高度にインタリーブされたアクセスをもたら
し、これによってかかるシステムにおけるアドレス変換
エントリの過剰な充填および退去をもたらす。それ故、
これらのシステムに合わせて性能バランスを計算でき
て、アドレス変換エントリの過剰な充填および退去を引
き起こすことなく、ホスト・コンピュータでセル化およ
び若干量の再アセンブルを行えることが望ましい。詳細
にいえば、ＡＴＭセルのホスト・システムでの再アセン
ブル前にＡＴＭセルをバッファし、再配列できることが
望ましい。
ステムの中には、仮想アドレス空間を備えているものも
ある。各仮想アドレス空間は多数の典型的な不連続物理
メモリ・ページを備えている。任意の時点で、物理アド
レス変換エントリへの仮想アドレスのサブセットだけが
キャッシュされる。各種のＤＭＡチャネルのＡＴＭセル
を高度にインタリーブし、異なるチャネルへ送ることが
できるので、開示された手法は異なるアドレス変換エン
トリへの高度にインタリーブされたアクセスをもたら
し、これによってかかるシステムにおけるアドレス変換
エントリの過剰な充填および退去をもたらす。それ故、
これらのシステムに合わせて性能バランスを計算でき
て、アドレス変換エントリの過剰な充填および退去を引
き起こすことなく、ホスト・コンピュータでセル化およ
び若干量の再アセンブルを行えることが望ましい。詳細
にいえば、ＡＴＭセルのホスト・システムでの再アセン
ブル前にＡＴＭセルをバッファし、再配列できることが
望ましい。
【０００９】以下で詳細に説明するように、本発明はこ
れらおよびその他の結果を有利に達成するこのような方
法および装置を提供する。
れらおよびその他の結果を有利に達成するこのような方
法および装置を提供する。
【００１０】
【課題を解決するための手段】本発明によれば、多数の
記憶装置および多数の状態機械を用意することによっ
て、望ましい結果が有利に達成される。記憶装置は多数
のチャネル用の着信ＡＴＭセル、格納されたＡＴＭセル
と自由資源をトラッキングする多数のデータ構造体、及
びアンロードされたチャネルに対するスケジュール待ち
行列を格納する。状態機械はＡＴＭセルのロードおよび
アンロードを行い、トラッキング・データ構造体および
スケジュール待ち行列を適宜更新する。
記憶装置および多数の状態機械を用意することによっ
て、望ましい結果が有利に達成される。記憶装置は多数
のチャネル用の着信ＡＴＭセル、格納されたＡＴＭセル
と自由資源をトラッキングする多数のデータ構造体、及
びアンロードされたチャネルに対するスケジュール待ち
行列を格納する。状態機械はＡＴＭセルのロードおよび
アンロードを行い、トラッキング・データ構造体および
スケジュール待ち行列を適宜更新する。
【００１１】１実施態様において、記憶装置はＡＴＭセ
ル記憶装置と制御データ記憶装置からなっている。ＡＴ
Ｍセル記憶装置はｍ個の着信ＡＴＭセルを格納するため
のｍ個の記憶スロットを有している。制御データ記憶装
置はチャネル当たり１つの構成でｎ１個のチャネルに対
してｎ１個のエントリを有するチャネル状態テーブル、
第１自由資源ポインタ、ＡＴＭセル記憶装置のｍ個の記
憶スロットに対応したｍ個のリンキング関係ポインタの
アレイ、およびアンロードされる最大ｎ２個のチャネル
を識別する最大ｎ２個のチャネル識別子を待ち行列化す
るための記憶待ち行列とを格納するための記憶容量を有
している。ただし、ｎ２はｎ１以下である。
ル記憶装置と制御データ記憶装置からなっている。ＡＴ
Ｍセル記憶装置はｍ個の着信ＡＴＭセルを格納するため
のｍ個の記憶スロットを有している。制御データ記憶装
置はチャネル当たり１つの構成でｎ１個のチャネルに対
してｎ１個のエントリを有するチャネル状態テーブル、
第１自由資源ポインタ、ＡＴＭセル記憶装置のｍ個の記
憶スロットに対応したｍ個のリンキング関係ポインタの
アレイ、およびアンロードされる最大ｎ２個のチャネル
を識別する最大ｎ２個のチャネル識別子を待ち行列化す
るための記憶待ち行列とを格納するための記憶容量を有
している。ただし、ｎ２はｎ１以下である。
【００１２】チャネル状態テーブルの各エントリはチャ
ネルに対するアレイの２つのリンキング関係ポインタを
ポイントする開始リンキング・ポインタおよび終了リン
キング・ポインタからなっている。第１自由資源ポイン
タはＡＴＭセル記憶装置の第１自由記憶スロットに対応
するアレイのリンキング関係ポインタをポイントする。
アレイの各リンキング関係ポインタはアレイの他のリン
キング関係ポインタをポイントするか、あるいはリンキ
ング関係の終了を示すかのいずれかを行う。これらは一
緒になって、ＡＴＭセルがＡＴＭセル記憶装置のどこに
格納されているかを識別するチャネルに対する多数のリ
ンク・リスト、自由な記憶スロットがＡＴＭセル記憶装
置のどこに配置されているかを識別する自由記憶スロッ
トのリンク・リストを形成する。
ネルに対するアレイの２つのリンキング関係ポインタを
ポイントする開始リンキング・ポインタおよび終了リン
キング・ポインタからなっている。第１自由資源ポイン
タはＡＴＭセル記憶装置の第１自由記憶スロットに対応
するアレイのリンキング関係ポインタをポイントする。
アレイの各リンキング関係ポインタはアレイの他のリン
キング関係ポインタをポイントするか、あるいはリンキ
ング関係の終了を示すかのいずれかを行う。これらは一
緒になって、ＡＴＭセルがＡＴＭセル記憶装置のどこに
格納されているかを識別するチャネルに対する多数のリ
ンク・リスト、自由な記憶スロットがＡＴＭセル記憶装
置のどこに配置されているかを識別する自由記憶スロッ
トのリンク・リストを形成する。
【００１３】状態機械は着信ＡＴＭセルをＡＴＭセル記
憶装置の記憶スロットにロードするためのロード状態機
械と、ＡＴＭセル記憶装置の記憶スロットからＡＴＭセ
ルをアンロードするためのアンロード状態機械を備えて
いる。ロードおよびアンロード状態機械は両方とも、各
種のＡＴＭセルおよび自由資源トラッキング・データ管
理機能をさらに実行する。
憶装置の記憶スロットにロードするためのロード状態機
械と、ＡＴＭセル記憶装置の記憶スロットからＡＴＭセ
ルをアンロードするためのアンロード状態機械を備えて
いる。ロードおよびアンロード状態機械は両方とも、各
種のＡＴＭセルおよび自由資源トラッキング・データ管
理機能をさらに実行する。
【００１４】セル時間になるごとに、ロード状態機械は
着信ＡＴＭセルを第１自由記憶スロットにロードし、こ
れにしたがって、トラッキング・データ構造体を更新す
る。したがって、着信ＡＴＭセルがデータ・パケットの
最後のセルであるか、あるいはそのチャネルに対して格
納されているＡＴＭセルの数が所定の閾値に到達し、か
つチャネルのアンロードが現在スケジュールされていな
い場合には、ロード状態機械はそのチャネルのチャネル
識別子を、アンロードすべきチャネルの１つとしてチャ
ネルを識別するスケジュール待ち行列に待ち行列化す
る。
着信ＡＴＭセルを第１自由記憶スロットにロードし、こ
れにしたがって、トラッキング・データ構造体を更新す
る。したがって、着信ＡＴＭセルがデータ・パケットの
最後のセルであるか、あるいはそのチャネルに対して格
納されているＡＴＭセルの数が所定の閾値に到達し、か
つチャネルのアンロードが現在スケジュールされていな
い場合には、ロード状態機械はそのチャネルのチャネル
識別子を、アンロードすべきチャネルの１つとしてチャ
ネルを識別するスケジュール待ち行列に待ち行列化す
る。
【００１５】アンロード状態機械はスケジュール待ち行
列が空の場合に不活動状態である。スケジュール待ち行
列がサービスを受けるチャネルのスケジューリングによ
りアンロード状態機械は非空になり、スケジュール待ち
行列が非空である限り、活動状態にとどまる。すべての
スケジュールされているチャネルへのサービスにより、
スケジュール待ち行列が再度空になったとき、アンロー
ド状態機械は再度不活動状態になる。
列が空の場合に不活動状態である。スケジュール待ち行
列がサービスを受けるチャネルのスケジューリングによ
りアンロード状態機械は非空になり、スケジュール待ち
行列が非空である限り、活動状態にとどまる。すべての
スケジュールされているチャネルへのサービスにより、
スケジュール待ち行列が再度空になったとき、アンロー
ド状態機械は再度不活動状態になる。
【００１６】活動状態中に、アンロード状態機械はスケ
ジュール待ち行列の先頭にあるそのチャネルに対して格
納されているＡＴＭセルをアンロードする。これを行う
際に、アンロード状態機械はトラッキング・データ構造
体を適宜更新する。さらに、アンロード状態機械はチャ
ネルのチャネル識別子を、スケジュール待ち行列から待
ち行列解除し、チャネルのサービス完了後に、そのチャ
ネルをアンロードすべきチャネルの１つとして除去す
る。
ジュール待ち行列の先頭にあるそのチャネルに対して格
納されているＡＴＭセルをアンロードする。これを行う
際に、アンロード状態機械はトラッキング・データ構造
体を適宜更新する。さらに、アンロード状態機械はチャ
ネルのチャネル識別子を、スケジュール待ち行列から待
ち行列解除し、チャネルのサービス完了後に、そのチャ
ネルをアンロードすべきチャネルの１つとして除去す
る。
【００１７】
【実施例】以下の説明において、説明のために、特定の
数値、材料および構成を記載して、本発明の理解を完全
なものとする。しかしながら、当分野の技術者には、本
発明を特定の細部なしに実施できることが明らかであろ
う。他の場合には、周知のシステムが本発明を不必要に
不明確としないため、略図ないしブロック図の形で示さ
れている。
数値、材料および構成を記載して、本発明の理解を完全
なものとする。しかしながら、当分野の技術者には、本
発明を特定の細部なしに実施できることが明らかであろ
う。他の場合には、周知のシステムが本発明を不必要に
不明確としないため、略図ないしブロック図の形で示さ
れている。
【００１８】図１を参照すると、本発明の主要構成要素
を示すブロック図が示されている。着信インタリーブＡ
ＴＭセル１０を再配列するための本発明は、多数の記憶
装置１２−１４、２つの状態機械２２−２４を備えてい
る。記憶装置１２−１４はＡＴＭセル記憶装置１２、ト
ラッキング・データ構造体記憶装置１４ａ、およびスケ
ジュール待ち行列記憶装置１４ｂを含んでいる。状態機
械２２−２４はロード状態機械２２およびアンロード状
態機械２４を含んでいる。これらの要素１２−１４およ
び２２−２４は図示のように互いに結合されている。
を示すブロック図が示されている。着信インタリーブＡ
ＴＭセル１０を再配列するための本発明は、多数の記憶
装置１２−１４、２つの状態機械２２−２４を備えてい
る。記憶装置１２−１４はＡＴＭセル記憶装置１２、ト
ラッキング・データ構造体記憶装置１４ａ、およびスケ
ジュール待ち行列記憶装置１４ｂを含んでいる。状態機
械２２−２４はロード状態機械２２およびアンロード状
態機械２４を含んでいる。これらの要素１２−１４およ
び２２−２４は図示のように互いに結合されている。
【００１９】ＡＴＭセル記憶装置１２は各種のチャネル
に対する最大ｍ個の着信ＡＴＭセル１８を格納するため
のｍ個の記憶スロットを有している。制御データ記憶装
置１４はｎ１個のチャネルに対して格納されたＡＴＭセ
ル１８をトラッキングするための各種のトラッキング・
データ構造体、およびＡＴＭセル記憶装置１２の自由資
源を格納するための記憶容量を有している。制御データ
記憶装置１４は、さらに、アンロードすべき最大ｎ２個
のチャネルを識別する最大ｎ２個のチャネル識別子２０
を待ち行列化するためのアンロード・スケジュール待ち
行列を格納している。ただし、ｎ２はｎ１以下である。
本発明を記憶装置１２−１４を個別のものとして説明す
るが、本発明は、これらの記憶装置１２−１４を分割し
ても良いし、また大きな一つの記憶装置としてもよいこ
とは明らかであろう。
に対する最大ｍ個の着信ＡＴＭセル１８を格納するため
のｍ個の記憶スロットを有している。制御データ記憶装
置１４はｎ１個のチャネルに対して格納されたＡＴＭセ
ル１８をトラッキングするための各種のトラッキング・
データ構造体、およびＡＴＭセル記憶装置１２の自由資
源を格納するための記憶容量を有している。制御データ
記憶装置１４は、さらに、アンロードすべき最大ｎ２個
のチャネルを識別する最大ｎ２個のチャネル識別子２０
を待ち行列化するためのアンロード・スケジュール待ち
行列を格納している。ただし、ｎ２はｎ１以下である。
本発明を記憶装置１２−１４を個別のものとして説明す
るが、本発明は、これらの記憶装置１２−１４を分割し
ても良いし、また大きな一つの記憶装置としてもよいこ
とは明らかであろう。
【００２０】図２を参照すると、トラッキング・データ
構造体の１実施例が詳細に示されている。本実施例にお
いて、トラッキング・データ構造体はチャネル状態テー
ブル２６と、第１自由資源ポインタ３８と、リンキング
関係ポインタのアレイ３４とからなっている。チャネル
状態テーブル２６はチャネル当たり１つの構成でｎ１個
のチャネルに対してｎ１個のエントリ２８を格納する。
リンキング関係ポインタのアレイ３４はｍ個のＡＴＭセ
ル記憶スロットに対応したｍ個のリンキング関係ポイン
タ３６からなっている。
構造体の１実施例が詳細に示されている。本実施例にお
いて、トラッキング・データ構造体はチャネル状態テー
ブル２６と、第１自由資源ポインタ３８と、リンキング
関係ポインタのアレイ３４とからなっている。チャネル
状態テーブル２６はチャネル当たり１つの構成でｎ１個
のチャネルに対してｎ１個のエントリ２８を格納する。
リンキング関係ポインタのアレイ３４はｍ個のＡＴＭセ
ル記憶スロットに対応したｍ個のリンキング関係ポイン
タ３６からなっている。
【００２１】チャネル状態テーブル２６の各エントリ２
８は、チャネルの開始および終了ＡＴＭセル記憶スロッ
トに対応するアレイ３４内の２つのリンキング・ポイン
タ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｉ）３６をポイントす
る開始リンキング・ポインタ（ＢＥＧ＿ＰＴＲ＿ｉ）３
０と終了リンキング・ポインタ（ＥＮＤ＿ＰＴＲ＿ｉ）
３２を含んでいる。そのチャネルに対して現在ＡＴＭセ
ル記憶スロットが使用されていない場合、開始リンキン
グ・ポインタ（ＢＥＧ＿ＰＴＲ＿ｉ）３０はゼロなどの
特別な所定値に設定される。終了リンキング・ポインタ
（ＥＮＤ＿ＰＴＲ＿ｉ）３２によって、ロード状態機械
２２はチャネルのリンク・リストを探索せずに、チャネ
ルの最後のＡＴＭセル記憶スロットを迅速に決定できる
ようになる。これはロード時に時間が重要だからであ
る。
８は、チャネルの開始および終了ＡＴＭセル記憶スロッ
トに対応するアレイ３４内の２つのリンキング・ポイン
タ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｉ）３６をポイントす
る開始リンキング・ポインタ（ＢＥＧ＿ＰＴＲ＿ｉ）３
０と終了リンキング・ポインタ（ＥＮＤ＿ＰＴＲ＿ｉ）
３２を含んでいる。そのチャネルに対して現在ＡＴＭセ
ル記憶スロットが使用されていない場合、開始リンキン
グ・ポインタ（ＢＥＧ＿ＰＴＲ＿ｉ）３０はゼロなどの
特別な所定値に設定される。終了リンキング・ポインタ
（ＥＮＤ＿ＰＴＲ＿ｉ）３２によって、ロード状態機械
２２はチャネルのリンク・リストを探索せずに、チャネ
ルの最後のＡＴＭセル記憶スロットを迅速に決定できる
ようになる。これはロード時に時間が重要だからであ
る。
【００２２】第１自由資源ポインタ（ＦＩＲＳＴ＿ＦＲ
ＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８は最初の自由ＡＴＭセ
ル記憶スロットに対応するアレイ３４内のリンキング関
係ポインタ３６をポイントする。すべてのＡＴＭセル記
憶スロットが現在使用されている場合、換言すれば、自
由な資源が得られない場合、第１自由資源ポインタ（Ｆ
ＩＲＳＴ＿ＦＲＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８もゼロ
などの特別な所定値に設定される。
ＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８は最初の自由ＡＴＭセ
ル記憶スロットに対応するアレイ３４内のリンキング関
係ポインタ３６をポイントする。すべてのＡＴＭセル記
憶スロットが現在使用されている場合、換言すれば、自
由な資源が得られない場合、第１自由資源ポインタ（Ｆ
ＩＲＳＴ＿ＦＲＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８もゼロ
などの特別な所定値に設定される。
【００２３】アレイ３４内の各リンキング関係ポインタ
（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｉ）３６はアレイ３４の
他のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴ
Ｒ＿ｉ）３６をポイントするか、ゼロなどの特別な所定
値によってリンキング関係の終了を示すかのいずれかを
行う。
（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｉ）３６はアレイ３４の
他のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴ
Ｒ＿ｉ）３６をポイントするか、ゼロなどの特別な所定
値によってリンキング関係の終了を示すかのいずれかを
行う。
【００２４】初期設定時に、第１自由資源ポインタ（Ｆ
ＩＲＳＴ＿ＦＲＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８が初期
設定されて、アレイ３４の第１のリンキング関係ポイン
タ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿１）３６をポイント
し、またリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿
ＰＴＲ＿ｉ）３６の各々は初期設定されて、アレイ３４
の直後のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿
ＰＴＲ＿ｉ＋１）３６をポイントする。換言すると、第
１のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴ
Ｒ＿１）３６は第２のリンキング関係ポインタ（ＮＥＸ
Ｔ＿ＲＥＬ＿ＰＴＲ＿２）３６をポイントするように初
期設定され、第２のリンキング関係ポインタ（ＮＥＸＴ
＿ＲＥＬ＿ＰＴＲ＿２）３６は第３のリンキング関係ポ
インタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿３）３６をポイン
トするように初期設定され、以下同様となる。
ＩＲＳＴ＿ＦＲＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８が初期
設定されて、アレイ３４の第１のリンキング関係ポイン
タ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿１）３６をポイント
し、またリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿
ＰＴＲ＿ｉ）３６の各々は初期設定されて、アレイ３４
の直後のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿
ＰＴＲ＿ｉ＋１）３６をポイントする。換言すると、第
１のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴ
Ｒ＿１）３６は第２のリンキング関係ポインタ（ＮＥＸ
Ｔ＿ＲＥＬ＿ＰＴＲ＿２）３６をポイントするように初
期設定され、第２のリンキング関係ポインタ（ＮＥＸＴ
＿ＲＥＬ＿ＰＴＲ＿２）３６は第３のリンキング関係ポ
インタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿３）３６をポイン
トするように初期設定され、以下同様となる。
【００２５】それ故、これらのポインタ３０−３８は一
緒になって、各種のチャネルに対するＡＴＭセル１８が
どこに格納されているかを識別する多数のチャネルに対
する多数のリンク・リストと、自由なＡＴＭセル記憶ス
ロットがどこにあるかを識別するリンク・リストを形成
する。
緒になって、各種のチャネルに対するＡＴＭセル１８が
どこに格納されているかを識別する多数のチャネルに対
する多数のリンク・リストと、自由なＡＴＭセル記憶ス
ロットがどこにあるかを識別するリンク・リストを形成
する。
【００２６】たとえば、第１のチャネル状態エントリ２
８は第１のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ
＿ＰＴＲ＿１）３６をポイントする開始リンキング・ポ
インタ（ＢＥＧ＿ＰＴＲ＿１）３０を含んでおり、第１
のポインタ３６は第３のリンキング関係ポインタ（ＮＥ
ＸＴ＿ＲＥＬ＿ＰＴＲ＿３）３６をポイントし、第３の
ポインタ３６は第５のリンキング関係ポインタ（ＮＥＸ
Ｔ＿ＲＥＬ＿ＰＴＲ＿５）３６をポイントし、第５のポ
インタ３６はリンキング関係の終了を示し、これによっ
てＡＴＭセルが第１のチャネルに対する第１、第３およ
び第５の記憶スロットに格納されていることを識別する
第１のリンク・リストを形成することができる。終了リ
ンキング・ポインタ（ＥＮＤ＿ＰＴＲ＿１）３２は第５
のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ
＿５）３６をポイントすることになる。第２のチャネル
状態エントリ２８は第２のリンキング関係ポインタ（Ｎ
ＥＸＴ＿ＲＥＬ＿ＰＴＲ＿２）３６をポイントする開始
リンキング・ポインタ（ＢＥＧ＿ＰＴＲ＿２）３０を含
んでおり、第２のポインタは第４のリンキング関係ポイ
ンタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿４）３６をポイント
し、第４のポインタは第６のリンキング関係ポインタ
（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿６）３６をポイントし、
第６のポインタはリンキング関係の終了を示し、これに
よってＡＴＭセルが第２のチャネルに対する第２、第４
および第６の記憶スロットに格納されていることを識別
する第２のリンク・リストを形成する。終了リンキング
・ポインタ（ＥＮＤ＿ＰＴＲ＿２）３２は第６のリンキ
ング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿６）３
６をポイントすることになる。
８は第１のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ
＿ＰＴＲ＿１）３６をポイントする開始リンキング・ポ
インタ（ＢＥＧ＿ＰＴＲ＿１）３０を含んでおり、第１
のポインタ３６は第３のリンキング関係ポインタ（ＮＥ
ＸＴ＿ＲＥＬ＿ＰＴＲ＿３）３６をポイントし、第３の
ポインタ３６は第５のリンキング関係ポインタ（ＮＥＸ
Ｔ＿ＲＥＬ＿ＰＴＲ＿５）３６をポイントし、第５のポ
インタ３６はリンキング関係の終了を示し、これによっ
てＡＴＭセルが第１のチャネルに対する第１、第３およ
び第５の記憶スロットに格納されていることを識別する
第１のリンク・リストを形成することができる。終了リ
ンキング・ポインタ（ＥＮＤ＿ＰＴＲ＿１）３２は第５
のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ
＿５）３６をポイントすることになる。第２のチャネル
状態エントリ２８は第２のリンキング関係ポインタ（Ｎ
ＥＸＴ＿ＲＥＬ＿ＰＴＲ＿２）３６をポイントする開始
リンキング・ポインタ（ＢＥＧ＿ＰＴＲ＿２）３０を含
んでおり、第２のポインタは第４のリンキング関係ポイ
ンタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿４）３６をポイント
し、第４のポインタは第６のリンキング関係ポインタ
（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿６）３６をポイントし、
第６のポインタはリンキング関係の終了を示し、これに
よってＡＴＭセルが第２のチャネルに対する第２、第４
および第６の記憶スロットに格納されていることを識別
する第２のリンク・リストを形成する。終了リンキング
・ポインタ（ＥＮＤ＿ＰＴＲ＿２）３２は第６のリンキ
ング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿６）３
６をポイントすることになる。
【００２７】同様な態様で、第１自由資源ポインタ（Ｆ
ＩＲＳＴ＿ＦＲＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８は第７
のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ
＿７）３６をポイントし、第７のポインタは第８のリン
キング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿８）
３６をポイントし、．．．ｍ−１番目のリンキング関係
ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｍ−１）３６を
ポイントし、第ｍ−１番目のポインタはｍ番目のリンキ
ング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｍ）３
６をポイントし、第ｍ番目もポインタはリンキング関係
の終了を示し、これによって第７番目から第ｍ番目まで
の記憶スロットを、自由ＡＴＭセル記憶スロットとして
識別する資源リンク・リストを形成する。
ＩＲＳＴ＿ＦＲＥＥ＿ＲＳＲＣＥ＿ＰＴＲ）３８は第７
のリンキング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ
＿７）３６をポイントし、第７のポインタは第８のリン
キング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿８）
３６をポイントし、．．．ｍ−１番目のリンキング関係
ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｍ−１）３６を
ポイントし、第ｍ−１番目のポインタはｍ番目のリンキ
ング関係ポインタ（ＮＥＸＴ＿ＲＥＬ＿ＰＴＲ＿ｍ）３
６をポイントし、第ｍ番目もポインタはリンキング関係
の終了を示し、これによって第７番目から第ｍ番目まで
の記憶スロットを、自由ＡＴＭセル記憶スロットとして
識別する資源リンク・リストを形成する。
【００２８】さらに、チャネル状態テーブル２６の各エ
ントリ２８はチャネルを示すセットのアンロードがスケ
ジュールされている場合、スケジュール・ビット（Ｓ＿
ｉ）３１をさらに含んでいる。終了リンキング・ポイン
タ（ＥＮＤ＿ＰＴＲ＿ｉ）３２と同様に、スケジュール
・ビット（Ｓ＿ｉ）３１によって、チャネルのアンロー
ドがスケジュールされているかどうかを、ロード状態機
械２２がスケジュール待ち行列全体を探索せずに迅速に
決定できるようにする。
ントリ２８はチャネルを示すセットのアンロードがスケ
ジュールされている場合、スケジュール・ビット（Ｓ＿
ｉ）３１をさらに含んでいる。終了リンキング・ポイン
タ（ＥＮＤ＿ＰＴＲ＿ｉ）３２と同様に、スケジュール
・ビット（Ｓ＿ｉ）３１によって、チャネルのアンロー
ドがスケジュールされているかどうかを、ロード状態機
械２２がスケジュール待ち行列全体を探索せずに迅速に
決定できるようにする。
【００２９】各種の要素をネットワーク・インタフェー
スに直接組み込んだ、本発明の教示の典型的な「オンボ
ード」適用例に関連して、残留ポインタ（ＲＳＤ＿ＰＴ
Ｒ＿ｉ）３３を以下で詳細に説明する。
スに直接組み込んだ、本発明の教示の典型的な「オンボ
ード」適用例に関連して、残留ポインタ（ＲＳＤ＿ＰＴ
Ｒ＿ｉ）３３を以下で詳細に説明する。
【００３０】図３を参照すると、ロード状態機械の動作
の流れを説明するブロック図が示されている。セル時間
ごとに、ロード状態機械２２は着信ＡＴＭセルがあるか
どうかを判定する（ブロック４２）。着信ＡＴＭセルが
ない場合、ロード状態機械２２は次のセル時間になるま
で、何も他の処置も行わない。
の流れを説明するブロック図が示されている。セル時間
ごとに、ロード状態機械２２は着信ＡＴＭセルがあるか
どうかを判定する（ブロック４２）。着信ＡＴＭセルが
ない場合、ロード状態機械２２は次のセル時間になるま
で、何も他の処置も行わない。
【００３１】着信ＡＴＭセルがある場合、ロード状態機
械２２は第１自由資源ポインタを使用して第１の自由な
記憶スロットを決定し、着信ＡＴＭセルを第１の自由な
記憶スロットにロードする（ブロック４４）。この好ま
しい実施例において、ＡＴＭセル記憶装置の記憶容量は
すべての記憶スロットを使い切る可能性を最小限のもの
とするのに十分な大きさに設計されている。しかしなが
ら、すべての記憶スロットが使用されてしまうと、この
実施例においては、着信ＡＴＭセルがロードされなくな
り、失われてしまうことになるが、そのような事態はあ
り得ない。
械２２は第１自由資源ポインタを使用して第１の自由な
記憶スロットを決定し、着信ＡＴＭセルを第１の自由な
記憶スロットにロードする（ブロック４４）。この好ま
しい実施例において、ＡＴＭセル記憶装置の記憶容量は
すべての記憶スロットを使い切る可能性を最小限のもの
とするのに十分な大きさに設計されている。しかしなが
ら、すべての記憶スロットが使用されてしまうと、この
実施例においては、着信ＡＴＭセルがロードされなくな
り、失われてしまうことになるが、そのような事態はあ
り得ない。
【００３２】着信ＡＴＭセルを第１の自由な記憶スロッ
トにロードすると、ロード状態機械２２はこれに応じて
トラッキング・データ構造体を更新する（ブロック４
６）。詳細にいえば、上述の好ましいトラッキング・デ
ータ構造体の場合、着信ＡＴＭセルがそのチャネルに関
して格納される最初のＡＴＭセルなのであれば、チャネ
ルエントリ２８の開始および終了両方のポインタ３０−
３２が更新されて、その記憶スロットに対応するリンキ
ング関係ポインタ３６をポイントする。これに対し、着
信ＡＴＭセルがそのチャネルに関して格納される最初の
ＡＴＭセルでないのであれば、チャネルエントリ２８の
終了ポインタ３２とそのチャネルの最後のリンキング関
係ポインタ３６の両方が更新されて、その記憶スロット
に対応するリンキング関係ポインタ３６をポイントす
る。さらに、いずれの場合でも、記憶スロットに対応す
るリンキング関係ポインタ３６が更新されて、リンキン
グ関係の終了を示す。また第１自由資源ポインタ３８が
更新されて、次の自由な記憶スロットに対応するリンキ
ング関係ポインタ３６をポイントする。
トにロードすると、ロード状態機械２２はこれに応じて
トラッキング・データ構造体を更新する（ブロック４
６）。詳細にいえば、上述の好ましいトラッキング・デ
ータ構造体の場合、着信ＡＴＭセルがそのチャネルに関
して格納される最初のＡＴＭセルなのであれば、チャネ
ルエントリ２８の開始および終了両方のポインタ３０−
３２が更新されて、その記憶スロットに対応するリンキ
ング関係ポインタ３６をポイントする。これに対し、着
信ＡＴＭセルがそのチャネルに関して格納される最初の
ＡＴＭセルでないのであれば、チャネルエントリ２８の
終了ポインタ３２とそのチャネルの最後のリンキング関
係ポインタ３６の両方が更新されて、その記憶スロット
に対応するリンキング関係ポインタ３６をポイントす
る。さらに、いずれの場合でも、記憶スロットに対応す
るリンキング関係ポインタ３６が更新されて、リンキン
グ関係の終了を示す。また第１自由資源ポインタ３８が
更新されて、次の自由な記憶スロットに対応するリンキ
ング関係ポインタ３６をポイントする。
【００３３】トラッキング・データ構造体を更新する
と、ロード状態機械２２はチャネル状態エントリ２８を
チェックして、そのチャネルのアンロードがスケジュー
ルされているかどうかを判定する（ブロック４８）。チ
ャネルのアンロードがスケジュールされているのであれ
ば、ロード状態機械２２は次のセルまで、何も他の処置
を行わない。チャネルのアンロードがスケジュールされ
ていないのであれば、ロード状態機械２２は着信セルが
データ・パケットの最後のセルなのかどうか、あるいは
そのチャネルに関して格納されているＡＴＭセルの数が
所定の閾値に達したのかどうかのいずれかをさらに判定
する（ブロック５２）。いずれの状態も満たされていな
ければ、ロード状態機械２２は次のセル時間まで、何も
他の処置を行わない。少なくとも一方の状態が満たされ
ているのであれば、ロード状態機械２２はそのチャネル
のチャネル識別子を、アンロードされるチャネルの１つ
であるとそのチャネルを識別するスケジュール待ち行列
に待ち行列化する（ブロック５２）。
と、ロード状態機械２２はチャネル状態エントリ２８を
チェックして、そのチャネルのアンロードがスケジュー
ルされているかどうかを判定する（ブロック４８）。チ
ャネルのアンロードがスケジュールされているのであれ
ば、ロード状態機械２２は次のセルまで、何も他の処置
を行わない。チャネルのアンロードがスケジュールされ
ていないのであれば、ロード状態機械２２は着信セルが
データ・パケットの最後のセルなのかどうか、あるいは
そのチャネルに関して格納されているＡＴＭセルの数が
所定の閾値に達したのかどうかのいずれかをさらに判定
する（ブロック５２）。いずれの状態も満たされていな
ければ、ロード状態機械２２は次のセル時間まで、何も
他の処置を行わない。少なくとも一方の状態が満たされ
ているのであれば、ロード状態機械２２はそのチャネル
のチャネル識別子を、アンロードされるチャネルの１つ
であるとそのチャネルを識別するスケジュール待ち行列
に待ち行列化する（ブロック５２）。
【００３４】図４を参照すると、アンロード状態機械の
動作の流れを説明するブロック図が示されている。スケ
ジュール待ち行列が空である場合、アンロード状態機械
２４は不活動状態である（ブロック５６）。スケジュー
ル待ち行列がサービスを受けるチャネルのスケジューリ
ングによって空でなくなると、アンロード状態機械は活
動状態となり、スケジュール待ち行列が空でない限り、
活動状態を維持する（ブロック５８−６４）。スケジュ
ールされているすべてのチャネルがサービスを受けて、
スケジュール待ち行列が再度空になると、アンロード状
態機械はまた不活動状態になる（ブロック６４）。
動作の流れを説明するブロック図が示されている。スケ
ジュール待ち行列が空である場合、アンロード状態機械
２４は不活動状態である（ブロック５６）。スケジュー
ル待ち行列がサービスを受けるチャネルのスケジューリ
ングによって空でなくなると、アンロード状態機械は活
動状態となり、スケジュール待ち行列が空でない限り、
活動状態を維持する（ブロック５８−６４）。スケジュ
ールされているすべてのチャネルがサービスを受けて、
スケジュール待ち行列が再度空になると、アンロード状
態機械はまた不活動状態になる（ブロック６４）。
【００３５】活動状態中に、アンロード状態機械はスケ
ジュール待ち行列の先頭にあるチャネルに対して格納さ
れているＡＴＭセルをアンロードする（ブロック５
８）。これを行う場合、アンロード状態機械はトラッキ
ング・データ構造体を適宜更新する（ブロック６０）。
詳細にいえば、上述のトラッキング・データ構造体の場
合、アンロード状態機械２４は第１自由資源ポインタ３
８を更新して、最後にサービスを受けた記憶スロットに
対応するリンキング関係ポインタ３６をポイントし、最
後にサービスを受けた記憶スロットに対応するリンキン
グ関係ポインタ３６を更新して、最後から１つ前の完全
にサービスを受けた記憶スロットに対応するリンキング
関係ポインタ３６をポイントし、・・・、最初にサービ
スを受けた記憶スロットに対応するリンキング関係ポイ
ンタを更新して、第１自由資源ポインタ３８によって以
前にポイントされていたリンキング関係ポインタ３６を
ポイントする。換言すれば、サービスを受けた記憶スロ
ットは逆の順序で自由資源プールへ戻され、最後にサー
ビスを受けた記憶スロットが自由記憶スロットのリスト
の先頭におかれる。
ジュール待ち行列の先頭にあるチャネルに対して格納さ
れているＡＴＭセルをアンロードする（ブロック５
８）。これを行う場合、アンロード状態機械はトラッキ
ング・データ構造体を適宜更新する（ブロック６０）。
詳細にいえば、上述のトラッキング・データ構造体の場
合、アンロード状態機械２４は第１自由資源ポインタ３
８を更新して、最後にサービスを受けた記憶スロットに
対応するリンキング関係ポインタ３６をポイントし、最
後にサービスを受けた記憶スロットに対応するリンキン
グ関係ポインタ３６を更新して、最後から１つ前の完全
にサービスを受けた記憶スロットに対応するリンキング
関係ポインタ３６をポイントし、・・・、最初にサービ
スを受けた記憶スロットに対応するリンキング関係ポイ
ンタを更新して、第１自由資源ポインタ３８によって以
前にポイントされていたリンキング関係ポインタ３６を
ポイントする。換言すれば、サービスを受けた記憶スロ
ットは逆の順序で自由資源プールへ戻され、最後にサー
ビスを受けた記憶スロットが自由記憶スロットのリスト
の先頭におかれる。
【００３６】トラッキング・データ構造体の更新時に、
アンロード状態機械２４はアンロード・スケジューリン
グ情報を適宜更新する（ブロック６２）。アンロード状
態機械２４はサービスを受けたばかりのチャネルのチャ
ネル識別子を、スケジュール待ち行列から待ち行列解除
し、これによってチャネルのスケジュールを解除する。
チャネル状態エントリ２８にｓビット３１を有する上述
の実施例の場合、アンロード状態機械２４はさらにｓビ
ット３１を設定解除して、チャネルのアンロードがもは
やスケジュールされていないことを示す。
アンロード状態機械２４はアンロード・スケジューリン
グ情報を適宜更新する（ブロック６２）。アンロード状
態機械２４はサービスを受けたばかりのチャネルのチャ
ネル識別子を、スケジュール待ち行列から待ち行列解除
し、これによってチャネルのスケジュールを解除する。
チャネル状態エントリ２８にｓビット３１を有する上述
の実施例の場合、アンロード状態機械２４はさらにｓビ
ット３１を設定解除して、チャネルのアンロードがもは
やスケジュールされていないことを示す。
【００３７】サービスを受けたチャネルのスケジュール
解除時に、アンロード状態機械２４はスケジュール待ち
行列が空であるかどうか、すなわち、スケジュールされ
ていたすべてのチャネルがサービスを受けたかどうかを
判定する（ブロック６４）。スケジュール待ち行列が空
でない場合、アンロード状態機械２４はスケジュール待
ち行列の先頭にある次のチャネルに対してブロック５８
−６２を繰り返す。しかしながら、スケジュール待ち行
列が空である場合には、アンロード状態機械２４は不活
動状態となる。
解除時に、アンロード状態機械２４はスケジュール待ち
行列が空であるかどうか、すなわち、スケジュールされ
ていたすべてのチャネルがサービスを受けたかどうかを
判定する（ブロック６４）。スケジュール待ち行列が空
でない場合、アンロード状態機械２４はスケジュール待
ち行列の先頭にある次のチャネルに対してブロック５８
−６２を繰り返す。しかしながら、スケジュール待ち行
列が空である場合には、アンロード状態機械２４は不活
動状態となる。
【００３８】図５を参照すると、本発明の教示の典型的
な「オンボード」適用例を説明するブロック図が示され
ている。本発明の要素はネットワーク・インタフェース
６６ａに直接組み込まれている。図示のように、ネット
ワーク・インタフェース６６ａは転送セグメント化モジ
ュール（ＴＸ＿ＡＴＭ＿ＳＹＳ）７０ａと、受信再アセ
ンブル・モジュール（ＲＸ＿ＡＴＭ＿ＳＹＳ）８０ａ
と、転送媒体マネージャ・モジュール（ＴＸ＿Ｍｅｄｉ
ａ）７２ａと、受信媒体マネージャ・モジュール（ＲＸ
＿Ｍｅｄｉａ）８２ａを含んでいる。さらに、ネットワ
ーク・インタフェース６６ａは転送制御メモリ（ＴＸ＿
Ｃｎｔｒｌ＿Ｍｅｍ）７４ａと、受信制御メモリ（ＲＸ
＿Ｃｎｔｒｌ＿Ｍｅｍ）８４ａと、転送データ・バッフ
ァ・メモリ（ＴＸ＿ＤＢ＿Ｍｅｍ）７８ａと、受信デー
タ・バッファ・メモリ（ＲＸ＿ＤＢ＿Ｍｅｍ）８８ａ
と、転送先入れ先出し（ＴＸ＿ＦＩＦＯ）７６ａと、受
信先入れ先出し（ＲＸ＿ＦＩＦＯ）８６ａと、システム
・バス・インタフェース６８ａとを含んでいる。これら
の要素は図示のように、互いに結合されている。システ
ム・バス・インタフェース６８ａは次いでホスト・コン
ピュータのシステム・バスに結合される。
な「オンボード」適用例を説明するブロック図が示され
ている。本発明の要素はネットワーク・インタフェース
６６ａに直接組み込まれている。図示のように、ネット
ワーク・インタフェース６６ａは転送セグメント化モジ
ュール（ＴＸ＿ＡＴＭ＿ＳＹＳ）７０ａと、受信再アセ
ンブル・モジュール（ＲＸ＿ＡＴＭ＿ＳＹＳ）８０ａ
と、転送媒体マネージャ・モジュール（ＴＸ＿Ｍｅｄｉ
ａ）７２ａと、受信媒体マネージャ・モジュール（ＲＸ
＿Ｍｅｄｉａ）８２ａを含んでいる。さらに、ネットワ
ーク・インタフェース６６ａは転送制御メモリ（ＴＸ＿
Ｃｎｔｒｌ＿Ｍｅｍ）７４ａと、受信制御メモリ（ＲＸ
＿Ｃｎｔｒｌ＿Ｍｅｍ）８４ａと、転送データ・バッフ
ァ・メモリ（ＴＸ＿ＤＢ＿Ｍｅｍ）７８ａと、受信デー
タ・バッファ・メモリ（ＲＸ＿ＤＢ＿Ｍｅｍ）８８ａ
と、転送先入れ先出し（ＴＸ＿ＦＩＦＯ）７６ａと、受
信先入れ先出し（ＲＸ＿ＦＩＦＯ）８６ａと、システム
・バス・インタフェース６８ａとを含んでいる。これら
の要素は図示のように、互いに結合されている。システ
ム・バス・インタフェース６８ａは次いでホスト・コン
ピュータのシステム・バスに結合される。
【００３９】１実施例において、ＴＸ＿ＤＢ＿Ｍｅｍ７
８ａおよびＲＸ＿ＤＢ＿Ｍｅｍ８８ａを除く、ネットワ
ーク・インタフェース６６ａは１個の単一の集積回路
（チップ）に配置されており、ＴＸ＿ＤＢ＿Ｍｅｍ７８
ａおよびＲＸ＿ＤＢ＿Ｍｅｍ８８ａは外部メモリに配置
されている。
８ａおよびＲＸ＿ＤＢ＿Ｍｅｍ８８ａを除く、ネットワ
ーク・インタフェース６６ａは１個の単一の集積回路
（チップ）に配置されており、ＴＸ＿ＤＢ＿Ｍｅｍ７８
ａおよびＲＸ＿ＤＢ＿Ｍｅｍ８８ａは外部メモリに配置
されている。
【００４０】ＴＸ＿ＡＴＭ＿ＳＹＳ７０ａは他の転送要
素７４ａ−７８ａと協働して、転送パケットを伝送のた
めの転送セルにセグメント化する。ＴＸ＿ＡＴＭ＿ＳＹ
Ｓ７０ａは転送パケットを一部はホスト・コンピュータ
で、また一部はネットワーク・インタフェース６８ａそ
のものでセル化する。ＲＸ＿ＡＴＭ＿ＳＹＳ８０ａは他
の受信要素８４ａ−８８ａと協働して、受信セル・ペイ
ロードを受信パケットに再アセンブルする。ＲＸ＿ＡＴ
Ｍ＿ＳＹＳ８０ａは受信パケットを一部はホスト・コン
ピュータで、一部はネットワーク・インタフェース６６
ａそれ自体で再アセンブルする。ＴＸ＿Ｍｅｄｉａ７２
ａは転送パケットの転送セル・ペイロードをパッケージ
してから、伝送する。ＲＸ＿Ｍｅｄｉａ８２ａは後で受
信パケットへ再アセンブルするために受信セル・ペイロ
ードをパッケージ解除する。
素７４ａ−７８ａと協働して、転送パケットを伝送のた
めの転送セルにセグメント化する。ＴＸ＿ＡＴＭ＿ＳＹ
Ｓ７０ａは転送パケットを一部はホスト・コンピュータ
で、また一部はネットワーク・インタフェース６８ａそ
のものでセル化する。ＲＸ＿ＡＴＭ＿ＳＹＳ８０ａは他
の受信要素８４ａ−８８ａと協働して、受信セル・ペイ
ロードを受信パケットに再アセンブルする。ＲＸ＿ＡＴ
Ｍ＿ＳＹＳ８０ａは受信パケットを一部はホスト・コン
ピュータで、一部はネットワーク・インタフェース６６
ａそれ自体で再アセンブルする。ＴＸ＿Ｍｅｄｉａ７２
ａは転送パケットの転送セル・ペイロードをパッケージ
してから、伝送する。ＲＸ＿Ｍｅｄｉａ８２ａは後で受
信パケットへ再アセンブルするために受信セル・ペイロ
ードをパッケージ解除する。
【００４１】ＴＸ＿Ｃｎｔｒｌ＿Ｍｅｍ７４ａおよびＲ
Ｘ＿Ｃｎｔｒｌ＿Ｍｅｍ８４ａはそれぞれ転送パケット
をセル化し、受信パケットを再アセンブルするための制
御情報を格納する。ＴＸ＿ＤＢ＿Ｍｅｍ７８ａおよびＲ
Ｘ＿ＤＢ＿Ｍｅｍ８８ａはそれぞれ転送セル・ペイロー
ドおよび受信セル・ペイロードを記憶する。ＴＸ＿ＦＩ
ＦＯ７６ａおよびＲＸ＿ＦＩＦＯ８６ａはパッケージ化
された転送セル・ペイロードおよびパッケージ解除され
た転送セルを、それぞれ伝送および再アセンブルするた
めにステージする。システム・バス・インタフェース６
８ａはホスト・コンピュータのシステム・バスとインタ
フェースする。
Ｘ＿Ｃｎｔｒｌ＿Ｍｅｍ８４ａはそれぞれ転送パケット
をセル化し、受信パケットを再アセンブルするための制
御情報を格納する。ＴＸ＿ＤＢ＿Ｍｅｍ７８ａおよびＲ
Ｘ＿ＤＢ＿Ｍｅｍ８８ａはそれぞれ転送セル・ペイロー
ドおよび受信セル・ペイロードを記憶する。ＴＸ＿ＦＩ
ＦＯ７６ａおよびＲＸ＿ＦＩＦＯ８６ａはパッケージ化
された転送セル・ペイロードおよびパッケージ解除され
た転送セルを、それぞれ伝送および再アセンブルするた
めにステージする。システム・バス・インタフェース６
８ａはホスト・コンピュータのシステム・バスとインタ
フェースする。
【００４２】この典型的なネットワーク・インタフェー
ス６８ａの場合、本発明のＡＴＭデータ・セル記憶装置
１２はＲＸ＿ＤＢ＿Ｍｅｍ８８ａの一部として集積化さ
れている。この記憶装置１２は４８バイトのｍ個のパッ
ケージ解除されたＡＴＭセルを格納するのに十分な容量
を有している。本発明のトラッキング・データ構造体お
よびスケジュール待ち行列記憶装置１４は、ＲＸ＿Ｃｎ
ｔｒｌ＿Ｍｅｍ８４ａの一部として集積化されている。
前述のように、トラッキング・データ構造体およびスケ
ジュール待ち行列記憶装置１４は、ｎ１個のチャネルに
対する状態テーブル、ｍ個の対応する記憶スロットに対
するｍ個のリンキング関係ポインタのアレイ、第１自由
資源ポインタ、およびｎ２個のチャネルに対するアンロ
ード・スケジュール待ち行列を格納するのに十分な容量
を有している。ただし、ｎ２はｎ１以下である。
ス６８ａの場合、本発明のＡＴＭデータ・セル記憶装置
１２はＲＸ＿ＤＢ＿Ｍｅｍ８８ａの一部として集積化さ
れている。この記憶装置１２は４８バイトのｍ個のパッ
ケージ解除されたＡＴＭセルを格納するのに十分な容量
を有している。本発明のトラッキング・データ構造体お
よびスケジュール待ち行列記憶装置１４は、ＲＸ＿Ｃｎ
ｔｒｌ＿Ｍｅｍ８４ａの一部として集積化されている。
前述のように、トラッキング・データ構造体およびスケ
ジュール待ち行列記憶装置１４は、ｎ１個のチャネルに
対する状態テーブル、ｍ個の対応する記憶スロットに対
するｍ個のリンキング関係ポインタのアレイ、第１自由
資源ポインタ、およびｎ２個のチャネルに対するアンロ
ード・スケジュール待ち行列を格納するのに十分な容量
を有している。ただし、ｎ２はｎ１以下である。
【００４３】本発明のロード状態機械２２およびアンロ
ード状態機械２４はＲＸ＿ＡＴＭ＿ＳＹＳ８０ａの一部
として集積化されている。アンロード状態機械２４はア
ンロードＡＴＭセルを、システム・バス・インタフェー
スおよびシステム・バスを介してホスト・コンピュータ
へ転送する。格納されているＡＴＭセルの転送がシステ
ム・バスに対して最適化されていることが好ましい。ホ
スト・コンピュータがＳＢｕｓを含んでいる１実施例に
おいて、アンロード状態機械２４は格納されているＡＴ
Ｍセルを６４バイトの複数バーストで転送する。サービ
スを受ける最後のＡＴＭセルが最後のデータ・パケット
でない限り、最後にサービスを受けるＡＴＭセルの６４
バイト未満の残留データがＡＴＭセル記憶装置に残さ
れ、チャネルが次にサービスを受けるときにアンロード
されるのが好ましい。
ード状態機械２４はＲＸ＿ＡＴＭ＿ＳＹＳ８０ａの一部
として集積化されている。アンロード状態機械２４はア
ンロードＡＴＭセルを、システム・バス・インタフェー
スおよびシステム・バスを介してホスト・コンピュータ
へ転送する。格納されているＡＴＭセルの転送がシステ
ム・バスに対して最適化されていることが好ましい。ホ
スト・コンピュータがＳＢｕｓを含んでいる１実施例に
おいて、アンロード状態機械２４は格納されているＡＴ
Ｍセルを６４バイトの複数バーストで転送する。サービ
スを受ける最後のＡＴＭセルが最後のデータ・パケット
でない限り、最後にサービスを受けるＡＴＭセルの６４
バイト未満の残留データがＡＴＭセル記憶装置に残さ
れ、チャネルが次にサービスを受けるときにアンロード
されるのが好ましい。
【００４４】残留データを処理するこの好ましい態様に
適合するために、チャネル状態テーブル２６の各チャネ
ル状態エントリ２８にはさらに、最後に部分的にサービ
スを受けた記憶スロットをポイントする残留ポインタ
（ＲＳＤ＿ＰＴＲ＿ｉ）３３を設ける。アンロード状態
機械２４は残留ポインタ（ＲＳＤ＿ＰＴＲ＿ｉ）を更新
して、最後の部分的にサービスを受けた記憶スロットが
残留データを次のサービスを受けるために残していると
きに、この記憶スロットをポイントするようにする。さ
らに、アンロード状態機械２４は残留ポインタ（ＲＳＤ
＿ＰＴＲ＿ｉ）をチェックして、各サービスの開始時
に、最後のサービスからの残留データが残されているか
どうかを判定する。
適合するために、チャネル状態テーブル２６の各チャネ
ル状態エントリ２８にはさらに、最後に部分的にサービ
スを受けた記憶スロットをポイントする残留ポインタ
（ＲＳＤ＿ＰＴＲ＿ｉ）３３を設ける。アンロード状態
機械２４は残留ポインタ（ＲＳＤ＿ＰＴＲ＿ｉ）を更新
して、最後の部分的にサービスを受けた記憶スロットが
残留データを次のサービスを受けるために残していると
きに、この記憶スロットをポイントするようにする。さ
らに、アンロード状態機械２４は残留ポインタ（ＲＳＤ
＿ＰＴＲ＿ｉ）をチェックして、各サービスの開始時
に、最後のサービスからの残留データが残されているか
どうかを判定する。
【００４５】ＳＢｕｓはMountain View, Ca.のSun Micr
osystems, Inc.が製造しているSunWorkstations（登録
商標）などの高度に統合されたコンピュータで使用され
る高性能システムおよび入出力（Ｉ／Ｏ）相互接続であ
る。ＳＢｕｓの詳細については、Sun Microsystems, In
c.が刊行している技術文献を参照されたい。（Sun Work
stationはSun Microsystems, Inc. の登録商標であ
る。）
osystems, Inc.が製造しているSunWorkstations（登録
商標）などの高度に統合されたコンピュータで使用され
る高性能システムおよび入出力（Ｉ／Ｏ）相互接続であ
る。ＳＢｕｓの詳細については、Sun Microsystems, In
c.が刊行している技術文献を参照されたい。（Sun Work
stationはSun Microsystems, Inc. の登録商標であ
る。）
【００４６】本発明の教示するところを除くと、ＴＸ＿
ＡＴＭ＿ＳＹＳ７０ａおよびＲＸ＿ＡＴＭ＿ＳＹＳ８０
ａがそれぞれ、ＴＸ＿ＤＢ＿Ｍｅｍ７８ａおよびＲＸ＿
ＤＢ＿Ｍｅｍ８８ａを利用して転送データ・パケットの
セル化および受信データ・パケットの再アセンブルを一
部はホスト・コンピュータ・システムで、一部はネット
ワーク・インタフェース６６ａそれ自体で行うこと、な
らびにＴＸ＿Ｍｅｄｉａ７２ａおよびＲＸ＿Ｍｅｄｉａ
８２ａがそれぞれ、主としてＴＸ＿ＦＩＦＯ７６ａおよ
びＲＸ＿ＦＩＦＯ８６ａと協働すること、ならびにこれ
らの要素７２ａ−７８ａ、８２ａ−８８ａおよび６８ａ
の機能および構成は、参照することによって本明細書の
一部となる、１９９２年１２月２２日出願の米国特許願
第０７／９９５，５９１号に記載されている同様な要素
と類似したものである。場合によっては、ＴＸ＿Ｍｅｄ
ｉａ７２ａおよびＲＸ＿Ｍｅｄｉａ８２ａ、要素の機能
および構成が単純化される。
ＡＴＭ＿ＳＹＳ７０ａおよびＲＸ＿ＡＴＭ＿ＳＹＳ８０
ａがそれぞれ、ＴＸ＿ＤＢ＿Ｍｅｍ７８ａおよびＲＸ＿
ＤＢ＿Ｍｅｍ８８ａを利用して転送データ・パケットの
セル化および受信データ・パケットの再アセンブルを一
部はホスト・コンピュータ・システムで、一部はネット
ワーク・インタフェース６６ａそれ自体で行うこと、な
らびにＴＸ＿Ｍｅｄｉａ７２ａおよびＲＸ＿Ｍｅｄｉａ
８２ａがそれぞれ、主としてＴＸ＿ＦＩＦＯ７６ａおよ
びＲＸ＿ＦＩＦＯ８６ａと協働すること、ならびにこれ
らの要素７２ａ−７８ａ、８２ａ−８８ａおよび６８ａ
の機能および構成は、参照することによって本明細書の
一部となる、１９９２年１２月２２日出願の米国特許願
第０７／９９５，５９１号に記載されている同様な要素
と類似したものである。場合によっては、ＴＸ＿Ｍｅｄ
ｉａ７２ａおよびＲＸ＿Ｍｅｄｉａ８２ａ、要素の機能
および構成が単純化される。
【００４７】図６を参照すると、本発明の教示の典型的
な「アウトボード」適用例を説明するブロック図が示さ
れている。本発明の要素はネットワーク・インタフェー
ス６６ｂと協働するように設計された外部集積回路上に
配置されている。図示のように、ネットワーク・インタ
フェース６６ｂは転送セグメント化モジュール（ＴＸ＿
ＡＴＭ＿ＳＹＳ）７０ｂと、受信再アセンブル・モジュ
ール（ＲＸ＿ＡＴＭ＿ＳＹＳ）８０ｂと、転送媒体マネ
ージャ・モジュール（ＴＸ＿Ｍｅｄｉａ）７２ｂと、受
信媒体メディア・マネージャ・モジュール（ＲＸ＿Ｍｅ
ｄｉａ）８２ｂを含んでいる。さらに、ネットワーク・
インタフェース６６ｂは転送制御メモリ（ＴＸ＿Ｃｎｔ
ｒｌ＿Ｍｅｍ）７４ｂと、受信制御メモリ（ＲＸ＿Ｃｎ
ｔｒｌ＿Ｍｅｍ）８４ｂと、転送先入れ先出し（ＴＸ＿
ＦＩＦＯ）７６ｂと、受信先入れ先出し（ＲＸ＿ＦＩＦ
Ｏ）８６ｂと、システム・バス・インタフェース６８ｂ
とを含んでいる。これらの要素は互いに図示のように結
合されている。システム・バス・インタフェース６８ｂ
は次いで、ホスト・コンピュータのシステム・バスに結
合されている。ネットワーク・インタフェース６６ｂは
１個の単一の集積回路上に配置されている。
な「アウトボード」適用例を説明するブロック図が示さ
れている。本発明の要素はネットワーク・インタフェー
ス６６ｂと協働するように設計された外部集積回路上に
配置されている。図示のように、ネットワーク・インタ
フェース６６ｂは転送セグメント化モジュール（ＴＸ＿
ＡＴＭ＿ＳＹＳ）７０ｂと、受信再アセンブル・モジュ
ール（ＲＸ＿ＡＴＭ＿ＳＹＳ）８０ｂと、転送媒体マネ
ージャ・モジュール（ＴＸ＿Ｍｅｄｉａ）７２ｂと、受
信媒体メディア・マネージャ・モジュール（ＲＸ＿Ｍｅ
ｄｉａ）８２ｂを含んでいる。さらに、ネットワーク・
インタフェース６６ｂは転送制御メモリ（ＴＸ＿Ｃｎｔ
ｒｌ＿Ｍｅｍ）７４ｂと、受信制御メモリ（ＲＸ＿Ｃｎ
ｔｒｌ＿Ｍｅｍ）８４ｂと、転送先入れ先出し（ＴＸ＿
ＦＩＦＯ）７６ｂと、受信先入れ先出し（ＲＸ＿ＦＩＦ
Ｏ）８６ｂと、システム・バス・インタフェース６８ｂ
とを含んでいる。これらの要素は互いに図示のように結
合されている。システム・バス・インタフェース６８ｂ
は次いで、ホスト・コンピュータのシステム・バスに結
合されている。ネットワーク・インタフェース６６ｂは
１個の単一の集積回路上に配置されている。
【００４８】ＴＸ＿ＡＴＭ＿ＳＹＳ７０ｂは他の転送要
素７２ｂ−７８ｂと協働して、転送パケットを伝送用の
転送セルにセグメント化する。ＴＸ＿ＡＴＭ＿ＳＹＳ７
０ｂはホスト・コンピュータ上で転送パケットをセル化
する。ＲＸ＿ＡＴＭ＿ＳＹＳ８０ｂは他の受信要素８２
ｂ−８６ｂと協働して、受信セル・ペイロードを受信パ
ケットに再アセンブルする。ＲＸ＿ＡＴＭ＿ＳＹＳ８０
ｂはホスト・コンピュータ上で、また一部はネットワー
ク・インタフェース６６ｂ自体で受信パケットを再アセ
ンブルする。ＴＸ＿Ｍｅｄｉａ７２ｂは他の転送要素７
０ｂおよび７４ｂ−７６ｂと協働して、転送パケットの
転送セル・ペイロードをパッケージして、伝送する。Ｒ
Ｘ＿Ｍｅｄｉａ８２ｂは他の受信要素８０ｂおよび８４
ｂ−８６ｂと協働して、受信セル・ペイロードを後で受
信パケットに再アセンブルするためにパッケージ解除す
る。
素７２ｂ−７８ｂと協働して、転送パケットを伝送用の
転送セルにセグメント化する。ＴＸ＿ＡＴＭ＿ＳＹＳ７
０ｂはホスト・コンピュータ上で転送パケットをセル化
する。ＲＸ＿ＡＴＭ＿ＳＹＳ８０ｂは他の受信要素８２
ｂ−８６ｂと協働して、受信セル・ペイロードを受信パ
ケットに再アセンブルする。ＲＸ＿ＡＴＭ＿ＳＹＳ８０
ｂはホスト・コンピュータ上で、また一部はネットワー
ク・インタフェース６６ｂ自体で受信パケットを再アセ
ンブルする。ＴＸ＿Ｍｅｄｉａ７２ｂは他の転送要素７
０ｂおよび７４ｂ−７６ｂと協働して、転送パケットの
転送セル・ペイロードをパッケージして、伝送する。Ｒ
Ｘ＿Ｍｅｄｉａ８２ｂは他の受信要素８０ｂおよび８４
ｂ−８６ｂと協働して、受信セル・ペイロードを後で受
信パケットに再アセンブルするためにパッケージ解除す
る。
【００４９】ＴＸ＿Ｃｎｔｒｌ＿Ｍｅｍ７４ｂおよびＲ
Ｘ＿Ｃｎｔｒｌ＿Ｍｅｍ８４ｂはそれぞれ、転送パケッ
トのセル化および受信パケットの再アセンブルのための
制御情報を格納する。ＴＸ＿ＦＩＦＯ７６ｂおよびＲＸ
＿ＦＩＦＯ８６ｂはそれぞれ、伝送および再アセンブル
のためにパッケージされた転送セル・ペイロードおよび
パッケージ解除された転送セル・ペイロードをステージ
する。システム・バス・インタフェース６８ｂはホスト
・コンピュータのシステム・バスとインタフェースす
る。これらの要素７２ａ−７８ａ、８２ａ−８８ａおよ
び６８ａの機能と構成は上述の米国出願に記載した同じ
要素と同様なものである。
Ｘ＿Ｃｎｔｒｌ＿Ｍｅｍ８４ｂはそれぞれ、転送パケッ
トのセル化および受信パケットの再アセンブルのための
制御情報を格納する。ＴＸ＿ＦＩＦＯ７６ｂおよびＲＸ
＿ＦＩＦＯ８６ｂはそれぞれ、伝送および再アセンブル
のためにパッケージされた転送セル・ペイロードおよび
パッケージ解除された転送セル・ペイロードをステージ
する。システム・バス・インタフェース６８ｂはホスト
・コンピュータのシステム・バスとインタフェースす
る。これらの要素７２ａ−７８ａ、８２ａ−８８ａおよ
び６８ａの機能と構成は上述の米国出願に記載した同じ
要素と同様なものである。
【００５０】本発明のＡＴＭセル記憶装置１２、ならび
にトラッキング・データ構造体およびスケジュール待ち
行列記憶装置１４は、外部再配列および制御メモリ９６
の一部として配置されている。本発明のロード状態機械
２２およびアンロード状態機械２４は、集積回路９０に
配置されており、図示のように、外部再配列および制御
メモリ９６に結合されている。したがって、集積回路９
０は図示のようにロード状態機械２２に結合されたステ
ージング・レジスタ９４を含んでいる。
にトラッキング・データ構造体およびスケジュール待ち
行列記憶装置１４は、外部再配列および制御メモリ９６
の一部として配置されている。本発明のロード状態機械
２２およびアンロード状態機械２４は、集積回路９０に
配置されており、図示のように、外部再配列および制御
メモリ９６に結合されている。したがって、集積回路９
０は図示のようにロード状態機械２２に結合されたステ
ージング・レジスタ９４を含んでいる。
【００５１】ＡＴＭセル記憶装置１２はｍ個のパッケー
ジされた５４バイトのＡＴＭセルを格納するのに十分な
容量を有している。前述したように、トラッキング・デ
ータ構造体およびスケジュール待ち行列記憶装置１４は
ｎ１個のチャネルに対する状態テーブル、ｍ個の対応す
る記憶スロットに対するｍ個のリンキング関係ポイン
タ、第１自由資源ポインタ、ｎ２個のチャネルに対する
アンロードスケジュール待ち行列を格納するのに十分な
容量を有している。ただし、ｎ２はｎ１以下である。
ジされた５４バイトのＡＴＭセルを格納するのに十分な
容量を有している。前述したように、トラッキング・デ
ータ構造体およびスケジュール待ち行列記憶装置１４は
ｎ１個のチャネルに対する状態テーブル、ｍ個の対応す
る記憶スロットに対するｍ個のリンキング関係ポイン
タ、第１自由資源ポインタ、ｎ２個のチャネルに対する
アンロードスケジュール待ち行列を格納するのに十分な
容量を有している。ただし、ｎ２はｎ１以下である。
【００５２】ステージング・レジスタ９４は入力媒体か
らＡＴＭセルを受け取り、これらをステージしてから、
ロード状態機械２２の制御の下で、この機械によって再
配列メモリ９６のＡＴＭセル記憶スロットに格納する。
アンロード状態機械２４は格納されているＡＴＭセルを
アンロードし、ネットワーク・インタフェース６６ｂへ
転送する。
らＡＴＭセルを受け取り、これらをステージしてから、
ロード状態機械２２の制御の下で、この機械によって再
配列メモリ９６のＡＴＭセル記憶スロットに格納する。
アンロード状態機械２４は格納されているＡＴＭセルを
アンロードし、ネットワーク・インタフェース６６ｂへ
転送する。
【００５３】再配列がネットワーク・インタフェース６
６ｂの外部で行われるため、ＡＴＭセルの再配列はネッ
トワーク・インタフェース６６ｂに対して完全に透過性
である。ネットワーク・インタフェース６６ｂに対し
て、ＡＴＭセルはこれらのＡＴＭの送信者が送信者たち
の間で伝送を調整しているかのようにして、より順序正
しく、インタリーブがより少ない態様で到着するだけで
ある。
６ｂの外部で行われるため、ＡＴＭセルの再配列はネッ
トワーク・インタフェース６６ｂに対して完全に透過性
である。ネットワーク・インタフェース６６ｂに対し
て、ＡＴＭセルはこれらのＡＴＭの送信者が送信者たち
の間で伝送を調整しているかのようにして、より順序正
しく、インタリーブがより少ない態様で到着するだけで
ある。
【００５４】本発明を現在好ましいいくつかの実施例に
よって説明してきたが、当分野の技術者には本発明が記
載した実施例に限定されないことが認識されよう。本発
明の方法および装置は、特許請求の範囲の精神および範
囲内での改変および変形を行って実施することができ
る。したがって、上記の説明は本発明を限定するもので
はなく、例と見なすべきである。
よって説明してきたが、当分野の技術者には本発明が記
載した実施例に限定されないことが認識されよう。本発
明の方法および装置は、特許請求の範囲の精神および範
囲内での改変および変形を行って実施することができ
る。したがって、上記の説明は本発明を限定するもので
はなく、例と見なすべきである。
【図１】 ＡＴＭセル記憶装置、制御データ記憶装置、
ロード状態機械、およびアンロード状態機械を含む、本
発明の主要構成要素を示す図である。
ロード状態機械、およびアンロード状態機械を含む、本
発明の主要構成要素を示す図である。
【図２】 トラッキング・データ構造体の１実施例の詳
細図である。
細図である。
【図３】 ロード状態機械の動作流れ図である。
【図４】 アンロード状態機械の動作流れ図である。
【図５】 各種の要素をネットワーク・インタフェース
に直接組み込んだ、本発明の教示の典型的な「オンボー
ド」適用例の図である。
に直接組み込んだ、本発明の教示の典型的な「オンボー
ド」適用例の図である。
【図６】 各種の要素を、ネットワーク・インタフェー
スと協働するように設計された外部集積回路に配置し
た、本発明の教示の典型的な「アウトボード」適用例の
図である。
スと協働するように設計された外部集積回路に配置し
た、本発明の教示の典型的な「アウトボード」適用例の
図である。
１０ ＡＴＭセル １２ ＡＴＭセル記憶装置 １３ トラッキング・データ構造体記憶装置 １４ スケジュール待ち行列記憶装置 １８ 着信ＡＴＭセル ２０ チャネル識別子 ２２ ロード状態機械 ２４ アンロード状態機械 ２６ チャネル状態テーブル ３０ 開始リンキング・ポインタ ３１ スケジュール・ビット ３２ 終了リンキング・ポインタ ３３ 残留ポインタ ３４ リンキング関係ポインタのアレイ ２８ チャネル状態テーブルのエントリ ３６ リンキング関係ポインタ ３８ 第１自由資源ポインタ
フロントページの続き (72)発明者 デニー・ジェントリー アメリカ合衆国 94306 カリフォルニア 州・パロ アルト・ブライアント アヴェ ニュ・3277
Claims (5)
- 【請求項１】 （ａ）多数のチャネルのインタリーブさ
れた着信非同期転送モード（ＡＴＭ）セル、前記のチャ
ネルに対する前記の格納されたＡＴＭセルと記憶装置内
の自由な資源をトラッキングする複数個のデータ構造
体、アンロードを必要とする前記チャネルのスケジュー
ル待ち行列を格納するための少なくとも１つの記憶装置
と、 （ｂ）前記ＡＴＭが到着したときにこれらのＡＴＭをロ
ードし、かつそのＡＴＭを前記記憶装置外へ再配列され
た順序でロードするための、前記記憶装置に結合された
少なくとも１つの状態機械であって、前記ロードおよび
アンロードが行われたときに、前記トラッキング・デー
タ構造体および前記スケジュール待ち行列を更新する少
なくとも１つの状態機械とを備えていることを特徴とす
る装置。 - 【請求項２】 コンピュータのネットワークにおける、
ホスト・コンピュータに着信する多数のチャネルのイン
タリーブされた非同期転送モード（ＡＴＭ）セルを再配
列する方法において、 （ａ）前記ＡＴＭセルをロードし、格納するステップ
と、 （ｂ）前記チャネルに対する前記の格納されたＡＴＭセ
ル、および前記ＡＴＭセルを格納するために利用できる
自由な資源をトラッキングするステップと、 （ｃ）アンロードすべきＡＴＭセルが格納されている前
記チャネルを条件付きでスケジュールするステップとを
備えていることを特徴とする方法。 - 【請求項３】 （ｄ）前記チャネルの少なくとも１つの
アンロードがスケジュールされているかどうかを判定す
るステップと、 （ｅ）アンロードがスケジュールされている次のチャネ
ルに対して、前記の格納されているＡＴＭをアンロード
するステップと、 （ｆ）前記のアンロードされたチャネルに対する格納さ
れたＡＴＭの前記トラッキングと、前記ＡＴＭセルを格
納するために利用できる自由な資源とを更新するステッ
プと、 （ｇ）チャネルの格納されているＡＴＭセルのアンロー
ド後にチャネルをスケジュール解除するステップとをさ
らに含んでいることを特徴とする、請求項２に記載の方
法。 - 【請求項４】 （ｈ）スケジュールされたすべてのチャ
ネルがアンロードされたかどうかを判定するステップ
と、 （ｉ）スケジュールされたすべてのチャネルがアンロー
ドされるまで、前記ステップ（ｅ）ないし（ｈ）を繰り
返すステップとをさらに含んでいることを特徴とする、
請求項３に記載の方法。 - 【請求項５】 ネットワーク・インタフェースに非同期
転送モード（ＡＴＭ）セルの再配列機能を実現する方法
において、 （ａ）多数のチャネルに対するインタリーブされた着信
非同期転送モード（ＡＴＭ）セル、前記のチャネルに対
する前記の格納されたＡＴＭセルと記憶装置内の自由な
資源をトラッキングする複数個のデータ構造体、アンロ
ードを必要とする前記チャネルのスケジュール待ち行列
を格納するための少なくとも１つの記憶装置を準備する
ステップと、 （ｂ）前記ＡＴＭセルが到着したときにこれらのＡＴＭ
セルをロードし、かつそのＡＴＭセルを前記記憶装置外
へ再配列された順序でロードするための、前記記憶装置
に結合された少なくとも１つの状態機械であって、前記
ロードおよびアンロードが行われたときに、前記トラッ
キング・データ構造体および前記スケジュール待ち行列
を更新する少なくとも１つの状態機械を準備するステッ
プとを備えていることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US21530294A | 1994-03-21 | 1994-03-21 | |
| US215302 | 1994-03-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07297842A true JPH07297842A (ja) | 1995-11-10 |
Family
ID=22802445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7087703A Pending JPH07297842A (ja) | 1994-03-21 | 1995-03-22 | 着信インタリーブ非同期転送モード・セルを再配列する方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5859856A (ja) |
| EP (1) | EP0674461B1 (ja) |
| JP (1) | JPH07297842A (ja) |
| CA (1) | CA2143495A1 (ja) |
| DE (1) | DE69527110T2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5680401A (en) * | 1995-10-27 | 1997-10-21 | Sun Microsystems, Inc. | Method and apparatus for asynchronously segmenting packets of multiple channels into ATM cells |
| US5758089A (en) * | 1995-11-02 | 1998-05-26 | Sun Microsystems, Inc. | Method and apparatus for burst transferring ATM packet header and data to a host computer system |
| US6128303A (en) * | 1996-05-09 | 2000-10-03 | Maker Communications, Inc. | Asynchronous transfer mode cell processing system with scoreboard scheduling |
| US6151321A (en) * | 1997-11-14 | 2000-11-21 | Fore Systems, Inc. | Method and system for sending ATM cells to an ATM network from a host |
| US6396834B1 (en) * | 1997-11-24 | 2002-05-28 | Riverstone Networks, Inc. | Flexible scheduler in an asynchronous transfer mode (ATM) switch |
| GB2332333B (en) * | 1997-12-09 | 2003-01-15 | Sony Uk Ltd | An ATM re-assembly circuit and method |
| US6628652B1 (en) * | 1998-09-18 | 2003-09-30 | Lucent Technologies Inc. | Flexible telecommunications switching network |
| GB9821766D0 (en) | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Data transfer |
| GB9821768D0 (en) | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Data transfer |
| GB9821770D0 (en) | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Data transfer |
| GB9821789D0 (en) | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Jitter handling |
| GB9821792D0 (en) | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Data transfer |
| GB9821800D0 (en) * | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Data transfer |
| GB9821763D0 (en) | 1998-10-06 | 1998-12-02 | Sgs Thomson Microelectronics | Data transfer |
| US6757791B1 (en) * | 1999-03-30 | 2004-06-29 | Cisco Technology, Inc. | Method and apparatus for reordering packet data units in storage queues for reading and writing memory |
| DE60038538T2 (de) * | 2000-02-28 | 2009-06-25 | Alcatel Lucent | Vermittlungseinrichtung und Vermittlungsverfahren |
| DE60110760T2 (de) | 2000-03-10 | 2006-02-02 | Tellabs Operations, Inc., Lisle | Auslese-ablaufsteuerung für nicht aufeinander-folgende daten |
| US7167485B2 (en) * | 2001-12-17 | 2007-01-23 | Tellabs Operations, Inc. | Method and apparatus for scheduling packetized data flows in a calendar-based arbitration scheme |
| US7747573B2 (en) * | 2004-11-18 | 2010-06-29 | International Business Machines Corporation | Updating elements in a data storage facility using a predefined state machine, with serial activation |
| US7827544B2 (en) * | 2004-11-18 | 2010-11-02 | International Business Machines Corporation | Updating elements in a data storage facility using a predefined state machine, with parallel activation |
| JP4629587B2 (ja) * | 2006-01-18 | 2011-02-09 | 富士通株式会社 | 予約管理プログラム |
| US9037670B2 (en) * | 2012-09-18 | 2015-05-19 | Cisco Technology, Inc. | Ultra low latency network buffer storage |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4910731A (en) * | 1987-07-15 | 1990-03-20 | Hitachi, Ltd. | Switching system and method of construction thereof |
| JP2667868B2 (ja) * | 1988-04-06 | 1997-10-27 | 株式会社日立製作所 | セル・スイッチング・システム |
| JP2736092B2 (ja) * | 1989-01-10 | 1998-04-02 | 株式会社東芝 | バッファ装置 |
| CA1320257C (en) * | 1989-04-20 | 1993-07-13 | Ernst August Munter | Method and apparatus for input-buffered asynchronous transfer mode switching |
| US5136584A (en) * | 1990-07-11 | 1992-08-04 | At&T Bell Laboratories | Hardware interface to a high-speed multiplexed link |
| EP0487235B1 (en) * | 1990-11-21 | 1999-02-03 | AT&T Corp. | Bandwidth and congestion management in accessing broadband ISDN networks |
| US5144619A (en) * | 1991-01-11 | 1992-09-01 | Northern Telecom Limited | Common memory switch for routing data signals comprising ATM and STM cells |
| EP0510290B1 (en) * | 1991-04-22 | 1997-02-05 | International Business Machines Corporation | Collision-free insertion and removal of circuit-switched channels in a packet-switched transmission structure |
| GR920100358A (el) * | 1991-08-23 | 1993-06-07 | Ethicon Inc | Οργανο συρραφής χειρουργικής αναστομώσεως. |
| US5379297A (en) * | 1992-04-09 | 1995-01-03 | Network Equipment Technologies, Inc. | Concurrent multi-channel segmentation and reassembly processors for asynchronous transfer mode |
| US5241536A (en) * | 1991-10-03 | 1993-08-31 | Northern Telecom Limited | Broadband input buffered atm switch |
| US5325356A (en) * | 1992-05-20 | 1994-06-28 | Xerox Corporation | Method for aggregating ports on an ATM switch for the purpose of trunk grouping |
| US5278828A (en) * | 1992-06-04 | 1994-01-11 | Bell Communications Research, Inc. | Method and system for managing queued cells |
| US5406554A (en) * | 1993-10-05 | 1995-04-11 | Music Semiconductors, Corp. | Synchronous FIFO having an alterable buffer store |
| US5448564A (en) * | 1994-01-31 | 1995-09-05 | Advanced Micro Devices, Inc. | Modular architecture for fast-packet network |
| US5459723A (en) * | 1994-03-08 | 1995-10-17 | Advanced Micro Devices | Packet management device for fast-packet network |
-
1995
- 1995-02-27 CA CA002143495A patent/CA2143495A1/en not_active Abandoned
- 1995-03-20 EP EP95301841A patent/EP0674461B1/en not_active Expired - Lifetime
- 1995-03-20 DE DE69527110T patent/DE69527110T2/de not_active Expired - Fee Related
- 1995-03-22 JP JP7087703A patent/JPH07297842A/ja active Pending
-
1997
- 1997-10-27 US US08/958,851 patent/US5859856A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69527110D1 (de) | 2002-07-25 |
| EP0674461B1 (en) | 2002-06-19 |
| CA2143495A1 (en) | 1995-09-22 |
| US5859856A (en) | 1999-01-12 |
| DE69527110T2 (de) | 2002-10-02 |
| EP0674461A3 (en) | 1997-10-29 |
| EP0674461A2 (en) | 1995-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07297842A (ja) | 着信インタリーブ非同期転送モード・セルを再配列する方法および装置 | |
| US5778180A (en) | Mechanism for reducing data copying overhead in protected memory operating systems | |
| US5875352A (en) | Method and apparatus for multiple channel direct memory access control | |
| US5664116A (en) | Buffering of data for transmission in a computer communication system interface | |
| US7411968B2 (en) | Two-dimensional queuing/de-queuing methods and systems for implementing the same | |
| US5751951A (en) | Network interface | |
| US6021446A (en) | Network device driver performing initial packet processing within high priority hardware interrupt service routine and then finishing processing within low priority software interrupt service routine | |
| US5838904A (en) | Random number generating apparatus for an interface unit of a carrier sense with multiple access and collision detect (CSMA/CD) ethernet data network | |
| US5446726A (en) | Error detection and correction apparatus for an asynchronous transfer mode (ATM) network device | |
| EP0792081B1 (en) | A system and method for an efficient ATM adapter/device driver interface | |
| US8131950B2 (en) | Low latency request dispatcher | |
| US6097734A (en) | Programmable reassembly of data received in an ATM network | |
| CA2159459C (en) | Method and system for managing memory in a high speed network | |
| US7782849B2 (en) | Data switch and switch fabric | |
| US20020176430A1 (en) | Buffer management for communication systems | |
| JPH09121209A (ja) | 非同期転送モード・システムとともに使用するインタフェース・システム内でデータ・ロード機能とアンロード機能を分割する方法および装置 | |
| JPH05219098A (ja) | フレーム変換方法及び装置 | |
| US6327271B1 (en) | Programmable reassembly of data received in an ATM network | |
| EP0993218A1 (en) | Data transfer | |
| EP0993225B1 (en) | Data transfer | |
| EP0993222A1 (en) | Data transfer | |
| EP0993220B1 (en) | Data reception unit | |
| EP0993224B1 (en) | Data transfer | |
| US6621822B1 (en) | Data stream transfer apparatus for receiving a data stream and transmitting data frames at predetermined intervals | |
| JP2002509412A (ja) | Ａｔｍセルプロセッサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040713 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041221 |