JPH0728486A - Voice compression device - Google Patents

Voice compression device

Info

Publication number
JPH0728486A
JPH0728486A JP5195313A JP19531393A JPH0728486A JP H0728486 A JPH0728486 A JP H0728486A JP 5195313 A JP5195313 A JP 5195313A JP 19531393 A JP19531393 A JP 19531393A JP H0728486 A JPH0728486 A JP H0728486A
Authority
JP
Japan
Prior art keywords
circuit
output
outputs
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5195313A
Other languages
Japanese (ja)
Other versions
JP3024447B2 (en
Inventor
Masako Akiyama
昌子 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5195313A priority Critical patent/JP3024447B2/en
Publication of JPH0728486A publication Critical patent/JPH0728486A/en
Application granted granted Critical
Publication of JP3024447B2 publication Critical patent/JP3024447B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Telephonic Communication Services (AREA)

Abstract

PURPOSE:To provide a voice compression device which detects an unnecessary silence interval, eliminates the interval from voice information and performs a store control without going through a host CPU. CONSTITUTION:The device consists of a power detecting circuit 11 which puts voice signals into blocks and outputs the power of a single frame, an averaging circuit 12 which outputs an average power of m frames, a discriminating circuit 13 which compares the average power value and a threshold value to discriminate sound and silence intervals and outputs the result, a compensation circuit 14 which only discriminates a silence interval when silence intervals continue for n times and outputs the result, a delay circuit 15 which synchronizes the timing of inputted voice signals and the output of the circuit 14 and a storage means 16 which takes the output of the circuit 15 as input data and makes the output of the circuit 14 as a write control signal input.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、音声データの圧縮装置
に関し、特に、留守番電話、音声メール(ボイスメー
ル)等において音声データを圧縮蓄積する音声圧縮装置
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a voice data compression apparatus, and more particularly to a voice compression apparatus for compressing and storing voice data in an answering machine, voice mail (voice mail) or the like.

【0002】[0002]

【従来の技術】交換機には、音声蓄積装置が設置され、
メッセージを音声で蓄積し、発信人に代わって所望の時
間にメッセージを相手先に届けたり、あるいは相手先が
都合の良い時刻にメッセージの受け取りを可能とする等
各種音声メールサービスが実現されている。
2. Description of the Related Art A voice storage device is installed in an exchange,
Various voice mail services have been realized, such as accumulating messages by voice, delivering the message to the other party at the desired time on behalf of the sender, or allowing the other party to receive the message at a convenient time. .

【0003】そして、音声圧縮方式の研究の進展に伴い
高い圧縮率が可能とされたこと、及び音声圧縮回路の集
積回路化等により、音声圧縮蓄積装置は、交換機のみな
らず、家庭電話機等においても内蔵されるようになり、
メッセージを音声で蓄積し留守番電話機としての役割を
担うと共に、メッセージの転送を行う高機能電話機が一
般的となるに至った。
Due to the fact that a high compression rate has been made possible with the progress of research on the voice compression system, and the voice compression circuit has been integrated into a circuit, the voice compression storage device can be used not only in exchanges but also in home telephones and the like. Will also be built in,
High-performance telephones that store messages by voice and play a role as an answering machine and transfer messages have become common.

【0004】音声圧縮装置における音声情報の圧縮に
は、各種手法が用いられ、例えばデジタル音声信号を帯
域圧縮する情報圧縮、無音区間に対する情報圧縮、ある
いは両者を兼ね合わせたもの等がある。
Various methods are used to compress the audio information in the audio compression device, and there are, for example, information compression for band-compressing a digital audio signal, information compression for a silent section, or a combination of both.

【0005】交換機における情報圧縮としては、入力情
報の用途が必ずしも明確ではないため入力情報の完全復
元を前提とした圧縮方法が採用される。例えば、無音区
間に対する情報圧縮方法には無音区間を無音コード等で
置き換える方法、あるいは無音区間の情報を削除するな
どの方法があるが、交換機においては入力情報の完全復
元の目的に沿った前者が採用されている。
As the information compression in the exchange, since the use of the input information is not always clear, a compression method based on the complete restoration of the input information is adopted. For example, there are methods of compressing information for silent sections, such as replacing the silent section with a silent code, or deleting the information of the silent section. Has been adopted.

【0006】ここで、電話機等に内蔵される音声圧縮装
置の説明のため、無音区間に対して不必要な無音区間の
情報を削除するための処理を、従来の音声圧縮装置につ
いて説明する。
Here, in order to describe a voice compression device built in a telephone or the like, a process for deleting unnecessary information of a silent segment with respect to a silent segment will be described with respect to a conventional voice compression device.

【0007】まず、不必要な無音区間について説明す
る。無音区間にはメッセージ内容を正確に伝達するため
絶対的に必要な無音区間と、メッセージを伝達するとい
う目的のためには削除可能な不必要な無音区間との2通
りに分けられる。
First, an unnecessary silent section will be described. The silent section is divided into two types: a silent section that is absolutely necessary for accurately transmitting the message content, and an unnecessary silent section that can be deleted for the purpose of transmitting the message.

【0008】この不必要な無音区間とは具体的に言え
ば、たとえば、発信人が発生する音声において、文章と
文章の間の長い沈黙、あるいは文章の途中での発信人の
言葉の選択等の思考又は迷いのために発生する無音区間
などがある。
Concretely speaking, the unnecessary silence section is, for example, in the voice generated by the caller, such as a long silence between sentences, or selection of the caller's words in the middle of a sentence. There is a silent section that occurs due to thoughts or hesitation.

【0009】この類の無音区間は、再生しなくても、メ
ッセージ伝達のためには、差し障りがない。従って、こ
のような不必要な無音区間が検出されると、メモリへは
蓄積せず削除される。
[0009] This kind of silent section has no problem for message transmission even if it is not reproduced. Therefore, when such an unnecessary silent section is detected, it is deleted without being stored in the memory.

【0010】図2を参照して、従来の音声圧縮装置(以
下「従来例1」という)を説明する。図2は、電話機等
に内蔵される音声圧縮装置の概略構成を示し、無音区間
のうち不必要な無音区間の情報を削除するものである。
A conventional voice compression apparatus (hereinafter referred to as "conventional example 1") will be described with reference to FIG. FIG. 2 shows a schematic configuration of a voice compression device incorporated in a telephone or the like, which deletes information of unnecessary silent sections from the silent sections.

【0011】図2において、デジタル化された音声信号
は入力端子20から入力され、パワー検出回路21は、
入力音声信号をブロック化して1フレーム時間当たりの
パワー値を出力する。
In FIG. 2, the digitized audio signal is input from the input terminal 20, and the power detection circuit 21
The input audio signal is divided into blocks and a power value per frame time is output.

【0012】判定回路23は、パワー検出回路21の出
力であるパワー値を入力し、該パワー値を有音区間/無
音区間の判定のためのしきい値と比較しその結果を出力
する。
The judgment circuit 23 inputs the power value output from the power detection circuit 21, compares the power value with a threshold value for judging a voiced section / silent section, and outputs the result.

【0013】制御手段27は、判定回路23の出力と、
入力端子20から入力されたデジタル音声信号とを入力
し、記憶手段26への書き込み制御信号とデジタル音声
信号を出力する。
The control means 27 outputs the output of the decision circuit 23,
The digital audio signal input from the input terminal 20 is input, and the writing control signal to the storage means 26 and the digital audio signal are output.

【0014】そして記憶手段26は、制御手段27の出
力であるメモリへの書き込み制御信号に基づきデジタル
音声信号をメモリへ記憶する。
The storage means 26 stores the digital audio signal in the memory based on the write control signal for the memory output from the control means 27.

【0015】図5を参照して、従来例1の動作を制御手
段27を中心に説明する。
With reference to FIG. 5, the operation of the first conventional example will be described focusing on the control means 27.

【0016】パワー検出回路21は、入力端子20から
音声のデジタル信号を入力し、1フレーム時間(ここで
は20msecとする)のパワー値を抽出し、これを出
力する。
The power detection circuit 21 inputs a digital audio signal from the input terminal 20, extracts a power value for one frame time (here, 20 msec), and outputs it.

【0017】判定回路23は、有音区間/無音区間の判
定のしきい値(T)とパワー検出回路21の出力である
パワー値とを比較し、(パワー値)≧Tならば有音区間
と判定し論理値“1”を出力し、(パワー値)<Tなら
ば無音区間と判定し論理値“0”を出力する。
The judgment circuit 23 compares the threshold value (T) for judging the voiced section / silent section with the power value output from the power detection circuit 21, and if (power value) ≧ T, the voiced section. Then, a logical value “1” is output, and if (power value) <T, it is determined to be a silent section and a logical value “0” is output.

【0018】制御手段27は、判定回路23の判定結果
を入力してこれを監視し、メモリへの書き込み制御信号
を出力する。
The control means 27 inputs the judgment result of the judgment circuit 23, monitors it, and outputs a write control signal to the memory.

【0019】図5(A)は、図2の判定回路23の出力
信号の一例を示す。図5(A)に示すように、判定回路
23の出力において“0”、即ち無音区間が、5区間以
上連続した場合、制御手段27は、書き込み制御信号
(図5(B)参照)を非活性化する。
FIG. 5A shows an example of the output signal of the decision circuit 23 of FIG. As shown in FIG. 5 (A), when the output of the determination circuit 23 is "0", that is, when there are five or more silent sections in succession, the control means 27 does not output the write control signal (see FIG. 5 (B)). Activate.

【0020】制御手段27は、図5(A)において、判
定回路23の出力信号が再び“1”に変化する時点の、
“0”2回分手前の時点から書き込み制御信号を活性化
して出力し、入力したデジタル信号を書き込み制御信号
のタイミングと同期させて出力する。
The control means 27, at the time when the output signal of the judgment circuit 23 changes to "1" again in FIG.
The write control signal is activated and output from "0" twice before, and the input digital signal is output in synchronization with the timing of the write control signal.

【0021】記憶手段26は、制御手段27の出力であ
るデジタル音声信号と書き込み制御信号を入力し、書き
込み制御信号が活性化状態にある時、デジタル音声信号
をメモリに記憶蓄積する。
The storage means 26 receives the digital voice signal and the write control signal output from the control means 27, and stores the digital voice signal in the memory when the write control signal is in the activated state.

【0022】なお、メモリに蓄積されたデジタル音声信
号を復元する場合はメモリ内容を順次復号するだけとな
る。
When the digital audio signal stored in the memory is restored, the contents of the memory are only sequentially decoded.

【0023】次に、音声の圧縮蓄積装置として、例えば
特開平3−825(以下「従来例2」という)には、バ
ッファ・メモリと入出力端子との間に回路を付加するこ
とにより、ブロック・サイズをバッファ・メモリや磁気
ディスク等に無関係に設定でき、また有音ブロック、無
音ブロックに関する情報を音声符号の中に挿入して、コ
ンピュータ制御部は、一切関知しなくてもよいような音
声蓄積再生方式が提案されている。
Next, as a voice compression / accumulation device, for example, in Japanese Patent Laid-Open No. 3-825 (hereinafter referred to as "conventional example 2"), a block is provided by adding a circuit between a buffer memory and an input / output terminal.・ The size can be set independently of the buffer memory, magnetic disk, etc., and the information about voiced blocks and silence blocks is inserted into the voice code so that the computer control unit does not need to know anything. A storage and reproduction method has been proposed.

【0024】従来例2には、音声信号をブロックごとに
有音ブロックか無音ブロックかを判定し、有音ブロック
はそのまま符号系列を蓄積し、無音ブロックについては
フラグと無音ブロックの連続する個数に関する情報のみ
を蓄積装置に蓄積し、再生時には、蓄積装置から取り出
す符号系列の中からフラグを検出して、無音ブロックを
見い出し、フラグに付随する無音ブロックの個数に関す
る情報に基づいて無音ブロックを挿入し、有音ブロック
は蓄積装置から符号系列を取出して再生する音声蓄積再
生方式が開示されている。
In the conventional example 2, it is determined whether a voice signal is a voiced block or a voiceless block for each block, the coded sequence is stored as it is for the voiced block, and the voiced block relates to the number of consecutive flags and voiceless blocks. Only the information is stored in the storage device, and at the time of reproduction, the flag is detected from the code sequence extracted from the storage device, the silent block is found, and the silent block is inserted based on the information about the number of silent blocks attached to the flag. For voiced blocks, a voice storage / playback system is disclosed in which a code sequence is extracted from a storage device and played back.

【0025】[0025]

【発明が解決しようとする課題】前記従来例1において
は、ホストCPUの一部である制御手段27を用いて、
蓄積不要な無音区間の判定検出を行なっている。
In the above-mentioned conventional example 1, the control means 27 which is a part of the host CPU is used,
Judgment and detection of silent sections that do not require storage is performed.

【0026】制御手段27は、判定回路23の判定出力
を監視して、無音区間を指示する“0”の回数をカウン
トし不必要な無音区間を判定し、その判定結果に基づき
書き込み制御信号を生成し、また、この区間に対応した
音声信号を一時的に格納しておく必要がある。
The control means 27 monitors the judgment output of the judgment circuit 23, counts the number of "0" s indicating a silent section, judges an unnecessary silent section, and outputs a write control signal based on the judgment result. It is necessary to generate and also temporarily store the audio signal corresponding to this section.

【0027】さらに、制御手段27は、書き込み制御信
号と該書き込み制御信号に対応したデジタル信号を記憶
手段26に出力し、メモリへの音声情報の格納を制御し
ている。
Further, the control means 27 outputs a write control signal and a digital signal corresponding to the write control signal to the storage means 26 to control the storage of audio information in the memory.

【0028】このように従来例1においては、不必要な
無音区間の判定から記憶手段への制御までを全てホスト
CPUで実行するため、CPUに大きな負荷がかかると
いう問題がある。
As described above, in the conventional example 1, the host CPU performs all the processes from the determination of the unnecessary silence section to the control of the storage means, and therefore has a problem that a large load is applied to the CPU.

【0029】また、前記従来例2においては、蓄積が不
要な無音区間も含めて全ての無音区間に対して所定のフ
ラグと該無音区間の連続個数を蓄積装置に格納する構成
が開示されているだけで、従来例2は、前記従来例1の
ように無音区間を2通りに分け、不必要な無音区間は削
除してメモリ空間の効率的な利用を可能とする音声圧縮
方式とは異なる方式である。さらに従来例2では、蓄
積、再生系におけるフラグ制御回路等が必要とされる。
Further, in the second conventional example, a configuration is disclosed in which a predetermined flag and a continuous number of the silent sections are stored in the storage device for all the silent sections including the silent sections which need not be stored. However, the conventional example 2 is different from the conventional example 1 in that the silent section is divided into two types, and unnecessary silent sections are deleted to enable efficient use of the memory space. Is. Furthermore, in the second conventional example, a flag control circuit and the like in the storage and reproduction system are required.

【0030】従って、本発明は、前記問題点を解消し、
音声信号を蓄積する際に不必要な無音区間を検出し該不
必要な無音区間を音声情報から削除する音声圧縮装置で
あって、簡易な回路構成によりホストCPUを介さず蓄
積制御を行なえるようにした音声圧縮装置を提供するこ
とを目的とする。
Therefore, the present invention solves the above problems,
A voice compression device for detecting an unnecessary silent section when storing a voice signal and deleting the unnecessary silent section from the voice information, so that the storage control can be performed without a host CPU with a simple circuit configuration. It is an object of the present invention to provide a voice compression device.

【0031】[0031]

【課題を解決するための手段】前記目的を達成するため
本発明は、音声信号を圧縮蓄積する音声圧縮装置であっ
て、デジタル化された音声信号を入力する入力端子と、
前記入力端子から入力した音声信号を所定数のサンプル
から成るフレームにブロック化しフレーム単位のパワー
値を出力するパワー検出回路と、前記パワー検出回路の
出力を入力し、m個のフレームの平均パワー値を出力す
る平均化回路と、前記平均化回路の出力を入力し、前記
平均パワー値としきい値とを比較して有音区間/無音区
間を判定し該判定結果を出力する判定回路と、前記判定
回路の出力を入力し無音区間の判定結果がn(n>0)
回連続した時にのみ無音区間と判定し該判定結果を出力
する補正回路と、前記入力端子に接続され、入力した音
声信号と補正回路の出力信号とのタイミングを同期させ
る遅延回路と、前記補正回路の出力を書き込み制御信号
として入力し前記遅延回路の出力を入力データとする記
憶手段とを備えた音声圧縮装置を提供する。
In order to achieve the above object, the present invention is a voice compression apparatus for compressing and storing a voice signal, comprising an input terminal for inputting a digitized voice signal,
A power detection circuit that blocks the audio signal input from the input terminal into a frame composed of a predetermined number of samples and outputs a power value in frame units, and an output of the power detection circuit is input, and an average power value of m frames An averaging circuit that outputs the averaging circuit, a determination circuit that inputs the output of the averaging circuit, compares the average power value with a threshold value, determines a voiced section / silent section, and outputs the determination result, Input the output of the judgment circuit and the judgment result of the silent section is n (n> 0)
A correction circuit that determines a silent period only when the sound is consecutive and outputs the determination result; a delay circuit that is connected to the input terminal and that synchronizes the timing of the input audio signal with the output signal of the correction circuit; and the correction circuit. And a storage means for receiving the output of the delay circuit as the write control signal and using the output of the delay circuit as the input data.

【0032】[0032]

【実施例】図面を参照して、本発明の実施例を以下に説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0033】図1において、入力端子10から音声信号
が入力され、パワー検出回路11は1フレームあたりの
入力デジタル信号のパワー値を検出する。
In FIG. 1, an audio signal is input from the input terminal 10, and the power detection circuit 11 detects the power value of the input digital signal per frame.

【0034】平均化回路12は、m個のフレームのパワ
ー値を一旦バッファに格納し、m個のフレーム間のパワ
ー平均値を出力する。本実施例では、1フレームを20
msecとする。
The averaging circuit 12 temporarily stores the power values of the m frames in a buffer and outputs the power average value among the m frames. In this embodiment, one frame has 20
msec.

【0035】判定回路13は、m個のフレーム間のパワ
ー平均値としきい値とを比較して有音区間と無音区間を
判定し判定結果を出力する。
The judgment circuit 13 compares the power average value between the m frames and the threshold value to judge the voiced section and the silent section, and outputs the judgment result.

【0036】補正回路14は、判定回路13の判定結果
を補正し、記憶手段16に対して書き込み制御信号を出
力する。
The correction circuit 14 corrects the judgment result of the judgment circuit 13 and outputs a write control signal to the storage means 16.

【0037】遅延回路15は、入力端子10からデジタ
ル音声信号を入力し、補正回路14の出力である書き込
み制御信号と同期をとる。
The delay circuit 15 receives the digital audio signal from the input terminal 10 and synchronizes with the write control signal output from the correction circuit 14.

【0038】記憶手段16は、書き込み制御信号に従っ
て遅延回路15の出力信号を蓄積するメモリである。
The storage means 16 is a memory for accumulating the output signal of the delay circuit 15 in accordance with the write control signal.

【0039】次に、図4を参照して、削除しても伝達メ
ッセージに変更が起こらない不必要な無音区間の抽出過
程について説明する。
Next, with reference to FIG. 4, an explanation will be given of the process of extracting an unnecessary silent section in which the transmission message is not changed even if it is deleted.

【0040】図4(A)には、伝達メッセージの音声信
号波形の一例が示されており、図4(B)には、該音声
信号のうちメモリに蓄積する範囲と、メモリに蓄積せず
削除する範囲が示されている。
FIG. 4 (A) shows an example of a voice signal waveform of a transmission message, and FIG. 4 (B) shows a range of the voice signal which is stored in the memory and a voice signal which is not stored in the memory. The range to be deleted is shown.

【0041】不必要な無音区間の抽出過程として、音声
信号がある所定時間(TE)以上連続して0レベル近傍
であった時点を開始点とし、音声信号波形が再び立ち上
がる時点から所定の時間(TS)手前の時点を終了点と
して、この区間が削除の対象とされる。
As a process of extracting an unnecessary silent section, a time point when a voice signal is near 0 level continuously for a predetermined time (TE) for a predetermined time (TE) or more is set as a start point, and a predetermined time (when a voice signal waveform rises again) This section is targeted for deletion, with the time point before TS) as the end point.

【0042】本実施例において、入力したデジタル音声
信号から削除可能な無音区間を検出する処理を以下に説
明する。
In the present embodiment, the process of detecting a removable silent section from the input digital audio signal will be described below.

【0043】入力信号は1フレーム単位にブロック化し
て処理される。パワー検出回路11において1フレーム
時間当たりのパワー値が演算され、平均化回路12はパ
ワー値をm個のバッファに保存し連続したmフレーム間
の平均パワー値を出力する。
The input signal is processed in blocks by one frame. The power value per one frame time is calculated in the power detection circuit 11, and the averaging circuit 12 stores the power value in m buffers and outputs the average power value between consecutive m frames.

【0044】平均化することで個々フレームのパワー値
のインパクトを緩和させることができる。また、フレー
ムのパワー値を平均化することにより音声信号の大勢が
捉えられ、実際に音声信号波形が立ち上がる前にこれを
識別することができる。
The averaging can reduce the impact of the power value of each frame. Further, by averaging the power values of the frames, a large number of voice signals can be captured, and this can be identified before the voice signal waveform actually rises.

【0045】このため、実際に音声信号波形が立ち上が
る以前の所定の時点において、平均化回路12は、音声
信号波形の立ち上がり変化を検出することを可能とす
る。
Therefore, the averaging circuit 12 can detect the rising change of the voice signal waveform at a predetermined time point before the voice signal waveform actually rises.

【0046】判定回路13は、音声信号について有音/
無音区間を判定するための回路であり、有音信号の検出
/未検出の判定のためのしきい値と、入力した平均パワ
ー値との比較により、例えば有音区間ならば論理値
“1”を、無音区間ならば論理値“0”を出力する。な
お、有音信号の検出/未検出の判定のためのしきい値は
所定のマージンを有している。
The decision circuit 13 determines whether the voice signal has a voice /
This is a circuit for determining a silent section, and compares a threshold value for determining whether a sound signal is detected / not detected with the input average power value. , And a logical value “0” is output in the silent section. The threshold value for determining the presence / absence of a voice signal has a predetermined margin.

【0047】補正回路14は、無音区間から有音区間へ
の変化に対しては即対応すべく、判定回路13の出力を
そのまま直ちに出力する。
The correction circuit 14 immediately outputs the output of the determination circuit 13 as it is so as to immediately respond to the change from the silent section to the voiced section.

【0048】補正回路14は、有音区間から無音区間へ
変化した場合には、判定回路13の出力をn個のフレー
ム分監視し、nフレーム連続して無音区間であった場合
にのみ、未検出信号を出力する(本実施例ではn=
5)。
The correction circuit 14 monitors the output of the judgment circuit 13 for n frames when the voiced section is changed to the silence section, and only when n frames are continuously in the silence section, the correction circuit 14 does not perform the operation. A detection signal is output (n =
5).

【0049】図1及び図3を参照して、本実施例の動作
を説明する。
The operation of this embodiment will be described with reference to FIGS.

【0050】パワー検出回路11は、入力端子10から
サンプリング周期に同期してデジタル音声信号(図3
(A)参照)を入力し、1フレーム時間のパワー値を算
出する。
The power detection circuit 11 receives the digital audio signal (see FIG. 3) from the input terminal 10 in synchronization with the sampling cycle.
(See (A)) is input and the power value for one frame time is calculated.

【0051】パワー検出回路11は、例えば、音声信号
のサンプル値を2乗し1フレームについて総和をとり、
この2乗和を1フレームのパワー値として出力する。
The power detection circuit 11 squares the sample value of the audio signal and sums up for one frame, for example,
This sum of squares is output as the power value of one frame.

【0052】即ち、図3(B)に示すように、パワー検
出回路11は、フレーム内の総和An(n=1,2,
…)をパワー値として順次出力する。
That is, as shown in FIG. 3 (B), the power detection circuit 11 uses the total sum An (n = 1, 2,
...) are sequentially output as power values.

【0053】平均化回路12は、パワー検出回路11の
出力を順次入力し、kフレーム分の入力Anを不図示の
バッファに書き込み保存し、mフレーム間のパワー平均
値Bn(n=1,2,…)を出力する(図3(C)参
照)。
The averaging circuit 12 sequentially inputs the output of the power detection circuit 11, writes and saves the input An for k frames in a buffer (not shown), and outputs the average power value Bn (n = 1, 2) for m frames. , ...) is output (see FIG. 3C).

【0054】平均化回路12は、図3(C)に示すよう
に、パワー検出回路11の出力列An(n=1,2,
…)を順番にずらせながら、一定の個数(本実施例では
m=6)ずつ平均化して移動平均Bnを出力する。平均
化回路12は、パワー値Anの移動平均をとることによ
って高周波成分を減衰させ、音声信号波形の大勢を判別
可能とする。
As shown in FIG. 3C, the averaging circuit 12 outputs the output sequence An (n = 1, 2,
, Are sequentially shifted, and a moving average Bn is output by averaging a fixed number (m = 6 in this embodiment). The averaging circuit 12 attenuates the high frequency component by taking the moving average of the power value An, and makes it possible to determine the majority of the audio signal waveform.

【0055】判定回路13においては、パワー平均値B
nとしきい値Tとが比較され、Bn≧Tならば信号検出
(有音区間)と判定し論理値“1”を、Bn<Tならば
信号未検出(無音区間)と判定し論理値“0”を出力す
る。
In the decision circuit 13, the power average value B
n is compared with the threshold value T, and if Bn ≧ T, it is determined that the signal is detected (voiced section) and the logical value is “1”, and if Bn <T, it is determined that no signal is detected (the silent section) and the logical value is “1”. 0 "is output.

【0056】図3(D)には、判定回路13における所
定のしきい値のレベルと入力されたパワー平均値Bn
(n=1,2,…)との関係を示す一例が示され、更
に、これらを比較して出力される判定回路13の出力信
号列が示されている。
In FIG. 3D, the level of a predetermined threshold value in the judgment circuit 13 and the input power average value Bn are shown.
An example showing the relationship with (n = 1, 2, ...) Is shown, and further, an output signal string of the determination circuit 13 that is output by comparing these is shown.

【0057】補正回路14は、判定回路13の出力であ
る検出/未検出信号を入力し、未検出から検出への変化
(即ち“0”から“1”への変化)の場合はそのまま検
出信号を出力する。
The correction circuit 14 inputs the detection / non-detection signal which is the output of the judgment circuit 13, and in the case of the change from the non-detection to the detection (that is, the change from "0" to "1"), the detection signal as it is. Is output.

【0058】検出から未検出の変化(即ち“1”から
“0”への変化)した場合、未検出信号を直ちに出力す
ることなく、5区間連続して未検出、即ち、無音区間が
連続5区間となった時にのみ、未検出信号“0”を出力
する。
When the detection changes to the non-detection (that is, the change from "1" to "0"), the non-detection signal is not immediately output, and the non-detection is continuously performed for 5 sections, that is, the silent section is continuous. The undetected signal “0” is output only when the interval is reached.

【0059】遅延回路15は、入力端子10より入力し
たデジタル音声信号を、補正回路14から出力される検
出/未検出信号と同期させるもので、kフレーム分に相
当する時間遅延してそのまま出力する。
The delay circuit 15 synchronizes the digital audio signal input from the input terminal 10 with the detected / undetected signal output from the correction circuit 14, and outputs the signal after delaying it by a time corresponding to k frames. .

【0060】メモリ16は、補正回路14の出力信号で
ある検出/未検出信号と遅延回路15の出力信号である
デジタル音声信号を入力し、検出/未検出信号をメモリ
への書き込み制御信号として、遅延回路15の出力であ
るデジタル音声信号をメモリへ記憶蓄積する。
The memory 16 inputs the detected / undetected signal which is the output signal of the correction circuit 14 and the digital audio signal which is the output signal of the delay circuit 15, and uses the detected / undetected signal as a write control signal to the memory. The digital audio signal output from the delay circuit 15 is stored and stored in the memory.

【0061】本実施例においては、前述の処理に従い、
メモリに蓄積されたデジタル音声信号を復元する場合、
蓄積されているメモリ内容を順次復号化するだけでよ
い。
In this embodiment, according to the processing described above,
When restoring the digital audio signal stored in the memory,
It is only necessary to sequentially decode the stored memory contents.

【0062】以上、本実施例においては、平均化回路、
補正回路、遅延回路の構成により、前述した従来例にお
けるホストCPUによる無音区間の判別処理、及び記憶
手段の制御等の負担を削減し、ホストCPUを介さず記
憶手段と直接接続することを可能としている。
As described above, in this embodiment, the averaging circuit,
With the configuration of the correction circuit and the delay circuit, it is possible to reduce the load of the above-described conventional example such as the process of discriminating the silent section by the host CPU and the control of the storage unit, and to directly connect to the storage unit without the host CPU. There is.

【0063】なお、本実施例において、入力デジタル音
声信号に対して帯域圧縮を行えば、記憶手段におけるメ
モリ空間のより一層の圧縮効果が期待できる。
In this embodiment, if the input digital audio signal is band-compressed, a further compression effect of the memory space in the storage means can be expected.

【0064】本実施例の平均化回路12において、移動
平均処理されるフレームの個数mは、1フレーム区間の
長さ、処理する音声信号の特性及びシステムに応じて適
宜定められる。
In the averaging circuit 12 of the present embodiment, the number m of frames subjected to moving average processing is appropriately determined according to the length of one frame section, the characteristics of the audio signal to be processed and the system.

【0065】また、本実施例においては、5区間連続し
て無音区間の場合に不必要な無音区間と判定している
が、これは1フーム区間の長さ等に依存して定められ、
また、システムで適応的に定めてもよい。さらに、有音
区間/無音区間判定のためのしきい値もシステムの特性
に応じて適宜定められ、あるいは背景雑音等に応じて可
変としてもよい。
Further, in the present embodiment, it is determined that there is an unnecessary silence section in the case where there are five silent sections in succession, but this is determined depending on the length of one humm section, etc.
Also, it may be adaptively determined by the system. Further, the threshold value for determining the voiced section / silent section may be appropriately determined according to the characteristics of the system, or may be variable according to background noise or the like.

【0066】[0066]

【発明の効果】以上説明したとおり、本発明は、音声信
号を蓄積する際に不必要な無音区間を削除する従来の音
声圧縮装置に、平均化回路、補正回路、及び遅延回路を
追加した簡易な構成により、ホストCPUを介さずに記
憶手段へのデジタル音声信号の書き込みが制御できると
いう利点を有し、CPUの負荷を軽減しシステムの高速
化を達成するものである。
As described above, according to the present invention, an averaging circuit, a correction circuit, and a delay circuit are added to a conventional voice compression device for eliminating unnecessary silence intervals when storing a voice signal. With such a configuration, there is an advantage that writing of the digital audio signal to the storage means can be controlled without going through the host CPU, the load on the CPU is reduced, and the speed of the system is increased.

【0067】また、本発明の音声圧縮装置における平均
化回路は、入力音声波形の立ち上がりを事前に識別する
ことを可能とすると共に、入力信号に発生した突発的な
インパクトも緩和し、また、補正回路は、無音区間をあ
る所定の時間監視して無音区間が所定区間連続した場合
にのみ蓄積不要な無音区間であると判定し、入力信号を
メモリに蓄積せず削除することにより、メモリ空間の効
率的な利用を可能とするという利点を有する。さらに、
本発明においては、入力デジタル信号に対し帯域圧縮を
行えば、より一層のメモリ空間圧縮の効果が期待でき
る。
Further, the averaging circuit in the voice compression apparatus of the present invention makes it possible to identify the rising edge of the input voice waveform in advance, alleviate the sudden impact generated in the input signal, and correct it. The circuit monitors the silent section for a certain period of time, determines that the silent section does not need to be stored only when the silent section continues for a predetermined section, and deletes the input signal without storing it in the memory space. It has an advantage of enabling efficient use. further,
In the present invention, if the band compression is performed on the input digital signal, a further memory space compression effect can be expected.

【0068】また、本発明におけるパワー回路、平均化
回路、判定回路、補正回路、そして遅延回路は演算処理
と遅延素子によって実現できる簡単な構成をもち、デジ
タルシグナルプロセッサで容易に実現が可能である。
Further, the power circuit, the averaging circuit, the judgment circuit, the correction circuit and the delay circuit in the present invention have a simple structure which can be realized by the arithmetic processing and the delay element, and can be easily realized by the digital signal processor. .

【0069】さらに、本発明においては、補正回路の検
出/未検出信号はそのままメモリへの書き込み制御信号
として入力され、遅延回路の出力であるデジタル信号を
入力データとしてメモリ回路との直接接続ができるとい
う効果もある。
Further, in the present invention, the detection / non-detection signal of the correction circuit is directly input as the write control signal to the memory, and the digital signal which is the output of the delay circuit can be used as the input data to directly connect to the memory circuit. There is also the effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の構成を示すブロック図であ
る。
FIG. 1 is a block diagram showing a configuration of an exemplary embodiment of the present invention.

【図2】従来例の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of a conventional example.

【図3】本発明の実施例の動作を説明するための説明図
である。 (A)は、デジタル音声信号波形を示す図である。
(B)は、パワー検出回路11のパワー出力値Anの信
号列を示す図である。(C)は、平均化回路12のパワ
ー平均値Bnとパワー値Anとの関係を示す説明図であ
る。(D)は、判定回路13における入力信号としきい
値との関係、及び比較出力との関係を示す説明図であ
る。
FIG. 3 is an explanatory diagram for explaining the operation of the embodiment of the present invention. (A) is a figure which shows a digital audio signal waveform.
(B) is a diagram showing a signal sequence of the power output value An of the power detection circuit 11. (C) is an explanatory view showing the relationship between the power average value Bn and the power value An of the averaging circuit 12. FIG. 3D is an explanatory diagram showing the relationship between the input signal and the threshold value and the relationship between the comparison output and the judgment circuit 13.

【図4】本発明の実施例の動作を説明するための説明図
である。 (A)は、デジタル音声信号波形を示す図である。
(B)は、メモリ蓄積、削除範囲を示す説明図である。
FIG. 4 is an explanatory diagram for explaining the operation of the embodiment of the present invention. (A) is a figure which shows a digital audio signal waveform.
(B) is an explanatory view showing a memory accumulation and deletion range.

【図5】従来例の制御回路の動作を説明するための図で
ある。 (A)は、判定回路23の出力信号列を示す図である。
(B)は、(A)に対応したメモリの書き込み制御信号
(“1”で活性化)を示すタイミング図である。
FIG. 5 is a diagram for explaining the operation of a conventional control circuit. (A) is a diagram showing an output signal sequence of the determination circuit 23.
(B) is a timing diagram showing a write control signal (activated by “1”) of the memory corresponding to (A).

【符号の説明】[Explanation of symbols]

10,20 入力端子 11,21 パワー検出回路 12 平均化回路 13,23 判定回路 14 補正回路 15 遅延回路 16,26 記憶手段 27 制御回路 10, 20 Input terminal 11, 21 Power detection circuit 12 Averaging circuit 13, 23 Judgment circuit 14 Correction circuit 15 Delay circuit 16, 26 Storage means 27 Control circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】音声信号を圧縮蓄積する音声圧縮装置であ
って、 デジタル化された音声信号を入力する入力端子と、 前記入力端子から入力した音声信号を所定数のサンプル
から成るフレームにブロック化しフレーム単位のパワー
値を出力するパワー検出回路と、 前記パワー検出回路の出力を入力し、m個のフレームの
平均パワー値を出力する平均化回路と、 前記平均化回路の出力を入力し、前記平均パワー値とし
きい値とを比較して有音区間/無音区間を判定し該判定
結果を出力する判定回路と、 前記判定回路の出力を入力し無音区間の判定結果がn
(n>0)回連続した時にのみ無音区間と判定し該判定
結果を出力する補正回路と、 前記入力端子に接続され、入力した音声信号と補正回路
の出力信号とのタイミングを同期させる遅延回路と、 前記補正回路の出力を書き込み制御信号として入力し前
記遅延回路の出力を入力データとする記憶手段とを備え
た音声圧縮装置。
1. An audio compression apparatus for compressing and accumulating audio signals, comprising: an input terminal for inputting a digitized audio signal; and an audio signal input from the input terminal is divided into frames each consisting of a predetermined number of samples. A power detection circuit that outputs a power value in units of frames; an averaging circuit that inputs the output of the power detection circuit and outputs an average power value of m frames; and an input of the output of the averaging circuit, A determination circuit that compares the average power value with a threshold value to determine a voiced section / silent section and outputs the determination result, and an output of the determination circuit is input and the determination result of the silent section is n.
A correction circuit that determines a silence section only when (n> 0) times consecutively and outputs the determination result, and a delay circuit that is connected to the input terminal and that synchronizes the timing of the input audio signal and the timing of the output signal of the correction circuit. And a storage means for inputting the output of the correction circuit as a write control signal and using the output of the delay circuit as input data.
【請求項2】前記補正回路が、無音区間から有音区間に
変化した時に、直ちに有音区間の検出信号を出力するこ
とを特徴とする請求項1記載の音声圧縮装置。
2. The voice compression apparatus according to claim 1, wherein the correction circuit immediately outputs a detection signal of a voiced section when the voiceless section is changed to a voiced section.
JP5195313A 1993-07-13 1993-07-13 Audio compression device Expired - Lifetime JP3024447B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5195313A JP3024447B2 (en) 1993-07-13 1993-07-13 Audio compression device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5195313A JP3024447B2 (en) 1993-07-13 1993-07-13 Audio compression device

Publications (2)

Publication Number Publication Date
JPH0728486A true JPH0728486A (en) 1995-01-31
JP3024447B2 JP3024447B2 (en) 2000-03-21

Family

ID=16339086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5195313A Expired - Lifetime JP3024447B2 (en) 1993-07-13 1993-07-13 Audio compression device

Country Status (1)

Country Link
JP (1) JP3024447B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207455A (en) * 1996-11-20 1998-08-07 Yamaha Corp Sound signal analyzing device and its method
JP2004334240A (en) * 1996-11-20 2004-11-25 Yamaha Corp Sound signal analysis device and method
JP2004334238A (en) * 1996-11-20 2004-11-25 Yamaha Corp Sound signal analyzing device and method
JP2006014150A (en) * 2004-06-29 2006-01-12 Matsushita Electric Ind Co Ltd Terminal, network camera, program, and network system
JP2006528468A (en) * 2003-07-23 2006-12-14 クゥアルコム・インコーポレイテッド Method and apparatus for suppressing silence in media communication
JP2010061151A (en) * 2002-01-24 2010-03-18 Motorola Inc Voice activity detector and validator for noisy environment
WO2012077239A1 (en) * 2010-12-10 2012-06-14 富士通株式会社 Acoustic signal processing device, acoustic signal processing method, and acoustic signal processing program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253994A (en) * 1987-04-10 1988-10-20 株式会社リコー Sound wave information recording/reproducing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63253994A (en) * 1987-04-10 1988-10-20 株式会社リコー Sound wave information recording/reproducing system

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207455A (en) * 1996-11-20 1998-08-07 Yamaha Corp Sound signal analyzing device and its method
JP2004334240A (en) * 1996-11-20 2004-11-25 Yamaha Corp Sound signal analysis device and method
JP2004334238A (en) * 1996-11-20 2004-11-25 Yamaha Corp Sound signal analyzing device and method
JP2010061151A (en) * 2002-01-24 2010-03-18 Motorola Inc Voice activity detector and validator for noisy environment
JP2006528468A (en) * 2003-07-23 2006-12-14 クゥアルコム・インコーポレイテッド Method and apparatus for suppressing silence in media communication
JP2006014150A (en) * 2004-06-29 2006-01-12 Matsushita Electric Ind Co Ltd Terminal, network camera, program, and network system
WO2012077239A1 (en) * 2010-12-10 2012-06-14 富士通株式会社 Acoustic signal processing device, acoustic signal processing method, and acoustic signal processing program
JP5672309B2 (en) * 2010-12-10 2015-02-18 富士通株式会社 Acoustic signal processing apparatus, acoustic signal processing method, and acoustic signal processing program

Also Published As

Publication number Publication date
JP3024447B2 (en) 2000-03-21

Similar Documents

Publication Publication Date Title
JP4630876B2 (en) Speech speed conversion method and speech speed converter
JPS63204300A (en) Encoder/transmitter
EP1584042A2 (en) Resynchronizing drifted data streams with a minimum of noticeable artifacts
JPH0728486A (en) Voice compression device
JP3784583B2 (en) Audio storage device
JPH08146985A (en) Speaking speed control system
JP2002258900A (en) Device and method for reproducing voice
JP2000099097A (en) Signal reproducing device and method, voice signal reproducing device, and speed conversion method for voice signal
JP2002287800A (en) Speech signal processor
JP3187953B2 (en) Wireless communication device
JP2002297200A (en) Speaking speed converting device
JPH08211894A (en) Voice-grade communication equipment and voice-grade communication system
EP1198134A3 (en) Information processing device and method, and recording medium
JPH0854895A (en) Reproducing device
US6980957B1 (en) Audio transmission system with reduced bandwidth consumption
JP2011075935A (en) Audio processing device, program, audio processing method, and recorder
JPH0442650A (en) Message recording system
JPS61189600A (en) Voice storage reproducer
JP2004178705A (en) Compression data recording device and compression data recording method
CN113689862A (en) Quality inspection method and system for customer service seat voice data
JPH05244201A (en) Voice data cell transmission/reception system
KR100455117B1 (en) Voice interface method for a half duplex type sound card to perform smooth conference progress
JPS6267598A (en) Voice section detection system
JP2555443B2 (en) Voice packet communication device
JP2000305580A (en) Silence determination method and device and computer readable recording medium