JPH07274131A - Still image processing circuit for muse decoder - Google Patents

Still image processing circuit for muse decoder

Info

Publication number
JPH07274131A
JPH07274131A JP6057417A JP5741794A JPH07274131A JP H07274131 A JPH07274131 A JP H07274131A JP 6057417 A JP6057417 A JP 6057417A JP 5741794 A JP5741794 A JP 5741794A JP H07274131 A JPH07274131 A JP H07274131A
Authority
JP
Japan
Prior art keywords
signal
inter
output signal
processing circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6057417A
Other languages
Japanese (ja)
Inventor
Teiichi Ichikawa
禎一 伊知川
Shunji Ui
俊司 宇井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP6057417A priority Critical patent/JPH07274131A/en
Publication of JPH07274131A publication Critical patent/JPH07274131A/en
Pending legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)

Abstract

PURPOSE:To obtain the emphasis of a component only in the pass band of a still image signal without increasing a line memory. CONSTITUTION:The output signal of an inter-field insertion filter 3 in a still image system is inputted to an adder 26. The output signals of a line delay circuits 4-10 group in the inter-field insertion filter 3 are guided to a two-dimensional filter consisting of a vertical low pass filter 23 and a horizontal band pass filter 24, and the filter output is inputted to the adder 26 through a coefficient unit 25 as an emphasis signal. Thus, folded interruption is prevented from being emphasized.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、帯域圧縮された高品
位テレビ信号をもとの広帯域な高品位テレビ信号に復調
するためのMUSEデコーダの静画処理回路に関するも
ので、静画部分の画質改善を得るようにしたものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a still image processing circuit of a MUSE decoder for demodulating a band-compressed high-definition television signal into a broadband high-definition television signal. It is intended to improve.

【0002】[0002]

【従来の技術】広帯域な高品位テレビ信号を、伝送上実
用可能なレベルで帯域圧縮する方法として、もとの高品
位テレビ信号に4フィールドで一巡するサブサンプリン
グを施すMUSE(Multiple Sub-Nyqist Sampling Enc
oding )方式(“高品位テレビの新しい伝送方式−MU
SE−”,NHK技研月報,二宮著,27巻7号,昭和
59年)がある。
2. Description of the Related Art As a method of band-compressing a broadband high-definition television signal at a practical level for transmission, MUSE (Multiple Sub-Nyqist Sampling) for subsampling the original high-definition television signal in four fields Enc
oding) system (“A new transmission system for high-definition television-MU
SE- ", NHK Giken monthly report, Ninomiya, 27, No. 7, 1984).

【0003】図6は、この帯域圧縮された高品位テレビ
信号(MUSE信号)を元の広帯域な高品位テレビ信号
に復調するためのデコーダの構成を示している。入力端
子36から入力されたMUSE信号S1は、まずフレー
ム間内挿回路37で現在のフィールドの信号と1フレー
ム(2フィールド)前の信号が内挿されて信号S2とな
る。この信号S2は、次のフィールド間内挿回路38で
1フィールド前の信号と内挿されて、4フィールド分の
データを用いてフィールド内挿された信号S3となる。
この信号S3は、静画のための画像信号である。一方、
動画のための画像信号S4は、フィールド内内挿回路3
9において1フィールド分のデータのみからフィールド
内内挿されて得られる。これらの静画信号S3と動画信
号S4は、動き検出回路40にて検出された画像の動き
量に基づいた比率で、混合回路41で混合され、高品位
テレビ信号S5として出力される。
FIG. 6 shows the configuration of a decoder for demodulating the band-compressed high-definition television signal (MUSE signal) into the original broadband high-definition television signal. The MUSE signal S1 input from the input terminal 36 becomes a signal S2 by first interpolating the signal of the current field and the signal of one frame (2 fields) before by the interframe interpolating circuit 37. This signal S2 is interpolated with the signal one field before by the next inter-field interpolation circuit 38 and becomes a signal S3 which is field interpolated using the data for four fields.
This signal S3 is an image signal for a still image. on the other hand,
The image signal S4 for the moving image is the field interpolation circuit 3
In step 9, the data is interpolated from the data of only one field. The still image signal S3 and the moving image signal S4 are mixed by the mixing circuit 41 at a ratio based on the amount of motion of the image detected by the motion detection circuit 40, and output as the high-definition television signal S5.

【0004】図7は、このMUSE信号のデコーダ回路
に用いられる静画処理用のフィールド間内挿回路38の
例を示している。この図ではフィールド間内挿用の2次
元フィルタを垂直9タップのフィルタで構成している。
FIG. 7 shows an example of an inter-field interpolation circuit 38 for still picture processing used in the decoder circuit for the MUSE signal. In this figure, the two-dimensional filter for inter-field interpolation is composed of vertical 9-tap filters.

【0005】入力端子1から入力された現在のフィール
ドの信号と2フィールド前の信号がフレーム間内挿され
た信号(以下0H信号)S11は、フィールドメモリ2
においておおよそ1フィールド期間(563ライン期
間)遅延されて信号S16(以下0.5H信号)を得
る。これらの信号S11、S16は、次段のフィールド
間内挿フィルタ3に入力される。フィールド間内挿フィ
ルタ3は、画像の斜め方向の高周波数成分を帯域制限し
ている。
A signal (hereinafter referred to as a 0H signal) S11 in which the signal of the current field and the signal of the field two fields before, which are input from the input terminal 1, are interpolated between frames is used as the field memory 2
In, the signal S16 (hereinafter referred to as 0.5H signal) is obtained after being delayed by about 1 field period (563 line period). These signals S11 and S16 are input to the inter-field interpolation filter 3 in the next stage. The inter-field interpolation filter 3 band-limits the high frequency components in the diagonal direction of the image.

【0006】フィールド間内挿フィルタ3において、0
H信号S11は、それぞれ入力信号をおおよそ1ライン
期間遅延させる1ライン遅延回路4、5、6、7によ
り、1ライン期間遅延した信号(以下1H信号)S1
2、2ライン期間遅延信号(以下2H信号)S13、3
ライン期間遅延した信号(以下3H信号)S14、4ラ
イン期間遅延した信号(以下4H信号)S15となる。
このうち0H信号S11と4H信号S15とが加算器1
1で加算されて信号S20(以下0H+4H)となり、
また1H信号S12と3H信号S14が加算器12で加
算されて信号S21(以下1H+3H)となる。
In the inter-field interpolation filter 3, 0
The H signal S11 is a signal (hereinafter referred to as a 1H signal) S1 delayed by one line period by one line delay circuits 4, 5, 6, and 7 which delay the input signal by approximately one line period.
2, 2 line period delayed signal (hereinafter 2H signal) S13, 3
A signal delayed by a line period (hereinafter, 3H signal) S14 and a signal delayed by a line period (hereinafter, 4H signal) S15 are provided.
Of these, the 0H signal S11 and the 4H signal S15 are the adder 1
The signal S20 (hereinafter 0H + 4H) is added by 1 and
Further, the 1H signal S12 and the 3H signal S14 are added by the adder 12 to be a signal S21 (hereinafter 1H + 3H).

【0007】また、0.5H信号S16が、それぞれ入
力信号をおおよそ1ライン期間遅延させる1ライン遅延
回路8、9、10により、1ライン期間遅延した信号
(以下1.5H信号)S17、2ライン期間遅延した信
号(以下2.5H信号)S18、3ライン期間遅延した
信号(以下3.5H信号)S19となる。このうち0.
5H信号S16と3.5H信号S19とが加算器13で
加算されて信号S22(以下0.5H+3.5H)とな
り、また1.5H信号S17と2.5H信号S18が加
算器14で加算されて信号S23(以下1.5H+2.
5H)となる。
Further, a 0.5H signal S16 is delayed by one line period by the one-line delay circuits 8, 9 and 10 for delaying the input signal by approximately one line period (hereinafter referred to as 1.5H signal) S17, two lines. A signal delayed by a period (hereinafter, 2.5H signal) S18 is a signal delayed by three lines (hereinafter, 3.5H signal) S19. Of these, 0.
The 5H signal S16 and the 3.5H signal S19 are added by the adder 13 to form a signal S22 (hereinafter 0.5H + 3.5H), and the 1.5H signal S17 and the 2.5H signal S18 are added by the adder 14. Signal S23 (hereinafter 1.5H + 2.
5H).

【0008】これらの信号S20、S21、S13、S
22、S23は、次段の水平フィルタ群15、16、1
7、18、19に入力され、その出力信号が加算器20
にて全加算されて信号S29となる。ここで水平フィル
タ群15、16、17、18、19および加算器20
は、2次元フィルタ回路を構成することとなり、その出
力信号S29は、おおむね図8(A)に示すような2次
元周波数帯域の信号となっている。
These signals S20, S21, S13, S
22 and S23 are horizontal filter groups 15, 16 and 1 of the next stage.
7, 18 and 19 and the output signal thereof is added by the adder 20.
Then, the signal is fully added to form a signal S29. Here, the horizontal filter groups 15, 16, 17, 18, 19 and the adder 20
Represents a two-dimensional filter circuit, and its output signal S29 is a signal in a two-dimensional frequency band as shown in FIG. 8A.

【0009】この信号S29は、次段のエンハンサ33
に入力される。このエンハンサ33では、信号S29か
ら水平BPF(バンドパスフィルタ)34により、図8
(B)に示すような帯域の信号S30が抜き出され、こ
れを係数器35でK倍して、加算器36で元の信号S2
9と加え合わせることで、図8(C)に示すように、信
号S29のうちの水平中高域がブーストされた信号S3
1が得られる。ここで、係数器35は固定係数のもので
もよいし、先のKを外部からのコントロールにより可変
できるものでもよい。また係数器35はノイズ成分を無
用に強調することがないように非線形特性をもとのとし
てもよい。
This signal S29 is sent to the enhancer 33 of the next stage.
Entered in. In this enhancer 33, a horizontal BPF (band pass filter) 34 is used to convert the signal S29 from the signal S29 shown in FIG.
A signal S30 having a band as shown in (B) is extracted, multiplied by K in a coefficient unit 35, and added to an original signal S2 in an adder 36.
As shown in FIG. 8 (C), the signal S3 in which the horizontal middle-high range is boosted in the horizontal mid-high range is added to the signal S3.
1 is obtained. Here, the coefficient unit 35 may have a fixed coefficient, or may have the above K variable by an external control. Further, the coefficient unit 35 may be based on the non-linear characteristic so that the noise component is not unnecessarily emphasized.

【0010】[0010]

【発明が解決しようとする課題】以上説明したようにM
USE信号のデコーダ回路において、フィールド間内挿
フィルタを通した信号に水平の強調をかける構成では、
フィールド間内挿フィルタの遮断域にもエンハス処理が
行われてしまい、フィールド間内挿フィルタで遮断域を
十分に落としきれない場合に発生する折り返し妨害を、
強調してしまい画質劣化を招くという問題がある。
As described above, M
In the USE signal decoder circuit, in the configuration in which the signal passed through the inter-field interpolation filter is horizontally emphasized,
Folding interference that occurs when the cutoff area of the inter-field interpolation filter is not sufficiently dropped because the inter-field interpolation filter is also subjected to enhancement processing.
There is a problem that image quality is deteriorated due to emphasis.

【0011】そこでこの発明は、MUSE信号のデコー
ダにおいて、折り返し妨害を強調することなく、静画信
号にエンハンスを行うことができるMUSEデコーダの
静画処理回路を提供することを目的とする。
Therefore, an object of the present invention is to provide a still picture processing circuit of a MUSE decoder which can enhance a still picture signal without emphasizing folding interference in the decoder of the MUSE signal.

【0012】[0012]

【課題を解決するための手段】この発明は、MUSE信
号が入力され、フィールド間内挿処理を行うフィールド
間内挿手段と、前記フィールド間内挿手段の内部で縦続
接続されて用いられている複数の1水平期間遅延手段の
出力信号を用いて、垂直方向と水平方向のフィルタリン
グ処理を施し、得られた信号を強調用補償信号として前
記フィールド間内挿手段の出力信号に加算する手段とを
備える。
According to the present invention, an MUSE signal is input and interfield interpolating means for performing interfield interpolating processing is used in cascade connection between the interfield interpolating means. Means for performing filtering processing in the vertical and horizontal directions using the output signals of the plurality of one horizontal period delay means, and adding the obtained signals to the output signal of the inter-field interpolation means as an enhancement compensation signal. Prepare

【0013】[0013]

【作用】上記の手段により、フィールド間内挿フィルタ
の通過帯域の範囲内の成分に対してのみエンハンスを得
ることができ、折り返し妨害を強調してしまうというよ
うな画質劣化をさけることができる。またフィールド間
内挿用フィルタ内部のラインメモリ出力を用いることに
より、ハードウエア規模の増大を抑えることができる。
By the above means, enhancement can be obtained only for the components within the pass band of the inter-field interpolation filter, and it is possible to prevent deterioration of image quality such as emphasizing folding interference. Further, by using the line memory output inside the inter-field interpolation filter, it is possible to suppress an increase in hardware scale.

【0014】[0014]

【実施例】以下、この発明の実施例を図面を参照して説
明する。図1はこの発明の第1の実施例である。図7で
示した従来のフィールド間内挿回路3と同一部には同一
符号を付している。したがって異なる部分の構成を説明
することにする。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a first embodiment of the present invention. The same parts as those of the conventional inter-field interpolation circuit 3 shown in FIG. 7 are designated by the same reference numerals. Therefore, the configuration of different parts will be described.

【0015】この実施例では、信号S20、S21、S
13、S22、S23が、さらに垂直低域通過フィルタ
(垂直LPF)23に入力される。そして、この垂直L
PF23でフィルタリング処理された出力信号S41
(垂直低域周波数成分)は、水平帯域通過フィルタ(水
平BPF)24で水平方向のフィルタ処理を受けて信号
S42となり、次段の係数器35でk倍されて、加算器
26に入力される(信号S43)。加算器26は、係数
器35からの信号S43と先の加算器20からの信号S
29を加算し、出力信号Sを得る。
In this embodiment, the signals S20, S21, S
13, S22 and S23 are further input to the vertical low pass filter (vertical LPF) 23. And this vertical L
Output signal S41 filtered by PF23
The (vertical low-frequency component) is subjected to horizontal filtering processing by the horizontal band pass filter (horizontal BPF) 24 to become a signal S42, multiplied by k in the coefficient unit 35 at the next stage, and input to the adder 26. (Signal S43). The adder 26 outputs the signal S43 from the coefficient unit 35 and the signal S from the previous adder 20.
29 is added to obtain the output signal S.

【0016】ここで信号S43としては、垂直方向と、
水平方向の2次元のフィルタリング処理を受けているの
で、図4(A)に示すような領域A1の成分が得られ
る。この結果、フィールド間内挿フィルタ3の出力信号
S29と、エンハンサ41による補償信号S43が加算
された後は、図4(B)に示すような特性の出力が得ら
れる。この特性からわかるように、従来の如く、フィー
ルド間内挿フィルタ3で遮断域を十分落とし切れなかっ
た折り返し妨害を、エンハンサが強調してしまうという
ようなことはなく、画像を強調することができる。
Here, as the signal S43, in the vertical direction,
Since the two-dimensional filtering processing in the horizontal direction is performed, the component of the area A1 as shown in FIG. 4A is obtained. As a result, after the output signal S29 of the inter-field interpolation filter 3 and the compensation signal S43 from the enhancer 41 are added, an output having the characteristic shown in FIG. 4B is obtained. As can be seen from this characteristic, it is possible to enhance the image without the enhancer emphasizing the aliasing interference in which the inter-field interpolation filter 3 cannot sufficiently drop the cutoff area as in the conventional case. .

【0017】この発明は上記の実施例に限定されるもの
ではない。図2はこの発明の第2の実施例である。第1
の実施例と同一部分には同一符号を付している。第1の
実施例と異なる部分は、第1の実施例の垂直低域通過フ
ィルタ23が垂直帯域通過フィルタ(垂直BPF)43
に置き変わり、第1の実施例の水平帯域通過フィルタ2
4が水平低域通過フィルタ(水平LPF)44に置き変
わっていることである。この2次元フィルタの出力は係
数器45で係数倍されて補償信号S43として出力され
る。この実施例における2次元フィルタの出力信号S5
2及び係数器45の出力信号S53は、図4(C)に示
すような領域A2の成分である。この結果、フィールド
間内挿フィルタ3の出力信号S29と、エンハンサ41
による補償信号S53が加算された後は、図4(DB)
に示すような特性の出力が得られる。この特性によって
も、フィールド間内挿フィルタ3で遮断域を十分落とし
切れなかった折り返し妨害をエンハンサが強調してしま
うというようなことはない。
The present invention is not limited to the above embodiment. FIG. 2 shows a second embodiment of the present invention. First
The same parts as those in the above embodiment are designated by the same reference numerals. The difference from the first embodiment is that the vertical low pass filter 23 of the first embodiment is a vertical band pass filter (vertical BPF) 43.
To the horizontal bandpass filter 2 of the first embodiment.
4 is replaced with a horizontal low pass filter (horizontal LPF) 44. The output of this two-dimensional filter is multiplied by the coefficient in the coefficient unit 45 and output as the compensation signal S43. Output signal S5 of the two-dimensional filter in this embodiment
2 and the output signal S53 of the coefficient unit 45 are the components of the area A2 as shown in FIG. As a result, the output signal S29 of the inter-field interpolation filter 3 and the enhancer 41
After the compensation signal S53 is added by
An output having the characteristics shown in is obtained. This characteristic also prevents the enhancer from emphasizing the aliasing interference that has not been able to sufficiently drop the cutoff region by the interfield interpolation filter 3.

【0018】図3はさらにこの発明の第3の実施例を示
している。第1及び第2の実施例と同一部分には同一符
号を付している。この実施例の場合、図1、図2に示し
た各2次元フィルタを並列に接続して、その出力信号S
43、S53を加算器46により合成して、補償信号S
54としている。この実施例によると、図5に示すよう
な領域A1、A2の成分を強調することができる。また
この実施例においてもフィールド間内挿フィルタ3で遮
断域を十分落とし切れなかった折り返し妨害をエンハン
サが強調してしまうというようなことはない。
FIG. 3 further shows a third embodiment of the present invention. The same parts as those in the first and second embodiments are designated by the same reference numerals. In the case of this embodiment, the two-dimensional filters shown in FIGS. 1 and 2 are connected in parallel, and the output signal S thereof is output.
43 and S53 are combined by the adder 46 to obtain the compensation signal S
54. According to this embodiment, the components of the areas A1 and A2 as shown in FIG. 5 can be emphasized. Also in this embodiment, the enhancer does not emphasize the aliasing interference that the inter-field interpolation filter 3 has not sufficiently dropped the cutoff region.

【0019】上記の例では、フィールド間内挿フィルタ
3のを垂直9タップのフィルタとして説明しているが、
垂直タップ数が変わってもこの発明の考え方は有効であ
る。またフィールド間内挿フィルタ3の内部構成が変わ
ったとしてもこの発明は適用できる。また垂直LPF2
3や垂直BPF43を9タップのフィルタとして設定し
ているが、例えば信号S16、S21、S22のみを垂
直LPF23又は/及び垂直BPF43に導くように構
成し、これらのフィルタを5タップのフィルタとして構
成してもよい。
In the above example, the inter-field interpolation filter 3 is explained as a vertical 9-tap filter.
Even if the number of vertical taps changes, the idea of the present invention is effective. The present invention can be applied even if the internal configuration of the inter-field interpolation filter 3 is changed. Vertical LPF2
Although 3 and the vertical BPF 43 are set as a 9-tap filter, for example, only the signals S16, S21, S22 are configured to be guided to the vertical LPF 23 and / or the vertical BPF 43, and these filters are configured as a 5-tap filter. May be.

【0020】[0020]

【発明の効果】以上説明したようにこの発明によれば、
フィールド間内挿フィルタの出力信号と、このフィール
ド間内挿フィルタのライン遅延回路群の出力信号を、垂
直方向にフィルタリングしてさらに水平方向にフィルタ
リングする2次元フィルタの出力とを合成するようにし
て、ラインメモリを増やすことなく静画信号の通過域の
みの成分の強調を得ることができる。
As described above, according to the present invention,
The output signal of the inter-field interpolation filter and the output signal of the line delay circuit group of this inter-field interpolation filter are combined with the output of a two-dimensional filter for filtering in the vertical direction and further filtering in the horizontal direction. It is possible to enhance the component of only the pass band of the still image signal without increasing the line memory.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例を示す回路図。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.

【図2】本発明の第2の実施例を示す回路図。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.

【図3】本発明の第3の実施例を示す回路図。FIG. 3 is a circuit diagram showing a third embodiment of the present invention.

【図4】本発明の回路の動作を説明するために示した帯
域通過特性説明図。
FIG. 4 is an explanatory view of bandpass characteristics shown for explaining the operation of the circuit of the present invention.

【図5】同じく本発明の回路の動作を説明するために示
した帯域通過特性説明図。
FIG. 5 is an explanatory view of bandpass characteristics, which is also shown for explaining the operation of the circuit of the present invention.

【図6】MUSEデコーダの説明図。FIG. 6 is an explanatory diagram of a MUSE decoder.

【図7】従来の静画処理回路を示す図。FIG. 7 is a diagram showing a conventional still image processing circuit.

【図8】図7の回路の動作を動作を説明するために示し
た帯域通過特性説明図。
FIG. 8 is a band pass characteristic explanatory diagram showing the operation of the circuit of FIG. 7 for explaining the operation.

【符号の説明】[Explanation of symbols]

2…フィールドメモリ、3…フィールド間内挿フィル
タ、4〜10…1ライン遅延回路、11〜14、20、
26、46…加算器、15〜19…水平フィルタ、2
3、43…垂直低域通過フィルタ、24、44…水平フ
ィルタ、25、45…係数器。
2 ... Field memory, 3 ... Inter-field interpolation filter, 4-10 ... 1 line delay circuit, 11-14, 20,
26, 46 ... Adder, 15-19 ... Horizontal filter, 2
3, 43 ... Vertical low pass filter, 24, 44 ... Horizontal filter, 25, 45 ... Coefficient unit.

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】MUSE信号が入力され、フィールド間内
挿処理を行うフィールド間内挿手段と、 前記フィールド間内挿手段の内部で縦続接続されて用い
られている複数の1水平期間遅延手段の出力信号を用い
て、垂直方向と水平方向のフィルタリング処理を施し、
得られた信号を強調用補償信号として前記フィールド間
内挿手段の出力信号に加算する手段とを具備したことを
特徴とするMUSEデコーダの静画処理回路。
1. An inter-field interpolating means for receiving an MUSE signal and performing inter-field interpolating processing, and a plurality of one horizontal period delay means used in cascade connection in the inter-field interpolating means. Performs vertical and horizontal filtering using the output signal,
A still picture processing circuit of a MUSE decoder, comprising: a means for adding the obtained signal to the output signal of the inter-field interpolation means as a compensation signal for enhancement.
【請求項2】入力信号が導かれる、フィールドメモリ手
段と、 前記入力信号が導かれ、縦続接続されたn個(n=0、
1、2、3…)のそれぞれが入力信号をおおよそ1水平
期間遅延させる、第1乃至第nの遅延手段と、 前記フィールドメモリ手段の出力信号が導かれる、縦続
接続されたm個(m=1、2、3、…)のそれぞれが入
力信号をおおよそ1水平期間遅延させる、第(n+1)
乃至第(n+m)の遅延手段と、 前記入力信号、前記フィールドメモリ手段の出力信号、
および前記第1乃至第(n+m)の遅延手段の遅延手段
の出力信号、またはこれらの線形結合信号が導入され、
画像の斜め方向の高周波数成分を帯域制限する、フィー
ルド間内挿用のフィルタ手段と、 前記入力信号、前記フィールドメモリ手段の出力信号、
および前記第1乃至第(n+m)の遅延手段の遅延手段
の出力信号、またはこれらの線形結合信号のうちの少な
くとも1つが導かれ、画像の垂直方向の帯域制限を行う
垂直フィルタ手段と、 前記垂直フィルタ手段の出力信号が導かれ、この信号を
定数倍する係数器手段と、 前記フィールド間内挿用のフィルタ手段の出力信号と、
前記係数器手段の出力信号とを加算する第1の線形結合
手段とを具備したことを特徴とするMUSEデコーダの
静画処理回路。
2. Field memory means for guiding an input signal, and n (n = 0,
1, 2, 3, ..., Each of which delays the input signal by about 1 horizontal period, and the first to n-th delay means and the m output signals of the field memory means are connected in cascade (m = m). , 2, 3, ..., Each delays the input signal by approximately one horizontal period, the (n + 1) th
To (n + m) th delay means, the input signal, the output signal of the field memory means,
And an output signal of the delay means of the first to (n + m) th delay means, or a linear combination signal thereof is introduced,
Filtering means for inter-field interpolation, which band-limits a high frequency component in an oblique direction of an image, the input signal, an output signal of the field memory means,
And vertical filter means for guiding the output signal of the delay means of the first to (n + m) th delay means, or at least one of the linear combination signals thereof, for performing band limitation in the vertical direction of the image, and the vertical filter means. An output signal of the filter means is introduced, a coefficient multiplier means for multiplying this signal by a constant, an output signal of the filter means for inter-field interpolation,
A still image processing circuit of a MUSE decoder, comprising: first linear combination means for adding the output signal of the coefficient unit means.
【請求項3】前記垂直フィルタ手段の出力信号は、前記
係数器手段に導かれる場合、画像の水平方向の帯域制限
を行う水平フィルタ手段を介して導かれることを特徴と
する請求項2記載のMUSEデコーダの静画処理回路。
3. The output signal of the vertical filter means, when being guided to the coefficient multiplier means, is guided through horizontal filter means for band-limiting the horizontal direction of the image. Still picture processing circuit of MUSE decoder.
【請求項4】前記垂直フィルタ手段と前記係数器手段は
単位回路を形成し、この単位回路がK個(K=2,3,
4…)並列に接続され、各単位回路の出力信号が第2の
線形結合手段で加算され、前記第1の線形結合手段で
は、前記第2の線形結合手段の出力と前記フィールド間
内挿用のフィルタ手段の出力信号とが加算されるように
構成されていることを特徴とする請求項2記載のMUS
Eデコーダの静画処理回路。
4. The vertical filter means and the coefficient multiplier means form a unit circuit, and K unit circuits (K = 2, 3, 3).
4) are connected in parallel, and the output signals of the unit circuits are added by the second linear combining means, and the first linear combining means outputs the output of the second linear combining means and the inter-field interpolation. 3. The MUS according to claim 2, wherein the output signal of the filter means of is added.
Still picture processing circuit of E decoder.
【請求項5】前記単位回路の少なくとも1つは、その垂
直フィルタ手段の出力信号が、その係数器手段に導かれ
る場合、画像の水平方向の帯域制限を行う水平フィルタ
手段を介して導かれることを特徴とする請求項4記載の
MUSEデコーダの静画処理回路。
5. At least one of said unit circuits, when the output signal of its vertical filter means is led to its coefficient multiplier means, is led through horizontal filter means for band-limiting the horizontal direction of the image. The still picture processing circuit of the MUSE decoder according to claim 4.
【請求項6】前記垂直フィルタ手段は、画像の垂直およ
び水平方向の帯域制限を行う2次元フィルタ手段である
ことを特徴とする請求項2記載のMUSEデコーダの静
画処理回路。
6. The still picture processing circuit of a MUSE decoder according to claim 2, wherein said vertical filter means is a two-dimensional filter means for band-limiting the vertical and horizontal directions of the image.
【請求項7】前記係数器手段は、非線形の入出力特性を
有することを特徴とする請求項2または4記載のMUS
Eデコーダの静画処理回路。
7. The MUS according to claim 2 or 4, wherein the coefficient unit has a non-linear input / output characteristic.
Still picture processing circuit of E decoder.
【請求項8】前記係数器手段は、入出力特性が可変であ
ることを特徴とする請求項2または4記載のMUSEデ
コーダの静画処理回路。
8. The still image processing circuit of the MUSE decoder according to claim 2, wherein the coefficient unit has variable input / output characteristics.
JP6057417A 1994-03-28 1994-03-28 Still image processing circuit for muse decoder Pending JPH07274131A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6057417A JPH07274131A (en) 1994-03-28 1994-03-28 Still image processing circuit for muse decoder

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6057417A JPH07274131A (en) 1994-03-28 1994-03-28 Still image processing circuit for muse decoder

Publications (1)

Publication Number Publication Date
JPH07274131A true JPH07274131A (en) 1995-10-20

Family

ID=13055079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6057417A Pending JPH07274131A (en) 1994-03-28 1994-03-28 Still image processing circuit for muse decoder

Country Status (1)

Country Link
JP (1) JPH07274131A (en)

Similar Documents

Publication Publication Date Title
CA1310401C (en) Circuit for detecting motion of television signal
JPH01112873A (en) Noise removing device for video signal
US6437827B1 (en) Filtering video signals containing chrominance information
JPS6322760B2 (en)
US6201582B1 (en) Circuit for moiré suppression
EP0613310A1 (en) Luminance signal/color signal separator circuit
US6424384B1 (en) Method and apparatus for improved signal filtering
JPH07274131A (en) Still image processing circuit for muse decoder
KR100268018B1 (en) Non-linaer signal processing device and method
JPH05207493A (en) Chrominance noise reducing device
JPH01162493A (en) Adaptable luminance signal and color signal separation device
US5021884A (en) Noise reducer circuit for video signal
JPH06292053A (en) Motion aperture correction method, equipment and video system
JPH0316078B2 (en)
JP2580891B2 (en) Scan line interpolation circuit
JPH07274137A (en) Dynamic image processing circuit for muse decoder
JPH0716255B2 (en) Motion adaptive luminance signal color signal separation device
JPH0646457A (en) Muse signal return eliminating device
JPH07274035A (en) Video signal processor
JPH06237438A (en) Moving picture processing circuit for muse decoder
JP2685542B2 (en) Chroma signal processing circuit
JP2602854B2 (en) Motion detection circuit
JPH04322587A (en) High definition television receiver
JPH06253181A (en) Noise reduction device
JPH01176192A (en) Scanning converter for television signal