JPH07249730A - Lead frame and its manufacture thereof - Google Patents

Lead frame and its manufacture thereof

Info

Publication number
JPH07249730A
JPH07249730A JP6567994A JP6567994A JPH07249730A JP H07249730 A JPH07249730 A JP H07249730A JP 6567994 A JP6567994 A JP 6567994A JP 6567994 A JP6567994 A JP 6567994A JP H07249730 A JPH07249730 A JP H07249730A
Authority
JP
Japan
Prior art keywords
lead frame
lead
dielectric layer
leads
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6567994A
Other languages
Japanese (ja)
Inventor
Hidekatsu Sekine
秀克 関根
Taketo Tsukamoto
健人 塚本
Yasushi Yamamura
康 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP6567994A priority Critical patent/JPH07249730A/en
Publication of JPH07249730A publication Critical patent/JPH07249730A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To provide a lead frame having good transmission characteristics by preventing electromagnetic interference between pins even if the pin count is increased thereby preventing crosstalk when a high frequency signal is transmitted. CONSTITUTION:An island part 11 for mounting a semiconductor integrated circuit element is formed integrally with a large number of leads 12 extending radially outward from the island part 11 and the leads 12 are connected electrically with the semiconductor integrated circuit element. In such metal lead frame 10, the surface of the lead is partially covered with a dielectric layer which is further covered with a conductive layer 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、LSI、VLSI等に
代表される半導体集積回路素子(以下「半導体素子」と
称する。)の実装の際に用いられるリードフレームに関
するものであり、詳しくは高周波信号を伝送する素子に
適したリードフレームに関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame used for mounting a semiconductor integrated circuit device (hereinafter referred to as "semiconductor device") represented by LSI, VLSI, etc. The present invention relates to a lead frame suitable for an element that transmits a signal.

【0002】[0002]

【従来の技術】半導体素子の実装に使用される従来のリ
ードフレームは一層の金属板からなり、一般には例えば
図6及び図7に示すような形状に形成されている。すな
わち、リードフレーム10は、中央に位置して半導体素
子を載置するアイランド部11と、該アイランド部11
の周囲に放射状に設けられた多数のリード12とこれら
を一体に支えるフレーム13とから主要部が構成されて
おり、このリードフレーム10は、一枚の金属板を機械
的な打ち抜きやエッチングによりこのような形状に加工
して作製される。
2. Description of the Related Art A conventional lead frame used for mounting a semiconductor device is composed of a single metal plate and is generally formed in a shape as shown in FIGS. 6 and 7, for example. That is, the lead frame 10 is located in the center and has an island portion 11 on which a semiconductor element is mounted, and the island portion 11
The main part is composed of a large number of leads 12 provided radially around the frame and a frame 13 that integrally supports them. This lead frame 10 is formed by mechanically punching or etching a single metal plate. It is manufactured by processing into such a shape.

【0003】ところで、近年、半導体素子の電極密度は
増加する傾向にあり、これにしたがってリードの密度も
増加し、リード間隙が小さくなる傾向にある。そして、
リード間隙の減少に伴い、リードとリードとが近接し、
相互のリード間で電磁的な干渉が発生するようになる。
すなわち、高周波な信号を伝送する場合にクロストーク
が発生し、良好な伝送特性を得ることが出来ないといっ
た問題が生じる。
By the way, in recent years, the electrode density of semiconductor elements has tended to increase, and accordingly, the density of leads has also increased and the lead gap has tended to become smaller. And
As the lead gap decreases, the leads come close to each other,
Electromagnetic interference occurs between the mutual leads.
That is, when a high-frequency signal is transmitted, crosstalk occurs, which causes a problem that good transmission characteristics cannot be obtained.

【0004】[0004]

【発明が解決しようとする課題】本発明は上記従来の問
題に鑑みなされたものであり、その目的とするところ
は、リード間隙の減少に伴いリードとリードとが近接し
た場合でも、相互のリード間で電磁的な干渉の発生を防
止し、高周波な信号を伝送する場合のクロストークの発
生を防止して、良好な伝送特性を得ることを可能とする
リードフレームおよびその製造方法を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the above problems of the prior art, and an object of the present invention is to provide mutual leads even when the leads come close to each other as the lead gap decreases. To provide a lead frame and a method of manufacturing the same that prevent generation of electromagnetic interference between them, prevent generation of crosstalk when transmitting a high-frequency signal, and obtain good transmission characteristics. It is in.

【0005】[0005]

【課題を解決するための手段】上記課題を解決するため
に、本発明のリードフレームは、半導体集積回路素子を
搭載するように形成したアイランド部と該アイランド部
を中心として外方に放射状に延びる多数のリードとが一
体に形成され、前記リードと半導体集積回路素子とを電
気的に接続させる金属製のリードフレームにおいて、そ
のリードフレームの少なくとも一部表面が誘電体層で覆
われ、さらに該誘電体層の少なくとも一部表面が導電層
で覆われていることを特徴としている。
In order to solve the above-mentioned problems, the lead frame of the present invention has an island portion formed so as to mount a semiconductor integrated circuit element and radially outwardly extending around the island portion. In a metal lead frame in which a large number of leads are integrally formed and which electrically connects the leads and the semiconductor integrated circuit element, at least a part of the surface of the lead frame is covered with a dielectric layer, At least part of the surface of the body layer is covered with a conductive layer.

【0006】また、本発明のリードフレームの製造方法
は、半導体集積回路素子を搭載するように形成したアイ
ランド部と該アイランド部を中心として外方に放射状に
延びる多数のリードとが一体に形成され、前記リードと
半導体集積回路素子とを電気的に接続させる金属製のリ
ードフレームの製造方法において、一枚の金属板を加工
して前記アイランド部と多数のリードとを一体的に形成
したリードフレームを作製し、次にそのリードフレーム
の少なくとも一部表面を覆う誘電体層を電着により形成
し、次いで該誘電体層の少なくとも一部表面を覆う導電
層を形成することを特徴としている。
Further, in the lead frame manufacturing method of the present invention, an island portion formed so as to mount a semiconductor integrated circuit element and a large number of leads radially extending outward around the island portion are integrally formed. In a method of manufacturing a metal lead frame for electrically connecting the lead and a semiconductor integrated circuit element, a lead frame in which a single metal plate is processed to integrally form the island portion and a large number of leads. Is prepared, then a dielectric layer covering at least a part of the surface of the lead frame is formed by electrodeposition, and then a conductive layer covering at least a part of the surface of the dielectric layer is formed.

【0007】さらに、本発明のリードフレームの製造方
法は、前記導電層を無電解めっき法または蒸着法により
形成することを特徴としている。
Further, the method for manufacturing a lead frame of the present invention is characterized in that the conductive layer is formed by an electroless plating method or a vapor deposition method.

【0008】以下、本発明の構成についてさらに詳しく
説明する。
The structure of the present invention will be described in more detail below.

【0009】図1は本発明に係るリードフレームの平面
図、図2は図1のA−A’線の断面図である。
FIG. 1 is a plan view of a lead frame according to the present invention, and FIG. 2 is a sectional view taken along the line AA 'in FIG.

【0010】本発明のリードフレームの基本的な構造は
従来と同様に一層の金属板からなり、図1に示すような
形状に形成されている。すなわち、リードフレーム10
は、中央に位置して半導体素子を載置するアイランド部
11と、該アイランド部11の周囲に放射状に設けられ
た多数のリード12とこれらを一体に支えるフレーム1
3とから主要部が構成されており、このリードフレーム
10は、一枚の金属板を機械的な打ち抜きやエッチング
によりこのような形状に加工して作製される。
The basic structure of the lead frame of the present invention is composed of a single metal plate as in the conventional case, and is formed into a shape as shown in FIG. That is, the lead frame 10
Is a centrally located island portion 11 on which a semiconductor element is mounted, a large number of leads 12 radially provided around the island portion 11, and a frame 1 for integrally supporting these.
The lead frame 10 is manufactured by mechanically punching or etching a single metal plate into such a shape.

【0011】本発明のリードフレームの特徴的な構成
は、図1および図2に示すように、各リード12の一部
表面が誘電体層14で覆われ、さらに該誘電体層14の
表面が導電層15で覆われていることである。すなわ
ち、各リード12の回りが誘電体層14を介して導電層
15で覆われている。このように、誘電体層14および
導電層15で覆われる領域は特に限定されるわけではな
いが、本発明の効果が十分発揮されるためには、少なく
とも各リードの回り(後でワイヤボンディングにより接
続する先端部は除く)が誘電体層14および導電層15
で覆われることが望ましい。
As shown in FIGS. 1 and 2, the lead frame of the present invention has a characteristic structure in which a part of the surface of each lead 12 is covered with a dielectric layer 14 and the surface of the dielectric layer 14 is covered with a dielectric layer 14. That is, it is covered with the conductive layer 15. That is, the periphery of each lead 12 is covered with the conductive layer 15 via the dielectric layer 14. As described above, the region covered with the dielectric layer 14 and the conductive layer 15 is not particularly limited, but in order to fully exert the effect of the present invention, at least around each lead (later by wire bonding (Excluding the tip portion to be connected) is the dielectric layer 14 and the conductive layer 15
It is desirable to be covered with.

【0012】上記誘電体層14を形成する方法として
は、例えば電着による方法が簡単で便利である。電着に
より誘電体層14を形成する場合、絶縁性の変性ポリブ
タジエン樹脂等を用いることができる。
As a method for forming the dielectric layer 14, for example, an electrodeposition method is simple and convenient. When the dielectric layer 14 is formed by electrodeposition, an insulating modified polybutadiene resin or the like can be used.

【0013】また、上記導電層15を形成する方法とし
ては、例えば無電解めっき法または蒸着法等が一般的で
簡単である。この場合、導電材料としてはCu等が用い
られる。
As a method of forming the conductive layer 15, for example, an electroless plating method or a vapor deposition method is generally and easily used. In this case, Cu or the like is used as the conductive material.

【0014】また、上記誘電体層14および導電層15
の厚さについては特に限定はされないが、例えば誘電体
層14は15〜100μm程度、導電層15はアウター
リード成型時に金型により誘電体が露出するのを防ぐた
め、5μm程度の範囲が適当である。
The dielectric layer 14 and the conductive layer 15 are also provided.
The thickness of the dielectric layer 14 is not particularly limited, but for example, the dielectric layer 14 may have a thickness of about 15 to 100 μm, and the conductive layer 15 may have a thickness of about 5 μm in order to prevent the dielectric from being exposed by the mold during outer lead molding. is there.

【0015】なお、本発明のリードフレームは、いわゆ
るダムバーを有する形態の場合、樹脂封止後、その部分
を切断するため、リードの金属面が導電層及び誘電体層
から露出しシールド効果が低下するので、ダムバーを有
さない形態のものが望ましい。
When the lead frame of the present invention has a so-called dam bar, since the portion is cut after resin sealing, the metal surface of the lead is exposed from the conductive layer and the dielectric layer, and the shield effect is reduced. Therefore, it is desirable to use a form without a dam bar.

【0016】[0016]

【作用】本発明のリードフレームによると、図1および
図2に示すように、リードの回りが誘電体層を介して導
電層で覆われているために、シールド効果が生まれ、リ
ードとリードとが近接した場合でも、相互のリード間で
電磁的な干渉がなくなり、高周波な信号を伝送する場合
のクロストークの発生を防止し、良好な伝送特性が得ら
れる。
According to the lead frame of the present invention, as shown in FIGS. 1 and 2, since the periphery of the lead is covered with the conductive layer via the dielectric layer, a shield effect is produced, and the lead and the lead are separated from each other. Even when the two are close to each other, electromagnetic interference between the leads is eliminated, crosstalk is prevented from occurring when a high-frequency signal is transmitted, and good transmission characteristics can be obtained.

【0017】[0017]

【実施例】以下、図3乃至図5を参照して、本発明を実
施例によりさらに具体的に説明する。
EXAMPLES The present invention will be described in more detail with reference to the following examples with reference to FIGS.

【0018】材質Cu合金、板厚0.150mm、イン
ナーリードピッチ0.180mm、アウターリードピッ
チ0.400mmのリードフレームをウェットエッチン
グにより作製した。作製したリードフレームの断面は図
3に示す通りである。
A lead frame having a Cu alloy material, a plate thickness of 0.150 mm, an inner lead pitch of 0.180 mm, and an outer lead pitch of 0.400 mm was prepared by wet etching. The cross section of the produced lead frame is as shown in FIG.

【0019】次に、シリコン製のマスク部材16によ
り、上記で作製したリードフレームのインナーリード先
端部およびアウターリード先端部のマスクを行い(図3
参照)、ポリブタジエン変性品電着液(日石化学(株)
製)を用い、電着条件:低電圧70V、キュア200℃
・10分にて厚さ15μmの絶縁膜17を設けた(図4
参照)。
Next, a mask member 16 made of silicon is used to mask the inner lead tip and the outer lead tip of the lead frame manufactured as described above (see FIG. 3).
Reference), polybutadiene modified product electrodeposition liquid (Nisseki Chemical Co., Ltd.)
Electroplating conditions: low voltage 70V, cure 200 ° C
・ The insulating film 17 having a thickness of 15 μm was provided in 10 minutes (see FIG. 4).
reference).

【0020】次いで、電着時のマスク部材16を固定し
たままの状態で、上記絶縁膜17の表面に、無電解めっ
き法により、厚さ3μmのCuめっき18を施した(図
5参照)。
Then, with the mask member 16 being fixed during electrodeposition, Cu plating 18 having a thickness of 3 μm was applied to the surface of the insulating film 17 by electroless plating (see FIG. 5).

【0021】次に、電気めっき法により、インナーリー
ドおよびアウターリードに、厚さ3μmのNi下地めっ
きおよび厚さ0.05μmのPdめっきを施し、本発明
のリードフレームを作製した。
Next, by electroplating, the inner lead and the outer lead were plated with Ni underlayer having a thickness of 3 μm and Pd plating having a thickness of 0.05 μm to produce a lead frame of the present invention.

【0022】なお、作製したリードフレームは、高周波
信号伝送素子を搭載したときに、良好な伝送特性を示す
ものであった。
The produced lead frame had good transmission characteristics when the high frequency signal transmission element was mounted.

【0023】[0023]

【発明の効果】以上詳細に説明したように、本発明のリ
ードフレームによれば、リードの回りが誘電体層を介し
て導電層で覆われているために、シールド効果が生ま
れ、リードとリードとが近接した場合でも、相互のリー
ド間で電磁的な干渉がなくなり、高周波な信号を伝送す
る場合のクロストークの発生を防止でき、良好な伝送特
性を得ることが出来るという優れた効果を奏する。
As described in detail above, according to the lead frame of the present invention, since the periphery of the lead is covered with the conductive layer via the dielectric layer, the shield effect is produced, and the lead and the lead are Even when and are close to each other, electromagnetic interference between the leads is eliminated, crosstalk can be prevented when high-frequency signals are transmitted, and excellent transmission characteristics can be obtained. .

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るリードフレームの平面図である。FIG. 1 is a plan view of a lead frame according to the present invention.

【図2】図1のA−A’線の断面図である。FIG. 2 is a cross-sectional view taken along the line A-A ′ in FIG.

【図3】本発明の実施例に係わるリードフレームにおい
て、リードフレームをマスク部材に固定した状態の断面
図である。
FIG. 3 is a cross-sectional view showing a lead frame fixed to a mask member in the lead frame according to the embodiment of the present invention.

【図4】本発明の実施例に係わるリードフレームにおい
て、リードフレームに誘電体層を形成した状態の断面図
である。
FIG. 4 is a cross-sectional view of a lead frame according to an embodiment of the present invention, in which a dielectric layer is formed on the lead frame.

【図5】本発明の実施例に係わるリードフレームにおい
て、リードフレームの誘電体層上に導電層を形成した状
態の断面図である。
FIG. 5 is a cross-sectional view of a lead frame according to an exemplary embodiment of the present invention, in which a conductive layer is formed on a dielectric layer of the lead frame.

【図6】従来のリードフレームの平面図である。FIG. 6 is a plan view of a conventional lead frame.

【図7】図6のB−B’線の断面図である。7 is a cross-sectional view taken along the line B-B ′ of FIG.

【符号の説明】[Explanation of symbols]

10 リードフレーム 11 アイランド部 12 リード 13 フレーム 14 誘電体層 15 導電層 16 マスク部材 17 絶縁膜 18 Cuめっき 10 Lead Frame 11 Island Part 12 Lead 13 Frame 14 Dielectric Layer 15 Conductive Layer 16 Mask Member 17 Insulating Film 18 Cu Plating

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 半導体集積回路素子を搭載するように形
成したアイランド部と該アイランド部を中心として外方
に放射状に延びる多数のリードとが一体に形成され、前
記リードと半導体集積回路素子とを電気的に接続させる
金属製のリードフレームにおいて、そのリードフレーム
の少なくとも一部表面が誘電体層で覆われ、さらに該誘
電体層の少なくとも一部表面が導電層で覆われているこ
とを特徴とするリードフレーム。
1. An island portion formed so as to mount a semiconductor integrated circuit element and a large number of leads extending radially outwardly around the island portion are integrally formed, and the lead and the semiconductor integrated circuit element are connected to each other. In a metal lead frame to be electrically connected, at least a part of the surface of the lead frame is covered with a dielectric layer, and at least a part of the surface of the dielectric layer is covered with a conductive layer. Lead frame to
【請求項2】 半導体集積回路素子を搭載するように形
成したアイランド部と該アイランド部を中心として外方
に放射状に延びる多数のリードとが一体に形成され、前
記リードと半導体集積回路素子とを電気的に接続させる
金属製のリードフレームの製造方法において、一枚の金
属板を加工して前記アイランド部と多数のリードとを一
体的に形成したリードフレームを作製し、次にそのリー
ドフレームの少なくとも一部表面を覆う誘電体層を電着
により形成し、次いで該誘電体層の少なくとも一部表面
を覆う導電層を形成することを特徴とするリードフレー
ムの製造方法。
2. An island portion formed so as to mount a semiconductor integrated circuit element, and a large number of leads radially extending outward around the island portion are integrally formed, and the lead and the semiconductor integrated circuit element are formed. In a method for manufacturing a metal lead frame to be electrically connected, a single metal plate is processed to produce a lead frame in which the island portion and a large number of leads are integrally formed, and then the lead frame A method of manufacturing a lead frame, comprising forming a dielectric layer that covers at least a part of the surface by electrodeposition, and then forming a conductive layer that covers at least a part of the surface of the dielectric layer.
【請求項3】 前記導電層を無電解めっき法または蒸着
法により形成することを特徴とする請求項2記載のリー
ドフレームの製造方法。
3. The method of manufacturing a lead frame according to claim 2, wherein the conductive layer is formed by an electroless plating method or a vapor deposition method.
JP6567994A 1994-03-09 1994-03-09 Lead frame and its manufacture thereof Pending JPH07249730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6567994A JPH07249730A (en) 1994-03-09 1994-03-09 Lead frame and its manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6567994A JPH07249730A (en) 1994-03-09 1994-03-09 Lead frame and its manufacture thereof

Publications (1)

Publication Number Publication Date
JPH07249730A true JPH07249730A (en) 1995-09-26

Family

ID=13293938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6567994A Pending JPH07249730A (en) 1994-03-09 1994-03-09 Lead frame and its manufacture thereof

Country Status (1)

Country Link
JP (1) JPH07249730A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153579A (en) * 2008-12-25 2010-07-08 Denso Corp Lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153579A (en) * 2008-12-25 2010-07-08 Denso Corp Lead frame

Similar Documents

Publication Publication Date Title
JP3764587B2 (en) Manufacturing method of semiconductor device
JP2817717B2 (en) Semiconductor device and manufacturing method thereof
US5859471A (en) Semiconductor device having tab tape lead frame with reinforced outer leads
US4997517A (en) Multi-metal layer interconnect tape for tape automated bonding
US6853084B2 (en) Substrate within a Ni/Au structure electroplated on electrical contact pads and method for fabricating the same
KR20010070117A (en) Semiconductor device, process for producing same, carrier substrate and process for producing same
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
JP2000036496A (en) Microstrip line, semiconductor device and fabrication thereof
JP3350152B2 (en) Semiconductor device and method of manufacturing the same
JPH06275741A (en) Semiconductor device
US20040089929A1 (en) Semiconductor package structure and method for manufacturing the same
JPH07249730A (en) Lead frame and its manufacture thereof
JP2011187683A (en) Wiring board and semiconductor device
JPH11191571A (en) Semiconductor device and manufacture thereof
JP4249885B2 (en) Method for manufacturing printed circuit board
JPH0246076Y2 (en)
JPS60161651A (en) Manufacture of semiconductor device
JPH07249724A (en) Connecting structure between lead frame and external circuit
JPH11195666A (en) Semiconductor device
JP3916363B2 (en) Method for manufacturing metal-based wiring board
US20230068086A1 (en) Semiconductor chip packages having bond over active circuit (boac) structures
JPH05315503A (en) Lead frame for semiconductor device
JPH06326227A (en) Structure of multilayer lead frame and manufacture thereof
JPH0672243U (en) Semiconductor device
JPH05129508A (en) Lead frame for semiconductor device and manufacture thereof