JPH0724086B2 - Magnetic recording / reproducing device - Google Patents

Magnetic recording / reproducing device

Info

Publication number
JPH0724086B2
JPH0724086B2 JP63311068A JP31106888A JPH0724086B2 JP H0724086 B2 JPH0724086 B2 JP H0724086B2 JP 63311068 A JP63311068 A JP 63311068A JP 31106888 A JP31106888 A JP 31106888A JP H0724086 B2 JPH0724086 B2 JP H0724086B2
Authority
JP
Japan
Prior art keywords
recording
reproducing
channels
channel
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63311068A
Other languages
Japanese (ja)
Other versions
JPH02156402A (en
Inventor
博之 鈴木
Original Assignee
ティアツク株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ティアツク株式会社 filed Critical ティアツク株式会社
Priority to JP63311068A priority Critical patent/JPH0724086B2/en
Publication of JPH02156402A publication Critical patent/JPH02156402A/en
Publication of JPH0724086B2 publication Critical patent/JPH0724086B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B15/00Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
    • G11B15/02Control of operating function, e.g. switching from recording to reproducing
    • G11B15/026Control of operating function, e.g. switching from recording to reproducing by using processor, e.g. microcomputer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、多チャンネルテープデッキ等の多チャンネル
構成の磁気記録再生装置に関する。
The present invention relates to a multi-channel magnetic recording / reproducing apparatus such as a multi-channel tape deck.

[従来の技術] 従来のアナログ多チャンネルテープデッキは、システム
全体の制御を司るシステム制御回路を設け、このシステ
ム制御回路の出力に基づいて各チャンネルの記録再生回
路の動作切換スイッチを制御するように構成されてい
る。
[Prior Art] A conventional analog multi-channel tape deck is provided with a system control circuit that controls the entire system, and controls the operation changeover switch of the recording / reproducing circuit of each channel based on the output of this system control circuit. It is configured.

[発明が解決しようとする課題] ところで、各記録再生回路における記録再生の切換、消
去電流のオン・オフ、ミューティング、dbxのオン・オ
フ等を行うための専用の信号線を設けると、全チャンネ
ルの合計の信号線の数が相当に多くなる。例えば、16チ
ャンネルのテープデッキにおいて1チャンネル当り4本
の信号線が必要であるとすれば、64本の信号線が必要に
なる。
[Problems to be Solved by the Invention] By the way, if a dedicated signal line for switching recording / reproducing, erasing current on / off, muting, and dbx on / off in each recording / reproducing circuit is provided, The total number of signal lines in the channel is considerably large. For example, if four signal lines are required for each channel in a 16-channel tape deck, then 64 signal lines are required.

そこで、本発明の目的は、主制御回路と各チャンネルの
記録再生回路とを少ない数の信号線で接続することがで
きる磁気記録再生回路を提供することにある。
Therefore, an object of the present invention is to provide a magnetic recording / reproducing circuit capable of connecting the main control circuit and the recording / reproducing circuit of each channel with a small number of signal lines.

[課題を解決するための手段] 上記目的を達成するための本発明は、複数のチャンネル
に対応して設けられた磁気テープの複数のトラックにお
いて記録又は再生を行うように配置された複数の記録再
生磁気ヘッドと、前記複数のトラックに配置された複数
の消去ヘッドと、前記複数のチャンネルに対応して設け
られた複数の記録回路と、前記複数のチャンネルに対応
して設けられた複数の再生回路と、消去信号供給回路
と、前記複数のチャンネルのそれぞれにおいて前記記録
再生磁気ヘッドを前記記録回路と前記再生回路とに選択
的に接続するための複数の記録再生切換スイッチと、前
記複数のチャンネルのそれぞれにおいて前記消去ヘッド
を消去信号供給回路に選択的に接続するための複数の消
去スイッチと、前記複数のチャンネルの前記記録再生切
換スイッチ及び前記消去スイッチを制御するための指令
データをチャンネル単位で時分割で送出する主制御回路
と、前記指令データを時分割で伝送すために前記主制御
回路に接続された共通の信号線と、前記共通の信号線に
対してそれぞれ接続され且つ前記複数のチャンネル毎に
設けられ且つ自己のチャンネルの前記指令データを抽出
して自己のチャンネルの前記記録再生切換スイッチ及び
前記消去スイッチを制御するように構成された複数の副
制御回路とを備えた磁気記録再生装置に係わるものであ
る。
[Means for Solving the Problems] The present invention for achieving the above object provides a plurality of recordings arranged to perform recording or reproduction on a plurality of tracks of a magnetic tape provided corresponding to a plurality of channels. A reproducing magnetic head, a plurality of erasing heads arranged on the plurality of tracks, a plurality of recording circuits provided corresponding to the plurality of channels, and a plurality of reproduction provided corresponding to the plurality of channels. A circuit, an erase signal supply circuit, a plurality of recording / reproducing changeover switches for selectively connecting the recording / reproducing magnetic head to the recording circuit and the reproducing circuit in each of the plurality of channels, and the plurality of channels. A plurality of erase switches for selectively connecting the erase head to an erase signal supply circuit in each of the A main control circuit for sending command data for controlling the recording / reproducing changeover switch and the erasing switch on a channel-by-channel basis in a time division manner, and a common control circuit connected to the main control circuit for transmitting the instruction data in a time division manner. A signal line and a common signal line, each of which is connected to the common signal line, is provided for each of the plurality of channels, and extracts the command data of its own channel to set the recording / reproducing changeover switch and the erase switch of its own channel. The present invention relates to a magnetic recording / reproducing apparatus including a plurality of sub-control circuits configured to control.

なお、前記副制御回路は例えば実施例において示すマイ
クロコンピュータ8a〜8cである。
The sub control circuits are, for example, the microcomputers 8a to 8c shown in the embodiments.

[作用及び効果] 本発明は次の作用効果を有する。[Operation and Effect] The present invention has the following operation and effect.

(イ) 各チャンネルの記録再生切換スイッチ及び消去
ヘッドを制御するための指令を共通の信号線で送るの
で、信号線を大幅に低減することができる。
(A) Since the command for controlling the recording / reproducing changeover switch of each channel and the erasing head is sent through the common signal line, the number of signal lines can be significantly reduced.

(ロ) 複数チャンネルの記録再生を主制御回路の指令
データに基づいて実行する方式を採用しているので、複
数チャンネルの記録再生の制御を容易に達成することが
できる。
(B) Since a method of executing recording / reproduction of a plurality of channels based on command data of the main control circuit is adopted, control of recording / reproduction of a plurality of channels can be easily achieved.

[実施例] 次に、第1図〜第5図を参照して本発明の実施例に係わ
る多チャンネル磁気テープ記録再生装置を説明する。
[Embodiment] Next, a multi-channel magnetic tape recording / reproducing apparatus according to an embodiment of the present invention will be described with reference to FIGS.

第1図は16チャンネル磁気テープ記録再生装置の3チャ
ンネル分の構成を示す。記録媒体磁気テープ1は複数の
トラック2a、2b、2cを有し、各トラック2a、2b、2cに対
応して記録再生兼用磁気ヘッド3a、3b、3c及び消去ヘッ
ド4a、4b、4cが設けられている。なお、記録再生兼用磁
気ヘッド3a、3b、3c及び消去ヘッド4a、4b、4cは複合ヘ
ッドに構成されている。
FIG. 1 shows the structure of three channels of a 16-channel magnetic tape recording / reproducing apparatus. The recording medium magnetic tape 1 has a plurality of tracks 2a, 2b, 2c, and recording / reproducing magnetic heads 3a, 3b, 3c and erasing heads 4a, 4b, 4c are provided corresponding to the respective tracks 2a, 2b, 2c. ing. The recording / reproducing magnetic heads 3a, 3b, 3c and the erasing heads 4a, 4b, 4c are configured as a composite head.

5a、5b、5cは各チャンネル毎に設けられた記録再生回路
であって、各チャンネルの記録再生兼用磁気ヘッド3a〜
3c、消去ヘッド4a〜4c、記録信号入力端子6a〜6c、再生
出力端子7a〜7cがそれぞれ接続されている。なお、各記
録再生回路5a〜5cは、動作切換をディジタル的に行うた
めにマイクロコンピュータ8a〜8cを内蔵している。
Reference numerals 5a, 5b, and 5c denote recording / reproducing circuits provided for each channel, and the recording / reproducing magnetic heads 3a-
3c, erasing heads 4a to 4c, recording signal input terminals 6a to 6c, and reproduction output terminals 7a to 7c are respectively connected. Each of the recording / reproducing circuits 5a to 5c has a built-in microcomputer 8a to 8c for digitally switching the operation.

主制御回路9は各チャンネルの記録再生回路5a〜5cの動
作切換を集中的に制御するものであり、1本の共通信号
線10と、CPUの同期信号線(クロック信号線)11と、シ
ステムクロック線12と、チャンネル線に対応したチャン
ネル指定線13a〜13cとによって各チャンネルの記録再生
回路5a〜5cに接続されている。
The main control circuit 9 centrally controls the operation switching of the recording / reproducing circuits 5a to 5c of each channel, and includes one common signal line 10, a CPU synchronization signal line (clock signal line) 11, and a system. The clock lines 12 and channel designation lines 13a to 13c corresponding to the channel lines are connected to the recording / reproducing circuits 5a to 5c of the respective channels.

第2図は主制御回路9を詳しく示し、第3図は第2図の
各部の状態を示す。第2図の入力装置14は各チャンネル
のモードを指定するための操作スイッチを有して所望の
動作を指定するものであり、CPU15に対して結合されて
いる。なお、入力装置14をリモートコントロール部とし
て無線でCPU結合することも可能である。
2 shows the main control circuit 9 in detail, and FIG. 3 shows the state of each part of FIG. The input device 14 shown in FIG. 2 has an operation switch for designating the mode of each channel and designates a desired operation, and is connected to the CPU 15. The input device 14 can be wirelessly coupled to the CPU as a remote control unit.

CPU15は入力装置14から与えられた情報に基づいて各チ
ャンネルの記録再生回路5a〜5cにおける動作切換を行う
ためのデータを第3図(C)に示すように形成し、NOT
回路16を介して共通の信号線10に送出すると共に8ビッ
トの並列伝送路17によってインターフェース18にチャン
ネル指定データを供給し、更に、第3図(B)に示す同
期信号(クロック)をNOT回路19を介して同期信号線11
に送出するものである。
The CPU 15 forms data for switching the operation of the recording / reproducing circuits 5a-5c of each channel based on the information given from the input device 14 as shown in FIG.
The signal is sent to the common signal line 10 via the circuit 16 and the channel designating data is supplied to the interface 18 by the 8-bit parallel transmission line 17. Further, the synchronizing signal (clock) shown in FIG. Sync signal line 11 through 19
To be sent to.

インタフェース18は8ビットのチャンネル指定データに
基づいて指定されたチャンネルを解読し、選択されたチ
ャンネル指定線13a〜13nに第3図(A)に示す高レベル
と低レベルとからなるアナログのチャンネル指定信号を
供給するものである。
The interface 18 decodes the designated channel on the basis of the 8-bit channel designation data, and designates the selected channel designation lines 13a to 13n as an analog channel designated by the high level and the low level shown in FIG. 3 (A). It supplies a signal.

システムクロック発生器20はNOT回路21を介して共通の
クロック線12に接続され、各記録再生回路5a〜5cに共通
のクロック信号を供給する。
The system clock generator 20 is connected to the common clock line 12 via the NOT circuit 21, and supplies a common clock signal to each of the recording / reproducing circuits 5a-5c.

CPU15から信号線10に送出するデータは、この実施例の
場合、8ビットB0〜B7から成るデータであってチャンネ
ル指定期間t1〜t2内にてシリアルに転送するものであ
る。信号線10は1本であるので、複数チャンネルで時分
割使用することになる。
In this embodiment, the data sent from the CPU 15 to the signal line 10 is data consisting of 8 bits B0 to B7 and is serially transferred within the channel designation period t1 to t2. Since there is only one signal line 10, it is used in a time-divisional manner for multiple channels.

各チャンネルの記録再生回路5a〜5cは同一構成であるの
で、第1チャンネルの記録再生回路5aのみを第4図に示
し、他のチャンネルの記録再生回路5b、5cの説明を省略
する。記録再生回路5aは、記録入力端子6aに接続された
記録増幅器等を含む記録回路22及び再生出力端子7aに接
続されている再生回路23を有する。記録回路22はバイア
ストラップ回路24と記録再生切換スイッチ25を介して記
録再生兼用磁気ヘッド3aに接続されている。再生回路23
も記録再生切換スッイチ25を介して記録再生兼用磁気ヘ
ッド3aに接続されている。バイアス発振器(図示せず)
に接続されている145kHzの高周波バイアス信号線26は電
圧制御増幅器26aと切換スイッチ25とを介して記録再生
兼用磁気ヘッド3aに接続されていると共に、電圧制御増
幅器27と消去スイッチ28とを介して消去ヘッド4aに接続
されている。
Since the recording / reproducing circuits 5a-5c of each channel have the same configuration, only the recording / reproducing circuit 5a of the first channel is shown in FIG. 4, and the description of the recording / reproducing circuits 5b, 5c of the other channels is omitted. The recording / reproducing circuit 5a has a recording circuit 22 including a recording amplifier connected to the recording input terminal 6a and a reproducing circuit 23 connected to the reproducing output terminal 7a. The recording circuit 22 is connected to the recording / reproducing magnetic head 3a via a bias trap circuit 24 and a recording / reproducing changeover switch 25. Playback circuit 23
Is also connected to a recording / reproducing magnetic head 3a via a recording / reproducing switching switch 25. Bias oscillator (not shown)
The high-frequency bias signal line 26 of 145 kHz connected to is connected to the recording / reproducing magnetic head 3a via the voltage control amplifier 26a and the changeover switch 25, and also via the voltage control amplifier 27 and the erase switch 28. It is connected to the erasing head 4a.

マイクロコンピュータ8aは、共通信号線10、同期信号線
11、システムクロック線12、チャンネル指定線13aが接
続される入力端子A1、A2、A3、A4、及び記録バイアス期
間指定信号出力端子B1、記録期間指定信号出力端子B2、
消去バイアス制御信号出力端子B3、消去期間指定信号出
力端子B4、インプット/テープ信号出力端子B5、消去停
止信号出力端子B6、ハイ/ロー指示信号出力端子B7、ミ
ューティング制御出力端子B8、dbxオン/オフ指示信号
出力端子B9を有する。
The microcomputer 8a includes a common signal line 10 and a synchronization signal line.
11, the system clock line 12, the input terminal A1, A2, A3, A4 to which the channel designation line 13a is connected, and the recording bias period designation signal output terminal B1, the recording period designation signal output terminal B2,
Erase bias control signal output terminal B3, erase period designation signal output terminal B4, input / tape signal output terminal B5, erase stop signal output terminal B6, high / low instruction signal output terminal B7, muting control output terminal B8, dbx on / It has an off instruction signal output terminal B9.

出力端子B1からは第5図(A)に示すように記録期間に
対応して記録バイアス機関指定信号が出力し、記録バイ
アス制御用積分回路30に入力する。積分回路30は第5図
(A)の信号に対応して第5図(B)に示す制御電圧を
発生する。即ち、傾斜を有して立上り、傾斜を有して立
下る電圧を発生する。この結果、電圧制御増幅器26aの
出力に得られる交流バイアス信号の振幅は立上り及び立
下りにおいて急激に変化せずに徐々に変化し、ノイズの
記録を防止する。マイクロコンピュータ8aの出力端子B2
からは第5図(C)のタイミングで高レベルの記録期間
指定信号が出力し、リレー31に直列に接続されたトラン
ジスタ32がオン駆動される。トランジスタ32がオンにな
ると、リレー31によってスイッチ25が接続点aに投入さ
れ、記録電流及びバイアス信号が磁気ヘッド3aに供給さ
れる。
As shown in FIG. 5A, a recording bias engine designating signal is output from the output terminal B1 in correspondence with the recording period, and is input to the recording bias control integrating circuit 30. The integrating circuit 30 generates the control voltage shown in FIG. 5 (B) in response to the signal shown in FIG. 5 (A). That is, a voltage having a slope and rising and a slope and falling is generated. As a result, the amplitude of the AC bias signal obtained at the output of the voltage controlled amplifier 26a does not change sharply at the rising and falling but gradually changes, and noise recording is prevented. Output terminal B2 of microcomputer 8a
A high-level recording period designating signal is output at the timing shown in FIG. 5 (C), and the transistor 32 connected in series to the relay 31 is driven on. When the transistor 32 is turned on, the switch 31 is turned on at the connection point a by the relay 31, and the recording current and the bias signal are supplied to the magnetic head 3a.

出力端子B3は消去バイアス制御用積分回路33を介して電
圧制御増幅器27に接続されている。出力端子B3から第5
図(D)に示す低レベル信号が出力されると、積分回路
33はこれに応答して第5図(E)に示すように立上り及
び立下りに傾斜を有する消去バイアス制御電圧を発生す
る。この結果、電圧制御増幅器27からは立上り及び立下
りで振幅が徐々に変化する消去バイアス信号が得られ
る。出力端子B4はリレー34が直列に接続されているトラ
ンジスタ35のベースに接続されている。出力端子B4から
第5図(F)に示す消去期間指定信号が発生してトラン
ジスタ35がオンになると、リレー34によってスイッチ28
がオン制御され、消去バイアス信号が消去ヘッド4aに与
えられる。出力端子B5は第5図に示すように入力信号の
許可を示す信号を出力する。
The output terminal B3 is connected to the voltage control amplifier 27 through the erase bias control integrating circuit 33. Output terminal B3 to 5th
When the low level signal shown in FIG.
In response to this, 33 generates an erase bias control voltage having a rising and falling slope as shown in FIG. 5 (E). As a result, the voltage-controlled amplifier 27 obtains an erase bias signal whose amplitude gradually changes at rising and falling. The output terminal B4 is connected to the base of a transistor 35 to which a relay 34 is connected in series. When the erase period designation signal shown in FIG. 5 (F) is generated from the output terminal B4 and the transistor 35 is turned on, the relay 34 causes the switch 28
Is controlled to be turned on, and an erase bias signal is given to the erase head 4a. The output terminal B5 outputs a signal indicating permission of the input signal as shown in FIG.

マイクロコンピュータ8aの入力端子A3に第3図(A)に
示すチャンネル指定信号が入力し、同時に入力端子A1に
動作切換データが入力すると、入力端子A2の同期信号に
よってデータの読み取りが行われる。マイクロコンピュ
ータ8aはデータに基づいて所望モードを設定するための
信号を形成し、例えば出力端子B1〜B5に第5図に示すよ
うな制御信号を出力する。
When the channel designation signal shown in FIG. 3A is input to the input terminal A3 of the microcomputer 8a and the operation switching data is input to the input terminal A1 at the same time, the data is read by the synchronizing signal of the input terminal A2. The microcomputer 8a forms a signal for setting a desired mode based on the data and outputs a control signal as shown in FIG. 5 to the output terminals B1 to B5, for example.

出力端子B1〜B5からは時間差を有して各種の制御信号を
送出する必要があるが、この時間差はマイクロコンピュ
ータ8aにおいてディジタル的に設定されているので、従
来の時定数回路を使用してアナログ的に設定されるもの
に比べて精度が高い。
It is necessary to send various control signals with a time difference from the output terminals B1 to B5, but since this time difference is digitally set in the microcomputer 8a, analog signals are generated using a conventional time constant circuit. The accuracy is higher than those that are set manually.

また、信号線10は複数チャンネルで共用するものである
から、第1のチャンネルの記録再生回路5aのみでなく、
他のチャンネルの記録再生回路5b、5cで必要なデータも
伝送する。しかし、他のチャンネルのデータが伝送され
ている時には自己のチャンネルのチャンネル指定数13a
に第3図(A)のチャンネル指定信号が与えられないの
で、他のチャンネルのデータを誤まって読む込むことは
ない。
Further, since the signal line 10 is shared by a plurality of channels, not only the recording / reproducing circuit 5a of the first channel,
The data necessary for the recording / reproducing circuits 5b and 5c of the other channels are also transmitted. However, when the data of other channels is being transmitted, the specified number of channels of its own channel is 13a.
Since the channel designating signal of FIG. 3 (A) is not given to, the data of other channels will not be read by mistake.

[変形例] 本発明は上述の実施例に限定されるものでなく、例えば
次の変形が可能なものである。
[Modification] The present invention is not limited to the above-described embodiments, and the following modifications are possible, for example.

(1) 各記録再生回路5a〜5cから主制御回路9に向っ
て通信するための信号線を1本追加してもよい。
(1) One signal line may be added for communication from each of the recording / reproducing circuits 5a-5c toward the main control circuit 9.

(2) チャンネル指定線13a〜13cを設ける代りに、信
号線10で伝送するデータにアドレスを付け、アドレスで
指定されたチャンネルのマイクロコンピュータのみがデ
ータを読み込むようにしてもよい。
(2) Instead of providing the channel designation lines 13a to 13c, an address may be attached to the data transmitted by the signal line 10 so that only the microcomputer of the channel designated by the address reads the data.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例に係わる磁気テープ記録再生装
置を示すブロック図、 第2図は第1図の主制御回路を詳しく示すブロック図、 第3図は第2図の各部の状態を示す波形図、 第4図は第1図の記録再生回路を示すブロック図、 第5図は第4図の各部の状態を示す電圧波形図である。 1……磁気テープ、3a〜3c……記録再生兼用磁気ヘッ
ド、5a〜5b……記録再生回路、8a〜8c……マイクロコン
ピュータ、9……主制御回路、10……共通信号線、11…
…同期信号線、13a〜13c……チャンネル指定線。
FIG. 1 is a block diagram showing a magnetic tape recording / reproducing apparatus according to an embodiment of the present invention, FIG. 2 is a block diagram showing the main control circuit of FIG. 1 in detail, and FIG. 3 shows the state of each part of FIG. FIG. 4 is a block diagram showing the recording / reproducing circuit of FIG. 1, and FIG. 5 is a voltage waveform diagram showing the state of each part of FIG. 1 ... Magnetic tape, 3a-3c ... Magnetic head for recording / reproducing, 5a-5b ... Recording / reproducing circuit, 8a-8c ... Microcomputer, 9 ... Main control circuit, 10 ... Common signal line, 11 ...
… Synchronization signal line, 13a-13c …… Channel designation line.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数のチャンネルに対応して設けられた磁
気テープの複数のトラックにおいて記録又は再生を行う
ように配置された複数の記録再生磁気ヘッドと、 前記複数のトラックに配置された複数の消去ヘッドと、 前記複数のチャンネルに対応して設けられた複数の記録
回路と、 前記複数のチャンネルに対応して設けられた複数の再生
回路と、 消去信号供給回路と、 前記複数のチャンネルのそれぞれにおいて前記記録再生
磁気ヘッドを前記記録回路と前記再生回路とに選択的に
接続するための複数の記録再生切換スイッチと、 前記複数のチャンネルのそれぞれにおいて前記消去ヘッ
ドを消去信号供給回路に選択的に接続するための複数の
消去スイッチと、 前記複数のチャンネルの前記記録再生切換スイッチ及び
前記消去スイッチを制御するための指令データをチャン
ネル単位で時分割で送出する主制御回路と、 前記指令データを時分割で伝送すために前記主制御回路
に接続された共通の信号線と、 前記共通の信号線に対してそれぞれ接続され且つ前記複
数のチャンネル毎に設けられ且つ自己のチャンネルの前
記指令データを抽出して自己のチャンネルの前記記録再
生切換スイッチ及び前記消去スイッチを制御するように
構成された複数の副制御回路と を備えた磁気記録再生装置。
1. A plurality of recording / reproducing magnetic heads arranged to record or reproduce on a plurality of tracks of a magnetic tape provided corresponding to a plurality of channels, and a plurality of magnetic heads arranged on the plurality of tracks. An erasing head, a plurality of recording circuits provided corresponding to the plurality of channels, a plurality of reproducing circuits provided corresponding to the plurality of channels, an erasing signal supply circuit, and each of the plurality of channels At a plurality of recording / reproducing changeover switches for selectively connecting the recording / reproducing magnetic head to the recording circuit and the reproducing circuit, and in each of the plurality of channels, the erasing head is selectively connected to an erasing signal supply circuit. Controlling a plurality of erase switches for connection, the recording / reproducing changeover switch and the erase switch of the plurality of channels A main control circuit for sending command data for each channel in time division, a common signal line connected to the main control circuit for transmitting the command data in time division, and to the common signal line. A plurality of sub-devices connected to each other and provided for each of the plurality of channels, and configured to extract the command data of its own channel to control the recording / reproducing changeover switch and the erase switch of its own channel. A magnetic recording / reproducing apparatus equipped with a control circuit.
JP63311068A 1988-12-09 1988-12-09 Magnetic recording / reproducing device Expired - Lifetime JPH0724086B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63311068A JPH0724086B2 (en) 1988-12-09 1988-12-09 Magnetic recording / reproducing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63311068A JPH0724086B2 (en) 1988-12-09 1988-12-09 Magnetic recording / reproducing device

Publications (2)

Publication Number Publication Date
JPH02156402A JPH02156402A (en) 1990-06-15
JPH0724086B2 true JPH0724086B2 (en) 1995-03-15

Family

ID=18012730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63311068A Expired - Lifetime JPH0724086B2 (en) 1988-12-09 1988-12-09 Magnetic recording / reproducing device

Country Status (1)

Country Link
JP (1) JPH0724086B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613503A (en) * 1979-07-16 1981-02-09 Olympus Optical Co Ltd Fixed-head magnetic recording and reproducing device
JPS6116085A (en) * 1984-06-30 1986-01-24 Nec Home Electronics Ltd Mutual connection system between audio video devices

Also Published As

Publication number Publication date
JPH02156402A (en) 1990-06-15

Similar Documents

Publication Publication Date Title
US4689022A (en) System for control of a video storage means by a programmed processor
JPH0724086B2 (en) Magnetic recording / reproducing device
GB2226686A (en) Multifunctional control type video head selecting
US5424880A (en) Information signal recording and reproducing apparatus capable of automatically adjusting phase variations
EP0503480A2 (en) Multitrack tape system having a random access storage medium for easier editing and higher capacity
JP3190709B2 (en) Electronics
JP2859901B2 (en) Data transmission system
JP3152032B2 (en) Magnetic recording / reproducing device
JP2549663Y2 (en) Connection equipment for audio equipment
SU879643A1 (en) Device for magnetic recording and reproduction
JPS634248Y2 (en)
JP3424311B2 (en) Electronics
JPH01133247A (en) Magnetic recording and reproducing device
JPS6024576A (en) Group educational apparatus
JPH05250763A (en) Vtr unit
JPH10155099A (en) Signal processor
JPH0237566A (en) Information signal recorder
JPH01133245A (en) Magnetic recorder
JPH0313642B2 (en)
JPS5939417U (en) Video tape recorder audio circuit
JPH06333370A (en) Magnetic recording and reproducing device
JPS60177403A (en) Input signal selecting circuit
JPH0573995A (en) Magnetic recording/reproducing device and editing system
JPH04262699A (en) Controller for video and acoustic equipment
JP2000030418A (en) Recording/reproducing device