JPH07240857A - Data slicer - Google Patents

Data slicer

Info

Publication number
JPH07240857A
JPH07240857A JP6055165A JP5516594A JPH07240857A JP H07240857 A JPH07240857 A JP H07240857A JP 6055165 A JP6055165 A JP 6055165A JP 5516594 A JP5516594 A JP 5516594A JP H07240857 A JPH07240857 A JP H07240857A
Authority
JP
Japan
Prior art keywords
level
pedestal
potential
data
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6055165A
Other languages
Japanese (ja)
Inventor
Shoei Ogawa
昭英 小川
Yutaka Yamagata
裕 山形
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6055165A priority Critical patent/JPH07240857A/en
Publication of JPH07240857A publication Critical patent/JPH07240857A/en
Pending legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Abstract

PURPOSE:To realize the data slicer in which comparate processing is applied in common to data whose standards differ from each other. CONSTITUTION:A pedestal clamp circuit 1 clamps a pedestal level in a video signal at a potential VC and a specific line selection gate circuit 2 extracts various data (equivalent pulse) superimposed for a blanking period of a video signal subject to pedestal clamp in response to a line selection pulse signal LS. A peak hold circuit 3 generates an intermediate potential between a peak hold level of the extracted equivalent pulse and the pedestal level clamped to the potential VC. Then a comparator 4 comparates the intermediate potential with an intermediate potential (slice level) generated from an output of the pedestal clamp circuit 1. Thus, as a result, data of various standards superimposed for the blanking period are located to various data being an object of line selection pulse to attain the comparate processing by a common circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば、映像信号中の
垂直帰線消去期間に重畳される文字信号等を抽出するの
に用いて好適なデータスライサに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data slicer suitable for use in, for example, extracting a character signal superimposed on a vertical blanking period in a video signal.

【0002】[0002]

【従来の技術】周知のように、近年においては、映像信
号(例えば、NTSCコンポジット信号)の垂直帰線消
去期間に文字多重放送用の文字信号や、字幕表示用のク
ローズドキャプション信号、あるいは受像画面のアスペ
クト比を判別するワイドID信号等が重畳されている。
このような各種信号は、そのデータ形式/規格が統一さ
れておらず、例えば、上記ワイドID信号においては信
号のH(ハイ)レベルを「70IRE」、L(ロウ)レ
ベルを「0IRE」とし、クローズドキャプション信号
ではHレベルを「50IRE」、Lレベルを「0IR
E」としている。
2. Description of the Related Art As is well known, in recent years, a character signal for character multiplex broadcasting, a closed caption signal for displaying subtitles, or an image receiving screen in a vertical blanking period of a video signal (for example, NTSC composite signal). A wide ID signal or the like for determining the aspect ratio is superimposed.
The data formats / standards of these various signals are not standardized. For example, in the wide ID signal, the H (high) level of the signal is "70IRE" and the L (low) level is "0IRE". For closed caption signals, H level is "50IRE" and L level is "0IR".
"E".

【0003】[0003]

【発明が解決しようとする課題】さて、このように映像
信号に重畳される各種信号を抽出するには、各信号毎に
定められているデータ形式/規格に基づいて所定スライ
スレベルでコンパレートしてディジタル信号を形成する
ことになる。したがって、こうしたコンパレート処理を
行うデータスライサを具備するテレビジョン受像機で
は、各信号毎に対応するよう複数のデータスライサを搭
載しなければならず、製品コスト高を招致する要因とも
なる。そこで本発明は、上述した事情に鑑みてなされた
もので、規格の異なるデータに対しても、共通にコンパ
レート処理を施すことができるデータスライサを提供す
ることを目的としている。
Now, in order to extract various signals to be superimposed on the video signal in this way, they are compared at a predetermined slice level based on the data format / standard defined for each signal. To form a digital signal. Therefore, in a television receiver including a data slicer that performs such a comparison process, it is necessary to mount a plurality of data slicers so as to correspond to each signal, which is also a factor of increasing the product cost. Therefore, the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a data slicer that can perform common processing commonly on data of different standards.

【0004】[0004]

【課題を解決するための手段】上記目的を達成するた
め、本発明では、映像信号中のペデスタルレベルを第1
の電位にクランプするペデスタルクランプ手段と、ペデ
スタルクランプされた映像信号の帰線消去期間に重畳さ
れる複数の等価パルスを、外部から供給される選択信号
に応じて抽出する選択手段と、この選択手段によって選
択された等価パルスをピークホールドしてピークホール
ドレベルを検出すると共に、当該ピークホールドレベル
と前記第1の電位との中間電位に相当するスライスレベ
ルを発生するスライスレベル発生手段と、前記ペデスタ
ルクランプ手段の出力を前記スライスレベルで比較し、
比較結果を第2の電位で出力する比較手段とを具備する
ことを特徴としている。
In order to achieve the above object, in the present invention, the pedestal level in the video signal is set to the first level.
Pedestal clamp means for clamping to the potential of the pedestal, a selection means for extracting a plurality of equivalent pulses superimposed in the blanking period of the pedestal clamped video signal according to a selection signal supplied from the outside, and the selection means. And a pedestal clamp, which slice level generating means generates a slice level corresponding to an intermediate potential between the peak hold level and the first potential while peak-holding the equivalent pulse selected by Comparing the output of the means at the slice level,
And a comparison means for outputting the comparison result at the second potential.

【0005】[0005]

【作用】本発明によれば、ペデスタルクランプ手段が映
像信号中のペデスタルレベルを第1の電位にクランプ
し、選択手段がペデスタルクランプされた映像信号の帰
線消去期間中に重畳された各種データ(等価パルス)を
抽出する。スライスレベル発生手段は、抽出した等価パ
ルスのピークホルドレベルと第1の電位にクランプされ
たペデスタルレベルとの中間電位を生成する。そして、
比較手段がペデスタルクランプ手段の出力を前記スライ
スレベルで比較し、比較結果を第2の電位で出力する。
この結果、帰線消去期間中に重畳された各種規格のデー
タが共通回路でコンパレート処理することが可能とな
り、映像信号の入力レベル変動にも対処し得る。
According to the present invention, the pedestal clamp means clamps the pedestal level in the video signal to the first potential, and the selection means various data superimposed during the blanking period of the pedestal clamped video signal ( Equivalent pulse). The slice level generating means generates an intermediate potential between the peak hold level of the extracted equivalent pulse and the pedestal level clamped to the first potential. And
The comparison means compares the output of the pedestal clamp means at the slice level, and outputs the comparison result at the second potential.
As a result, the data of various standards superimposed during the blanking period can be processed by the common circuit, and the input level fluctuation of the video signal can be dealt with.

【0006】[0006]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は、本発明の一実施例によるデータス
ライサの構成を示すブロック図である。この図におい
て、1は垂直帰線消去期間VBLに各種信号(文字信号
やクローズドキャプション信号)が重畳された映像信号
のペデスタルレベルを電位VCにクランプして出力する
ペデスタルクランプ回路である。すなわち、このクラン
プ回路1は、外部から供給される映像信号中の垂直帰線
消去信号を電位VCにクランプして次段の特定ライン選
択ゲート回路2と、後述するコンパレータ4の非反転入
力端子とに供給する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a data slicer according to an embodiment of the present invention. In the figure, reference numeral 1 denotes a pedestal clamp circuit that clamps the pedestal level of a video signal on which various signals (character signal or closed caption signal) are superimposed in the vertical blanking period VBL to the potential VC and outputs the pedestal clamp circuit. That is, the clamp circuit 1 clamps the vertical blanking signal in the video signal supplied from the outside to the potential VC, and the specific line selection gate circuit 2 in the next stage and the non-inverting input terminal of the comparator 4 described later. Supply to.

【0007】特定ライン選択ゲート回路2は、ライン選
択パルス信号LSに応じて垂直帰線消去期間VBLに重
畳される各種信号を選択して出力する。3はピークホー
ルド回路であり、上記ゲート回路2から出力される信号
のピークレベルを検出し、これをH(ハイ)レベルとし
て出力する。4はコンパレータである。コンパレータ4
の反転入力端子には、抵抗R1,R2によって、Hレベル
とペデスタルクランプされたレベル(電位VC)との中
間レベルに分圧されたスライスレベルが印加されてお
り、このコンパレータ4は当該スライスレベルに従って
非反転入力端子側に供給されるペデスタルクランプ回路
1の出力を比較し、コンパレート出力Doutを発生す
る。
The specific line selection gate circuit 2 selects and outputs various signals to be superimposed in the vertical blanking period VBL according to the line selection pulse signal LS. A peak hold circuit 3 detects the peak level of the signal output from the gate circuit 2 and outputs it as an H (high) level. Reference numeral 4 is a comparator. Comparator 4
A slice level divided by the resistors R 1 and R 2 to an intermediate level between the H level and the pedestal clamped level (potential VC) is applied to the inverting input terminal of the comparator 4. The outputs of the pedestal clamp circuit 1 supplied to the non-inverting input terminal side are compared according to the level, and a comparator output Dout is generated.

【0008】次に、上記構成によるデータスライサの動
作について説明する。まず、図2(イ)に示す映像信号
が供給されると、当該映像信号のペデスタルレベルが電
位VCにクランプされて特定ライン選択ゲート回路2に
入力される。なお、図2(イ)において、HSは水平同
期信号を示している。次に、このゲート回路2に垂直帰
線消去期間VBLに重畳される各種信号(文字信号ある
いはキャプション信号)を選択すべく図2(ロ)に示す
ライン選択パルス信号LSが供給されると、当該ゲート
回路2は、垂直帰線消去期間VBLに重畳される各種信
号をピークホールド回路3に出力する。
Next, the operation of the data slicer having the above configuration will be described. First, when the video signal shown in FIG. 2A is supplied, the pedestal level of the video signal is clamped to the potential VC and input to the specific line selection gate circuit 2. In FIG. 2A, HS indicates a horizontal sync signal. Next, when the line selection pulse signal LS shown in FIG. 2B is supplied to the gate circuit 2 in order to select various signals (character signal or caption signal) to be superimposed in the vertical blanking period VBL, The gate circuit 2 outputs various signals superimposed on the vertical blanking period VBL to the peak hold circuit 3.

【0009】ピークホールド回路3は、こうしてゲート
された垂直帰線消去期間VBL中の各種信号をピークホ
ールドし、これをHレベルとペデスタルクランプされた
レベル(電位VC)との中間レベルに分圧したスライス
レベルに変換する。そして、コンパレータ3は、同図
(ハ)に示すように、ペデスタルクランプされた映像信
号を、スライスレベルでコンパレートし、垂直帰線消去
期間VBLに重畳される各種信号を、例えば、CMOS
レベル等のディジタル信号処理にそのまま扱うことがで
きるデータレベルに変換したコンパレート出力を発生す
る。
The peak hold circuit 3 peak-holds various signals in the thus-gated vertical blanking period VBL and divides them into an intermediate level between the H level and the pedestal clamped level (potential VC). Convert to slice level. Then, as shown in FIG. 3C, the comparator 3 compares the pedestal clamped video signal at the slice level, and outputs various signals superimposed on the vertical blanking period VBL to, for example, a CMOS.
It generates a comparator output converted to a data level that can be directly used for digital signal processing such as level.

【0010】しかして、上記構成によれば、従来のよう
に、各信号毎に定められているデータ規格に基づいて所
定スライスレベルでコンパレート処理する必要がなく、
各信号が要求するレベルへペデスタルクランプすれば良
いので、規格の異なるデータに対しても、共通にコンパ
レート処理を施すことができる訳である。しかも、こう
した構成によれば、映像信号の入力レベル変動があった
場合でも、常に一定した安定なコンパレート処理を行う
ことができる。
However, according to the above configuration, it is not necessary to perform the comparing process at the predetermined slice level based on the data standard defined for each signal as in the conventional case.
Since it is only necessary to pedestal clamp to the level required by each signal, it is possible to perform common processing even on data of different standards. Moreover, according to such a configuration, even when the input level of the video signal fluctuates, it is possible to always perform constant and stable comparison processing.

【0011】[0011]

【発明の効果】本発明によれば、ペデスタルクランプ手
段が映像信号中のペデスタルレベルを第1の電位にクラ
ンプし、選択手段がペデスタルクランプされた映像信号
の帰線消去期間中に重畳された各種データ(等価パル
ス)を抽出する。スライスレベル発生手段は、抽出した
等価パルスのピークホルドレベルと第1の電位にクラン
プされたペデスタルレベルとの中間電位を生成する。そ
して、比較手段がペデスタルクランプ手段の出力を前記
スライスレベルで比較し、比較結果を第2の電位で出力
するので、帰線消去期間中に重畳された各種規格のデー
タが共通回路でコンパレート処理することができ、加え
て、映像信号の入力レベル変動にも安定なコンパレート
処理が実現できる。
According to the present invention, the pedestal clamp means clamps the pedestal level in the video signal to the first potential and the selection means superimposes during the blanking period of the pedestal clamped video signal. Extract the data (equivalent pulse). The slice level generating means generates an intermediate potential between the peak hold level of the extracted equivalent pulse and the pedestal level clamped to the first potential. Then, the comparison means compares the output of the pedestal clamp means at the slice level and outputs the comparison result at the second potential, so that the data of various standards superimposed during the blanking period are compared in the common circuit. In addition, stable comparator processing can be realized even when the input level of the video signal changes.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例によるデータスライサの構成
を示すブロック図である。
FIG. 1 is a block diagram showing a configuration of a data slicer according to an embodiment of the present invention.

【図2】同実施例の動作を説明するための波形図であ
る。
FIG. 2 is a waveform diagram for explaining the operation of the embodiment.

【符号の説明】[Explanation of symbols]

1 ペデスタルクランプ回路 2 特定ライン選択ゲート回路 3 ピークホールド回路 4 コンパレータ 1 Pedestal clamp circuit 2 Specific line selection gate circuit 3 Peak hold circuit 4 Comparator

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成6年7月4日[Submission date] July 4, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0003[Name of item to be corrected] 0003

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0003】[0003]

【発明が解決しようとする課題】さて、このように映像
信号に重畳される各種信号を抽出するには、各信号毎に
定められているデータ形式/規格に基づいて所定スライ
スレベルでコンパレートしてディジタル信号を形成する
ことになる。したがって、こうしたコンパレート処理を
行うデータスライサを具備するテレビジョン受像機で
は、各信号毎に対応するようそれぞれのスライスレベル
を設定した複数のデータスライサを搭載しなければなら
ず、製品コスト高を招致する要因ともなる。そこで本発
明は、上述した事情に鑑みてなされたもので、規格の異
なるデータに対しても、共通にコンパレート処理を施す
ことができるデータスライサを提供することを目的とし
ている。
Now, in order to extract various signals to be superimposed on the video signal in this way, they are compared at a predetermined slice level based on the data format / standard defined for each signal. To form a digital signal. Therefore, in a television receiver equipped with a data slicer that performs such comparison processing, the slice level of each signal must be adjusted so as to correspond to each signal.
It is necessary to mount a plurality of data slicers set to, which also causes a high product cost. Therefore, the present invention has been made in view of the above circumstances, and an object of the present invention is to provide a data slicer that can perform common processing commonly on data of different standards.

【手続補正2】[Procedure Amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0005[Name of item to be corrected] 0005

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0005】[0005]

【作用】本発明によれば、ペデスタルクランプ手段が映
像信号中のペデスタルレベルを第1の電位にクランプ
し、選択手段がペデスタルクランプされた映像信号の帰
線消去期間中に重畳された各種データ(等価パルス)を
抽出する。スライスレベル発生手段は、抽出した等価パ
ルスのピークホルドレベルと第1の電位にクランプされ
たペデスタルレベルとの中間電位を生成する。そして、
比較手段がペデスタルクランプ手段の出力を前記スライ
スレベルで比較し、比較結果を第2の電位で出力する。
この結果、帰線消去期間中に重畳された各種規格のデー
タが選択手段での抽出タイミングを規格に対応させるだ
けで、共通回路でコンパレート処理することが可能とな
り、映像信号の入力レベル変動にも対処し得る。
According to the present invention, the pedestal clamp means clamps the pedestal level in the video signal to the first potential, and the selection means various data superimposed during the blanking period of the pedestal clamped video signal ( Equivalent pulse). The slice level generating means generates an intermediate potential between the peak hold level of the extracted equivalent pulse and the pedestal level clamped to the first potential. And
The comparison means compares the output of the pedestal clamp means at the slice level, and outputs the comparison result at the second potential.
As a result, the data of various standards that are superimposed during the blanking period can correspond the extraction timing of the selection means to the standard.
Therefore , the common circuit can perform the comparison process, and the input level fluctuation of the video signal can be dealt with.

【手続補正3】[Procedure 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0006[Correction target item name] 0006

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0006】[0006]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1は、本発明の一実施例によるデータス
ライサの構成を示すブロック図である。この図におい
て、1は垂直帰線消去期間VBLに各種信号(文字信号
やクローズドキャプション信号)が重畳された映像信号
のペデスタルレベルを電位VCにクランプして出力する
ペデスタルクランプ回路である。すなわち、このクラン
プ回路1は、外部から供給される映像信号中のペデスタ
ルレベルを電位VCにクランプして次段の特定ライン選
択ゲート回路2と、後述するコンパレータ4の非反転入
力端子とに供給する。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of a data slicer according to an embodiment of the present invention. In the figure, reference numeral 1 denotes a pedestal clamp circuit that clamps the pedestal level of a video signal on which various signals (character signal or closed caption signal) are superimposed in the vertical blanking period VBL to a potential VC and outputs the pedestal clamp circuit. That is, this clamp circuit 1 is used for the pedestal in the video signal supplied from the outside.
The level is clamped to the potential VC and supplied to the specific line selection gate circuit 2 in the next stage and the non-inverting input terminal of the comparator 4 described later.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0007[Correction target item name] 0007

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0007】特定ライン選択ゲート回路2は、ライン選
択パルス信号LSに応じて垂直帰線消去期間VBLのあ
るラインに重畳される各種信号のうちのひとつを選択し
て出力する。3はピークホールド回路であり、上記ゲー
ト回路2から出力される信号のピークレベルを検出し、
これをH(ハイ)レベルとして出力する。4はコンパレ
ータである。コンパレータ4の反転入力端子には、抵抗
1,R2によって、Hレベルとペデスタルクランプされ
たレベル(電位VC)との中間レベルに分圧されたスラ
イスレベルが印加されており、このコンパレータ4は当
該スライスレベルに従って非反転入力端子側に供給され
るペデスタルクランプ回路1の出力を比較し、コンパレ
ート出力Doutを発生する。
[0007] specific line selection gate circuit 2, vertical blanking interval VBL Noah according to the line selection pulse signal LS
One of various signals to be superimposed on the selected line is selected and output. A peak hold circuit 3 detects the peak level of the signal output from the gate circuit 2,
This is output as H (high) level. Reference numeral 4 is a comparator. A slice level divided by the resistors R 1 and R 2 into an intermediate level between the H level and the pedestal clamped level (potential VC) is applied to the inverting input terminal of the comparator 4. The outputs of the pedestal clamp circuit 1 supplied to the non-inverting input terminal side are compared according to the slice level, and a comparator output Dout is generated.

【手続補正5】[Procedure Amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0008[Correction target item name] 0008

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0008】次に、上記構成によるデータスライサの動
作について説明する。まず、図2(イ)に示す映像信号
が供給されると、当該映像信号のペデスタルレベルが電
位VCにクランプされて特定ライン選択ゲート回路2に
入力される。なお、図2(イ)において、HSは水平同
期信号を示している。次に、このゲート回路2に垂直帰
線消去期間VBLに重畳される各種信号(文字信号ある
いはキャプション信号など)のうちのひとつを選択すべ
く図2(ロ)に示すライン選択パルス信号LSが供給さ
れると、当該ゲート回路2は、ライン選択された各種信
号をピークホールド回路3に出力する。
Next, the operation of the data slicer having the above configuration will be described. First, when the video signal shown in FIG. 2A is supplied, the pedestal level of the video signal is clamped to the potential VC and input to the specific line selection gate circuit 2. In FIG. 2A, HS indicates a horizontal sync signal. Next, the gate circuit 2 is supplied with the line selection pulse signal LS shown in FIG. 2B to select one of various signals (character signal or caption signal ) superimposed in the vertical blanking period VBL. Then, the gate circuit 2 outputs various line-selected signals to the peak hold circuit 3.

【手続補正6】[Procedure correction 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0009】ピークホールド回路3は、こうしてゲート
された垂直帰線消去期間VBL中の各種信号をピークホ
ールドし、これをHレベルとしてペデスタルクランプさ
れたレベル(電位VC)との中間レベルに分圧したスラ
イスレベルに変換する。そして、コンパレータ3は、同
図(ハ)に示すように、ペデスタルクランプされた映像
信号を、スライスレベルでコンパレートし、垂直帰線消
去期間VBLに重畳される各種信号を、例えば、CMO
Sレベル等のディジタル信号処理にそのまま扱うことが
できるデータレベルに変換したコンパレート出力を発生
する。
[0009] Peak-hold circuit 3, thus various signals in the gate by a vertical blanking interval VBL and peak hold, which was divided in the middle level of the pedestal clamped level (potential VC) as H level Convert to slice level. Then, as shown in FIG. 3C, the comparator 3 compares the pedestal clamped video signal at the slice level, and various signals superimposed on the vertical blanking period VBL are, for example, CMO.
A comparator output converted to a data level that can be directly used for digital signal processing such as S level is generated.

【手続補正7】[Procedure Amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0010】しかして、上記構成によれば、従来のよう
に、各信号毎に定められているデータ規格に基づいて所
定スライスレベルでコンパレート処理する必要がなく、
任意のレベルへペデスタルクランプすれば良いので、規
格の異なるデータに対しても、共通にコンパレート処理
を施すことができる訳である。しかも、こうした構成に
よれば、映像信号の入力レベル変動があった場合でも、
常に一定した安定なコンパレート処理を行うことができ
る。
However, according to the above configuration, it is not necessary to perform the comparing process at the predetermined slice level based on the data standard defined for each signal as in the conventional case.
Since the pedestal clamp may be performed at any level, it is possible to commonly perform the comparing process on the data having different standards. Moreover, according to such a configuration, even when the input level of the video signal changes,
It is possible to perform constant and stable comparator processing.

【手続補正8】[Procedure Amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【0011】[0011]

【発明の効果】本発明によれば、ペデスタルクランプ手
段が映像信号中のペデスタルレベルを第1の電位にクラ
ンプし、選択手段がペデスタルクランプされた映像信号
の帰線消去期間中に重畳された各種データ(等価パル
ス)を抽出する。スライスレベル発生手段は、抽出した
等価パルスのピークホルドレベルと第1の電位にクラン
プされたペデスタルレベルとの中間電位を生成する。そ
して、比較手段がペデスタルクランプ手段の出力を前記
スライスレベルで比較し、比較結果を第2の電位で出力
するので、帰線消去期間中に重畳された各種規格のデー
タが選択手段のタイミングを変更するだけで、共通回路
でコンパレート処理することができ、加えて、映像信号
の入力レベル変動にも安定なコンパレート処理が実現で
きる。
According to the present invention, the pedestal clamp means clamps the pedestal level in the video signal to the first potential and the selection means superimposes during the blanking period of the pedestal clamped video signal. Extract the data (equivalent pulse). The slice level generating means generates an intermediate potential between the peak hold level of the extracted equivalent pulse and the pedestal level clamped to the first potential. Then, the comparison means compares the output of the pedestal clamp means at the slice level and outputs the comparison result at the second potential, so that the data of various standards superimposed during the blanking period changes the timing of the selection means. By doing so, it is possible to perform the comparison process in the common circuit, and in addition, the stable comparison process can be realized even when the input level of the video signal changes.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 映像信号中のペデスタルレベルを第1の
電位にクランプするペデスタルクランプ手段と、 ペデスタルクランプされた映像信号の帰線消去期間に重
畳される複数の等価パルスを、外部から供給される選択
信号に応じて抽出する選択手段と、 この選択手段によって選択された等価パルスをピークホ
ールドしてピークホールドレベルを検出すると共に、当
該ピークホールドレベルと前記第1の電位との中間電位
に相当するスライスレベルを発生するスライスレベル発
生手段と、 前記ペデスタルクランプ手段の出力を前記スライスレベ
ルで比較し、比較結果を第2の電位で出力する比較手段
とを具備することを特徴とするデータスライサ。
1. A pedestal clamp means for clamping a pedestal level in a video signal to a first potential, and a plurality of equivalent pulses which are superimposed during a blanking period of a pedestal clamped video signal are externally supplied. Selection means for extracting in accordance with the selection signal, peak hold of the equivalent pulse selected by the selection means to detect a peak hold level, and corresponding to an intermediate potential between the peak hold level and the first potential. A data slicer comprising: a slice level generating means for generating a slice level; and a comparing means for comparing an output of the pedestal clamp means at the slice level and outputting a comparison result at a second potential.
JP6055165A 1994-02-28 1994-02-28 Data slicer Pending JPH07240857A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6055165A JPH07240857A (en) 1994-02-28 1994-02-28 Data slicer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6055165A JPH07240857A (en) 1994-02-28 1994-02-28 Data slicer

Publications (1)

Publication Number Publication Date
JPH07240857A true JPH07240857A (en) 1995-09-12

Family

ID=12991134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6055165A Pending JPH07240857A (en) 1994-02-28 1994-02-28 Data slicer

Country Status (1)

Country Link
JP (1) JPH07240857A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332939B2 (en) 2003-09-12 2008-02-19 Sanyo Electric Co., Ltd. Comparator system and method for comparing an input signal with a reference level using said system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332939B2 (en) 2003-09-12 2008-02-19 Sanyo Electric Co., Ltd. Comparator system and method for comparing an input signal with a reference level using said system

Similar Documents

Publication Publication Date Title
JPH06121293A (en) Data demodulator
EP0918313A1 (en) Signal processing method for an analogue picture signal
US5581304A (en) Screen detecting system of a wide screen television for detecting blank top and bottom areas
US4121242A (en) Video processor providing sync stripping and reinsertion
KR960009644A (en) TV audio signal caption processing device and method
JPH07240857A (en) Data slicer
JPH1056625A (en) Method and device for correcting synchronism error
JP2531943B2 (en) Hanging dot detector
KR100205298B1 (en) Video recorder generating text signal
JPH0233431Y2 (en)
US5844624A (en) Television receiver
KR19990019203A (en) Subtitle Signal Voice Converter of TV
JPH02119470A (en) Television receiver
JP3016664B2 (en) Synchronous signal processing circuit for video display device
JPS594281A (en) Slice level control circuit in character signal extracting circuit
JPH06253170A (en) Video signal processing circuit
JP2638948B2 (en) Motion detection circuit
JP2579141B2 (en) Television receiver
KR980007782A (en) Method for determining color correction characteristic coefficient suitable for display device and device suitable thereto
KR930001756Y1 (en) Apparatus for adjusting brightness and color of on screen display characters automatically
KR100226842B1 (en) Video signals processing device and method thereof
KR0129470Y1 (en) Video signal decoding apparatus with copy preventing signal
KR940002196Y1 (en) Brightness signal separating apparatus
JPH04367169A (en) Television receiver
JPH09191475A (en) Video recorder