JPH07240695A - Radio receiver - Google Patents

Radio receiver

Info

Publication number
JPH07240695A
JPH07240695A JP3129194A JP3129194A JPH07240695A JP H07240695 A JPH07240695 A JP H07240695A JP 3129194 A JP3129194 A JP 3129194A JP 3129194 A JP3129194 A JP 3129194A JP H07240695 A JPH07240695 A JP H07240695A
Authority
JP
Japan
Prior art keywords
microcomputer
frequency
reception frequency
clock
radio receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3129194A
Other languages
Japanese (ja)
Inventor
Norihito Shimada
憲仁 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3129194A priority Critical patent/JPH07240695A/en
Publication of JPH07240695A publication Critical patent/JPH07240695A/en
Pending legal-status Critical Current

Links

Landscapes

  • Superheterodyne Receivers (AREA)
  • Noise Elimination (AREA)

Abstract

PURPOSE:To provide a radio receiver with less beat disturbance even when the receiver receives a signal while operating at least two microcomputers, one being a 1st microcomputer for controlling a reception frequency and the other being a 2nd microcomputer for other functions. CONSTITUTION:A 2nd microcomputer is provided with a means using a sub clock oscillator 10 to measure a clock frequency of its own main block oscillator 11 and a means giving the result of measurement to a 1st microcomputer 4 through a communication channel 8, and the 1st microcomputer 4 is provided with a means calculating whether or not beat disturbance takes place based on the result of measurement and the reception frequency and a means returning the result of calculation to the 2nd microcomputer 9 from the 1st microcomputer 4 and the 2nd microcomputer 9 is provided with a means shifting a clock frequency of the 2nd microcomputer 9 with a switch circuit 12 based on the returned calculation result.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、少なくとも2以上のマ
イクロコンピュータにより、受信周波数とそれ以外の機
能を制御するラジオ受信機に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a radio receiver for controlling a reception frequency and other functions by at least two or more microcomputers.

【0002】[0002]

【従来の技術】近年、ラジオ受信機はその受信周波数を
マイクロコンピュータ(以下、マイコンと略す)により
制御される電子同調式ラジオになってきており、さらに
は2以上の複数のマイコンを搭載して、テープデッキや
コンパクトディスク等、多くの機能を制御する様になっ
てきている。このようなマイコンを搭載したラジオ受信
機においては、マイコンのクロック発振器が受信周波数
に与えるビート妨害が問題であり、受信周波数を制御す
るマイコンにあっては、自己のクロック発振周波数が自
己の受信周波数にビート妨害を与えるか否かの計算を行
い、その結果から自己のクロック発振周波数をシフトさ
せてビート妨害を防止するための手段が実用化されてい
る。ところが複数のマイコンを搭載する場合は、受信周
波数を制御する第1のマイコン以外の第2のマイコンに
おいては、第1のマイコンが制御している受信周波数が
判らないため、ビートの有無が判断できない。そのため
に第2のマイコンのクロック発振を停止させて受信周波
数に対するビート妨害を防止するという手段を用いた
り、マイコンに電磁シールドをしたり、高周波コイル、
またはコンデンサによって電気的な遮蔽を行うことでビ
ート妨害を防止している。
2. Description of the Related Art In recent years, radio receivers have become electronically tuned radios whose reception frequency is controlled by a microcomputer (hereinafter abbreviated as "microcomputer"), and moreover, two or more microcomputers are mounted. , It has come to control many functions such as tape decks and compact discs. In a radio receiver equipped with such a microcomputer, beat interference that the clock oscillator of the microcomputer gives to the reception frequency is a problem, and in a microcomputer that controls the reception frequency, its own clock oscillation frequency is its own reception frequency. A means for preventing the beat interference by calculating whether or not to give the beat interference and shifting the own clock oscillation frequency from the result is put into practical use. However, when a plurality of microcomputers are installed, the presence or absence of a beat cannot be determined in the second microcomputer other than the first microcomputer that controls the reception frequency, because the reception frequency controlled by the first microcomputer is unknown. . Therefore, a means for stopping the clock oscillation of the second microcomputer to prevent beat interference with respect to the reception frequency is used, the microcomputer is electromagnetically shielded, a high frequency coil,
Alternatively, electric interference is provided by a capacitor to prevent beat interference.

【0003】以下図面を参照しながら、上述したビート
妨害防止を施した従来のラジオ受信機について説明す
る。
A conventional radio receiver having the beat interference prevention described above will be described below with reference to the drawings.

【0004】図4は、ラジオ受信時には受信周波数を制
御する第1のマイコン以外の第2のマイコンのクロック
発振周波器を発振停止させる手段を設けた従来のラジオ
受信機の構成図を示すものである。図4において、1は
アンテナ、2は電子同調受信部であって、アンテナ1の
受信した放送波を電子同調しスピーカ3で出力する。4
は電子同調受信部2の受信周波数を制御する第1のマイ
コンである。5はサブクロック発振子、6はメインクロ
ック発振子であって、両方とも第1のマイコン4に接続
され、メインクロック発振子6によって第1のマイコン
4の処理の基本となり、サブクロック発振子5の周波数
を基にメインクロック発振子6の周波数が測定される。
7はメインクロック周波数をシフトするためのスイッチ
回路である。9は受信周波数制御以外の機能(図4では
機能を実現させるブロックは略す。)を制御する第2の
マイコンであって、サブクロック発振子10、メインク
ロック発振子11が接続され、メインクロック発振子1
1によって第2のマイコン9の処理の基本となり、サブ
クロック発振子10の周波数を基にメインクロック発振
子11の周波数が測定される。8は通信路で、第1のマ
イコン4、第2のマイコン9間の相互の信号伝達を行
う。
FIG. 4 is a block diagram of a conventional radio receiver provided with means for stopping the oscillation of the clock oscillator of the second microcomputer other than the first microcomputer which controls the reception frequency during radio reception. is there. In FIG. 4, reference numeral 1 is an antenna, and 2 is an electronic tuning receiving section, which electronically tunes the broadcast wave received by the antenna 1 and outputs it from a speaker 3. Four
Is a first microcomputer for controlling the reception frequency of the electronic tuning receiver 2. Reference numeral 5 is a sub clock oscillator, and 6 is a main clock oscillator, both of which are connected to the first microcomputer 4 and serve as the basis of the processing of the first microcomputer 4 by the main clock oscillator 6 and the sub clock oscillator 5 The frequency of the main clock oscillator 6 is measured based on the frequency of.
Reference numeral 7 is a switch circuit for shifting the main clock frequency. Reference numeral 9 denotes a second microcomputer that controls functions other than the reception frequency control (blocks that realize the functions are omitted in FIG. 4), and is connected with a sub clock oscillator 10 and a main clock oscillator 11 to oscillate the main clock. Child 1
1 becomes the basis of the processing of the second microcomputer 9, and the frequency of the main clock oscillator 11 is measured based on the frequency of the sub clock oscillator 10. Reference numeral 8 is a communication path for mutual signal transmission between the first microcomputer 4 and the second microcomputer 9.

【0005】図4において、第1のマイコン4が受信動
作に入ると、通信路8を通じて受信状態であることを第
2のマイコン9に伝送する。第2のマイコン9はその情
報を受け取ると自己の動作をスタンバイ状態にしてクロ
ック発振を止める。第1のマイコン4が受信状態でなく
なったときには、受信状態でないことをやはり通信路8
を通じて第2のマイコン9に伝送する。第2のマイコン
9はその情報により起動し、クロック発振を開始し、正
常動作を行う。
In FIG. 4, when the first microcomputer 4 enters the receiving operation, the fact that it is in the receiving state is transmitted to the second microcomputer 9 through the communication path 8. When the second microcomputer 9 receives the information, the second microcomputer 9 puts its operation into a standby state and stops clock oscillation. When the first microcomputer 4 is no longer in the reception state, the communication path 8
Through the second microcomputer 9. The second microcomputer 9 is activated by the information, starts clock oscillation, and operates normally.

【0006】[0006]

【発明が解決しようとする課題】しかしながら上記のよ
うな従来の複数のマイコン搭載の場合に、受信周波数を
制御する第1のマイコン4以外の第2のマイコン9のク
ロック発振を停止させて受信周波数に対するビート妨害
を防止するという手段では、受信動作中には第2のマイ
コン9の動作が不可能であり、せっかく複数のマイコン
を搭載しながらその機能を受信動作中に活用できず、主
要な機能をほとんど第1のマイコンで処理せねばならな
いという問題点を有していた。そのため、第1のマイコ
ン4は処理能力の大きい高価なマイコンを採用しなけれ
ばならず、ラジオ受信機のコストにも影響を与えてい
る。
However, in the case where a plurality of conventional microcomputers are mounted as described above, the clock oscillation of the second microcomputer 9 other than the first microcomputer 4 for controlling the reception frequency is stopped and the reception frequency is reduced. The second microcomputer 9 cannot be operated during the reception operation by the means of preventing the beat interference with respect to the above, and the function cannot be utilized during the reception operation while a plurality of microcomputers are mounted, and the main function is Had to be processed by the first microcomputer. Therefore, the first microcomputer 4 must adopt an expensive microcomputer having a large processing capacity, which also affects the cost of the radio receiver.

【0007】本発明は、上記従来の問題点に鑑み、受信
動作中であっても搭載した複数のマイコンの動作を停止
させることなくその機能を活用する手段を提供すること
を目的としてなされたものである。
In view of the above-mentioned conventional problems, the present invention has been made for the purpose of providing means for utilizing the functions of a plurality of microcomputers mounted therein without stopping their operations even during reception operation. Is.

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に本発明のラジオ受信機は、受信周波数を制御する第1
のマイクロコンピュータと、第1のマイクロコンピュー
タと通信路で相互通信し、受信周波数制御以外の機能を
制御する第2のマイクロコンピュータの少なくとも2以
上のマイクロコンピュータを備えたラジオ受信機であっ
て、第2のマイクロコンピュータは、自己のクロック周
波数を計測する手段と、その計測結果のデータを第1の
マイクロコンピュータに前記通信路を介して伝送する手
段と、自己のクロック周波数をシフトさせる手段を有
し、第1のマイクロコンピュータは、自己のクロック周
波数を計測する手段と、その計測結果と自己の制御する
受信周波数とからビート妨害が発生するか否かを計算す
る手段と、その計算結果に基づいて自己のクロック周波
数をシフトさせる手段と、第2のマイクロコンピュータ
から伝送された計測結果と自己の制御する受信周波数と
からビート妨害が発生するか否かを計算する手段と、そ
の計算結果を第1のマイクロコンピュータから第2のマ
イクロコンピュータに通信路を介して返送する手段を備
え、第2のマイクロコンピュータは返送された計算結果
に基づいて自己のクロック周波数をシフトさせる手段を
備えたものである。
In order to solve the above-mentioned problems, a radio receiver of the present invention has a first control for controlling a reception frequency.
A radio receiver comprising at least two microcomputers of a second microcomputer for controlling functions other than reception frequency control by mutually communicating with the first microcomputer by a communication path, The second microcomputer has means for measuring its own clock frequency, means for transmitting the measurement result data to the first microcomputer via the communication path, and means for shifting its own clock frequency. The first microcomputer measures means for measuring its own clock frequency, means for calculating whether or not beat interference occurs from the measurement result and the reception frequency controlled by itself, and based on the calculation result. Means for shifting its own clock frequency and measurement transmitted from the second microcomputer And a means for calculating whether or not a beat disturbance occurs from the result and the reception frequency controlled by itself, and means for returning the calculation result from the first microcomputer to the second microcomputer via the communication path. The second microcomputer has means for shifting its own clock frequency based on the returned calculation result.

【0009】[0009]

【作用】本発明は上記した構成によって、複数のマイコ
ンのクロック発振器が受信周波数に与える妨害を防止す
ることができるので、受信動作中であっても複数のマイ
コンの機能を活用することができる。
According to the present invention, with the above-mentioned configuration, it is possible to prevent the clock oscillators of a plurality of microcomputers from interfering with the reception frequency, so that the functions of a plurality of microcomputers can be utilized even during the receiving operation.

【0010】[0010]

【実施例】以下本発明の一実施例のラジオ受信機につい
て、図1〜図3を参照しながら詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A radio receiver according to an embodiment of the present invention will be described in detail below with reference to FIGS.

【0011】図1は本発明の第1の実施例におけるラジ
オ受信機の構成図である。図1において、4は電子同調
受信部2の受信周波数を制御する第1のマイコン、5は
サブクロック発振子、6はメインクロック発振子、7は
メインクロック周波数をシフトするためのスイッチ回路
である。9は受信周波数制御以外の機能(図1では機能
を実現させるブロックは略す。)を制御する第2のマイ
コン、10はサブクロック発振子、11はメインクロッ
ク発振子、12はメインクロック周波数をシフトするた
めのスイッチ回路である。8は通信路で、第1のマイコ
ン4、第2のマイコン9間の相互の信号伝達を行う。図
4に示した従来例と異なるのは第2のマイコンのメイン
クロック発振子11にスイッチ回路12が接続されたこ
とである。
FIG. 1 is a block diagram of a radio receiver according to the first embodiment of the present invention. In FIG. 1, 4 is a first microcomputer for controlling the reception frequency of the electronic tuning receiver 2, 5 is a sub clock oscillator, 6 is a main clock oscillator, and 7 is a switch circuit for shifting the main clock frequency. . 9 is a second microcomputer for controlling functions other than reception frequency control (blocks for realizing the functions are omitted in FIG. 1), 10 is a sub clock oscillator, 11 is a main clock oscillator, and 12 is a main clock frequency shift It is a switch circuit for doing. Reference numeral 8 is a communication path for mutual signal transmission between the first microcomputer 4 and the second microcomputer 9. The difference from the conventional example shown in FIG. 4 is that the switch circuit 12 is connected to the main clock oscillator 11 of the second microcomputer.

【0012】以上のように構成されたラジオ受信機につ
いて、以下その動作について図2および図3のフローチ
ャートを参照しながら説明する。
The operation of the radio receiver configured as described above will be described below with reference to the flowcharts of FIGS. 2 and 3.

【0013】図2は、第1のマイコンの動作を説明した
フローチャートであって、図3は、第2のマイコンの動
作を説明したフローチャートである。
FIG. 2 is a flowchart explaining the operation of the first microcomputer, and FIG. 3 is a flowchart explaining the operation of the second microcomputer.

【0014】図2において、まずステップ1で新しい受
信周波数が選択されるとステップ2で第1のマイコンは
自己のメインクロックの周波数を計測する。サブクロッ
ク発振子5には32.768KHzの正確な水晶発振子
を使い、この周波数を基準としてメインクロックの発振
周波数を計測する。次にステップ3では選択した受信周
波数と計測したメインクロック周波数との関係を計算す
る。ステップ4ではその計算結果からビート妨害の発生
の有無を判断して、ビートが発生する関係であればステ
ップ5でメインクロック周波数をシフトする。メインク
ロック周波数をシフトさせることは図1のスイッチ回路
7を動作させてメインクロック発振子6の負荷容量を変
化させることで行う。
In FIG. 2, first, when a new reception frequency is selected in step 1, the first microcomputer measures the frequency of its own main clock in step 2. An accurate crystal oscillator of 32.768 KHz is used as the sub clock oscillator 5, and the oscillation frequency of the main clock is measured with this frequency as a reference. Next, in step 3, the relationship between the selected reception frequency and the measured main clock frequency is calculated. In step 4, the presence or absence of beat interference is determined from the calculation result, and if a beat is generated, the main clock frequency is shifted in step 5. The shift of the main clock frequency is performed by operating the switch circuit 7 of FIG. 1 and changing the load capacitance of the main clock oscillator 6.

【0015】次に第2のマイコンではステップ6で第2
のマイコンのメインクロック周波数の計測を行う。この
計測の手段は第1のマイコンと同じであり、サブクロッ
ク発振子10の周波数を基準としてメインクロックの周
波数を計測する。ステップ7では計測の結果を第1のマ
イコンに通信路8を通じて伝送し、待機する。
Next, in the second microcomputer, the second microcomputer is executed in step 6.
Measure the main clock frequency of the microcomputer. The measuring means is the same as that of the first microcomputer, and the frequency of the main clock is measured with the frequency of the sub clock oscillator 10 as a reference. In step 7, the measurement result is transmitted to the first microcomputer through the communication path 8 and stands by.

【0016】第1のマイコンは第2のマイコンからのク
ロック周波数をステップ9で受信し、ステップ10でそ
のクロック周波数と自己の受信周波数との関係を計算
し、ステップ11ではその結果からビート妨害発生の有
無を判断して、ステップ12でその判断結果を第2のマ
イコンに8の通信路を通じて返送する。
The first microcomputer receives the clock frequency from the second microcomputer in step 9, calculates the relationship between the clock frequency and its own reception frequency in step 10, and in step 11, beat interference is generated from the result. It is judged whether or not there is, and in step 12, the judgment result is returned to the second microcomputer through the communication path 8.

【0017】第2のマイコンはステップ13で判定結果
を受信したらその判定結果に従ってステップ14で第2
のマイコンのメインクロック周波数をシフトする。この
シフトする手段は、第1のマイコンと同じでスイッチ回
路12を動作させてメインクロック発振子11の負荷容
量を変化させることで行う。
When the second microcomputer receives the determination result in step 13, the second microcomputer outputs the second result in step 14 according to the determination result.
Shift the main clock frequency of the microcomputer. The shift means is the same as that of the first microcomputer, and operates the switch circuit 12 to change the load capacity of the main clock oscillator 11.

【0018】以上のように本実施例によれば、第2のマ
イコンに図3に示したフローチャートの処理を組み込ん
で、第1のマイコンとの間で通信を行うことにより、第
2のマイコンのクロック発振器からのビート妨害を防止
することができる。
As described above, according to this embodiment, the processing of the flow chart shown in FIG. 3 is incorporated in the second microcomputer, and communication is performed with the first microcomputer. Beat interference from the clock oscillator can be prevented.

【0019】なお、第1の実施例においてはマイコンが
2つの場合を例示したが、3つ以上であっても同様のマ
イコン回路構成にして、その処理を繰り返すことで同じ
効果が得られることはいうまでもない。
In the first embodiment, the case where the number of microcomputers is two is illustrated, but even if the number of microcomputers is three or more, the same effect can be obtained by repeating the processing with the same microcomputer circuit configuration. Needless to say.

【0020】また、第1の実施例において、クロック周
波数をシフトさせる手段としてトランジスターを使った
スイッチ回路を例示したが、その他の手段でもかまわな
い。
Further, in the first embodiment, the switch circuit using the transistor is exemplified as the means for shifting the clock frequency, but other means may be used.

【0021】[0021]

【発明の効果】以上のように本発明によれば、受信部を
制御する第1のマイコン以外の第2のマイコンのクロッ
ク発振を止めないので、受信部が動作中であっても第2
のマイコンの機能を全て動作させる事ができる。また、
第1のマイコンのみならず第2のマイコンによるビート
妨害を防止するために、微弱信号を処理する回路部分に
対して距離を離す構成にしたり、金属版で電磁シールド
をしたり、高周波コイル、またはコンデンサによって電
気的な遮蔽を行わずにすみ、ラジオ受信機の構成も小型
化することができる。
As described above, according to the present invention, the clock oscillation of the second microcomputer other than the first microcomputer that controls the receiving unit is not stopped, so that the second unit can operate even if the receiving unit is operating.
It is possible to operate all the functions of the microcomputer. Also,
In order to prevent beat interference not only by the first microcomputer but also by the second microcomputer, the circuit part for processing the weak signal is separated from the circuit part, an electromagnetic shield is provided by a metal plate, a high frequency coil, or The capacitor does not need to be electrically shielded, and the radio receiver can be downsized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例におけるラジオ受信機の
構成図
FIG. 1 is a configuration diagram of a radio receiver according to a first embodiment of the present invention.

【図2】第1のマイコンの動作のフローチャートFIG. 2 is a flowchart of the operation of the first microcomputer.

【図3】第2のマイコンの動作のフローチャートFIG. 3 is a flowchart of the operation of the second microcomputer.

【図4】従来の実施例によるラジオ受信機の構成図FIG. 4 is a configuration diagram of a radio receiver according to a conventional example.

【符号の説明】[Explanation of symbols]

1 アンテナ 2 電子同調受信部 3 スピーカ 4 第1のマイコン 5 サブクロック発振子 6 メインクロック発振子 7 スイッチ回路 8 通信路 9 第2のマイコン 10 サブクロック発振子 11 メインクロック発振子 12 スイッチ回路 1 Antenna 2 Electronic Tuning Receiver 3 Speaker 4 First Microcomputer 5 Sub Clock Oscillator 6 Main Clock Oscillator 7 Switch Circuit 8 Communication Channel 9 Second Microcomputer 10 Sub Clock Oscillator 11 Main Clock Oscillator 12 Switch Circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 受信周波数を制御する第1のマイクロコ
ンピュータと、前記第1のマイクロコンピュータと通信
路で相互通信し、受信周波数制御以外の機能を制御する
第2のマイクロコンピュータの少なくとも2以上のマイ
クロコンピュータを備えたラジオ受信機であって、 前記第2のマイクロコンピュータは、自己のクロック周
波数を計測する手段と、その計測結果のデータを前記第
1のマイクロコンピュータに前記通信路を介して伝送す
る手段と、自己のクロック周波数をシフトさせる手段を
有し、 前記第1のマイクロコンピュータは、自己のクロック周
波数を計測する手段と、その計測結果と自己の制御する
受信周波数とからビート妨害が発生するか否かを計算す
る手段と、その計算結果に基づいて自己のクロック周波
数をシフトさせる手段と、前記第2のマイクロコンピュ
ータから伝送された計測結果と自己の制御する受信周波
数とからビート妨害が発生するか否かを計算する手段
と、その計算結果を前記第1のマイクロコンピュータか
ら前記第2のマイクロコンピュータに前記通信路を介し
て返送する手段を備え、 前記第2のマイクロコンピュータは返送された計算結果
に基づいて自己のクロック周波数をシフトさせることを
特徴とするラジオ受信機。
1. At least two or more of a first microcomputer that controls a reception frequency and a second microcomputer that communicates with the first microcomputer via a communication path and controls a function other than the reception frequency control. A radio receiver including a microcomputer, wherein the second microcomputer measures its own clock frequency, and transmits the measurement result data to the first microcomputer via the communication path. And a means for shifting its own clock frequency, wherein the first microcomputer causes a beat interference from the means for measuring its own clock frequency, the measurement result and the reception frequency controlled by itself. To calculate whether or not to do it, and shift the clock frequency of its own based on the calculation result. Means, means for calculating whether or not beat disturbance occurs from the measurement result transmitted from the second microcomputer and the reception frequency controlled by itself, and the calculation result from the first microcomputer. A radio receiver comprising means for returning to the second microcomputer via the communication path, wherein the second microcomputer shifts its own clock frequency based on the returned calculation result.
JP3129194A 1994-03-01 1994-03-01 Radio receiver Pending JPH07240695A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3129194A JPH07240695A (en) 1994-03-01 1994-03-01 Radio receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3129194A JPH07240695A (en) 1994-03-01 1994-03-01 Radio receiver

Publications (1)

Publication Number Publication Date
JPH07240695A true JPH07240695A (en) 1995-09-12

Family

ID=12327211

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3129194A Pending JPH07240695A (en) 1994-03-01 1994-03-01 Radio receiver

Country Status (1)

Country Link
JP (1) JPH07240695A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191237A (en) * 1995-01-09 1996-07-23 Mitsubishi Electric Corp Clock signal generation device
JP2011234292A (en) * 2010-04-30 2011-11-17 Kenwood Corp Radio device, and operating clock frequency control method for the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191237A (en) * 1995-01-09 1996-07-23 Mitsubishi Electric Corp Clock signal generation device
JP2011234292A (en) * 2010-04-30 2011-11-17 Kenwood Corp Radio device, and operating clock frequency control method for the same

Similar Documents

Publication Publication Date Title
US4654884A (en) Radio receiver with switching circuit for elimination of intermodulation interference
WO1998032233A3 (en) Multi-tuner receiver
JP3122102B2 (en) Receiving machine
EP1145448B1 (en) Radio communications unit
EP0378231B1 (en) Frequency synthesizer
JPH07240695A (en) Radio receiver
US5239689A (en) Transmitter/receiver apparatus with common oscillator that changes frequency between transmitting and received operations
JPH0354928A (en) Channel selection system
US7505738B2 (en) Broadband receiver
JP2000138566A (en) Broadcast receiver
JPH06188765A (en) Circuit device for detection and suppression of disturbance of adjacent channels
US20030057936A1 (en) Narrow band frequency detection circuit
JPH028446Y2 (en)
JPH02897B2 (en)
JP2733089B2 (en) Frequency error detection circuit
JPS6326037A (en) Mobile radio equipment
US4305061A (en) Electrical filter and signal discriminating apparatus employing the same
JPH0210681Y2 (en)
JP2790121B2 (en) Receiving machine
JPH06164554A (en) Frequency diversity communication device
JP2975821B2 (en) AM / FM radio receiver
JPH09214372A (en) Radio receiver
JPH04122117A (en) Electronic tuning type radio receiver
JPH04192635A (en) Sensitivity changeover circuit for fm receiver
JP2002009645A (en) Wireless receiver and wireless transmitter, and wireless transmitter-receiver