JPH07237966A - Production of ceramics substrate for wiring circuit - Google Patents

Production of ceramics substrate for wiring circuit

Info

Publication number
JPH07237966A
JPH07237966A JP6086578A JP8657894A JPH07237966A JP H07237966 A JPH07237966 A JP H07237966A JP 6086578 A JP6086578 A JP 6086578A JP 8657894 A JP8657894 A JP 8657894A JP H07237966 A JPH07237966 A JP H07237966A
Authority
JP
Japan
Prior art keywords
sio
ceramic
powder
thermal expansion
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6086578A
Other languages
Japanese (ja)
Other versions
JP2523266B2 (en
Inventor
Nobuyuki Ushifusa
信之 牛房
Satoru Ogiwara
覚 荻原
Kousei Nagayama
更成 永山
Koichi Shinohara
浩一 篠原
Akizo Toda
堯三 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6086578A priority Critical patent/JP2523266B2/en
Publication of JPH07237966A publication Critical patent/JPH07237966A/en
Application granted granted Critical
Publication of JP2523266B2 publication Critical patent/JP2523266B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

PURPOSE:To obtain the ceramics substrate low in specific dielectric constant, high in mechanical strength, having a thermal expansion coefficient close to that of metallic tungsten or molybdenum. CONSTITUTION:Mixed powder comprising >=70wt.% of mullite powder <=5mum in average particle diameter, <=30wt.% of silica powder <=2mum in average particle diameter, <=15wt.% of aluminum oxide powder <=1mum in average particle diameter and a total of <=1wt.% of alkali metal oxide and/or alkaline earth metal oxide powder, is molded into a molded form, which is then sintered into a sintered compact to obtain the aimed ceramic substrate. This ceramics substrate is then provided with a conductor layer.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の利用分野】本発明は、新規な配線回路用セラミ
ック基板に係り、特に高密度の配線を有し、電気信号の
入出力のためのピンを取り付けたり、半導体部品を搭載
して機能モジュールを構成するために好適な配線回路用
セラミック基板の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel ceramic substrate for a wiring circuit, particularly having a high-density wiring, and mounting a pin for inputting / outputting an electric signal or mounting a semiconductor component on a functional module. The present invention relates to a method for manufacturing a ceramic substrate for a wiring circuit suitable for forming

【0002】[0002]

【従来の技術】近年、LSI等の集積回路は、高速化、
高密度化にともなって、放熱や素子の高速化を計るため
にセラミック基板上に直接チップを実装する方式が用い
られるようになってきている。しかしながら、この実装
方式においては、LSI等の集積回路のサイズが大きく
なるにつれて、LSI等の集積回路材料とセラミック多
層配線回路基板材料との間で実装時の温度変化によって
生ずる応力が大きくなるという問題点があった。すなわ
ち、従来より一般にセラミック多層配線回路基板の絶縁
材料として使用されているアルミナの熱膨張係数75×
10-7/℃(室温〜500℃)であり、この値はLSI
等の集積回路材料であるシリコンの熱膨張係数35×1
0~7/℃(室温〜500℃)に比べて2倍以上大きいた
め、実装時の温度変化により生ずる応力が大きくなり、
接続部の信頼性低下という問題があった。また、アルミ
ナ系材料の焼成温度は1500〜1650℃であり、配
線回路をセラミックスの構成と同時に形成するために適
用できる導体材料はタングステンまたはモリブデンなど
である。しかしながら、タングステンまたはモリブデン
の熱膨張係数がそれぞれ45×10-7,54×10-7
℃(室温〜500℃)であり、アルミナ系材料と同時焼
成すると、これらの熱膨張係数の差により、配線基板の
内部にクラックが発生する問題があった。また、アルミ
ナを主成分とする焼結体を絶縁材料に使った基板の問題
は、電気信号の伝播速度が遅いということであり、この
原因としては、アルミナ自身の比誘電率が9.5%(1
MHz)と大きいためである。
2. Description of the Related Art In recent years, integrated circuits such as LSIs have become faster and faster.
Along with the increase in density, a method of directly mounting a chip on a ceramic substrate has been used in order to dissipate heat and increase the speed of elements. However, in this mounting method, as the size of the integrated circuit such as the LSI increases, the stress caused by the temperature change during mounting between the integrated circuit material such as the LSI and the ceramic multilayer wiring circuit board material increases. There was a point. That is, the coefficient of thermal expansion of alumina conventionally used as an insulating material of a ceramic multilayer wiring circuit board is 75 ×
10 -7 / ° C (room temperature to 500 ° C), this value is LSI
Thermal expansion coefficient of silicon, which is an integrated circuit material such as
Since it is more than twice as large as 0 to 7 / ° C (room temperature to 500 ° C), the stress caused by the temperature change during mounting becomes large.
There was a problem that the reliability of the connection part was reduced. Further, the firing temperature of the alumina-based material is 1500 to 1650 ° C., and the conductor material applicable for forming the wiring circuit at the same time as the structure of the ceramic is tungsten or molybdenum. However, the coefficient of thermal expansion of tungsten or molybdenum is 45 × 10 -7 , 54 × 10 -7 /
C. (room temperature to 500.degree. C.), and when co-firing with the alumina-based material, there was a problem that cracks were generated inside the wiring board due to the difference in thermal expansion coefficient between them. Further, a problem with a substrate using a sintered body containing alumina as a main component is that the propagation speed of an electric signal is slow. This is because the relative dielectric constant of alumina itself is 9.5%. (1
This is because it is as large as (MHz).

【0003】従って、セラミック材料の熱膨張係数がシ
リコンのそれに近く、また比誘電率が小さい基板の一例
として特開昭55−139709号「ムライト基板の製
造方法」である。この公報によれば、コージェライトが
ムライト主結晶間に生成されることにより、コージェラ
イトの熱膨張係数が10〜20×10-7/℃(室温〜5
00℃)である事を利用してムライト基板の熱膨張係数
をムライト単体より下げる事によりシリコンに近い熱膨
張係数38〜39×10-7/℃を得ている。
Accordingly, Japanese Patent Laid-Open No. 55-139709 "Mulite Substrate Manufacturing Method" is an example of a substrate in which the coefficient of thermal expansion of a ceramic material is close to that of silicon and the relative dielectric constant is small. According to this publication, cordierite is generated between the mullite main crystals, so that the coefficient of thermal expansion of cordierite is 10 to 20 × 10 −7 / ° C. (room temperature to 5).
Since the thermal expansion coefficient of the mullite substrate is lower than that of mullite alone by utilizing the fact that the thermal expansion coefficient is 00 ° C.), a thermal expansion coefficient of 38 to 39 × 10 −7 / ° C. close to that of silicon is obtained.

【0004】[0004]

【発明が解決しようとする課題】しかし、このような利
点があるにもかかわらずセラミック材料と導体材料とを
同時焼成してなるセラミック回路基板ができないのは、
コージェライト相が存在する1500℃付近の温度で焼
成しなければならないため、焼結しにくい導体材料であ
るタングステンまたはモリブデンと同時焼成できないか
らである。また、タングステンまたはモリブデンの熱膨
張係数は各々45×10-7/℃,54×10-7/℃であ
るので、その熱膨張差が大きく、アルミナとの同時焼成
時にクラックが発生するからである。
However, in spite of such advantages, it is impossible to form a ceramic circuit board by cofiring a ceramic material and a conductor material.
This is because it must be fired at a temperature near 1500 ° C. where the cordierite phase exists, and therefore it cannot be fired at the same time as tungsten or molybdenum, which is a conductor material that is difficult to sinter. Also, since the coefficient of thermal expansion of tungsten or molybdenum is 45 × 10 −7 / ° C. and 54 × 10 −7 / ° C., respectively, the difference in thermal expansion is large, and cracks occur during simultaneous firing with alumina. .

【0005】そこで、本発明は、タングステンまたはモ
リブデンの熱膨張係数に近く、低比誘電率でかつ高強度
の配線回路用セラミック基板の製造方法を提供すること
を目的とする。
Therefore, it is an object of the present invention to provide a method of manufacturing a ceramic substrate for a wiring circuit, which has a thermal expansion coefficient close to that of tungsten or molybdenum and has a low relative dielectric constant and high strength.

【0006】[0006]

【課題を解決するための手段】本発明によれば、ムライ
トを主成分とし、二酸化珪素、酸化アルミニウムと二酸
化珪素とがモル比で1対0.7〜1の複合酸化物、及び
アルカリ土類金属酸化物を含有するセラミック基板と、
該基板に形成された導体層とを有する配線回路用セラミ
ック基板が提供される。
According to the present invention, mullite is the main component, and silicon dioxide, a composite oxide of aluminum oxide and silicon dioxide in a molar ratio of 1: 0.7 to 1, and alkaline earth. A ceramic substrate containing a metal oxide;
Provided is a ceramic substrate for a wired circuit, which has a conductor layer formed on the substrate.

【0007】前記ムライトは酸化アルミニウム(Al2
3)と二酸化珪素(SiO2)とがモル比で3以上4未
満対2の組成であり、含有量は70重量%以上が好まし
い。特に、ムライトはAl23とSiO2の比が3〜
3.5対2が好ましい。
The mullite is aluminum oxide (Al 2
O 3 ) and silicon dioxide (SiO 2 ) have a composition of 3 or more and less than 4 to 2 in a molar ratio, and the content is preferably 70% by weight or more. In particular, mullite has a ratio of Al 2 O 3 and SiO 2 of 3 to
3.5 to 2 is preferred.

【0008】前記二酸化珪素(SiO2)は30重量%
以下であり、非晶質(ガラス)であり、ムライト結晶の
粒界に形成されているのが好ましい。特に、15〜30
重量%が好ましい。
The silicon dioxide (SiO 2 ) is 30% by weight.
It is preferable that it is amorphous (glass) and is formed at the grain boundary of the mullite crystal. Especially 15-30
Weight percent is preferred.

【0009】前記複合酸化物はアンダルサイト、カイア
ナイトおよびシリマナイトの少なくとも1つであるのが
好ましい。ムライトは化学量論的に酸化アルミニウム
(Al23)リッチな3Al23・2SiO2が好まし
く、複合酸化物はAl23・SiO2が好ましい。Al2
3・SiO2は1〜15重量%が好ましい。
The complex oxide is preferably at least one of andalusite, kyanite and sillimanite. Mullite stoichiometrically aluminum oxide (Al 2 O 3) rich 3Al 2 O 3 · 2SiO 2 are preferred, composite oxide Al 2 O 3 · SiO 2 is preferred. Al 2
O 3 · SiO 2 is preferably 1 to 15% by weight.

【0010】本発明によれば、ムライトを主成分とし、
二酸化珪素、酸化アルミニウムと二酸化珪素とがモル比
で1対0.7〜1の複合酸化物、酸化アルミニウム、お
よびアルカリ金属酸化物とアルカリ土類金属酸化物の群
から選ばれた少なくとも1種を含有するセラミック基板
と、該基板に形成された導体層とを有する配線回路用セ
ラミック基板が提供される。
According to the present invention, the main component is mullite,
At least one selected from the group consisting of silicon dioxide, a composite oxide of aluminum oxide and silicon dioxide in a molar ratio of 1: 0.7 to 1, aluminum oxide, and an alkali metal oxide and an alkaline earth metal oxide. Provided is a ceramic substrate for a wiring circuit, which has a contained ceramic substrate and a conductor layer formed on the substrate.

【0011】上記セラミック基板は、重量で、ムライト
(3Al23・2SiO2)70%以上、二酸化珪素
(SiO2)30%以下、複合酸化物(Al23・Si
2)30%以下、酸化アルミニウム15%以下、アル
カリ金属酸化物およびアルカリ土類金属酸化物から選ば
れた少なくとも1種を1%以下含むことが好ましい。
The above ceramic substrate has a weight ratio of mullite (3Al 2 O 3 .2SiO 2 ) of 70% or more, silicon dioxide (SiO 2 ) of 30% or less, and complex oxide (Al 2 O 3 .Si).
It is preferable that the O 2 ) content is 30% or less, the aluminum oxide content is 15% or less, and the content of at least one selected from alkali metal oxides and alkaline earth metal oxides is 1% or less.

【0012】特に、ムライト70%以上、SiO215
%以下、Al23・SiO210%以下からなり、Al2
35%以下およびアルカリ土類金属酸化物またはアル
カリ金属酸化物1%以下がムライト中に実質的に固溶し
ており、別の結晶相として存在しないものが好ましい。
In particular, mullite 70% or more, SiO 2 15
% Or less, Al 2 O 3 .SiO 2 10% or less, Al 2
It is preferable that 5% or less of O 3 and 1% or less of an alkaline earth metal oxide or an alkali metal oxide are substantially solid-dissolved in mullite and do not exist as another crystal phase.

【0013】前記アルカリ金属酸化物およびアルカリ土
類金属酸化物は前記ムライト中に実質的に全部固溶して
いるのが好ましい。アルカリ金属酸化物には、リチウ
ム,ナトリウム,カリウム,ルビジウム,セシウム酸化
物があり、アルカリ土類金属酸化物にはベリリウム,マ
グネシウム,カルシウム,ストロンチウム,バリウム酸
化物がある。
It is preferable that substantially all of the alkali metal oxide and the alkaline earth metal oxide be in solid solution in the mullite. Alkali metal oxides include lithium, sodium, potassium, rubidium and cesium oxides, and alkaline earth metal oxides include beryllium, magnesium, calcium, strontium and barium oxides.

【0014】本発明は、重量で、平均粒径5μm以下の
ムライト粉末70%以上、平均粒径2μm以下の二酸化
珪素粉末30%以下、平均粒径1μm以下の酸化アルミ
ニウム粉末15%以下、およびアルカリ土類金属酸化物
粉末1%以下を含んだ混合粉末を加圧成形した後、焼成
し、次いで得られたセラミック基板に導体層を形成させ
る配線回路用セラミック基板の製造方法にある。
According to the present invention, 70% or more by weight of mullite powder having an average particle size of 5 μm or less, 30% or less of silicon dioxide powder having an average particle size of 2 μm or less, 15% or less of aluminum oxide powder having an average particle size of 1 μm or less, and alkali. This is a method for producing a ceramic substrate for a wiring circuit, in which a mixed powder containing 1% or less of an earth metal oxide powder is pressure-molded, fired, and then a conductor layer is formed on the obtained ceramic substrate.

【0015】前記焼成温度は1550〜1680℃が好
ましく、特に1580〜1620℃が好ましい。
The firing temperature is preferably 1550 to 1680 ° C, and particularly preferably 1580 to 1620 ° C.

【0016】[0016]

【作用】前記酸化アルミニウムはムライトの焼結助剤と
して用いられ、ムライト,シリマナイトを生成する。
The aluminum oxide is used as a sintering aid for mullite and produces mullite and sillimanite.

【0017】SiO2の添加は比誘電率を低め、かつム
ライトの焼結に際し粒成長を押え、強度を向上させる。
SiO2は10〜30%が好ましい。40%では強度上
好ましくない。特に、セラミック多層配線回路基板を作
製する場合には、導体配線材料を印刷したグリーンシー
トを多数枚積層する方法により、高密度に配線されたセ
ラミック多層配線回路基板が作製される。しかし、内部
配線導体を高密度に配線しようとすると、セラミック絶
縁材料と配線導体材料との熱膨張係数差によりクラック
が発生する。セラミック絶縁材料としてアルミナを用
い、配線導体材料としてタングステンを用いて高密度に
配線した場合には、アルミナの熱膨張係数75×10-7
/℃(室温〜500℃)とタングステンの熱膨張係数4
5×10-7/℃(室温〜500℃)の差による熱応力の
ために、基板内部にクラックが発生するという問題が生
じた。そこで、内部配線導体材料に用いるタングステン
またはモリブデンの熱膨張係数45×10-7および54
×10-7/℃に近いセラミック絶縁材料を開発する必要
がある。また、セラミック多層配線回路基板に直接はん
だ等で搭載する半導体部品の熱膨張係数にも近いセラミ
ック絶縁材料が要求される。アルミナを主成分としたセ
ラミック絶縁材料の熱膨張係数は75×10-7/℃(室
温〜500℃)であるため、半導体部品であるシリコン
半導体素子の熱膨張係数35×10-7/℃(室温〜50
0℃)の2倍以上熱膨張係数が異なる。そのため、実装
時の温度変化により生ずる応力が大きくなり、接続部の
信頼性が低下し、断線等が生じる問題があった。また、
近年半導体部品にガリウム−ヒ素半導体素子が用いられ
つつある。このガリウム−ヒ素半導体素子の熱膨張係数
は65×10-7/℃である。そのため、シリコン半導体
素子とガリウム−ヒ素半導体素子を同一基板上に搭載す
る場合には、これらの半導体素子の熱膨張係数に近いセ
ラミック絶縁材料である必要がある。シリコン半導体素
子の熱膨張係数35×10-7/℃とガリウム−ヒ素半導
体素子の熱膨張係数65×10-7/℃のどちらにも近い
セラミック絶縁材料すなわち、熱膨張係数が35〜65
×10-7/℃であること、好ましくは、40〜60×1
-7/℃であることが必要である。この値は、内部配線
導体材料を用いるタングステンまたはモリブデンの熱膨
張係数45×10-7/℃と54×10-7/℃に近い。こ
のような熱膨張係数をもつセラミック絶縁材料として
は、42〜45×10-7/℃の熱膨張係数をもつ3Al
23・2SiO2や35〜75×10-7/℃の熱膨張係
数をもつAl23・SiO2等がある。これらの結晶相
を主成分とした焼結体は、熱膨張係数40〜60×10
-7/℃のセラミック絶縁材料となる。また、Al23
SiO2としては、アンダルサイト,カイアナイトおよ
びシリマナイトなる結晶相があるが、いずれも熱膨張係
数がほぼ同じであり、いずれの結晶相であっても熱膨張
係数はほとんど変らない。一方、アルミナを主成分とす
る焼結体をセラミック絶縁材料に用いたセラミック多層
配線回路基板は、アルミナの比誘電率が9.5(1MH
z)と大きいために、電気信号の伝播速度が遅いという
問題がある。比誘電率を低くするためには、セラミック
絶縁材料を構成する結晶相の比誘電率を低くする必要が
ある。配線導体材料として用いられるタングステンまた
はモリブデン導体材料と同時に構成できる可能性があり
比誘電率が小さいアルミノシリケート材料として3Al
23・2SiO2,Al23・SiO2等がある。これら
のセラミック絶縁材料は、それ自身の比誘電率は6〜7
(1MHz)である。これらの結晶相からなるセラミッ
ク絶縁材料は、比誘電率が小さく、電気信号の伝播速度
が速いセラミック多層配線回路基板が得られる。
The addition of SiO 2 lowers the relative dielectric constant and suppresses grain growth during the sintering of mullite to improve the strength.
SiO 2 is preferably 10 to 30%. 40% is not preferable in terms of strength. In particular, when a ceramic multilayer printed circuit board is manufactured, a high-density wired ceramic multilayer printed circuit board is manufactured by a method of laminating a large number of green sheets printed with conductor wiring materials. However, when an attempt is made to arrange the internal wiring conductors with high density, cracks occur due to the difference in thermal expansion coefficient between the ceramic insulating material and the wiring conductor material. When alumina is used as the ceramic insulating material and tungsten is used as the wiring conductor material, the coefficient of thermal expansion of alumina is 75 × 10 −7 when wiring is performed at high density.
/ ° C (room temperature to 500 ° C) and thermal expansion coefficient of tungsten 4
The thermal stress due to the difference of 5 × 10 −7 / ° C. (room temperature to 500 ° C.) causes a problem that cracks occur inside the substrate. Therefore, the coefficient of thermal expansion of tungsten or molybdenum used for the internal wiring conductor material is 45 × 10 −7 and 54.
It is necessary to develop a ceramic insulating material close to × 10 -7 / ° C. Further, a ceramic insulating material having a thermal expansion coefficient close to that of a semiconductor component directly mounted on the ceramic multilayer printed circuit board by soldering or the like is required. Since the coefficient of thermal expansion of the ceramic insulating material containing alumina as a main component is 75 × 10 −7 / ° C. (room temperature to 500 ° C.), the coefficient of thermal expansion of the silicon semiconductor element which is a semiconductor component is 35 × 10 −7 / ° C. ( Room temperature to 50
The coefficient of thermal expansion is more than twice that of 0 ° C. Therefore, there is a problem that stress generated due to a temperature change at the time of mounting becomes large, reliability of the connecting portion is lowered, and disconnection or the like occurs. Also,
In recent years, gallium-arsenic semiconductor elements have been used for semiconductor parts. The coefficient of thermal expansion of this gallium-arsenic semiconductor device is 65 × 10 -7 / ° C. Therefore, when the silicon semiconductor element and the gallium-arsenic semiconductor element are mounted on the same substrate, the ceramic insulating material needs to be close to the coefficient of thermal expansion of these semiconductor elements. A ceramic insulating material having a thermal expansion coefficient of 35 × 10 −7 / ° C. of a silicon semiconductor element and a thermal expansion coefficient of 65 × 10 −7 / ° C. of a gallium-arsenide semiconductor element, that is, a thermal expansion coefficient of 35 to 65.
× 10 −7 / ° C., preferably 40 to 60 × 1
It needs to be 0 -7 / ° C. This value is close to the thermal expansion coefficients of 45 × 10 −7 / ° C. and 54 × 10 −7 / ° C. of tungsten or molybdenum using the internal wiring conductor material. As a ceramic insulating material having such a coefficient of thermal expansion, 3Al having a coefficient of thermal expansion of 42 to 45 × 10 −7 / ° C.
There are 2 O 3 .2SiO 2 and Al 2 O 3 .SiO 2 having a coefficient of thermal expansion of 35 to 75 × 10 -7 / ° C. The sintered body containing these crystal phases as a main component has a coefficient of thermal expansion of 40 to 60 × 10.
-7 / ° C ceramic insulating material. In addition, Al 2 O 3 ·
As SiO 2, there are crystal phases of andalusite, kyanite, and sillimanite, but all have the same coefficient of thermal expansion, and the coefficient of thermal expansion hardly changes in any crystal phase. On the other hand, a ceramic multilayer wiring circuit board using a sintered body containing alumina as a main component as a ceramic insulating material has a relative dielectric constant of alumina of 9.5 (1 MH).
Therefore, there is a problem that the propagation speed of the electric signal is slow because it is large. In order to lower the relative permittivity, it is necessary to lower the relative permittivity of the crystal phase constituting the ceramic insulating material. 3Al as an aluminosilicate material with a small relative permittivity that may possibly be formed at the same time as the tungsten or molybdenum conductor material used as the wiring conductor material.
2 O 3 · 2SiO 2, Al 2 O 3 · SiO 2 , etc. is. These ceramic insulating materials have a relative dielectric constant of 6 to 7 by themselves.
(1 MHz). The ceramic insulating material composed of these crystal phases has a small relative permittivity and a ceramic multilayer wiring circuit board having a high electric signal propagation speed can be obtained.

【0018】以上のように、多層配線を行う場合でも、
本願発明のセラミック基板は好適である。
As described above, even when multi-layer wiring is performed,
The ceramic substrate of the present invention is suitable.

【0019】また、3Al23・2SiO2をAl
23,SiO2,アルカリ土類金属酸化物またはアルカ
リ金属酸化物で焼結する系として添加するSiO2量を
多くして、焼成後に3Al23・2SiO2とAl23
・SiO2の結晶相を形成することにした。しかし、ア
ルカリ金属酸化物やアルカリ土類金属酸化物の量が多い
と、焼結性は良くなるが、これらの酸化物とAl23
たはSiO2との結晶相もしくは非晶質複合酸化物が生
成されセラミック絶縁材料の強度が低下した。また、比
誘電率も高いことから、アルカリ金属酸化物とアルカリ
土類金属酸化物の合計量は1wt%以下で、3Al23
・2SiO2とAl23・SiO2の固溶限を越えないこ
とが要求される。すなわち、アルカリ金属酸化物やアル
カリ土類金属酸化物からなる結晶相を含まないセラミッ
ク絶縁材料としなければならない。また、アルカリ金属
酸化物とアルカリ土類金属酸化物を1wt%より多く含
んだセラミック絶縁材料では、焼成が十分に行える温度
範囲で、焼成収縮率がばらつき、安定した焼結体を得る
ことができなかった。これは、焼結体中の結晶相が安定
しないためであることがX線回折により確認された。
Further, 3Al 2 O 3 .2SiO 2 is replaced with Al
2 O 3 , SiO 2 , alkaline earth metal oxides or alkali metal oxides. The amount of SiO 2 added as a system for sintering is increased to 3Al 2 O 3 · 2SiO 2 and Al 2 O 3 after firing.
・ We decided to form a crystalline phase of SiO 2 . However, when the amount of the alkali metal oxide or the alkaline earth metal oxide is large, the sinterability is improved, but a crystal phase or an amorphous composite oxide of these oxides and Al 2 O 3 or SiO 2 is used. Is generated and the strength of the ceramic insulating material is reduced. Moreover, since the relative permittivity is also high, the total amount of alkali metal oxides and alkaline earth metal oxides is 1 wt% or less, and 3Al 2 O 3
· 2SiO may not exceed 2 and Al 2 O 3 · SiO 2 solid solution limit is required. That is, a ceramic insulating material containing no crystal phase composed of an alkali metal oxide or an alkaline earth metal oxide must be used. Further, in the ceramic insulating material containing more than 1 wt% of the alkali metal oxide and the alkaline earth metal oxide, the firing shrinkage rate varies and a stable sintered body can be obtained in the temperature range where the firing can be sufficiently performed. There wasn't. It was confirmed by X-ray diffraction that this was because the crystal phase in the sintered body was not stable.

【0020】また、アルカリ金属酸化物とアルカリ土類
金属酸化物は大気中では非常に不安定な物質であり、放
置していると水分等を吸収する。そのため、これらの酸
化物を添加する時には、炭酸化物または水酸化物として
添加する方法がとられる。炭酸化物または水酸化物は、
昇温過程で分解し、炭酸ガスまたは水分を放出する。こ
の際、酸化物は活性な状態となり、焼結性をよくする効
果もある。
Further, alkali metal oxides and alkaline earth metal oxides are substances which are extremely unstable in the atmosphere, and absorb moisture and the like when left to stand. Therefore, when adding these oxides, a method of adding them as a carbonate or a hydroxide is adopted. The carbonate or hydroxide is
Decomposes during the temperature rise process and releases carbon dioxide or water. At this time, the oxide is in an active state, which also has the effect of improving the sinterability.

【0021】二酸化珪素(SiO2)は酸化物中最も比
誘電率が小さく、添加する量を多くすることによりセラ
ミック絶縁材料の比誘電率を小さくできる。すなわち、
3Al23・2SiO2にSiO2を添加することによ
り、3Al23・2SiO2の比誘電率より低くするこ
とになる。また、SiO2を添加することにより同時に
添加したAl23もしくは3Al23・2SiO2と拡
散反応し、Al23・SiO2結晶相を生成する。その
ため、セラミック絶縁材料中に3Al23・2SiO2
とAl23・SiO2なる結晶相ができる。これらの結
晶相は非常に安定であり、1600℃付近の温度では変
化しない。このことにより焼成収縮率がある温度以上で
の焼成によって安定し、セラミック多層配線回路基板材
料としては有望である。また、SiO2を多く添加する
と、焼成時に3Al23・2SiO2の粒成長を抑制す
る効果があることがわかった。このことにより比誘電率
の低下とともに強度の向上が得られた。SiO2の添加
量としては、3Al23・2SiO2以外の原料成分中
75wt%より多く添加することにより最も効果が大き
いことがわかった。
Silicon dioxide (SiO 2 ) has the smallest relative permittivity among oxides, and the relative permittivity of the ceramic insulating material can be reduced by increasing the amount added. That is,
By adding SiO 2 to 3Al 2 O 3 · 2SiO 2, it will be lower than the dielectric constant of 3Al 2 O 3 · 2SiO 2. Further, Al 2 O 3 or by diffusion reaction with 3Al 2 O 3 · 2SiO 2 were added simultaneously by adding SiO 2, to produce a Al 2 O 3 · SiO 2 crystal phase. Therefore, 3Al 2 O 3 · 2SiO 2 in the ceramic insulating material
And a crystal phase of Al 2 O 3 .SiO 2 is formed. These crystalline phases are very stable and do not change at temperatures around 1600 ° C. This makes the firing shrinkage stable by firing at a certain temperature or higher, and is promising as a ceramic multilayer wiring circuit board material. It was also found that the addition of a large amount of SiO 2 has the effect of suppressing the grain growth of 3Al 2 O 3 .2SiO 2 during firing. As a result, the relative permittivity was lowered and the strength was improved. It was found that the greatest effect was obtained by adding more than 75 wt% of the raw material components other than 3Al 2 O 3 .2SiO 2 as the additive amount of SiO 2 .

【0022】セラミック多層配線回路基板の作製方法に
は、まずグリーンボディ(生の成形体)を作製し、これ
に配線導体を形成し多数枚一括積層し同時焼成を行う必
要がある。それには、グリーンシート法の他にスリップ
キャスティング法,プレス法による金型成形法,インジ
ェクションモールド法等がある。
In the method of manufacturing a ceramic multilayer wiring circuit board, it is necessary to first manufacture a green body (green molded body), form wiring conductors on it, and stack a large number of sheets at once to perform simultaneous firing. Other than the green sheet method, there are a slip casting method, a die molding method by a pressing method, an injection molding method, and the like.

【0023】グリーンシート法は、原料粉に溶剤および
熱可塑性の樹脂を添加し、攪拌したスラリを脱気した後
ドクタープレードを有したグリーンシート作製装置によ
りグリーンシートを作製する方法である。
The green sheet method is a method in which a solvent and a thermoplastic resin are added to the raw material powder, the agitated slurry is deaerated, and then the green sheet is produced by a green sheet producing apparatus having a doctor blade.

【0024】スリップキャスティング法は、原料粉に
水,分散剤および熱可塑性等の樹脂を添加し攪拌したス
ラリを例えば石こう型内へ流し込んで作製する方法であ
る。
The slip casting method is a method in which water, a dispersant and a resin such as a thermoplastic resin are added to raw material powder and the slurry is stirred and poured into, for example, a gypsum mold.

【0025】プレスによる金型成形法は、原料粉に溶剤
および熱可塑性等の樹脂を添加し、らいかい機等で混合
攪拌した原料粉をふるい、造粒した後、金属内に入れて
荷重を加えて作製する方法である。
In the die molding method using a press, a solvent and a resin such as a thermoplastic resin are added to the raw material powder, and the raw material powder is mixed and stirred by a sieving machine or the like, sieved, and then put into a metal to apply a load. In addition, it is a manufacturing method.

【0026】インジェクションモールド法は、原料粉に
熱可塑性樹脂またはワックス等を加えて射出成形する方
法である。
The injection molding method is a method in which a thermoplastic resin, wax or the like is added to raw material powder and injection molding is performed.

【0027】もちろん、多層化しない場合の配線回路用
セラミック基板であれば、グリーンボディに配線導体を
形成し、焼成することによって作製できる。
Of course, a ceramic substrate for a wiring circuit in the case of not forming a multilayer can be manufactured by forming a wiring conductor on a green body and firing it.

【0028】[0028]

【実施例】【Example】

(実施例1)本発明の配線回路用セラミック基板の一実
施例を図1に断面図として示す。図において、1はセラ
ミック絶縁材料であり、図中の太線で示されているのが
配線導体材料8である。また、これらの導体層の相互間
は図中の上下方向の太線で示した所定のスルーホール導
体で接続されている。4は、金−インジウムろう5で接
続されたコバールピン、6は、はんだ7で接続された半
導体部品を示している。
(Embodiment 1) FIG. 1 is a sectional view showing an embodiment of a ceramic substrate for a wiring circuit according to the present invention. In the figure, 1 is a ceramic insulating material, and the thick line in the figure is the wiring conductor material 8. Further, these conductor layers are connected to each other by a predetermined through-hole conductor indicated by a thick line in the vertical direction in the figure. Reference numeral 4 indicates a Kovar pin connected by a gold-indium solder 5, and reference numeral 6 indicates a semiconductor component connected by a solder 7.

【0029】次に、本発明の配線回路用セラミック基板
の製造方法の実施例を説明する。なお、以下の記載中、
部とあるのは重量部を、%とあるのは重量%を意味す
る。
Next, an embodiment of the method for manufacturing a ceramic substrate for a wiring circuit according to the present invention will be described. In the following description,
Parts means parts by weight, and% means% by weight.

【0030】平均粒径2μmの若干アルミナリッチのム
ライト粉末(3Al23・2SiO2)72部、平均粒
径1μmの石英粉末(SiO2)25.3部、平均粒径
0.4μmのアルミナ粉末(Al23)1.9部及び平
均粒径0.3μmの炭酸マグネシウム(Mg3(CO3
4(OH)3・5H2O)をMgOに換算して0.8部
に、樹脂として平均重合度1000のポリビニルブチラ
ール5.9部をボールミルに入れ、3時間乾式混合す
る。さらに、可塑剤としてブチルフタリルグリコール酸
ブチル1.9ml、溶媒としてトリクロロエチレン46
部、テトラクロロエチレン17部、n−ブチルアルコー
ル18部を加え20時間湿式混合しスラリを作製する。
次に真空脱気処理によりスラリから気泡を除去し、粘度
調整を行う。次いで、スラリをドクターブレードを用い
てシリコン処理したポリエステルフィルム支持体上に
0.23mmの厚さに塗布し、炉を通して乾燥し、セラ
ミックグリーンシートを作製する。このセラミックグリ
ーンシートをシリコン処理したポリエステルフィルム支
持体より取りはずし、220mm間隔に切断する。この
ようにして作製したセラミックグリーンシートをグリー
ンシートパンチ部を用いて、200mm角に切断し、ガ
イド用の穴を施す。その後、このガイド用の穴を利用し
てセラミックグリーンシートを固定し、パンチ法により
直径0.15mmのスルーホールを所定位置にあけた。
さらにタングステン粉末:ニトロセルロース:エチルセ
ルロース:ポリビニルブチラール:トリクロロエチレン
=100:3:1:2:23(重量比)の導体ペースト
をセラミックグリーンシートにあけたスルーホールに充
填し、次に、スクリーン印刷法により所定回路パターン
にしたがって上述した導体ペーストを印刷する。これら
のセラミックグリーンシートをガイド用の穴の位置を合
わせて図1のように30枚積層し、温度120℃,20
〜30kg/cm2で加圧し積層した。次に、積層され
たセラミックグリーンシートを焼成炉内に入れ、水素3
〜7容量%を含みかつ微量の水蒸気を含む窒素雰囲気中
で、1200℃まで50℃/hの昇温速度で昇温し、セ
ラミックグリーンシートを作製する際に使用した樹脂分
を除去した。その後100℃/hの昇温速度で昇温し最
高温度1620℃で1時間保持し、無加圧焼成して図1
のようなセラミック多層配線回路基板を完成した。この
ムライト多層板は重量で、ムライト約67%、Al23
・SiO29%及びSiO2ガラス成分が約24%であっ
た。
72 parts of slightly alumina-rich mullite powder (3Al 2 O 3 .2SiO 2 ) having an average particle size of 2 μm, 25.3 parts of quartz powder (SiO 2 ) having an average particle size of 1 μm, and alumina having an average particle size of 0.4 μm 1.9 parts of powder (Al 2 O 3 ) and magnesium carbonate (Mg 3 (CO 3 )) having an average particle size of 0.3 μm
4 (OH) 3 .5H 2 O) is converted into MgO in 0.8 parts, and 5.9 parts of polyvinyl butyral having an average degree of polymerization of 1000 as a resin is put in a ball mill and dry mixed for 3 hours. Furthermore, 1.9 ml of butyl phthalyl glycolate as a plasticizer, and trichloroethylene 46 as a solvent.
Part, tetrachloroethylene 17 parts and n-butyl alcohol 18 parts are added and wet mixed for 20 hours to prepare a slurry.
Next, air bubbles are removed from the slurry by vacuum deaeration, and the viscosity is adjusted. Next, the slurry is applied to a silicon film-treated polyester film support with a doctor blade to a thickness of 0.23 mm and dried in an oven to prepare a ceramic green sheet. This ceramic green sheet is removed from the silicon-treated polyester film support and cut at 220 mm intervals. The ceramic green sheet thus produced is cut into 200 mm square pieces using the green sheet punch section, and holes for guides are formed. Then, the ceramic green sheet was fixed using the holes for the guide, and a through hole having a diameter of 0.15 mm was made at a predetermined position by the punch method.
Further, a conductor paste of tungsten powder: nitrocellulose: ethyl cellulose: polyvinyl butyral: trichloroethylene = 100: 3: 1: 2: 23 (weight ratio) was filled in the through holes formed in the ceramic green sheet, and then screen printed. The conductor paste described above is printed according to a predetermined circuit pattern. 30 pieces of these ceramic green sheets are laminated as shown in FIG.
Laminated by pressurizing at ~ 30 kg / cm 2 . Next, the laminated ceramic green sheets are put into a firing furnace and hydrogen 3
In a nitrogen atmosphere containing ˜7% by volume and containing a slight amount of water vapor, the temperature was raised to 1200 ° C. at a temperature rising rate of 50 ° C./h to remove the resin component used in producing the ceramic green sheet. After that, the temperature was raised at a heating rate of 100 ° C./h, the maximum temperature was maintained at 1620 ° C. for 1 hour, and the pressureless firing was performed.
Completed a ceramic multilayer wiring circuit board. This mullite multilayer board is about 67% by weight of mullite and Al 2 O 3
SiO 2 9% and SiO 2 glass component were about 24%.

【0031】このようにして作製した配線回路用セラミ
ック基板に、無電解ニッケルメッキおよび金メッキを施
した後、カーボン治具を用いた通常の方法でコバールピ
ン4を金−インジウムろう5にて接続した。また、半導
体部品6をフェースダウンにて直接はんだ7で接続して
搭載した。このようにして図1に示す機能モジュールを
作製した。
After the electroless nickel plating and the gold plating were applied to the thus-prepared wiring circuit ceramic substrate, the Kovar pin 4 was connected with the gold-indium solder 5 by a usual method using a carbon jig. Further, the semiconductor component 6 was mounted face down with the solder 7 directly connected thereto. In this way, the functional module shown in FIG. 1 was produced.

【0032】配線回路用セラミック基板に用いたセラミ
ック絶縁材料の熱膨張係数は50×10-7/℃(室温〜
500℃)であり、内部配線導体材料に用いたタングス
テンの熱膨張係数45×10-7/℃(室温〜500℃)
と一致しており、セラミック絶縁材料と配線導体材料の
熱膨張係数の差による熱応力が発生せず、全くクラック
が生じなかった。また、スルーホールピッチが0.3m
mの高密度配線も可能であった。また、焼成法のセラミ
ック絶縁材料の中の、結晶相は、ムライト(3Al23
・2SiO2)とAl23・SiO2であった。これらの
安定した結晶相は、互いに熱膨張係数が同様の値である
ため、内部応力がほどんどかからない。また、添加した
Mg3(CO34(OH)2・5H3Oは、昇温中にMg
Oとなるが、焼成法により得られるセラミック絶縁材料
には、MgOと他の成分との複合酸化物は存在しないこ
とが、X線回折法およびX線マイクロアナライザにより
確認された。
The coefficient of thermal expansion of the ceramic insulating material used for the ceramic substrate for the wiring circuit is 50 × 10 −7 / ° C. (room temperature to
500 ° C.), and the thermal expansion coefficient of tungsten used for the internal wiring conductor material is 45 × 10 −7 / ° C. (room temperature to 500 ° C.)
The thermal stress due to the difference in thermal expansion coefficient between the ceramic insulating material and the wiring conductor material did not occur, and no cracks occurred. The through hole pitch is 0.3m
High-density wiring of m was also possible. The crystal phase in the ceramic insulating material of the firing method is mullite (3Al 2 O 3
· 2SiO 2) and was Al 2 O 3 · SiO 2. Since these stable crystal phases have similar thermal expansion coefficients, internal stress is hardly applied. Further, Mg 3 (CO 3) 4 (OH) 2 · 5H 3 O was added, Mg in heated
It was confirmed by the X-ray diffraction method and the X-ray microanalyzer that the composite oxide of MgO and other components does not exist in the ceramic insulating material obtained by the firing method although it becomes O.

【0033】コバールピンの引張り強度は4kg/ピン
以上あり、十分実使用に耐えうる強度であった。また、
半導体部品6のはんだ接続部7は−65℃〜150℃で
の2000サイクル以上の温度サイクル後にも断線が生
じなかった。このように過酷な使用条件下においても十
分な接続寿命を保証できる強度であった。この原因は、
3Al23・2SiO2とAl23・SiO2からなる焼
結体の熱膨張係数が50×10-7/℃であって半導体部
品として使用するシリコン半導体の熱膨張係数35×1
-7/℃(室温〜500℃)に近く、また、ガリウム−
ヒ素半導体の熱膨張係数65×10-7/℃(室温〜50
0℃)に近くシリコン半導体とガリウム−ヒ素半導体を
混成した配線回路用セラミック基板において、加熱され
た場合の基板と半導体部品の伸び量の差が少なく、はん
だ接続部に熱応力があまり加わらないためである。従来
のアルミナを主成分とする基板の場合は、アルミナの熱
膨張係数が75×10-7/℃であって、現在半導体部品
として主成分のシリコン半導体素子の熱膨張係数と大き
く異なり、このため加熱された場合にはんだ接続部に熱
応力が加わって早期に断線が起こっていた。
The tensile strength of the Kovar pin was 4 kg / pin or more, which was a strength that could withstand practical use. Also,
The solder connection part 7 of the semiconductor component 6 did not cause disconnection even after a temperature cycle of -65 ° C. to 150 ° C. for 2000 cycles or more. In this way, the strength was such that a sufficient connection life could be guaranteed even under severe usage conditions. The cause is
3Al 2 O 3 · 2SiO 2 and Al 2 O 3 · thermal expansion coefficient of silicon semiconductors thermal expansion coefficient of the SiO 2 formed of a sintered body is used as the semiconductor components to a 50 × 10 -7 / ℃ 35 × 1
Close to 0 -7 / ° C. (room temperature to 500 ° C.), also, gallium -
Thermal expansion coefficient of arsenic semiconductor 65 × 10 -7 / ° C (room temperature to 50
(0 ° C), the difference in the amount of expansion between the substrate and the semiconductor component when heated is small in a ceramic substrate for wiring circuits that mixes a silicon semiconductor and a gallium-arsenic semiconductor, and thermal stress is not so much applied to the solder joint. Is. In the case of the conventional substrate containing alumina as the main component, the coefficient of thermal expansion of alumina is 75 × 10 −7 / ° C., which is significantly different from the coefficient of thermal expansion of the silicon semiconductor element, which is the main component currently as a semiconductor component. When heated, thermal stress was applied to the solder joints, resulting in early disconnection.

【0034】一方、内部配線導体2による信号の伝播遅
延時間は8.1ns/mであった。この値は、セラミッ
ク絶縁材料の比誘電率が6.2であったことに対応して
いる。アルミナを主成分となる絶縁体でできている従来
の配線回路基板では、セラミック絶縁材料の比誘電率が
約9.5であり、信号の伝播遅延時間が10.2ns/
mであるため、本実施例によれば信号の伝播遅延時間が
約20%低下されたことになる。
On the other hand, the signal propagation delay time by the internal wiring conductor 2 was 8.1 ns / m. This value corresponds to the relative dielectric constant of the ceramic insulating material being 6.2. In a conventional printed circuit board made of an insulator containing alumina as a main component, the relative dielectric constant of the ceramic insulating material is about 9.5, and the signal propagation delay time is 10.2 ns /
Therefore, according to this embodiment, the signal propagation delay time is reduced by about 20%.

【0035】(実施例2)セラミック原料粉末の配合量
を表1〜3に重量%で示すようにした以外は、実施例1
と同様の方法で配線回路用セラミック基板を作製した。
表1〜3中のアルカリ金属酸化物およびアルカリ土類金
属酸化物の量は、実際に用いた炭酸化物または水酸化物
を酸化物に換算して示した。実施例1と同様の方法を用
いて、図1に示す機能モジュールを作製した。ムライト
以外の添加原料をフラックスとする。
(Example 2) Example 1 except that the compounding amounts of the ceramic raw material powders are shown in Tables 1 to 3 in% by weight.
A ceramic substrate for a wiring circuit was produced by the same method as described above.
The amounts of alkali metal oxides and alkaline earth metal oxides in Tables 1 to 3 are shown by converting the actually used carbonates or hydroxides into oxides. Using the same method as in Example 1, the functional module shown in FIG. 1 was produced. Addition materials other than mullite are used as flux.

【0036】[0036]

【表1】 [Table 1]

【0037】[0037]

【表2】 [Table 2]

【0038】[0038]

【表3】 [Table 3]

【0039】表4は得られた基板のAl23・SiO2
相の含有量(重量%)を示し、表5は同じく得られた基
板のガラス成分の含有量(重量%)を示す。
Table 4 shows the Al 2 O 3 .SiO 2 of the obtained substrate.
The content (% by weight) of the phase is shown, and Table 5 shows the content (% by weight) of the glass component of the substrate obtained similarly.

【0040】[0040]

【表4】 [Table 4]

【0041】[0041]

【表5】 [Table 5]

【0042】得られた基板の組織は主成分としてムライ
トであり、MgOはムライト中、あるいはAl23・S
iO2中に固溶するが、その固溶量は原料のMgOに換
算して1%以下である。それを越えると別の結晶相が形
成され、基質と異なる熱膨張係数となるので好ましくな
い。ムライト量70wt%(No.1〜7)および80
wt%(No.22〜28)について、フラックス中の
SiO2量と曲げ強さの関係を図2に示す。曲げ試験
は、JISに基づき4点曲げ法とした。図より、ガラス
成分を増加するに従い、曲げ強さが急激に増加する方向
にあることがわかる。すなわち、ムライト量70wt%
の場合には、曲げ強さ180MPa以上となるのは、フ
ラックス中のSiO2量が80wt%より多い組成であ
り、また、ムライト量80wt%の場合は、フラックス
中のSiO2量が75wt%より多い組成である。
The texture of the obtained substrate is mullite as a main component, and MgO is in mullite or Al 2 O 3 .S
Although it forms a solid solution in iO 2 , the solid solution amount is 1% or less in terms of MgO as a raw material. If it exceeds that, another crystalline phase is formed, and the coefficient of thermal expansion differs from that of the substrate, which is not preferable. Mullite amount 70 wt% (No. 1 to 7) and 80
FIG. 2 shows the relationship between the amount of SiO 2 in the flux and the bending strength for wt% (Nos. 22 to 28). The bending test was a four-point bending method based on JIS. From the figure, it can be seen that the bending strength rapidly increases as the glass component increases. That is, the amount of mullite is 70 wt%
In the case of, the bending strength of 180 MPa or more is the composition in which the amount of SiO 2 in the flux is more than 80 wt%, and when the amount of mullite is 80 wt%, the amount of SiO 2 in the flux is more than 75 wt%. There are many compositions.

【0043】図3は、添加したSiO2量と曲げ強度と
の関係を示す線図である。図に示す如く、SiO2の添
加によってムライトの焼結性が向上し、急激に強度が向
上するが、30%以上になると逆に急激に強度が低下す
るので、過剰に添加するのは好ましくない。特に、40
%以上になると焼結性が低下し強度が低下する。SiO
2の添加によってムライトの焼結性を向上させ強度を高
めるのはガラス成分の形成によるものと考えられる。
FIG. 3 is a diagram showing the relationship between the amount of added SiO 2 and the bending strength. As shown in the figure, the addition of SiO 2 improves the sinterability of mullite and sharply improves the strength. However, when it exceeds 30%, the strength sharply decreases, so it is not preferable to add it excessively. . Especially 40
%, The sinterability decreases and the strength decreases. SiO
It is considered that the addition of 2 improves the sinterability of mullite and enhances the strength because of the formation of the glass component.

【0044】図4は曲げ強さとAl23添加量との関係
を示す線図である。図に示す如く、Al23の添加によ
って強度が急激に低下する。従って、Al23の添加量
を5%以下が好ましい。
FIG. 4 is a diagram showing the relationship between bending strength and the amount of Al 2 O 3 added. As shown in the figure, the strength is drastically lowered by the addition of Al 2 O 3 . Therefore, the added amount of Al 2 O 3 is preferably 5% or less.

【0045】次に、ムライト量70wt%および80w
t%について、フラックス中のSiO2量と比誘電率の
関係を図5に示す。比誘電率の測定は1MHzで一定と
した。フラックス中のSiO2量を増加するに従い、比
誘電率も減少する傾向を示す。すなわち、ムライト量8
0wt%の場合には、比誘電率6.7以下となるのは、
フラックス中のSiO2量85wt%より多い組成であ
り、また、ムライト量70wt%の場合は、フラックス
中のSiO2量約50wt%でも比誘電率は6.7より
小さくなっている。
Next, the amount of mullite is 70 wt% and 80 w
FIG. 5 shows the relationship between the amount of SiO 2 in the flux and the relative dielectric constant with respect to t%. The measurement of the relative permittivity was constant at 1 MHz. The relative dielectric constant tends to decrease as the amount of SiO 2 in the flux increases. That is, the amount of mullite is 8
In the case of 0 wt%, the relative dielectric constant becomes 6.7 or less.
The composition is such that the amount of SiO 2 in the flux is more than 85 wt%, and when the amount of mullite is 70 wt%, the relative dielectric constant is smaller than 6.7 even when the amount of SiO 2 in the flux is about 50 wt%.

【0046】図6は比誘電率とSiO2添加量との関係
を示す線図である。SiO2の添加によって比誘電率が
顕著に低下する。特に、15%以上で急激に比誘電率が
低下するので、それ以上の添加が好ましい。
FIG. 6 is a diagram showing the relationship between the relative dielectric constant and the added amount of SiO 2 . The addition of SiO 2 significantly reduces the relative dielectric constant. In particular, since the relative dielectric constant rapidly decreases at 15% or more, addition of more than that is preferable.

【0047】図7は各試料の焼成温度と焼成収縮率との
関係を示す線図である。図に示す如く、実施例1の試料
は1580℃以上の焼成温度で一定の収縮率となるが、
MgO量がNo.1の4.1%およびCaO量とNa2
O量の合計量が2.7%であるものは焼成温度が140
0〜1700℃の間で変化して一定にならない。このこ
とは電気炉中に大量に焼成する場合に、炉中に温度が場
所によって異なることから同じ組成のものでも異なる焼
成収縮率のものが得られ、製品にバラツキを生じるので
まずい。
FIG. 7 is a diagram showing the relationship between the firing temperature and the firing shrinkage of each sample. As shown in the figure, the sample of Example 1 has a constant shrinkage rate at a firing temperature of 1580 ° C. or higher,
The amount of MgO is no. 4.1% and CaO content and Na 2
If the total amount of O is 2.7%, the firing temperature is 140
It varies between 0 and 1700 ° C and does not become constant. This is unfavorable when a large amount is fired in an electric furnace, since the temperature varies depending on the place in the furnace, and even if the composition is the same, different firing shrinkage ratios are obtained, causing variations in products.

【0048】図8はAl23添加量と基板に生成するA
23・SiO2量との関係を示す線図である。図に示
す如く、Al23の添加量によってAl23・SiO2
が増加する。このAl23・SiO2はムライトと同等
の性質を有する。
FIG. 8 shows the amount of Al 2 O 3 added and A generated on the substrate.
It is a graph showing the relationship between l 2 O 3 · SiO 2 amount. As shown in FIG, Al the addition amount of Al 2 O 3 2 O 3 · SiO 2
Will increase. This Al 2 O 3 .SiO 2 has the same properties as mullite.

【0049】これらの結果より、曲げ強さが大きく比誘
電率が小さい組成は、ムライト量70wt%の場合に
は、フラックス中のSiO2量が80wt%より多い組
成であり、また、ムライト量80wt%の場合は、フラ
ックス中のSiO2量が85wt%より多い組成であ
る。すなわち、アルカリ土類金属酸化物(MgO)とし
て、1wt%以下の組成である。
From these results, the composition having a large bending strength and a small relative permittivity is a composition in which the amount of SiO 2 in the flux is more than 80 wt% and the amount of mullite is 80 wt% when the amount of mullite is 70 wt%. %, The composition is such that the amount of SiO 2 in the flux is more than 85 wt%. That is, the composition of the alkaline earth metal oxide (MgO) is 1 wt% or less.

【0050】次に、これらの組成のセラミック絶縁材料
について、焼結体中の結晶相の同定を行うためにX線回
折を行った。アルカリ土類金属酸化物(MgO)量が1
wt%より多い場合には、焼成過程で、Al23・Mg
Oと2Al23・2MgO・5SiO2ができるが、焼
成を十分行うことができる1600℃付近では、3Al
23・2SiO2とAl23・SiO2の他にAl23
MgOおよびSiO2からなる結晶相が数多くできるた
め同定することができない。そのため、各温度における
焼成収縮率が一定とならず、ばらつきが大きいという問
題点がある。
Next, the ceramic insulating materials having these compositions were subjected to X-ray diffraction in order to identify the crystal phase in the sintered body. The amount of alkaline earth metal oxide (MgO) is 1
If more than wt%, Al 2 O 3
O and 2Al 2 O 3 · 2MgO · 5SiO 2 are formed, but 3Al is formed at around 1600 ° C, which allows sufficient firing.
2 O 3 · 2SiO 2 and Al 2 O 3 · SiO 2 in addition to Al 2 O 3,
It cannot be identified because many crystal phases composed of MgO and SiO 2 are formed. Therefore, there is a problem that the firing shrinkage rate at each temperature is not constant and the variation is large.

【0051】一方、アルカリ土類金属酸化物(MgO)
量が1wt%以下の場合には、焼成過程で、多量に添加
したSiO2とAl23・MgO,2Al23・2Mg
O・5SiO2ができるが、焼成を十分行うことができ
る1600℃付近では、3Al23・2SiO2および
Al23・SiO2のみとなり安定な結晶相となる。そ
のため、1550℃よりも高い焼成温度、すなわち十分
焼成できる温度では結晶相の変化がなく焼成収縮量も安
定している。また、表2〜3のNo.29〜56に示し
た組成についても同様の結果であった。すなわち、アル
カリ金属酸化物とアルカリ土類金属酸化物の合計量が1
wt%より多い場合には、曲げ強さが180MPaより
低いか、比誘電率が6.7より大きくなる。また、焼成
後の結晶相も安定せず、3Al23・2SiO2とAl2
3・SiO2以外にも不安定な結晶相ができた。
On the other hand, alkaline earth metal oxide (MgO)
When the amount is 1 wt% or less, a large amount of SiO 2 and Al 2 O 3 .MgO, 2Al 2 O 3 .2Mg added in the firing process.
O · 5SiO 2 is possible, in 1600 around ℃ capable of performing baking enough, a 3Al 2 O 3 · 2SiO 2 and Al 2 O 3 · SiO 2 only becomes stable crystalline phases. Therefore, at a firing temperature higher than 1550 ° C., that is, at a temperature at which sufficient firing is possible, the crystal phase does not change and the firing shrinkage amount is stable. In addition, Nos. Similar results were obtained for the compositions shown in 29 to 56. That is, the total amount of alkali metal oxides and alkaline earth metal oxides is 1
When it is more than wt%, the bending strength is lower than 180 MPa or the relative dielectric constant is higher than 6.7. Also, the crystal phase after firing is not stable, and 3Al 2 O 3 · 2SiO 2 and Al 2
An unstable crystal phase was formed in addition to O 3 · SiO 2 .

【0052】一方、アルカリ金属酸化物とアルカリ土類
金属酸化物の合計量が1wt%以下であれば、曲げ強さ
が180MPa以上で、かつ比誘電率が6.7以下であ
った。また、焼成後の結晶相も安定しており、1550
℃以上の焼成温度では、3Al23・2SiO2とAl2
3・SiO2の2種類の結晶相のみであった。すなわ
ち、添加したアルカリ金属酸化物とアルカリ土類金属酸
化物は、3Al23・2SiO2またはAl23・Si
2結晶相中に拡散固溶している。
On the other hand, when the total amount of the alkali metal oxide and the alkaline earth metal oxide was 1 wt% or less, the bending strength was 180 MPa or more and the relative dielectric constant was 6.7 or less. Also, the crystalline phase after firing is stable,
At firing temperatures above ℃, 3Al 2 O 3 · 2SiO 2 and Al 2
There were only two types of crystal phases of O 3 · SiO 2 . That is, the added alkali metal oxide and alkaline earth metal oxide are 3Al 2 O 3 .2SiO 2 or Al 2 O 3 .Si.
Diffusively dissolved in the O 2 crystal phase.

【0053】表1〜3に示した組成のセラミック絶縁材
料の熱膨張係数は40〜60×10-7/℃(室温〜50
0℃)の範囲であり、内部配線導体材料に用いたタング
ステンの熱膨張係数45×10-7/℃(室温〜500
℃)とほぼ一致しており、セラミックス絶縁材料と配線
導体材料の熱膨張係数の差による熱応力が小さく、全く
クラックが認められなかった。
The coefficient of thermal expansion of the ceramic insulating material having the composition shown in Tables 1 to 40 is 40 to 60 × 10 -7 / ° C. (room temperature to 50).
The thermal expansion coefficient of tungsten used for the internal wiring conductor material is 45 × 10 −7 / ° C. (room temperature to 500 ° C.).
C.), the thermal stress due to the difference in thermal expansion coefficient between the ceramic insulating material and the wiring conductor material was small, and no cracks were observed.

【0054】アルカリ金属酸化物とアルカリ土類金属酸
化物の合計量が1wt%以下の組成(表1〜3)におい
ては、コバールピンの引張り強度は4kg/ピン以上あ
り、十分実使用に耐えうる強度であった。また、半導体
部品のはんだ接続部は−65℃〜150℃での2000
サイクル以上の温度サイクル後にも断線が生じなかっ
た。このような苛酷な使用条件下においても十分な接続
寿命を保証できる強度であった。これは、半導体部品と
して使用するシリコン半導体の熱膨張係数35×10-7
/℃(室温〜500℃)に近く、また、ガリウム−ヒ素
半導体の熱膨張係数65×10-7/℃(室温〜500
℃)にも近く、これらの混成した配線回路用セラミック
基板においても、加熱された場合の基板と半導体部品の
伸び量の量が少なく、はんだ接続部に応力があまり加わ
らないためである。
In the composition in which the total amount of the alkali metal oxide and the alkaline earth metal oxide is 1 wt% or less (Tables 1 to 3), the tensile strength of the Kovar pin is 4 kg / pin or more, which is a strength enough to endure actual use. Met. Also, the solder connection part of the semiconductor component is 2000 at -65 ° C to 150 ° C.
No disconnection occurred even after the temperature cycle above the cycle. The strength was sufficient to guarantee a sufficient connection life even under such severe use conditions. This is the coefficient of thermal expansion of silicon semiconductor used as a semiconductor component, 35 × 10 -7
/ ° C. (room temperature to 500 ° C.), and the thermal expansion coefficient of gallium-arsenic semiconductor is 65 × 10 −7 / ° C. (room temperature to 500 ° C.).
This is because even in such a mixed wiring circuit ceramic substrate, the amount of expansion of the substrate and the semiconductor component when heated is small, and stress is not so much applied to the solder connection portion.

【0055】一方、回路基板を多層化した場合の内部配
線導体による信号の伝播遅延時間は8.4ns/m以下
であった。この値は、セラミック絶縁材料の比誘電率が
6.7以下であることに対応している。アルミナ系のセ
ラミック絶縁材料が約9.5%であり、信号の伝播遅延
時間が10.2ns/mであるため、本実施例によれ
ば、信号の伝播遅延時間が約17%以上低減されたこと
になる。
On the other hand, the signal propagation delay time due to the internal wiring conductor when the circuit board was multilayered was 8.4 ns / m or less. This value corresponds to the relative dielectric constant of the ceramic insulating material being 6.7 or less. Since the alumina-based ceramic insulating material is about 9.5% and the signal propagation delay time is 10.2 ns / m, according to the present embodiment, the signal propagation delay time is reduced by about 17% or more. It will be.

【0056】図9は本発明の実施例1で製作した基板を
用いた半導体装置実装の構成図である。11:LSIチ
ップ、12:本発明基板、13:CCB(はんだ350
〜400℃)、14:炭化ケイ素封止体、15:プリン
ト回路板、16:バックボード(プリント回路板)、1
7:はんだ(250〜300℃)、18:冷却水、1
9:低温はんだ(150〜200℃)。
FIG. 9 is a configuration diagram of semiconductor device mounting using the substrate manufactured in the first embodiment of the present invention. 11: LSI chip, 12: substrate of the present invention, 13: CCB (solder 350
Up to 400 ° C.), 14: silicon carbide sealing body, 15: printed circuit board, 16: backboard (printed circuit board), 1
7: Solder (250 to 300 ° C.), 18: Cooling water, 1
9: Low temperature solder (150 to 200 ° C.).

【0057】[0057]

【発明の効果】本発明によれば、ムライトを主成分と
し、二酸化珪素、酸化アルミニウムと二酸化珪素とがモ
ル比で1対0.7〜1の複合酸化物、およびアルカリ土
類金属酸化物を含有するセラミック基板を用いることに
より、セラミック絶縁材料と配線導体材料の熱膨張係数
の差によるクラックの発生がなく、また、熱による応力
で発生する基板のクラックおよび基板と半導体部品の接
続部の断線等を防止し、高品質でかつ高信頼性の配線回
路用セラミック基板が得られる。
According to the present invention, mullite is a main component, and silicon dioxide, a composite oxide of aluminum oxide and silicon dioxide in a molar ratio of 1: 0.7 to 1, and an alkaline earth metal oxide. By using the contained ceramic substrate, there will be no cracks due to the difference in thermal expansion coefficient between the ceramic insulating material and the wiring conductor material, and there will be no cracks in the substrate caused by thermal stress and disconnection between the substrate and the semiconductor component. And the like, and a high-quality and highly reliable ceramic substrate for wiring circuits can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の一実施例を示す配線回路用セラミッ
ク基板およびそれを用いた絶縁モジュールの断面図であ
る。
FIG. 1 is a cross-sectional view of a wiring circuit ceramic substrate and an insulating module using the same, showing an embodiment of the present invention.

【図2】 フラックス中のSiO2量と曲げ強さの関係
を示す線図である。
FIG. 2 is a diagram showing the relationship between the amount of SiO 2 in the flux and bending strength.

【図3】 各々曲げ強さとSiO2およびAl23量と
の関係を示す線図である。
FIG. 3 is a diagram showing the relationship between bending strength and the amounts of SiO 2 and Al 2 O 3 , respectively.

【図4】 各々曲げ強さとSiO2およびAl23量と
の関係を示す線図である。
FIG. 4 is a diagram showing the relationship between the bending strength and the amounts of SiO 2 and Al 2 O 3 , respectively.

【図5】 フラックス中のSiO2量と比誘電率の関係
を示す線図である。
FIG. 5 is a diagram showing the relationship between the amount of SiO 2 in the flux and the relative dielectric constant.

【図6】 比誘電率とSiO2量との関係を示す線図で
ある。
FIG. 6 is a diagram showing the relationship between the relative dielectric constant and the amount of SiO 2 .

【図7】 焼成温度と焼成収縮率との関係を示す線図で
ある。
FIG. 7 is a diagram showing the relationship between firing temperature and firing shrinkage.

【図8】 Al23・SiO2量とAl23量との関係
を示す線図である。
8 is a graph showing the relationship between the Al 2 O 3 · SiO 2 amount and the amount of Al 2 O 3.

【図9】 本発明の基板を用いた半導体装置の実装構造
の一例を示す構成図である。
FIG. 9 is a configuration diagram showing an example of a mounting structure of a semiconductor device using the substrate of the present invention.

【符号の説明】[Explanation of symbols]

1…本発明のセラミック絶縁材料、 2…配線導体材
料、 3…本発明の配線回路用セラミック基板、 4…
コバールピン、 5…金−インジウムろう、 6…半導
体部品、 7…はんだ。
DESCRIPTION OF SYMBOLS 1 ... Ceramic insulating material of this invention, 2 ... Wiring conductor material, 3 ... Ceramic substrate for wiring circuits of this invention, 4 ...
Kovar pin, 5 ... Gold-indium solder, 6 ... Semiconductor component, 7 ... Solder.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 篠原 浩一 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 戸田 堯三 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Koichi Shinohara 4026 Kuji Town, Hitachi City, Ibaraki Prefecture Hitachi Research Laboratory, Hitachi Ltd. Production Engineering Research Laboratory, Hitachi, Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】平均粒径5μm以下のムライト粉末を70
重量%以上、平均粒径2μm以下の二酸化珪素粉末を3
0重量%以下、平均粒径1μm以下の酸化アルミニウム
粉末を15重量%以下、ならびに、アルカリ土類金属酸
化物およびアルカリ金属酸化物のうちの少なくとも一方
の粉末を合計1重量%以下含んだ混合粉末を成形して成
形体を得る工程と、 上記成形体を焼成し、焼結体からなるセラミック基板を
得る工程と、 上記セラミック基板に導体層を形成する工程とをこの順
で有することを特徴とする配線回路用セラミック基板の
製造方法。
1. 70% mullite powder having an average particle size of 5 μm or less
3% by weight of silicon dioxide powder with an average particle size of 2 μm or more
A mixed powder containing 0% by weight or less, 15% by weight or less of aluminum oxide powder having an average particle size of 1 μm or less, and 1% by weight or less in total of at least one powder of an alkaline earth metal oxide and an alkali metal oxide. And a step of forming a conductor layer on the ceramic substrate, and a step of forming a conductor layer on the ceramic substrate. A method of manufacturing a ceramic substrate for a wiring circuit.
【請求項2】請求項1において、 前記セラミック基板を得る工程における焼成温度は、1
550〜1680℃であることを特徴とする配線回路用
セラミック基板の製造方法。
2. The firing temperature in the step of obtaining the ceramic substrate according to claim 1,
It is 550-1680 degreeC, The manufacturing method of the ceramic substrate for wiring circuits characterized by the above-mentioned.
【請求項3】請求項1において、 前記アルカリ土類金属酸化物およびアルカリ金属酸化物
のうちの少なくとも一方の粉末は、アルカリ土類金属酸
化物の粉末であることを特徴とする配線回路用セラミッ
ク基板の製造方法。
3. The ceramic for a wiring circuit according to claim 1, wherein the powder of at least one of the alkaline earth metal oxide and the alkaline metal oxide is an alkaline earth metal oxide powder. Substrate manufacturing method.
JP6086578A 1994-04-25 1994-04-25 Method for manufacturing ceramic substrate for wiring circuit Expired - Lifetime JP2523266B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6086578A JP2523266B2 (en) 1994-04-25 1994-04-25 Method for manufacturing ceramic substrate for wiring circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6086578A JP2523266B2 (en) 1994-04-25 1994-04-25 Method for manufacturing ceramic substrate for wiring circuit

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60109112A Division JPS61266350A (en) 1985-05-21 1985-05-21 Ceramic multilayer wiring circuit substrate and manufacture

Publications (2)

Publication Number Publication Date
JPH07237966A true JPH07237966A (en) 1995-09-12
JP2523266B2 JP2523266B2 (en) 1996-08-07

Family

ID=13890897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6086578A Expired - Lifetime JP2523266B2 (en) 1994-04-25 1994-04-25 Method for manufacturing ceramic substrate for wiring circuit

Country Status (1)

Country Link
JP (1) JP2523266B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014227326A (en) * 2013-05-24 2014-12-08 東京窯業株式会社 Heat treatment vessel
CN114478052A (en) * 2022-01-17 2022-05-13 刘松青 Preparation method of high-strength electronic cigarette ceramic atomizing core

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014227326A (en) * 2013-05-24 2014-12-08 東京窯業株式会社 Heat treatment vessel
CN114478052A (en) * 2022-01-17 2022-05-13 刘松青 Preparation method of high-strength electronic cigarette ceramic atomizing core

Also Published As

Publication number Publication date
JP2523266B2 (en) 1996-08-07

Similar Documents

Publication Publication Date Title
US4861646A (en) Co-fired metal-ceramic package
EP0211619B1 (en) A multilayer ceramic circuit board
US4540621A (en) Dielectric substrates comprising cordierite and method of forming the same
US5728470A (en) Multi-layer wiring substrate, and process for producing the same
KR920000968B1 (en) Multilayeren ceramic wiring circuit board and the method of producing the same
KR19980701655A (en) Low dielectric loss glass
JPH0811696B2 (en) Multi-layer glass ceramic substrate and manufacturing method thereof
KR101072125B1 (en) Multi-layer board
JP4059406B2 (en) Method for producing glass ceramic multilayer substrate
JP4610114B2 (en) Manufacturing method of ceramic wiring board
JP2523266B2 (en) Method for manufacturing ceramic substrate for wiring circuit
JP2002193691A (en) Low-permittivity ceramic sintered-compact, method for manufacturing the same, and wiring board using the same
US5786288A (en) Low dielectric ceramic compositions for multilayer ceramic package
JP2648470B2 (en) Ceramic substrate for wiring circuit
KR900006115B1 (en) Mullite - based ceramics material
JPS6357393B2 (en)
JPH04357162A (en) Ceramic material
JP2666744B2 (en) Alumina multilayer wiring board, method of manufacturing the same, and method of manufacturing alumina sintered body
JPH09175855A (en) Low-temperature-baked ceramic composition
JPH1086279A (en) Silicon nitride multilayered substrate and its production
JP4099054B2 (en) Copper metallized composition, wiring board and method for producing the same
KR20230072471A (en) Glass ceramic dielectric material, sintered body and circuit member for high frequency
JP2005179137A (en) Porcelain having excellent high frequency transmission characteristics
JP4929534B2 (en) Low temperature fired ceramic substrate
JP2004161562A (en) Ceramic material for circuit board

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term