JPH07235839A - Variable conductance amplifier - Google Patents

Variable conductance amplifier

Info

Publication number
JPH07235839A
JPH07235839A JP6024366A JP2436694A JPH07235839A JP H07235839 A JPH07235839 A JP H07235839A JP 6024366 A JP6024366 A JP 6024366A JP 2436694 A JP2436694 A JP 2436694A JP H07235839 A JPH07235839 A JP H07235839A
Authority
JP
Japan
Prior art keywords
current
mos transistors
resistance element
circuit
mos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6024366A
Other languages
Japanese (ja)
Inventor
Hiroko Tanba
裕子 丹場
Kazuo Yamakido
一夫 山木戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6024366A priority Critical patent/JPH07235839A/en
Publication of JPH07235839A publication Critical patent/JPH07235839A/en
Pending legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE:To reduce the power consumption and transmission distortion by providing a 1st circuit employing an ohmic resistive element to implement voltage/current conversion with excellent linearity and a 2nd circuit implementing variable control of a mutual conductance to the amplifier. CONSTITUTION:An input voltage Vin applied between inputs inm, imp in a 1st circuit 1 is applied between terminals of an ohmic resistive element R through the source follower operation of transistors(TRs) M1, M2. A gate voltage of TRs M3, M4 is given to gates of TRs M5, M6 of a 2nd circuit 2. Thus, the TRs M5, M6 generate a drain current in response to a drain current of the TRs M3, M4, that is, the current Tin flowing to the resistive element R. A rate of change in an output current IGmc with respect to the input voltage Vin, that is, an output mutual conductance is controlled by controlling variably a current generated from a variable current source with a control voltage Vc.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、可変コンダクタンスア
ンプ、さらにはアナログ入力電圧の電圧/電流変換を行
う可変コンダクタンスアンプに適用して有効な技術に関
するものであって、たとえばRC時定数型アナログフィ
ルターの時定数素子に利用して有効な技術に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique effective when applied to a variable conductance amplifier, and further to a variable conductance amplifier for converting a voltage / current of an analog input voltage, for example, an RC time constant type analog filter. The present invention relates to a technique effectively used for the time constant element of.

【0002】[0002]

【従来の技術】たとえば、RC時定数型のアナログフィ
ルターを半導体集積回路装置において実現しようとする
場合、半導体集積回路装置の製造バラツキ等により、そ
のフィルターの遮断特性あるいは周波数特性にバラツキ
が生じ、目的とする特性を高精度かつ再現性良く得るこ
とが一般に困難である。
2. Description of the Related Art For example, when an RC time constant type analog filter is to be realized in a semiconductor integrated circuit device, variations in the cutoff characteristic or frequency characteristic of the filter occur due to variations in manufacturing of the semiconductor integrated circuit device. It is generally difficult to obtain the characteristics described below with high accuracy and reproducibility.

【0003】従来において、上述した特性バラツキを回
避するためには、スイッチドキャパシタ方式のフィルタ
にするか、あるいはフィルターの時定数をなす容量をト
リミング調整することが行われていた。
Conventionally, in order to avoid the above-mentioned characteristic variation, a switched capacitor type filter has been used or a capacitance forming a time constant of the filter has been trimmed and adjusted.

【0004】しかし、スイッチドキャパシタ方式では、
容量の充放電を高速で繰り返すことを行うので消費電流
が多くなるという問題があった。また、容量のトリミン
グ調整は、そのトリミングを高精度に行おうとするほ
ど、半導体集積回路装置上にて大きな素子面積が必要に
なって、半導体チップの必要面積が増大するという問題
が生じる。しかも、そのトリミング個所は1個所に限ら
ず、複数の素子定数を同時にトリミング修正しなければ
ならない場合が多い。
However, in the switched capacitor system,
Since the charge and discharge of the capacity are repeated at high speed, there is a problem that the current consumption increases. Further, the trimming adjustment of the capacitance requires a larger element area on the semiconductor integrated circuit device as the trimming adjustment is performed with higher accuracy, which causes a problem that the required area of the semiconductor chip increases. Moreover, the number of trimming points is not limited to one, and it is often necessary to trim and correct a plurality of element constants at the same time.

【0005】そこで、本発明者らは、図7および図8に
示すように、アナログフィルター等の時定数素子とくに
抵抗を能動回路によって等価的に実現する、いわゆる可
変コンダクタンスアンプの使用を検討した。
Therefore, the present inventors have examined the use of a so-called variable conductance amplifier that equivalently realizes a time constant element such as an analog filter, especially a resistor, by an active circuit, as shown in FIGS.

【0006】図7に示す回路は、一対のMOSトランジ
スタM5,M6にそれぞれに流れるドレイン電流を定電
流源I1,I2によって定電流制御するとともに、両M
OSトランジスタM5,M6の共通ソースを定電流源I
5に接続してソース結合型の差動アンプを構成し、その
定電流源I5の形成電流を制御電圧Vcで可変操作する
ことにより、入力inm,inp間の電圧Vinによる
出力電流Ioutの変化率いわゆる相互コンダクタンス
Gmを変化させようとするものである。
In the circuit shown in FIG. 7, the drain currents flowing through the pair of MOS transistors M5 and M6 are controlled by the constant current sources I1 and I2.
The common source of the OS transistors M5 and M6 is a constant current source I
5, a source-coupled differential amplifier is configured, and the forming current of the constant current source I5 is variably manipulated by the control voltage Vc, whereby the rate of change of the output current Iout depending on the voltage Vin between the inputs inm and inp. This is intended to change the so-called mutual conductance Gm.

【0007】図8に示す回路は、MOSトランジスタM
1〜M6と定電流源I1〜I4によって構成され、入力
inm,inp間の電圧VinをMOSトランジスタM
1,M2を介してMOSトランジスタMxのソース・ド
レイン間に印加させ、この印加電圧VinによるMOS
トランジスタMxのソース・ドレイン間電流Ixを、M
OSトランジスタM3,M4を介して、MOSトランジ
スタM5,M6が形成する出力電流Ioutに反映させ
るというものであって、MOSトランジスタMxのゲー
ト印加電圧Vcを可変操作することにより、入力電圧V
inによる出力電流Ioutの変化率いわゆる相互コン
ダクタンスGmを変化させる。
The circuit shown in FIG. 8 has a MOS transistor M.
1 to M6 and constant current sources I1 to I4, the voltage Vin between the inputs inm and inp is applied to the MOS transistor M.
1 and M2 are applied between the source and drain of the MOS transistor Mx, and the MOS is applied by the applied voltage Vin.
The source-drain current Ix of the transistor Mx is
The output current Iout formed by the MOS transistors M5 and M6 is reflected via the OS transistors M3 and M4. The gate applied voltage Vc of the MOS transistor Mx is variably manipulated to change the input voltage Vout.
The rate of change of the output current Iout due to in, so-called mutual conductance Gm is changed.

【0008】なお、図8に示した可変コンダクタンスア
ンプに関する文献としては、たとえば以下のようなもの
がある。
Documents relating to the variable conductance amplifier shown in FIG. 8 include, for example, the following.

【0009】(1)アイ・イー・イー・イー・ジャーナ
ル・オブ・ソリッド・ステート・サーキッツ、ボリュー
ム23(1988年6月)750−758ページ(IE
EE,JOURNAL OF SOLID−STATE
CIRCUIT,VOL23,NO.3,JUNE
1988 pp.750−758)。
(1) IEE Journal of Solid State Circuits, Volume 23 (June 1988) pp. 750-758 (IE
EE, JOURNAL OF SOLID-STATE
CIRCUIT, VOL23, NO. 3, JUNE
1988 pp. 750-758).

【0010】(2)同、ボリューム26(1991年6
月)859−867ページ(IEEE,JOURNAL
OF SOLID−STATE CIRCUIT,V
OL26,NO.6,JUNE 1991 PP.85
9−867)。
(2) Volume 26 (6th 1991)
Mon) pp. 859-867 (IEEE, JOURNAL
OF SOLID-STATE CIRCUIT, V
OL26, NO. 6, JUNE 1991 PP. 85
9-867).

【0011】[0011]

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
However, the present inventors have clarified that the above-mentioned technique has the following problems.

【0012】すなわち、図7に示したものでは、共通ソ
ースでの非直線性による伝達歪が大きくなるという問題
が生じる。この非直線歪は、とくに入力電圧Vinの振
幅が大きくなるほど顕著になる。
That is, the structure shown in FIG. 7 causes a problem that the transmission distortion due to the non-linearity in the common source becomes large. This non-linear distortion becomes more remarkable as the amplitude of the input voltage Vin increases.

【0013】また、図8に示したものでは、基板効果な
どによるMOSトランジスMxの非直線性によって、そ
のMOSトランジスタMxのドレイン・ソース間印加電
圧Vinとドレイン・ソース間電流Ixとの間に良好な
直線性が確保できず、したがってこの場合も伝達歪が大
きくなるという問題が生じる。
Further, in the structure shown in FIG. 8, due to the non-linearity of the MOS transistor Mx due to the substrate effect or the like, the drain voltage between the drain-source applied voltage Vin and the drain-source current Ix of the MOS transistor Mx is good. However, the linear distortion cannot be ensured, and in this case, too, the transmission distortion becomes large.

【0014】本発明の目的は、低消費電力化に適すると
ともに、伝達歪を低く保ちながら相互コンダクタンスの
円滑な可変を可能にする、という技術を提供することに
ある。
An object of the present invention is to provide a technique which is suitable for low power consumption and which enables smooth change of mutual conductance while keeping transmission distortion low.

【0015】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
The above and other objects and characteristics of the present invention will be apparent from the description of this specification and the accompanying drawings.

【0016】[0016]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.

【0017】すなわち、反転と非反転の2つの入力間に
印加される入力電圧を第1,第2のMOSトランジスタ
を介してオーム抵抗素子の両端に印加させ、この印加電
圧によるオーム抵抗素子での形成電流が第3,第4のM
OSトランジスタのドレイン電流となるように、かかる
第3,第4のMOSトランジスタのゲート電圧を帰還制
御する第1の回路と、上記第3,第4のMOSトランジ
スタのゲート電圧がゲートに与えられる第5,第6のM
OSトランジスタの共通ソースを可変定電流源で制御す
るとともに、第5,第6のMOSトランジスタにそれぞ
れに流れる電流をカレントミラーによって所定のミラー
比に制御することにより、第6のMOSトランジスタの
ドレインに上記入力電圧から変換された出力電流を得る
第2の回路とを有し、上記可変電流源の形成電流を可変
操作することによって相互コンダクタンスを変化させ
る、というものである。
That is, an input voltage applied between the two inputs, inverting and non-inverting, is applied to both ends of the ohmic resistance element via the first and second MOS transistors, and the ohmic resistance element by this applied voltage is applied. Forming current is 3rd and 4th M
A first circuit for feedback-controlling the gate voltages of the third and fourth MOS transistors so that the drain current of the OS transistor is obtained, and a gate circuit to which the gate voltages of the third and fourth MOS transistors are applied. 5th and 6th M
The common source of the OS transistor is controlled by the variable constant current source, and the currents flowing through the fifth and sixth MOS transistors are controlled by the current mirror to have a predetermined mirror ratio. A second circuit for obtaining an output current converted from the input voltage, and varying the forming current of the variable current source to change the mutual conductance.

【0018】[0018]

【作用】上述した手段によれば、第1の回路では電圧依
存性のないオーム抵抗素子によって直線性にすぐれた電
圧/電流変換を行わせることができるとともに、その変
換電流がMOSトランジスタのゲート電圧に換算されて
第2の回路のMOSトランジスタのゲートに伝達される
ことにより、第2の回路では振幅の非常に小さな電圧入
力によって低歪を保持しながら、相互コンダクタンスの
可変制御を行うことができる。
According to the above-mentioned means, in the first circuit, the voltage / current conversion having excellent linearity can be performed by the ohmic resistance element having no voltage dependency, and the conversion current is the gate voltage of the MOS transistor. By being converted to and transmitted to the gate of the MOS transistor of the second circuit, the second circuit can perform the variable control of the mutual conductance while maintaining the low distortion by the voltage input having the very small amplitude. .

【0019】これにより、低消費電力化に適するととも
に、伝達歪を低く保ちながら相互コンダクタンスの円滑
な可変を可能にする、という目的が達成される。
With this, it is possible to achieve the object that the power consumption is suitable and the mutual conductance can be smoothly varied while keeping the transmission distortion low.

【0020】[0020]

【実施例】以下、本発明の好適な実施例を図面を参照し
ながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described below with reference to the drawings.

【0021】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
In the figures, the same reference numerals indicate the same or corresponding parts.

【0022】図1は本発明の技術が適用された可変コン
ダクタンスアンプの一実施例を示したものであって、1
は入力電圧Vinを電流Iinに変換する第1の回路、
2は第1の回路1にて変換された電流Iinが所定の相
互コンダクタンスで出力されるように制御する第2の回
路である。inmは反転入力、inpは非反転入力、V
inは入力電圧、outは出力、IGmcは出力電流、
Vcは入力電圧Vinに対する出力電流IGmcの変化
率いわゆる相互コンダクタンス(Gm)を可変操作する
ための制御電圧、Vddは電源電位である。
FIG. 1 shows an embodiment of a variable conductance amplifier to which the technique of the present invention is applied.
Is a first circuit for converting the input voltage Vin into a current Iin,
Reference numeral 2 is a second circuit that controls the current Iin converted by the first circuit 1 so as to be output with a predetermined transconductance. inm is an inverting input, inp is a non-inverting input, V
in is an input voltage, out is an output, IGmc is an output current,
Vc is a control voltage for variably operating the rate of change of the output current IGmc with respect to the input voltage Vin, so-called mutual conductance (Gm), and Vdd is a power supply potential.

【0023】本発明に係る可変コンダクタンスアンプ
は、電圧/電流変換段をなす第1の回路1と、相互コン
ダクタンス(Gm)制御段をなす第2の回路1によって
構成される。
The variable conductance amplifier according to the present invention comprises a first circuit 1 forming a voltage / current conversion stage and a second circuit 1 forming a mutual conductance (Gm) control stage.

【0024】第1の回路1は、第1〜第4のMOSトラ
ンジスタM1〜4、第1〜第4の定電流源I1〜I4、
およびオーム抵抗素子Rによって形成されている。この
場合、第1,第2のMOSトランジスタM1,M2には
pチャンネル型が、第3,第4のMOSトランジスタM
3,M4にはnチャンネル型がそれぞれ使用されてい
る。
The first circuit 1 includes first to fourth MOS transistors M1 to M4, first to fourth constant current sources I1 to I4,
And an ohmic resistance element R. In this case, the p-channel type is used for the first and second MOS transistors M1 and M2, and the p-channel type is used for the third and fourth MOS transistors M1 and M2.
An n-channel type is used for each of M3 and M4.

【0025】第1のMOSトランジスタM1は、ゲート
が反転入力inmに、ソースが第1の定電流源に、ドレ
インが第3の定電流源I3にそれぞれ接続されている。
第2のMOSトランジスタM2は、ゲートが非反転入力
inmに、ソースが第2の定電流源I2に、ドレインが
第4の定電流源I4にそれぞれ接続されている。各定電
流源I1,I2は互いに同じ電流を、I3,I4はI
1,I2からM3,M4のバイアス電流を減じた電流を
形成するように構成されている。
In the first MOS transistor M1, the gate is connected to the inverting input inm, the source is connected to the first constant current source, and the drain is connected to the third constant current source I3.
The second MOS transistor M2 has a gate connected to the non-inverting input inm, a source connected to the second constant current source I2, and a drain connected to the fourth constant current source I4. The constant current sources I1 and I2 have the same current, and I3 and I4 have I
1, I2 is formed by subtracting the bias currents of M3 and M4.

【0026】第3のMOSトランジスタM3は、ゲート
が第1のMOSトランジスタのドレインに、ドレインが
第1のMOSトランジスタM1のソースおよびオーム抵
抗素子Rの一端に、ソースが基準電位(接地電位)にそ
れぞれ接続されている。第4のMOSトランジスタM4
は、ゲートが第2のMOSトランジスタのドレインに、
ドレインが第2のMOSトランジスタM2のソースおよ
びオーム抵抗素子Rの他端に、ソースが基準電位(接地
電位)にそれぞれ接続されている。
In the third MOS transistor M3, the gate is the drain of the first MOS transistor, the drain is the source of the first MOS transistor M1 and one end of the ohmic resistance element R, and the source is the reference potential (ground potential). Each is connected. Fourth MOS transistor M4
Has a gate at the drain of the second MOS transistor,
The drain is connected to the source of the second MOS transistor M2 and the other end of the ohmic resistance element R, and the source is connected to the reference potential (ground potential).

【0027】オーム抵抗素子Rは電圧/電流特性が直線
(オーム特性)となるような純抵抗素子であって、第1
のMOSトランジスタM1のソースと第2のMOSトラ
ンジスタM2のソースとの間に架橋接続されている。
The ohmic resistance element R is a pure resistance element having a linear voltage / current characteristic (ohmic characteristic).
Is connected between the source of the MOS transistor M1 and the source of the second MOS transistor M2.

【0028】第2の回路2は、ソースが共通接続された
第5,第6のMOSトランジスタM5,M6、カレント
ミラー回路21、および制御電圧Vcで形成電流が制御
される可変定電流源I5によって形成されている。この
場合、第5,6のMOSトランジスタM5,M6にはn
チャンネル型が使用されている。
The second circuit 2 is constituted by fifth and sixth MOS transistors M5 and M6 whose sources are commonly connected, a current mirror circuit 21, and a variable constant current source I5 whose forming current is controlled by a control voltage Vc. Has been formed. In this case, the fifth and sixth MOS transistors M5 and M6 have n
Channel type is used.

【0029】第5のMOSトランジスタM5は、ゲート
が上記第3のMOSトランジスタM3のゲートに、ドレ
インがカレントミラー回路21の一方の電流形成路にそ
れぞれ接続されている。第6のMOSトランジスタM6
は、ゲートが上記第4のMOSトランジスタM4のゲー
トに、ドレインがカレントミラー回路21の他方の電流
形成路にそれぞれ接続されている。また、両MOSトラ
ンジスタM5,M6の共通ソースは可変定電流回路I5
に接続されている。
The gate of the fifth MOS transistor M5 is connected to the gate of the third MOS transistor M3, and the drain thereof is connected to one current forming path of the current mirror circuit 21. Sixth MOS transistor M6
Has a gate connected to the gate of the fourth MOS transistor M4 and a drain connected to the other current forming path of the current mirror circuit 21. The common source of both MOS transistors M5 and M6 is a variable constant current circuit I5.
It is connected to the.

【0030】次に、動作について説明する。Next, the operation will be described.

【0031】第1の回路1では、反転と非反転の2つの
入力inm,inp間に印加される入力電圧Vinが、
第1,第2のMOSトランジスタM1,M2のソースフ
ォロワ動作によって、オーム抵抗素子Rの両端に印加さ
れる。これにより、抵抗素子Rには、上記印加電圧Vi
nと抵抗素子Rの抵抗値に応じた電流Iin(Iin=
Vin/R)が流れる。この電流Iinは第3,第4の
MOSトランジスタM3,M4のドレインに流れる。
In the first circuit 1, the input voltage Vin applied between two inversion and non-inversion inputs inm and inp is
The source follower operation of the first and second MOS transistors M1 and M2 applies the voltage across the ohmic resistance element R. As a result, the applied voltage Vi is applied to the resistance element R.
n according to the resistance value of the resistance element R and Iin (Iin =
Vin / R) flows. This current Iin flows into the drains of the third and fourth MOS transistors M3 and M4.

【0032】このとき、第3,第4のMOSトランジス
タM3,M4のゲート電圧Vg3,Vg4は、上記抵抗
素子Rでの形成電流をIinとすると、I1−I3+I
in、I2−I4−Iinがドレイン電流となるような
電圧に帰還制御される。つまり、抵抗素子Rでの形成電
流Iin分だけM3,M4のゲート電圧Vg3,Vg4
に変化を生じる。このようにして、抵抗素子Rによって
入力電圧Vinから変換された電流Iinは、ゲート電
圧Vg3,Vg4に換算された形で取り出されて第2の
回路2へ伝達される。
At this time, the gate voltages Vg3 and Vg4 of the third and fourth MOS transistors M3 and M4 are I1-I3 + I, where Iin is the forming current in the resistance element R.
Feedback control is performed to a voltage such that in and I2-I4-Iin become drain currents. That is, the gate voltages Vg3 and Vg4 of M3 and M4 are equal to the forming current Iin of the resistance element R.
Change. In this way, the current Iin converted from the input voltage Vin by the resistance element R is taken out in the form of being converted into the gate voltages Vg3 and Vg4 and transmitted to the second circuit 2.

【0033】第2の回路2では、上記形成電流Iinを
ドレイン電流として流す第3,第4のMOSトランジス
タM3,M4のゲート電圧Vg3,Vg4が、第5,第
6のMOSトランジスタM5,M6のゲートに与えられ
る。これにより、第5,第6のMOSトランジスタM
5,M6は、一種のカレントミラーにより、第3,第4
のトランジスタM3,M4のドレイン電流すなわち抵抗
Rに流れる電流Iinに応じたドレイン電流を形成する
ようになる。
In the second circuit 2, the gate voltages Vg3 and Vg4 of the third and fourth MOS transistors M3 and M4, which flow the formation current Iin as a drain current, are the same as those of the fifth and sixth MOS transistors M5 and M6. Given to the gate. As a result, the fifth and sixth MOS transistors M
5 and M6 are a third current and a fourth current due to a kind of current mirror.
The drain current of the transistors M3 and M4, that is, the drain current corresponding to the current Iin flowing through the resistor R is formed.

【0034】このとき、第6のMOSトランジスタM6
のドレイン側には、カレントミラー回路21によって、
第5のMOSトランジスタM5のドレイン側に流れるの
と同じ電流が供給される。一方、両MOSトランジスタ
M5,M6の合計ソース電流は可変定電流源I5が形成
する電流に制限される。
At this time, the sixth MOS transistor M6
On the drain side of the current mirror circuit 21,
The same current as that flowing to the drain side of the fifth MOS transistor M5 is supplied. On the other hand, the total source current of both MOS transistors M5 and M6 is limited to the current formed by the variable constant current source I5.

【0035】この結果、第6のMOSトランジスタM6
のドレインから出力outを引き出した場合、その出力
outには、上記抵抗素子Rが形成する電流Iinに対
して一定の比例関係を持つ出力電流IGmc(=Iou
t)が得られるとともに、その出力電流IGmcの入力
電圧Vinに対する変化率いわゆる相互コンダクタンス
が上記可変定電流源I5の形成電流に依存するようにな
る。
As a result, the sixth MOS transistor M6
When the output out is drawn from the drain of the output current IGmc (= Iou), the output out has a constant proportional relationship with the current Iin formed by the resistance element R.
t) is obtained, and the rate of change of the output current IGmc with respect to the input voltage Vin, so-called mutual conductance, depends on the forming current of the variable constant current source I5.

【0036】以上のように、第1の回路1では、電圧依
存性のないオーム抵抗素子Rによって直線性にすぐれた
電圧/電流変換を行わせることができる。これととも
に、その変換電流IinがMOSトランジスタM3,M
4のゲート電圧に換算されて第2の回路2のMOSトラ
ンジスタM5,M6のゲートに伝達される。ここで、M
OSトランジスタM3,M4のドレイン電流変化をその
ゲート電圧変化に換算した場合、MOSトランジスタM
3,M4の増幅作用(相互コンダクタンス)により、そ
のゲート電圧変化はドレイン電流変化に対して非常に小
さなものとなる。
As described above, in the first circuit 1, the voltage / current conversion excellent in linearity can be performed by the ohmic resistance element R having no voltage dependence. At the same time, the converted current Iin is transferred to the MOS transistors M3, M
It is converted into a gate voltage of 4 and transmitted to the gates of the MOS transistors M5 and M6 of the second circuit 2. Where M
When the change in the drain current of the OS transistors M3 and M4 is converted into the change in the gate voltage, the MOS transistor M
Due to the amplification effect (transconductance) of M3 and M4, the change in the gate voltage becomes very small with respect to the change in the drain current.

【0037】したがって、第2の回路2では、振幅の非
常に小さな電圧入力によって低歪率を保持しながら、相
互コンダクタンスの可変制御を行うことができる。これ
により、低消費電力化に適するとともに、伝達歪を低く
保ちながら相互コンダクタンスを円滑に可変させること
ができる。
Therefore, in the second circuit 2, the transconductance can be variably controlled while maintaining the low distortion rate by the voltage input having a very small amplitude. This is suitable for low power consumption, and the mutual conductance can be smoothly varied while keeping the transmission distortion low.

【0038】図1に示した回路の動作を数式モデルを使
って説明すると、次のようになる。
The operation of the circuit shown in FIG. 1 will be described below using a mathematical model.

【0039】上述したように、入力電圧Vinによって
抵抗素子Rに流れる電流Iinは、 Iin=Vin/R となり、この電流IinがMOSトランジスタM3,M
4に流れ込む。
As described above, the current Iin flowing through the resistance element R due to the input voltage Vin is Iin = Vin / R, and this current Iin is the MOS transistors M3, M.
Pour into 4.

【0040】M3,M4のゲート電圧Vg3,Vg4
は、M3,M4の相互コンダクタンスをgm3,gm4
とした場合、上記電流Iinの変化ΔIinに対して ΔVg3=ΔIin/gm3 ΔVg4=ΔIin/gm4 だけ変化する。このように変化するゲート電圧Vg3,
Vg4がGm制御段をなす第2の回路2に入力される。
Gate voltages Vg3 and Vg4 of M3 and M4
Is the transconductance of M3, M4 gm3, gm4
In this case, ΔVg3 = ΔIin / gm3 ΔVg4 = ΔIin / gm4 changes with respect to the change ΔIin of the current Iin. The gate voltage Vg3 that changes in this way
Vg4 is input to the second circuit 2 forming the Gm control stage.

【0041】上記ゲート電圧Vg3,Vg4がゲートに
入力されることにより、M5,M6での形成電流の変化
分ΔIm5,ΔIm6は、M5,M6の相互コンダクタ
ンスをgm5,gm6とすれば、 ΔIm5=gm5・ΔVg3 ΔIm6=gm6・ΔVg4 で表すことができる。
By inputting the gate voltages Vg3 and Vg4 to the gates, the variations ΔIm5 and ΔIm6 of the forming current in M5 and M6 are ΔIm5 = gm5 if the mutual conductances of M5 and M6 are gm5 and gm6. -ΔVg3 ΔIm6 = gm6 · ΔVg4

【0042】ここで、M6のドレインから取り出される
出力電流IGmcの変化分ΔIGmcは、M6のドレイ
ン側電流がカレントミラー回路21によってM5のドレ
イン側電流と同じになるように制御される。したがっ
て、定電流源I1〜I5の形成電流をI1〜I5とし、
MOSトランジスタM3〜M6のチャンネル幅/長をW
3/L3〜W6/L6とすれば、 ΔIGmc=ΔIm5−ΔIm6 =gm5・ΔVg3−gm6・ΔVg4 =2ΔIin・gm5/gm3 =2ΔIin・√〔{β5・I5・W5/L5}/{β
3(I1−I3)W3/L3}〕 と表すことができる。
Here, the change amount ΔIGmc of the output current IGmc extracted from the drain of M6 is controlled by the current mirror circuit 21 so that the drain side current of M6 becomes the same as the drain side current of M5. Therefore, the forming currents of the constant current sources I1 to I5 are I1 to I5,
Set the channel width / length of MOS transistors M3 to M6 to W
3 / L3 to W6 / L6, ΔIGmc = ΔIm5-ΔIm6 = gm5 · ΔVg3-gm6 · ΔVg4 = 2ΔIin · gm5 / gm3 = 2ΔIin · √ [{β5 · I5 · W5 / L5} / {β
3 (I1-I3) W3 / L3}].

【0043】ここで、 gm5=gm6=√{2(β5・I5・W5/L5) gm3=gm4=√{2β3(I1−I3)W3/L
3} とすれば、入力電圧Vinに対する出力電流IGmcの
変化率すなわち出力相互コンダクタンスGmは、 Gm=ΔIGmc/ΔVin =2√〔(β5・I5・W5/L5)/{β3(I1−
I3)・W3/L3}〕/R となる。
Here, gm5 = gm6 = √ {2 (β5 · I5 · W5 / L5) gm3 = gm4 = √ {2β3 (I1-I3) W3 / L
3}, the rate of change of the output current IGmc with respect to the input voltage Vin, that is, the output transconductance Gm is: Gm = ΔIGmc / ΔVin = 2√ [(β5 · I5 · W5 / L5) / {β3 (I1-
I3) · W3 / L3}] / R.

【0044】したがって、可変定電流源I5の形成電流
I5を制御電圧Vcで可変制御することによって、入力
電圧Vinに対する出力電流IGmcの変化率すなわち
出力相互コンダクタンスGmを制御することができる。
Therefore, the rate of change of the output current IGmc with respect to the input voltage Vin, that is, the output transconductance Gm can be controlled by variably controlling the forming current I5 of the variable constant current source I5 with the control voltage Vc.

【0045】さらに、ここで注目すべきことは、Gm制
御段をなす第2の回路2の入力電圧Vg3,Vg4が第
1の回路1の入力電圧Vinの1/(gm3・R)に縮
小されることである。したがって、その電圧振幅は非常
に小さく、これにより第2の回路2での相互コンダクタ
ンスGmの可変は、伝達歪を低く保ったまま行うことが
できる。また、同じ理由により、第1の回路1の入力電
圧Vinのダイナミックレンジを大きくすることもでき
る。
Further, it should be noted that the input voltages Vg3 and Vg4 of the second circuit 2 forming the Gm control stage are reduced to 1 / (gm3 · R) of the input voltage Vin of the first circuit 1. Is Rukoto. Therefore, the voltage amplitude thereof is very small, whereby the transconductance Gm in the second circuit 2 can be varied while keeping the transmission distortion low. Also, for the same reason, the dynamic range of the input voltage Vin of the first circuit 1 can be increased.

【0046】図2はこの発明の第2の実施例による可変
コンダクタンスアンプを示す。
FIG. 2 shows a variable conductance amplifier according to the second embodiment of the present invention.

【0047】この第2の実施例では、上述した可変コン
ダクタンスアンプにおいて、可変電流源I5に代えて、
カレントミラー回路21の一方の電流形成路と他方の電
流形成路のカレントミラー比を切り換えることにより、
入力電圧Vinよる出力電流IGmcの変化率すなわち
相互コンダクタンスGmを可変設定するようにしてあ
る。
In the second embodiment, in the variable conductance amplifier described above, instead of the variable current source I5,
By switching the current mirror ratio of one current forming path and the other current forming path of the current mirror circuit 21,
The rate of change of the output current IGmc depending on the input voltage Vin, that is, the mutual conductance Gm is variably set.

【0048】図2において、M7はカレントミラー回路
21の一方の電流形成路をなすpチャンネルMOSトラ
ンジスタ、M8,M81〜M84はその他方の電流形成
路をなすpチャンネルMOSトランジスタである。ま
た、M6,M61〜M64は上記カレントミラー回路2
1の他方の電流形成路にドレインが接続されるMOSト
ランジスタであって、上記他方の電流形成路のMOSト
ランジスタM8,M81〜M84に対応して設けられて
いる。211はCMOSスイッチ回路であって、上記M
OSトランジスタM6,M61〜M64およびM8,M
81〜M84の並列接続状態を互いに連動して切り換え
る。この切り換えによる並列接続されるMOSトランジ
スタの組み合わせによってカレントミラー比が段階的に
可変設定され、このようにしてカレントミラー比を可変
制御することにより、入力電圧Vinに対する出力電流
IGmcの変化率すなわち出力相互コンダクタンスGm
を制御することができる。C1〜C4はスイッチ回路2
11の制御信号である。
In FIG. 2, M7 is a p-channel MOS transistor forming one current forming path of the current mirror circuit 21, and M8 and M81 to M84 are p-channel MOS transistors forming the other current forming path. Further, M6, M61 to M64 are the current mirror circuit 2 described above.
A MOS transistor whose drain is connected to the other current forming path of No. 1 is provided corresponding to the MOS transistors M8, M81 to M84 of the other current forming path. 211 is a CMOS switch circuit,
OS transistors M6, M61 to M64 and M8, M
The parallel connection states of 81 to M84 are switched in association with each other. The current mirror ratio is variably set stepwise by the combination of the MOS transistors connected in parallel by this switching, and the change rate of the output current IGmc with respect to the input voltage Vin, that is, the output mutual change, is set by variably controlling the current mirror ratio. Conductance Gm
Can be controlled. C1 to C4 are switch circuits 2
11 is a control signal.

【0049】なお、MOSトランジスタM6,M61〜
M64およびM8,M81〜M84の各素子サイズ(チ
ャンネル幅/長)に重みづけをすれば、上記カレントミ
ラー比の可変制御を広範囲に行わせることができる。
The MOS transistors M6 and M61-
By weighting the element sizes (channel width / length) of M64 and M8, M81 to M84, the variable control of the current mirror ratio can be performed in a wide range.

【0050】図3はこの発明の第3の実施例による可変
コンダクタンスアンプを示す。
FIG. 3 shows a variable conductance amplifier according to the third embodiment of the present invention.

【0051】この第3の実施例では、図1または図2に
示した実施例に加え、第1のカレントミラー回路21か
らの出力電流IGmcをさらにカレントミラー伝達する
第2のカレントミラー回路22を設けている。この第2
のカレントミラー回路22は、その一方の電流形成路と
他方の電流形成路に接続された定電流源I16,I17
と共に、第1のカレントミラー回路21から取り出され
る出力電流IGmcをバッファ伝達(緩衝伝達)する出
力段を形成する。
In the third embodiment, in addition to the embodiment shown in FIG. 1 or 2, a second current mirror circuit 22 for further current mirror transmitting the output current IGmc from the first current mirror circuit 21 is provided. It is provided. This second
Of the current mirror circuit 22 of the constant current sources I16 and I17 connected to the current forming path on one side and the current forming path on the other side.
Together with this, it forms an output stage for buffer-transmitting (buffer-transmitting) the output current IGmc taken out from the first current mirror circuit 21.

【0052】これにより、第1のカレントミラー回路2
1内のMOSトランジスタM6のドレイン電圧が出力o
ut側からの影響で変動するのが防止されるようになっ
て、高精度の可変コンダクタンスアンプが実現できるよ
うになる。
As a result, the first current mirror circuit 2
The drain voltage of the MOS transistor M6 in 1 is output o
The fluctuation due to the influence from the ut side is prevented, and a highly accurate variable conductance amplifier can be realized.

【0053】図4は、この発明の可変コンダクタンスア
ンプの第4の実施例であって、とくに図3に示した可変
コンダクタンスアンプのさらに詳細な実施例を示す。
FIG. 4 shows a fourth embodiment of the variable conductance amplifier of the present invention, and more particularly shows a more detailed embodiment of the variable conductance amplifier shown in FIG.

【0054】図4において、pチャンネルMOSトラン
ジスタMI1a,MI1bおよびMI2a,MI2は、
一定のゲート電圧Vpa,Vpbを与えられて第1およ
び第2の定電流源I1,I2を形成する。nチャンネル
MOSトランジスタMI3およびMI4は、一定のゲー
ト電圧Vnaを与えられて第3および第4の定電流源I
3,I4を形成する。nチャンネルMOSトランジスタ
MI5は、ゲート電圧として可変制御電圧Vcを与えら
れることにより可変定電流源(第5の定電流源)I5を
形成する。nチャンネルMOSトランジスタMI6a,
MI6bおよびMI7a,MI7bは、一定のゲート電
圧Vna,Vnbを与えられて第6,第7の定電流源I
6,I7を形成する。
In FIG. 4, p-channel MOS transistors MI1a, MI1b and MI2a, MI2 are
Given constant gate voltages Vpa and Vpb, the first and second constant current sources I1 and I2 are formed. The n-channel MOS transistors MI3 and MI4 are supplied with a constant gate voltage Vna and are supplied with the third and fourth constant current sources I.
3 and I4 are formed. The n-channel MOS transistor MI5 forms the variable constant current source (fifth constant current source) I5 by being supplied with the variable control voltage Vc as the gate voltage. n-channel MOS transistor MI6a,
MI6b and MI7a, MI7b are supplied with constant gate voltages Vna, Vnb and are supplied with the sixth and seventh constant current sources I.
6 and I7 are formed.

【0055】pチャンネルMOSトランジスタM7a,
M8a,M7b,M8bは、M7aとM7bの組および
M8aとM8bの組がそれぞれに直列接続されるととも
に、M7bのゲートとドレインが共通接続されてM8b
のゲートに接続され、かつM8aのゲートとドレインが
共通接続されてM7aのゲートに接続されることによ
り、2つの電流形成路の電流を互いに同じに揃えるよう
に動作する第1のカレントミラー回路21を形成する。
P-channel MOS transistor M7a,
M8a, M7b, and M8b are connected in series with the set of M7a and M7b and the set of M8a and M8b, respectively, and the gate and drain of M7b are connected in common to M8b.
The first current mirror circuit 21 that operates so that the currents in the two current forming paths are equalized to each other by being connected to the gate of M8a and the gate and drain of M8a are commonly connected to the gate of M7a. To form.

【0056】pチャンネルMOSトランジスタM9a,
M10a,M9b,M10bは、M9aとM9bの組お
よびM10aとM10bの組がそれぞれに直列接続され
るとともに、M9bのゲートとドレインが共通接続され
てM10bのゲートに接続され、M10aのゲートとド
レインが共通接続されてM9aのゲートに接続されるこ
とにより、2つの電流形成路の電流を互いに同じに揃え
るように動作する第2のカレントミラー回路22を形成
する。
P-channel MOS transistor M9a,
M10a, M9b, and M10b are connected in series to the set of M9a and M9b and the set of M10a and M10b, respectively, and the gate and drain of M9b are commonly connected to the gate of M10b. A second current mirror circuit 22 that operates so as to make the currents in the two current forming paths equal to each other is formed by being commonly connected and connected to the gate of M9a.

【0057】同図に示した実施例では、カレントミラー
回路21,22での形成電流が相互のミラー制御によっ
て高精度に決定され、これにより可変コンダクタンスア
ンプの精度をさらに高めることができる。
In the embodiment shown in the same figure, the forming currents in the current mirror circuits 21 and 22 are determined with high precision by mutual mirror control, whereby the precision of the variable conductance amplifier can be further improved.

【0058】なお、図において、MOSトランジスタM
B1,MB2,MB3,MB4a,MB4b,MB5
a,MB5b,MB6,MB7は、定電流源を形成する
MOSトランジスタのゲート電圧を生成するためのもの
である。
In the figure, the MOS transistor M
B1, MB2, MB3, MB4a, MB4b, MB5
a, MB5b, MB6, and MB7 are for generating the gate voltage of the MOS transistor forming the constant current source.

【0059】また、M1,M2,M3〜M6,MI1
b,MI2b,M7a,M7b,M8a,M8b,M9
a,M9b,M10a,M10b,MI6b,MI7
b,MB4b,MB5Bは低しきい値型のMOSトラン
ジスタであり、他は標準しきい値型のMOSトランジス
タである。
Further, M1, M2, M3 to M6, MI1
b, MI2b, M7a, M7b, M8a, M8b, M9
a, M9b, M10a, M10b, MI6b, MI7
b, MB4b and MB5B are low threshold type MOS transistors, and the others are standard threshold type MOS transistors.

【0060】図5は、特に制限されないが、この発明に
よる可変コンダクタンスアンプを使用した2次バターワ
ース・ローパスフィルタの実施例を示す。
FIG. 5 shows an embodiment of a second-order Butterworth low-pass filter using the variable conductance amplifier according to the present invention, although not particularly limited thereto.

【0061】同図において、101は第1の可変コンダ
クタンスアンプ、102は第2の可変コンダクタンスア
ンプ、103は第3のオペアンプである。201は可変
コンダクタンスアンプ101,102の相互コンダクタ
ンスGmを可変制御するGm制御回路(Gmコントロー
ル回路)である。Cは第1の容量素子、2Cは第2の容
量素子である。
In the figure, 101 is a first variable conductance amplifier, 102 is a second variable conductance amplifier, and 103 is a third operational amplifier. A Gm control circuit (Gm control circuit) 201 variably controls the mutual conductance Gm of the variable conductance amplifiers 101 and 102. C is a first capacitive element, and 2C is a second capacitive element.

【0062】各可変コンダクタンスアンプ101,10
2はそれぞれ、出力側から反転入力(−)側への負帰還
によって出力端子と非反転入力端子間の電位差を電流に
変換し、容量の充放電を行う。
Each variable conductance amplifier 101, 10
2 respectively converts the potential difference between the output terminal and the non-inverting input terminal into a current by negative feedback from the output side to the inverting input (-) side, and charges and discharges the capacitance.

【0063】第1の容量素子Cは第3のオペアンプ10
3の出力(Vout)と第2の可変コンダクタンスアン
プ102の非反転入力(+)の間に接続され、第2の容
量素子2Cは第3のオペアンプ103の非反転入力
(+)と基準電位の間に接続されている。
The first capacitive element C is the third operational amplifier 10
3 is connected between the output (Vout) and the non-inverting input (+) of the second variable conductance amplifier 102, and the second capacitive element 2C is connected between the non-inverting input (+) of the third operational amplifier 103 and the reference potential. Is connected in between.

【0064】以上のようにして、可変コンダクタンスア
ンプ101,102の相互コンダクタンス(Gm)と容
量素子C,2Cの容量値を時定数パラメータとするロー
パスフィルタが形成されている。このローパスフィルタ
の伝達特性、とくにカットオフ周波数(遮断周波数)
は、Gm制御回路201による可変可変コンダクタンス
アンプ101,102のGm制御により、適宜に可変調
節することができる。
As described above, the low-pass filter having the mutual conductance (Gm) of the variable conductance amplifiers 101 and 102 and the capacitance values of the capacitive elements C and 2C as time constant parameters is formed. The transfer characteristics of this low-pass filter, especially the cutoff frequency (cutoff frequency)
Can be appropriately variably adjusted by Gm control of the variable variable conductance amplifiers 101 and 102 by the Gm control circuit 201.

【0065】したがって、図5に示したローパスフィル
タを半導体集積回路内に形成した場合は、その半導体集
積回路の製造工程などで生じるバラツキを修正して目的
の特性に正確に合わせることが簡単に行える。
Therefore, when the low-pass filter shown in FIG. 5 is formed in a semiconductor integrated circuit, it is easy to correct variations caused in the manufacturing process of the semiconductor integrated circuit and to accurately match target characteristics. .

【0066】図6は、本発明による可変コンダクタンス
アンプの好適な適用例を示す。
FIG. 6 shows a preferred application example of the variable conductance amplifier according to the present invention.

【0067】同図に示す適用例は無線伝送を利用する携
帯電話機であって、3はベースバンド部、5は無線送受
信部である。
The application example shown in the figure is a mobile phone using wireless transmission, and 3 is a baseband unit and 5 is a wireless transmission / reception unit.

【0068】ベースバンド部3は、音声などの低周波信
号処理を行う第1のデジタル信号処理部(DSP1)3
1、変調や復調などの中間周波信号処理を行う第2のデ
ジタル信号処理部(DSP2)32、マイクロホンから
の音声信号をデジタル化するための低周波用A/D変換
部33、デジタル処理された復調信号をスピーカへ出力
するためにアナログ変換するD/A変換部34、デジタ
ル変調処理された中間周波信号をアナログ変換するD/
A変換部35、中間周波受信信号をデジタル復調処理に
かけるためにデジタル変換するA/D変換部36、A/
D変換およびD/A変換の前後にて高調波信号(雑音)
を除去するためのローパスフィルタ37〜40、および
全体の動作を集中的に制御する論理処理部(MPU)4
1などによって構成されている。
The baseband unit 3 is a first digital signal processing unit (DSP1) 3 for processing low frequency signals such as voice.
1. A second digital signal processing unit (DSP2) 32 for performing intermediate frequency signal processing such as modulation and demodulation, a low frequency A / D conversion unit 33 for digitizing an audio signal from a microphone, digitally processed D / A converter 34 for analog conversion to output the demodulated signal to the speaker, D / A for analog conversion of the digitally modulated intermediate frequency signal
A conversion unit 35, A / D conversion unit 36 for converting the intermediate frequency received signal into a digital signal for digital demodulation processing, A / D conversion unit 36
Harmonic signal (noise) before and after D conversion and D / A conversion
Low pass filters 37 to 40 for removing the above, and a logic processing unit (MPU) 4 for centrally controlling the entire operation.
1 and the like.

【0069】ここで、上記ローパスフィルタ部37〜4
0を本発明による可変コンダクタンスアンプによって構
成すれば、半導体の製造バラツキや、周囲温度に応じ
て、その周波数伝達特性を簡単かつ低消費電力で最適化
制御することができる。
Here, the low pass filter sections 37 to 4 are
If 0 is configured by the variable conductance amplifier according to the present invention, it is possible to easily and optimally control the frequency transfer characteristic with low power consumption according to the manufacturing variations of the semiconductor and the ambient temperature.

【0070】以上、本発明者によってなされた発明を実
施例にもとづき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Needless to say.

【0071】たとえば、MOSトランジスタの導電型
は、使用する機器の電源電圧極性などに応じてpチャン
ネルとNチャンネルが入れ替わることもある。
For example, the conductivity type of a MOS transistor may be switched between the p-channel and the N-channel depending on the power supply voltage polarity of the equipment used.

【0072】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるロー
バスフィルタに適用した場合について説明したが、それ
に限定されるものではなく、たとえばハイパスフィルタ
やバンドパスフィルタなどにも適用できる。
In the above description, the case where the invention made by the present inventor is mainly applied to the low-pass filter which is the field of application which is the background of the invention has been described, but the present invention is not limited to this, and for example, a high-pass filter or It can also be applied to bandpass filters.

【0073】[0073]

【発明の効果】本願において開示される発明のうち、代
表的なものの効果を簡単に説明すれば、下記のとおりで
ある。
The effects of the typical ones of the inventions disclosed in this application will be briefly described as follows.

【0074】すなわち、低消費電力化に適するととも
に、伝達歪を低く保ちながら相互コンダクタンスの円滑
な可変を行わせることができる、という効果が得られ
る。
That is, it is possible to obtain an effect that it is suitable for low power consumption and that the mutual conductance can be smoothly changed while keeping the transmission distortion low.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の技術が適用された可変コンダクタンス
アンプの第1の実施例を示す回路図
FIG. 1 is a circuit diagram showing a first embodiment of a variable conductance amplifier to which the technique of the present invention is applied.

【図2】この発明の第2の実施例による可変コンダクタ
ンスアンプを示す回路図
FIG. 2 is a circuit diagram showing a variable conductance amplifier according to a second embodiment of the present invention.

【図3】この発明の第3の実施例による可変コンダクタ
ンスアンプを示す回路図
FIG. 3 is a circuit diagram showing a variable conductance amplifier according to a third embodiment of the present invention.

【図4】この発明の可変コンダクタンスアンプの第4の
実施例を示す回路図
FIG. 4 is a circuit diagram showing a fourth embodiment of the variable conductance amplifier of the present invention.

【図5】この発明による可変コンダクタンスアンプを使
用したローパスフィルタの実施例を示す回路図
FIG. 5 is a circuit diagram showing an embodiment of a low pass filter using a variable conductance amplifier according to the present invention.

【図6】本発明による可変コンダクタンスアンプの好適
な適用例である携帯電話機の構成を示すブロック図
FIG. 6 is a block diagram showing a configuration of a mobile phone which is a preferred application example of the variable conductance amplifier according to the present invention.

【図7】この発明に先だって検討された可変コンダクタ
ンスアンプの第1の例を示す回路図
FIG. 7 is a circuit diagram showing a first example of a variable conductance amplifier examined prior to the present invention.

【図8】この発明に先だって検討された可変コンダクタ
ンスアンプの第2の例を示す回路図
FIG. 8 is a circuit diagram showing a second example of a variable conductance amplifier examined prior to the present invention.

【符号の説明】[Explanation of symbols]

1 第1の回路 R オーム抵抗素子 Vin 入力電流 IGmc 出力電流 I1〜I4 第1〜第4定電流源 I5 可変定電流源(第5定電流源) M1〜M6 第1〜第6MOSトランジスタ 2 第2の回路 21 カレントミラー回路(第1) 211 CMOSスイッチ回路 22 カレントミラー回路(第2) 101〜103 可変コンダクタンスアンプ 3 携帯電話機のベースバンド部 4 携帯電話機の無線送受信部 37〜40 ローパスフィルタ 1 1st circuit R Ohm resistance element Vin Input current IGmc output current I1 to I4 1st to 4th constant current source I5 Variable constant current source (5th constant current source) M1 to M6 1st to 6th MOS transistor 2 2nd 21 current mirror circuit (first) 211 CMOS switch circuit 22 current mirror circuit (second) 101 to 103 variable conductance amplifier 3 baseband unit of mobile phone 4 wireless transmission / reception unit of mobile phone 37 to 40 low-pass filter

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 オーム抵抗素子と、入力電圧によって上
記オーム抵抗素子に流れる電流がドレイン電流となるよ
うにゲート電圧が帰還制御されるMOSトランジスタ
と、このMOSトランジスタのゲート電圧を入力電圧と
する相互コンダクタンス制御回路とを備えたことを特徴
とする可変コンダクタンスアンプ。
1. An ohmic resistance element, a MOS transistor whose gate voltage is feedback-controlled so that a current flowing through the ohmic resistance element by the input voltage becomes a drain current, and a mutual transistor having the gate voltage of the MOS transistor as an input voltage. A variable conductance amplifier comprising a conductance control circuit.
【請求項2】 オーム抵抗素子と、反転と非反転の2つ
の入力間に印加される入力電圧を上記オーム抵抗素子に
印加する第1,第2のMOSトランジスタと、上記電圧
によるオーム抵抗素子での形成電流がドレイン電流とし
て流れるようにゲート電圧が帰還制御される第3,第4
のMOSトランジスタと、上記第3,第4のMOSトラ
ンジスタのゲート電圧がゲートに与えられる第5,第6
のMOSトランジスタと、上記第5,第6のMOSトラ
ンジスタにそれぞれに流れる電流を所定のミラー比に制
御するカレントミラー回路とを有し、上記第5または第
6のMOSトランジスタのドレインから上記入力電圧に
応じた出力電流を取り出すとともに、上記第5,第6の
MOSトランジスタに流れる電流を可変制御することに
より上記入力電圧による出力電流の変化率を可変制御さ
せることを特徴とする可変コンダクタンスアンプ。
2. An ohmic resistance element, first and second MOS transistors for applying an input voltage applied between two inputs, inverting and non-inverting, to the ohmic resistance element, and an ohmic resistance element based on the voltage. The third and fourth gate voltages are feedback controlled so that the forming current of the gate flows as the drain current.
And the fifth and sixth MOS transistors whose gate voltages are applied to the gate voltages of the third and fourth MOS transistors.
And a current mirror circuit for controlling the current flowing through each of the fifth and sixth MOS transistors to a predetermined mirror ratio, and the input voltage from the drain of the fifth or sixth MOS transistor. And a variable conductance amplifier which variably controls the rate of change of the output current according to the input voltage by variably controlling the currents flowing through the fifth and sixth MOS transistors.
【請求項3】 第5,第6のMOSトランジスタの共通
ソース電流を制御する可変定電流源を有し、この可変定
電流源が形成する電流を制御することにより上記入力電
圧による出力電流の変化率を可変制御させることを特徴
とする請求項2に記載の可変コンダクタンスアンプ。
3. A variable constant current source for controlling a common source current of the fifth and sixth MOS transistors, and a change in output current according to the input voltage by controlling a current formed by the variable constant current source. The variable conductance amplifier according to claim 2, wherein the rate is variably controlled.
【請求項4】 第5,第6のMOSトランジスタにそれ
ぞれに流れる電流を所定のミラー比に制御する第1のカ
レントミラー回路と、第5または第6のMOSトランジ
スタのドレインから取り出される出力電流をバッファ伝
達する第2のカレントミラーを有し、この第2のカレン
トミラーを介して上記出力電流を取り出すことを特徴と
する請求項2または3に記載の可変コンダクタンスアン
プ。
4. A first current mirror circuit for controlling a current flowing through each of the fifth and sixth MOS transistors to a predetermined mirror ratio, and an output current extracted from the drain of the fifth or sixth MOS transistor. The variable conductance amplifier according to claim 2 or 3, further comprising a second current mirror for buffer transmission, wherein the output current is taken out through the second current mirror.
【請求項5】 第5または第6のいずれか一方のMOS
トランジスタと、このMOSトランジスタのドレイン電
流を制御するカレントミラー回路内のMOSトランジス
タをそれぞれ、スイッチ回路を介して並列接続された複
数のMOSトランジスタで構成したことを特徴とする請
求項2から4のいずれかに記載の可変コンダクタンスア
ンプ。
5. One of a fifth MOS and a sixth MOS
5. The transistor and the MOS transistor in the current mirror circuit for controlling the drain current of the MOS transistor are each composed of a plurality of MOS transistors connected in parallel via a switch circuit. A variable conductance amplifier according to claim 1.
【請求項6】 オーム抵抗素子と、反転と非反転の2つ
の入力間に印加される入力電圧を上記オーム抵抗素子に
印加する第1,第2のMOSトランジスタと、上記電圧
によるオーム抵抗素子での形成電流がドレイン電流とし
て流れるようにゲート電圧が帰還制御される第3,第4
のMOSトランジスタと、上記第3,第4のMOSトラ
ンジスタのゲート電圧がゲートに与えられる第5,第6
のMOSトランジスタと、上記第5,第6のMOSトラ
ンジスタにそれぞれに流れる電流を所定のミラー比に制
御するカレントミラー回路と、上記第5,第6のMOS
トランジスタに流れる電流を可変制御する手段とを備え
た可変コンダクタンスアンプを有し、この可変コンダク
タンスアンプと容量素子によってフィルタ時定数が形成
されていることを特徴とするローパスフィルタ。
6. An ohmic resistance element, first and second MOS transistors for applying an input voltage applied between two inputs, inverting and non-inverting, to the ohmic resistance element, and an ohmic resistance element based on the voltage. The third and fourth gate voltages are feedback controlled so that the forming current of the gate flows as the drain current.
And the fifth and sixth MOS transistors whose gate voltages are applied to the gate voltages of the third and fourth MOS transistors.
MOS transistor, a current mirror circuit for controlling currents flowing through the fifth and sixth MOS transistors to a predetermined mirror ratio, and the fifth and sixth MOS transistors.
A low-pass filter having a variable conductance amplifier having means for variably controlling a current flowing through a transistor, wherein a filter time constant is formed by the variable conductance amplifier and a capacitive element.
【請求項7】 オーム抵抗素子と、反転と非反転の2つ
の入力間に印加される入力電圧を上記オーム抵抗素子に
印加する第1,第2のMOSトランジスタと、上記電圧
によるオーム抵抗素子での形成電流がドレイン電流とし
て流れるようにゲート電圧が帰還制御される第3,第4
のMOSトランジスタと、上記第3,第4のMOSトラ
ンジスタのゲート電圧がゲートに与えられる第5,第6
のMOSトランジスタと、上記第5,第6のMOSトラ
ンジスタにそれぞれに流れる電流を所定のミラー比に制
御するカレントミラー回路と、上記第5,第6のMOS
トランジスタに流れる電流を可変制御する手段とを備え
た可変コンダクタンスアンプを有し、この可変コンダク
タンスアンプと容量素子によって形成されるローパスフ
ィルタを信号処理経路に設けたことを特徴とする携帯電
話機。
7. An ohmic resistance element, first and second MOS transistors for applying an input voltage applied between two inputs, inverting and non-inverting, to the ohmic resistance element, and an ohmic resistance element based on the voltage. The third and fourth gate voltages are feedback controlled so that the forming current of the gate flows as the drain current.
And the fifth and sixth MOS transistors whose gate voltages are applied to the gate voltages of the third and fourth MOS transistors.
MOS transistor, a current mirror circuit for controlling currents flowing through the fifth and sixth MOS transistors to a predetermined mirror ratio, and the fifth and sixth MOS transistors.
A mobile phone having a variable conductance amplifier including means for variably controlling a current flowing through a transistor, and a low-pass filter formed by the variable conductance amplifier and a capacitive element being provided in a signal processing path.
JP6024366A 1994-02-22 1994-02-22 Variable conductance amplifier Pending JPH07235839A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6024366A JPH07235839A (en) 1994-02-22 1994-02-22 Variable conductance amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6024366A JPH07235839A (en) 1994-02-22 1994-02-22 Variable conductance amplifier

Publications (1)

Publication Number Publication Date
JPH07235839A true JPH07235839A (en) 1995-09-05

Family

ID=12136202

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6024366A Pending JPH07235839A (en) 1994-02-22 1994-02-22 Variable conductance amplifier

Country Status (1)

Country Link
JP (1) JPH07235839A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002544737A (en) * 1999-05-13 2002-12-24 ハネウェル・インコーポレーテッド Output buffer with independently controllable current mirror leg
US7088860B2 (en) 2001-03-28 2006-08-08 Canon Kabushiki Kaisha Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus
JP2010263405A (en) * 2009-05-07 2010-11-18 Renesas Electronics Corp Amplifier and rf power module using the same
CN102843101A (en) * 2011-06-20 2012-12-26 苏州科山微电子科技有限公司 Variable gain low-noise amplifier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002544737A (en) * 1999-05-13 2002-12-24 ハネウェル・インコーポレーテッド Output buffer with independently controllable current mirror leg
US7088860B2 (en) 2001-03-28 2006-08-08 Canon Kabushiki Kaisha Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus
US7512271B2 (en) 2001-03-28 2009-03-31 Canon Kabushiki Kaisha Dynamically reconfigurable signal processing circuit, pattern recognition apparatus, and image processing apparatus
JP2010263405A (en) * 2009-05-07 2010-11-18 Renesas Electronics Corp Amplifier and rf power module using the same
CN102843101A (en) * 2011-06-20 2012-12-26 苏州科山微电子科技有限公司 Variable gain low-noise amplifier

Similar Documents

Publication Publication Date Title
JP3318725B2 (en) Analog filter circuit
Mahmoud et al. Low-voltage digitally controlled fully differential current conveyor
KR100946815B1 (en) Programmable low noise amplifier and method
JPH0779121A (en) Calculation transconductance amplifier of wide tuning range
JP3361021B2 (en) Filter circuit
US5578964A (en) CMOS differential operational amplifier
JP3411905B2 (en) CMOS differential voltage controlled logarithmic attenuator and method thereof
KR20030048776A (en) Exponential function generator implemented by CMOS process and variable gain amplifier using the same
US7423482B2 (en) Circuit configuration having a feedback operational amplifier
US4731590A (en) Circuits with multiple controlled gain elements
US6346804B2 (en) Impedance conversion circuit
El-Adawy et al. Low voltage digitally controlled CMOS current conveyor
JP4098701B2 (en) Variable time constant circuit and filter circuit using the same
EP1435693A1 (en) Amplification circuit
JPH07235839A (en) Variable conductance amplifier
US4749957A (en) Semiconductor transconductor circuits
JP3332115B2 (en) Multi-input transistor and multi-input transconductor circuit
US5576646A (en) Transconductor circuit with high-linearity double input and active filter thereof
EP0765543B1 (en) Differential amplifier with common-mode rejection for low supply voltages
CN108781062B (en) Variable gain amplifier
JP2008514130A (en) Linear transconductance cell with wide tuning range
US20030222717A1 (en) Variable gain amplifier having improved gain slope characteristic and linearity
Lo et al. AG m-C continuous-time analog filter for IEEE 802.11 a/b/g/n wireless LANs
JPH09504938A (en) Transconductance amplifier with digitally variable transconductance, variable gain stage and automatic gain control circuit comprising such variable gain stage
US9582687B2 (en) Reconfigurable integrator/differentiator circuit using current follower based simulated inductor