JPH07235465A - Semiconductor device and fabrication thereof - Google Patents
Semiconductor device and fabrication thereofInfo
- Publication number
- JPH07235465A JPH07235465A JP2286894A JP2286894A JPH07235465A JP H07235465 A JPH07235465 A JP H07235465A JP 2286894 A JP2286894 A JP 2286894A JP 2286894 A JP2286894 A JP 2286894A JP H07235465 A JPH07235465 A JP H07235465A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- aluminum
- wiring layer
- alloy layer
- titanium alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は半導体装置およびその製
造方法に係り、詳しくは、表面に反射防止膜を設けた積
層構造を成す配線層の構造およびその製造方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a structure of a wiring layer having a laminated structure having an antireflection film on its surface and a method of manufacturing the same.
【０００２】近年、半導体装置の高集積化に伴い、配線
幅についても０．５μm 程度かそれ以下に微細化するこ
とが要求されている。配線の微細化により問題となる事
柄には、エレクトロマイグレーション（以下、ＥＭと
略す）耐性およびストレスマイグレーション（以下、Ｓ
Ｍと略す）耐性の劣化、配線抵抗の増大、配線層表
面の反射（ハレーション）によるフォトリソグラフィ工
程の精度低下、などがある。そこで、これらの問題を解
決することが可能な配線層が望まれている。In recent years, with the high integration of semiconductor devices, it has been required to reduce the wiring width to about 0.5 μm or less. Electron migration (hereinafter abbreviated as EM) resistance and stress migration (hereinafter S
(Hereinafter abbreviated as “M”) resistance, wiring resistance increases, and accuracy of the photolithography process decreases due to reflection (halation) on the surface of the wiring layer. Therefore, a wiring layer capable of solving these problems is desired.
【０００３】[0003]
【従来の技術】図５に、従来の配線層を用いた半導体装
置の断面図を示す。単結晶シリコン基板１００の上に
は、ＣＶＤ法により、膜厚；２００nmのシリコン酸化膜
１０１が形成されている。酸化膜１０１の上には、マグ
ネトロンスパッタ法により、膜厚；５００nmのアルミ・
シリコン・銅（Ａｌ−１重量％Ｓｉ−０．５重量％Ｃ
ｕ）合金層１０２が堆積されている。合金層１０２の上
には、スパッタターゲットにチタン（Ｔｉ）を用い、ス
パッタガスにアルゴンと窒素との混合ガス（Ａｒ／
Ｎ2 ）を用いた反応性スパッタ法により、反射防止膜と
して膜厚；２０nmの窒化チタン（ＴｉＮ）層１０３が形
成されている。この反応性スパッタ法では、スパッタガ
ス中の窒素がスパッタされたＴｉと共に合金層１０２上
に堆積し、窒素とＴｉとが反応してＴｉＮ層１０３が形
成される。この各層１０２，１０３がパターニングされ
て配線層１０４が形成される。2. Description of the Related Art FIG. 5 is a sectional view of a semiconductor device using a conventional wiring layer. A silicon oxide film 101 having a thickness of 200 nm is formed on the single crystal silicon substrate 100 by the CVD method. Aluminum oxide with a thickness of 500 nm is formed on the oxide film 101 by the magnetron sputtering method.
Silicon / Copper (Al-1 wt% Si-0.5 wt% C
u) The alloy layer 102 is deposited. On the alloy layer 102, titanium (Ti) is used as a sputter target, and a mixed gas of argon and nitrogen (Ar / Ni) is used as a sputter gas.
A titanium nitride (TiN) layer 103 having a thickness of 20 nm is formed as an antireflection film by a reactive sputtering method using N 2 ). In this reactive sputtering method, nitrogen in the sputtering gas is deposited on the alloy layer 102 together with sputtered Ti, and the nitrogen and Ti react to form a TiN layer 103. The layers 102 and 103 are patterned to form a wiring layer 104.
【０００４】ＴｉＮ層１０３は一般にキャップメタルと
呼ばれており、配線層１０４表面の反射を抑えてフォト
リソグラフィ工程の精度を向上させるために設けられて
いる。つまり、合金層１０２は反射率が高いため、Ｔｉ
Ｎ層１０３を設けないとすると、合金層１０２をパター
ニングする際に、合金層１０２表面の不要な反射により
レジストパターンの細りが生じやすく、パターンの寸法
および形状の制御が難しい。そこで、反射率の低いＴｉ
Ｎ層１０３を合金層１０２の表面に堆積させることによ
り、合金層１０２表面の不要な反射を抑えるわけであ
る。測定光の波長をフォトリソグラフィ工程の露光で用
いられる３６５nmとした場合、ＴｉＮ層１０３を設ける
ことにより、設けない場合（すなわち、合金層１０２を
直接パターニングする場合）と比較して、配線層１０４
表面の反射率を３０％程度に低減することができる。The TiN layer 103 is generally called a cap metal, and is provided to suppress reflection on the surface of the wiring layer 104 and improve the accuracy of the photolithography process. That is, since the alloy layer 102 has high reflectance, Ti
If the N layer 103 is not provided, when the alloy layer 102 is patterned, the resist pattern is likely to be thinned due to unnecessary reflection on the surface of the alloy layer 102, and it is difficult to control the size and shape of the pattern. Therefore, Ti with low reflectance
By depositing the N layer 103 on the surface of the alloy layer 102, unnecessary reflection on the surface of the alloy layer 102 is suppressed. When the wavelength of the measurement light is 365 nm used in the exposure in the photolithography process, the wiring layer 104 is provided by providing the TiN layer 103, as compared with the case where the TiN layer 103 is not provided (that is, when the alloy layer 102 is directly patterned).
The reflectance of the surface can be reduced to about 30%.
【０００５】[0005]
【発明が解決しようとする課題】ところで、配線の微細
化に伴い、配線層に対してもさらなる性能の向上が求め
られている。しかし、従来の配線層１０４では、ＥＭ耐
性、ＳＭ耐性、配線抵抗などの諸性能が現在要求される
水準を十分に満足することができなくなってきており、
これらの性能をより高めることが要求されている。By the way, with the miniaturization of wiring, further improvement in performance is required for the wiring layer. However, in the conventional wiring layer 104, various performances such as EM resistance, SM resistance, and wiring resistance have become unable to sufficiently satisfy the currently required levels,
It is required to further improve these performances.
【０００６】本発明は上記要求を満足するためになされ
たものであって、その目的は、フォトリソグラフィ工程
の精度を低下させることなく、ＥＭ耐性およびＳＭ耐性
を向上させ配線抵抗を減少させることで信頼性を高める
ことが可能な配線層を備えた半導体装置を提供すること
にある。また、本発明の別の目的は、そのような半導体
装置を容易に製造することが可能な製造方法を提供する
ことにある。The present invention has been made to satisfy the above-mentioned requirements, and an object thereof is to improve EM resistance and SM resistance and reduce wiring resistance without lowering the accuracy of the photolithography process. An object of the present invention is to provide a semiconductor device including a wiring layer capable of improving reliability. Another object of the present invention is to provide a manufacturing method capable of easily manufacturing such a semiconductor device.
【０００７】[0007]
【課題を解決するための手段】請求項１に記載の発明
は、金属配線層の表面に反射防止膜としてのアルミチタ
ン合金層を設けた積層構造を成す配線層を備えたことを
その要旨とする。SUMMARY OF THE INVENTION The invention according to claim 1 is provided with a wiring layer having a laminated structure in which an aluminum titanium alloy layer as an antireflection film is provided on the surface of a metal wiring layer. To do.
【０００８】請求項２に記載の発明は、請求項１に記載
の半導体装置において、前記アルミチタン合金層はＡｌ
3 Ｔｉ、ＡｌＴｉ3 、ＡｌＴｉから成るグループから選
択された１つの相を主成分とすることをその要旨とす
る。According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the aluminum titanium alloy layer is Al.
The main point is that one phase selected from the group consisting of 3 Ti, AlTi 3 , and AlTi is the main component.
【０００９】請求項３に記載の発明は、請求項１または
請求項２に記載の半導体装置において、前記アルミチタ
ン合金層の表面にキャップメタル層を設けたことをその
要旨とする。A third aspect of the present invention is characterized in that, in the semiconductor device according to the first or second aspect, a cap metal layer is provided on the surface of the aluminum-titanium alloy layer.
【００１０】請求項４に記載の発明は、請求項３に記載
の半導体装置において、前記キャップメタル層は窒化チ
タン等の反射防止効果の高い材料から成ることをその要
旨とする。A fourth aspect of the present invention provides the semiconductor device according to the third aspect, wherein the cap metal layer is made of a material having a high antireflection effect such as titanium nitride.
【００１１】請求項５に記載の発明は、請求項１または
請求項２に記載の半導体装置の製造方法において、金属
配線層を形成する工程と、アルミチタン合金をスパッタ
ターゲットとして用いたスパッタ法により前記金属配線
層の表面にアルミチタン合金層を形成する工程と、前記
金属配線層とアルミチタン合金層とをパターニングして
積層構造を成す配線層を形成する工程とを備えたことを
その要旨とする。According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, a step of forming a metal wiring layer and a sputtering method using an aluminum titanium alloy as a sputtering target are used. The gist of the present invention comprises the steps of forming an aluminum-titanium alloy layer on the surface of the metal wiring layer, and patterning the metal wiring layer and the aluminum-titanium alloy layer to form a wiring layer having a laminated structure. To do.
【００１２】請求項６に記載の発明は、請求項１または
請求項２に記載の半導体装置の製造方法において、金属
配線層を形成する工程と、アルミ単体とチタン単体の２
種類のスパッタターゲットを同時にスパッタして前記金
属配線層の表面にアルミチタン合金層を形成する工程
と、前記金属配線層とアルミチタン合金層とをパターニ
ングして積層構造を成す配線層を形成する工程とを備え
たことをその要旨とする。According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first or second aspect, a step of forming a metal wiring layer, and a step of forming aluminum alone and titanium alone are used.
A step of simultaneously sputtering different kinds of sputter targets to form an aluminum titanium alloy layer on the surface of the metal wiring layer; and a step of patterning the metal wiring layer and the aluminum titanium alloy layer to form a wiring layer forming a laminated structure The point is to have and.
【００１３】請求項７に記載の発明は、請求項３に記載
の半導体装置の製造方法において、金属配線層を形成す
る工程と、アルミチタン合金をスパッタターゲットとし
て用いたスパッタ法により前記金属配線層の表面にアル
ミチタン合金層を形成する工程と、前記アルミチタン合
金層の表面にキャップメタル層を形成する工程と、前記
金属配線層とアルミチタン合金層およびキャップメタル
層をパターニングして積層構造を成す配線層を形成する
工程とを備えたことをその要旨とする。According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to the third aspect, the metal wiring layer is formed by a step of forming a metal wiring layer and a sputtering method using an aluminum titanium alloy as a sputtering target. A step of forming an aluminum-titanium alloy layer on the surface of, a step of forming a cap metal layer on the surface of the aluminum-titanium alloy layer, and patterning the metal wiring layer, the aluminum-titanium alloy layer and the cap metal layer to form a laminated structure. The gist of the present invention is to include a step of forming a wiring layer to be formed.
【００１４】請求項８に記載の発明は、請求項３に記載
の半導体装置の製造方法において、金属配線層を形成す
る工程と、アルミ単体とチタン単体の２種類のスパッタ
ターゲットを同時にスパッタして前記金属配線層の表面
にアルミチタン合金層を形成する工程と、前記アルミチ
タン合金層の表面にキャップメタル層を形成する工程
と、前記金属配線層とアルミチタン合金層およびキャッ
プメタル層をパターニングして積層構造を成す配線層を
形成する工程とを備えたことをその要旨とする。According to an eighth aspect of the present invention, in the method of manufacturing a semiconductor device according to the third aspect, a step of forming a metal wiring layer and two types of sputter targets of aluminum alone and titanium alone are simultaneously sputtered. Forming an aluminum titanium alloy layer on the surface of the metal wiring layer; forming a cap metal layer on the surface of the aluminum titanium alloy layer; patterning the metal wiring layer, the aluminum titanium alloy layer and the cap metal layer; And a step of forming a wiring layer having a laminated structure.
【００１５】[0015]
【作用】請求項１に記載の発明において、アルミチタン
合金層の反射率は十分に低いため反射防止膜として有効
であり、フォトリソグラフィ工程の精度を低下させるこ
とはない。また、アルミチタン合金層を設けることによ
り、配線層のＥＭ耐性およびＳＭ耐性を向上させた上で
配線抵抗を減少させることができる。その結果、配線の
信頼性を高めることができる。In the invention described in claim 1, since the reflectance of the aluminum titanium alloy layer is sufficiently low, it is effective as an antireflection film and does not deteriorate the accuracy of the photolithography process. Further, by providing the aluminum-titanium alloy layer, it is possible to improve the EM resistance and SM resistance of the wiring layer and then reduce the wiring resistance. As a result, the reliability of the wiring can be improved.
【００１６】請求項２に記載の発明において、Ａｌ3 Ｔ
ｉはＡｌ−Ｔｉ系合金の安定相のなかで最もＡｌを多く
含み且つ最も比抵抗が小さい。そのため、金属配線層と
してアルミ合金を用いた場合、金属配線層とアルミチタ
ン合金層との反応は最小限に抑えられ、当該反応によっ
て金属配線層の配線抵抗が増加することはない。また、
Ａｌ3 Ｔｉはアルミ合金とほぼ同一の条件にてドライエ
ッチングが可能なため、製造における制御性が良好で再
現性および信頼性が高く、工業化にあたっては極めて有
利である。ＡｌＴｉ3 、ＡｌＴｉはＡｌ3 Ｔｉに次いで
有利である。In the invention described in claim 2, Al 3 T
i contains most Al among the stable phases of the Al-Ti alloy and has the smallest specific resistance. Therefore, when an aluminum alloy is used for the metal wiring layer, the reaction between the metal wiring layer and the aluminum-titanium alloy layer is minimized, and the wiring resistance of the metal wiring layer does not increase due to the reaction. Also,
Since Al 3 Ti can be dry-etched under almost the same conditions as aluminum alloys, it has good controllability in production, high reproducibility and reliability, and is extremely advantageous in industrialization. AlTi 3 and AlTi are second only to Al 3 Ti.
【００１７】請求項３に記載の発明によれば、アルミチ
タン合金層とキャップメタル層との相乗作用により、ア
ルミチタン合金層を設けたことによる効果をさらに高め
ることができる。According to the third aspect of the invention, the synergistic action of the aluminum-titanium alloy layer and the cap metal layer can further enhance the effect of providing the aluminum-titanium alloy layer.
【００１８】請求項４に記載の発明によれば、窒化チタ
ンの反射率はアルミチタン合金層よりもさらに低いた
め、請求項１または請求項２に記載の発明の効果に加え
て、フォトリソグラフィ工程の精度をさらに高めること
ができる。また、窒化チタン以外の反射防止効果の高い
材料を用いても、同様の効果がある。According to the invention of claim 4, the reflectance of titanium nitride is lower than that of the aluminum-titanium alloy layer. Therefore, in addition to the effect of the invention of claim 1 or 2, the photolithography process is performed. The accuracy of can be further improved. The same effect can be obtained by using a material having a high antireflection effect other than titanium nitride.
【００１９】請求項５または請求項６に記載の発明によ
れば、一般的で簡単な製造方法により、請求項１または
請求項２に記載の半導体装置を容易に製造することがで
きる。特に、スパッタターゲットとして用いるアルミチ
タン合金の組成を適宜に設定することにより、請求項２
に記載の相を主成分とするアルミチタン合金層を形成す
ることができる。According to the invention described in claim 5 or 6, the semiconductor device according to claim 1 or 2 can be easily manufactured by a general and simple manufacturing method. In particular, by appropriately setting the composition of the aluminum-titanium alloy used as the sputter target,
It is possible to form an aluminum-titanium alloy layer containing the phase described in 1 above as a main component.
【００２０】請求項７または請求項８に記載の発明によ
れば、一般的で簡単な製造方法により、請求項３に記載
の半導体装置を容易に製造することができる。ところ
で、特開平４−１７３３８号公報（IPC;H01L 21/3205）
には、アルミ・銅・チタン（Ａｌ−Ｃｕ−Ｔｉ）合金に
よる金属配線層の下にアルミチタン（Ａｌ−Ｔｉ）合金
層が形成された半導体装置が開示されている。同公報に
述べられているＳＭ耐性およびＥＭ耐性の向上に関する
作用および効果については本発明と同じである。しか
し、同公報ではＡｌ−Ｔｉ合金層をバリアメタルとして
用いているだけであり、反射防止膜として用いることに
ついては何ら触れられていない。従って、同公報に基づ
いて本発明を想到することは、たとえ当業者といえども
困難であり、本発明の作用および効果について予測し得
るものでもない。According to the invention described in claim 7 or claim 8, the semiconductor device according to claim 3 can be easily manufactured by a general and simple manufacturing method. By the way, JP-A-4-17338 (IPC; H01L 21/3205)
Discloses a semiconductor device in which an aluminum-titanium (Al-Ti) alloy layer is formed under a metal wiring layer made of an aluminum-copper-titanium (Al-Cu-Ti) alloy. The actions and effects relating to the improvement of SM resistance and EM resistance described in the publication are the same as those of the present invention. However, this publication only uses the Al-Ti alloy layer as a barrier metal, and does not make any mention of using it as an antireflection film. Therefore, it is difficult for even a person skilled in the art to come up with the present invention based on the publication, and it is not possible to predict the action and effect of the present invention.
【００２１】また、特開平４−８７３３６号公報（IPC;
H01L 21/3205）には、アルミ・銅・ボロン（Ａｌ−Ｃｕ
−Ｂ）合金またはアルミ・シリコン・銅・ボロン（Ａｌ
−Ｓｉ−Ｃｕ−Ｂ）合金による配線層の表面に、反射防
止膜としてハフニウム（Ｈｆ）あるいはそのシリサイド
または窒化物の上層膜を形成し、熱処理によりＡｌ合金
配線層と上層膜とを反応させた半導体装置について開示
されている。しかし、同発明には以下のような問題点が
ある。ハフニウムは本発明で用いたチタンに比べ極め
て高価である（市価で１００倍以上）。Ａｌ合金配線
層とハフニウムとを反応させるため、配線層にＢを添加
しなければならず、そのＢによりＡｌ合金配線層の特性
が劣化する。それに対して、本発明の金属配線層には特
別な物質を添加する必要がないため、金属配線層の特性
が劣化することはない。従って、同公報の作用および効
果は、本発明のそれに到底奏し得ないものである。Further, Japanese Patent Laid-Open No. 4-87336 (IPC;
H01L 21/3205) includes aluminum, copper and boron (Al-Cu)
-B) Alloy or aluminum, silicon, copper, boron (Al
-Si-Cu-B) alloy, an upper layer film of hafnium (Hf) or its silicide or nitride is formed as an antireflection film on the surface of the wiring layer, and the Al alloy wiring layer and the upper layer film are reacted by heat treatment. A semiconductor device is disclosed. However, the present invention has the following problems. Hafnium is much more expensive than the titanium used in the present invention (100 times or more in market price). In order to react the Al alloy wiring layer with hafnium, B must be added to the wiring layer, and the B deteriorates the characteristics of the Al alloy wiring layer. On the other hand, since it is not necessary to add a special substance to the metal wiring layer of the present invention, the characteristics of the metal wiring layer do not deteriorate. Therefore, the operation and effect of the publication cannot be achieved at all in the present invention.
【００２２】また、特開昭６２−２６１１５４号公報
（IPC;H01L 21/88）には、アルミシリコン合金またはア
ルミに、シリコン以外のシリコンと同族の元素を少なく
とも１種類以上添加した反射防止膜を備えた半導体装置
について開示されている。しかし、同公報の実施例中に
はシリコンと同族の元素として、スズ、炭素、ゲルマニ
ウム、鉛といった４ｂ族の元素があげられているだけで
あり、４ａ族の元素であるチタンについては何ら触れら
れていない。また、同公報では、シリコンと同族の元素
を添加することが反射防止膜にどう有効に働くのか、そ
の理由が明確に記載されていない。従って、同公報から
本発明の作用および効果を想到することは、たとえ当業
者といえども困難である。Further, Japanese Laid-Open Patent Publication No. 62-261154 (IPC; H01L 21/88) discloses an antireflection film obtained by adding at least one or more elements other than silicon to the same family as silicon to aluminum-silicon alloy or aluminum. The semiconductor device provided is disclosed. However, in the examples of the publication, only elements of the 4b group such as tin, carbon, germanium, and lead are mentioned as the elements of the same group as silicon, and titanium of the 4a group is not mentioned at all. Not not. Further, the publication does not clearly describe the reason why the addition of an element belonging to the same group as silicon works effectively on the antireflection film. Therefore, it is difficult for even a person skilled in the art to come up with the operation and effect of the present invention from the publication.
【００２３】[0023]
【実施例】以下、本発明を具体化した一実施例を図面に
従って説明する。図１に、本実施例の配線層を用いた半
導体装置の断面図を示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a cross-sectional view of a semiconductor device using the wiring layer of this example.
【００２４】単結晶シリコン基板１の上には、ＣＶＤ法
により、膜厚；２００nmのシリコン酸化膜２が形成され
ている。酸化膜２の上には、マグネトロンスパッタ法に
より、膜厚；５００nmのアルミ・シリコン・銅（Ａｌ−
１重量％Ｓｉ−０．５重量％Ｃｕ）合金層３が堆積され
ている。合金層３の上には、図６に示すスパッタ装置を
用いたマグネトロンスパッタ法（スパッタターゲット；
アルミチタン合金（Ａｌ−２５at％Ｔｉ）、スパッタガ
ス；Ａｒ、高周波電力；４．８ｋＷ、基板温度；１５０
°Ｃ）により、反射防止膜として膜厚；２０nmのアルミ
チタン（Ａｌ−Ｔｉ）合金層４が形成されている。この
各層３，４がパターニングされて配線層５が形成され
る。A silicon oxide film 2 having a thickness of 200 nm is formed on the single crystal silicon substrate 1 by the CVD method. A film of aluminum, silicon, copper (Al-) having a thickness of 500 nm is formed on the oxide film 2 by a magnetron sputtering method.
1 wt% Si-0.5 wt% Cu) alloy layer 3 is deposited. On the alloy layer 3, a magnetron sputtering method (sputter target;
Aluminum-titanium alloy (Al-25 at% Ti), sputter gas; Ar, high frequency power; 4.8 kW, substrate temperature; 150
C.), an aluminum titanium (Al—Ti) alloy layer 4 having a thickness of 20 nm is formed as an antireflection film. The layers 3 and 4 are patterned to form the wiring layer 5.
【００２５】ここで、合金層３にＳｉが添加されている
のは、熱処理の際にシリコン基板１中のＳｉが合金層３
のＡｌ中へ取り込まれるのを防止するためである。ま
た、合金層３にＣｕが添加されているのは、ＥＭ耐性お
よびＳＭ耐性を向上させるためである。Here, Si is added to the alloy layer 3 because the Si in the silicon substrate 1 during the heat treatment is the alloy layer 3
This is to prevent the incorporation of Al into Al. Further, the reason why Cu is added to the alloy layer 3 is to improve EM resistance and SM resistance.
【００２６】次に、測定結果を基に本実施例の作用およ
び効果について説明する。 Ｘ線回折により、上記条件によって形成されたＡｌ−
Ｔｉ合金層４はＡｌ3Ｔｉ相を主成分とし、その他のＡ
ｌ−Ｔｉ系合金はほとんど含まれていないことを確認し
た。この組成（Ａｌ3 Ｔｉ）は、Ａｌ−Ｔｉ系合金の安
定相のなかで最もＡｌを多く含み且つ最も比抵抗が小さ
い。そのため、Ａｌ−Ｔｉ合金層４と下層の合金層３と
の反応は最小限に抑えられ、当該反応によって配線層５
の配線抵抗が増加することはない。また、この組成は、
合金層３とほぼ同一の条件にてドライエッチングが可能
なため、製造における制御性が良好で再現性および信頼
性が高く、工業化にあたっては極めて有利である。Next, the operation and effect of this embodiment will be described based on the measurement results. Al- formed by the above conditions by X-ray diffraction
The Ti alloy layer 4 contains Al 3 Ti phase as a main component, and other A
It was confirmed that the 1-Ti alloy was scarcely contained. This composition (Al 3 Ti) contains the largest amount of Al and has the smallest specific resistance among the stable phases of the Al—Ti alloy. Therefore, the reaction between the Al—Ti alloy layer 4 and the lower alloy layer 3 is minimized, and the reaction causes the wiring layer 5
Does not increase wiring resistance. Also, this composition is
Since dry etching can be performed under almost the same conditions as the alloy layer 3, controllability in production is high, reproducibility and reliability are high, and it is extremely advantageous in industrialization.
【００２７】測定光の波長をフォトリソグラフィ工程
の露光で用いられる３６５nmとして、配線層５表面の反
射率を測定した。反射防止膜としてＡｌ−Ｔｉ合金層４
を設けることにより、設けない場合（すなわち、合金層
３を直接パターニングする場合）と比較して、配線層５
表面の反射率を４０〜５０％程度に低減することができ
る。前記したように、図５に示す従来の配線層１０４で
は、反射防止膜としてＴｉＮ層１０３を設けることによ
り、配線層１０４表面の反射率を３０％程度に低減する
ことができる。つまり、本実施例では、図５に示す従来
例よりも反射率が増大する。しかし、本実施例において
も、配線層５表面の反射を実用上十分なまでに抑えるこ
とができ、フォトリソグラフィ工程の精度を低下させる
ことはない。The reflectance of the surface of the wiring layer 5 was measured by setting the wavelength of the measuring light to 365 nm used in the exposure in the photolithography process. Al-Ti alloy layer 4 as an antireflection film
By providing the wiring layer 5, as compared with the case where the alloy layer 3 is not provided (that is, the alloy layer 3 is directly patterned),
The surface reflectance can be reduced to about 40 to 50%. As described above, in the conventional wiring layer 104 shown in FIG. 5, the reflectance of the surface of the wiring layer 104 can be reduced to about 30% by providing the TiN layer 103 as an antireflection film. That is, in this embodiment, the reflectance is higher than in the conventional example shown in FIG. However, also in this embodiment, the reflection on the surface of the wiring layer 5 can be suppressed to a practically sufficient level, and the accuracy of the photolithography process is not reduced.
【００２８】本実施例によれば、図５に示す従来例と
比較して、ＥＭ耐性が飛躍的に向上することを確認し
た。図２に、配線幅；４μm の場合の本実施例（Ａｌ3
Ｔｉ）と従来例（ＴｉＮ）のＥＭ耐性を示す。本実施例
のＥＭ耐性は従来例よりも１桁程度増加している。ま
た、配線幅；１μm 以下の場合には、配線幅；４μm の
場合と比較してＥＭ耐性が数倍大きくなることも確認し
た。これは、配線の微細化とともに配線内のバンブー粒
界の割合が増加し、粒界拡散によるＡｌ原子の移動が減
少するためであると考えられる。図３に、反射防止膜の
膜厚とＥＭ耐性の関係を示す。本実施例および図５に示
す従来例ではそれぞれの反射防止膜（Ａｌ−Ｔｉ合金層
４、ＴｉＮ層１０３））の膜厚が２０nmであったが、こ
れを変化させてみた。その結果、Ａｌ3 Ｔｉでは膜厚と
ＥＭ耐性とが比例関係にある。一方、ＴｉＮでは膜厚に
よらずＥＭ耐性の増加は僅かである。本実施例では、図
５に示す従来例と比較して、ＥＭ耐性を約４倍に高める
ことができる。ここで、Ａｌ3Ｔｉの膜厚は厚くなるほ
どＥＭ耐性が向上するが、２０nm以上あればＴｉＮに対
する優位性は顕著なものとなる。また、Ａｌ3 Ｔｉの膜
厚が厚すぎると配線層５の膜厚が厚くなり過ぎて後の工
程におけるステップカバレージが悪化するため、２００
nm以下であることが望ましい。従って、Ａｌ−Ｔｉ合金
層４の膜厚としては１０〜２００nmが一般的であり、好
ましくは２０〜１００nmである。この範囲より薄くなる
と反射防止効果およびＥＭ耐性が低下するという傾向が
あり、厚くなると配線層５の膜厚が厚くなり過ぎて後の
工程におけるステップカバレージが悪化するという傾向
がある。According to the present embodiment, it was confirmed that the EM resistance is dramatically improved as compared with the conventional example shown in FIG. FIG. 2 shows the present embodiment (Al 3 when the wiring width is 4 μm).
2 shows the EM resistance of Ti) and the conventional example (TiN). The EM resistance of this example is increased by about one digit as compared with the conventional example. It was also confirmed that when the wiring width was 1 μm or less, the EM resistance was several times greater than when the wiring width was 4 μm. It is considered that this is because the proportion of bamboo grain boundaries in the wiring increases as the wiring becomes finer, and the movement of Al atoms due to grain boundary diffusion decreases. FIG. 3 shows the relationship between the film thickness of the antireflection film and the EM resistance. In the present example and the conventional example shown in FIG. 5, the film thickness of each antireflection film (Al—Ti alloy layer 4, TiN layer 103) was 20 nm, but this was changed. As a result, in Al 3 Ti, the film thickness and the EM resistance are in a proportional relationship. On the other hand, with TiN, the increase in EM resistance is slight regardless of the film thickness. In this embodiment, the EM resistance can be increased about four times as compared with the conventional example shown in FIG. Here, as the film thickness of Al 3 Ti increases, the EM resistance improves, but if it is 20 nm or more, the superiority over TiN becomes remarkable. Further, if the film thickness of Al 3 Ti is too thick, the film thickness of the wiring layer 5 becomes too thick and the step coverage in the subsequent process deteriorates.
It is desirable that the thickness is less than or equal to nm. Therefore, the film thickness of the Al-Ti alloy layer 4 is generally 10 to 200 nm, preferably 20 to 100 nm. When the thickness is smaller than this range, the antireflection effect and the EM resistance tend to be lowered, and when the thickness is thicker, the film thickness of the wiring layer 5 becomes too thick and the step coverage in the subsequent process tends to be deteriorated.
【００２９】本実施例によれば、図５に示す従来例と
比較して、ＳＭ耐性が向上することを確認した。 本実施例によれば、図５に示す従来例と比較して、配
線抵抗が減少することを確認した。ＴｉＮの比抵抗は１
００〜１２０μΩ・cmであるのに対し、Ａｌ3Ｔｉ合金
の比抵抗は３０〜４０μΩ・cmである。そのため、Ａｌ
−Ｔｉ合金層４はＴｉＮ層１０３と比較して抵抗を１／
３に低減することができる。従って、本実施例によれ
ば、ＥＭやＳＭにより合金層３が欠損した場合でも、そ
の欠損部分はＡｌ−Ｔｉ合金層４によって低抵抗でバイ
パスされ、配線層５の電気的接続を保つことができる。
すなわち、Ａｌ−Ｔｉ合金層４は配線層５の低抵抗バイ
パスとして用いることができる。それに対して、ＴｉＮ
層１０３は抵抗値が高いため、配線層１０４のバイパス
としての作用は期待できない。According to this embodiment, it was confirmed that the SM resistance was improved as compared with the conventional example shown in FIG. According to this example, it was confirmed that the wiring resistance was reduced as compared with the conventional example shown in FIG. The specific resistance of TiN is 1
The specific resistance of the Al 3 Ti alloy is 30 to 40 μΩ · cm, while the specific resistance is 0 to 120 μΩ · cm. Therefore, Al
The -Ti alloy layer 4 has a resistance of 1 / compared with the TiN layer 103.
It can be reduced to 3. Therefore, according to the present embodiment, even when the alloy layer 3 is damaged by EM or SM, the defective portion is bypassed by the Al—Ti alloy layer 4 with low resistance, and the electrical connection of the wiring layer 5 can be maintained. it can.
That is, the Al—Ti alloy layer 4 can be used as a low resistance bypass of the wiring layer 5. On the other hand, TiN
Since the layer 103 has a high resistance value, it cannot be expected to act as a bypass of the wiring layer 104.
【００３０】このように、本実施例によれば、図５に示
す従来例と比べ、反射防止膜としての能力は同等に保っ
たままで、ＥＭ耐性およびＳＭ耐性を向上させ配線抵抗
を減少させて配線層の信頼性を高めることができる。As described above, according to the present embodiment, as compared with the conventional example shown in FIG. 5, the ability as an antireflection film is kept the same, and the EM resistance and the SM resistance are improved and the wiring resistance is reduced. The reliability of the wiring layer can be improved.
【００３１】尚、本発明は上記実施例に限定されるもの
ではなく、以下のように実施してもよい。 (1) Ａｌ−Ｔｉ合金層４の組成を、Ａｌ3 Ｔｉ相以外の
Ａｌ−Ｔｉ系合金を主成分とするものに変える（例え
ば、ＡｌＴｉ相やＡｌＴｉ3 相など）。この場合にも上
記実施例と同様に配線層５の信頼性を高めることができ
る。The present invention is not limited to the above embodiment, but may be carried out as follows. (1) The composition of the Al—Ti alloy layer 4 is changed to a composition containing an Al—Ti based alloy other than the Al 3 Ti phase as a main component (for example, AlTi phase or AlTi 3 phase). Also in this case, the reliability of the wiring layer 5 can be improved as in the above-described embodiment.
【００３２】(2) 合金層３の組成を、低抵抗（望ましく
は、比抵抗が３μΩ・cm以下）で形成が容易なものに変
える（例えば、Ａｌ単体、Ａｌ−０．１〜３重量％Ｓｉ
などのＡｌシリコン合金、Ａｌ−０．１〜０．５重量％
Ｃｕ合金などのＡｌ合金、Ｃｕ，金（Ａｕ），銀（Ａ
ｇ）、その他の高融点金属の単体やシリサイドまたは合
金、等）。この場合にも上記実施例と同様に配線層５の
信頼性を高めることができる。(2) The composition of the alloy layer 3 is changed to one having a low resistance (preferably a specific resistance of 3 μΩ · cm or less) and easy to form (for example, Al alone, Al-0.1 to 3% by weight). Si
Al-silicon alloy, such as Al-0.1-0.5 wt%
Al alloys such as Cu alloys, Cu, gold (Au), silver (A
g), simple substance of other refractory metal, silicide or alloy, etc.). Also in this case, the reliability of the wiring layer 5 can be improved as in the above-described embodiment.
【００３３】(3) 配線層５の下層にバリアメタル層を設
ける（例えば、Ｔｉ、ＴｉＮ、窒酸化チタン（ＴｉＯ
Ｎ）、Ｗ、チタンタングステン（ＴｉＷ）、モリブデン
シリサイド（ＭｏＳｉ）、等）。また、合金層３に添加
されたＳｉが、固相エピタキシャル成長によりコンタク
ト部において析出することよるコンタクト抵抗の増大を
防止することができる。加えて、ＳＭ耐性をより向上さ
せることができる。(3) A barrier metal layer is provided under the wiring layer 5 (for example, Ti, TiN, titanium oxynitride (TiO 2).
N), W, titanium tungsten (TiW), molybdenum silicide (MoSi), etc.). Further, it is possible to prevent an increase in contact resistance due to precipitation of Si added to the alloy layer 3 in the contact portion by solid phase epitaxial growth. In addition, SM resistance can be further improved.
【００３４】(4) Ａｌ−Ｔｉ合金層４を形成するための
マグネトロンスパッタ法において、スパッタターゲット
としてアルミチタン合金を用いるのではなく、同一チャ
ンバー内にアルミ単体によるターゲットとチタン単体に
よるターゲットとを並べて配置し、スパッタを行う。例
えば、図６に示すスパッタ装置において、ターゲットを
２重のドーナツ状（大きいドーナツの穴に小さいドーナ
ツ（または円板）を嵌合させた状態）とし、一方のドー
ナツをＴｉ、他方のドーナツ（または円板）をＡｌとし
てスパッタを行う。この場合も上記実施例と同様の効果
を得ることができる。(4) In the magnetron sputtering method for forming the Al—Ti alloy layer 4, instead of using an aluminum titanium alloy as a sputtering target, a target made of aluminum alone and a target made of titanium alone are arranged side by side in the same chamber. Place and sputter. For example, in the sputtering apparatus shown in FIG. 6, the target is made into a double donut shape (a small donut (or disc) is fitted in a hole of a large donut), one donut is Ti, and the other donut (or A disk is used as Al and sputtering is performed. Also in this case, the same effect as that of the above embodiment can be obtained.
【００３５】(5) Ａｌ−Ｔｉ合金層４の下層に別の材料
によるキャップメタルを付加する（例えば、上記(3) に
列記したのと同じ材料）。この場合には、Ａｌ−Ｔｉ合
金層４と付加したキャップメタルとの相乗作用により、
上記効果をさらに高めることができる。(5) A cap metal made of another material is added to the lower layer of the Al—Ti alloy layer 4 (for example, the same material as listed in (3) above). In this case, due to the synergistic action of the Al—Ti alloy layer 4 and the added cap metal,
The above effect can be further enhanced.
【００３６】(6) Ａｌ−Ｔｉ合金層４の上層に別の材料
によるキャップメタルを付加する（例えば、上記(3) に
列記したのと同じ材料）。この場合には、Ａｌ−Ｔｉ合
金層４と付加したキャップメタルとの相乗作用により、
上記効果をさらに高めることができる。(6) A cap metal made of another material is added to the upper layer of the Al--Ti alloy layer 4 (for example, the same material as listed in (3) above). In this case, due to the synergistic action of the Al—Ti alloy layer 4 and the added cap metal,
The above effect can be further enhanced.
【００３７】例えば、図４に示すように、Ａｌ−Ｔｉ合
金層４の上層にＴｉＮ層６によるキャップメタルを付加
し、各層３，４，６によって配線層６を形成する。Ｔｉ
Ｎ層６の形成方法および膜厚は、図５に示す従来例のＴ
ｉＮ層１０３と同様である。この場合、Ａｌ−Ｔｉ合金
層４を設けたことによるＥＭ耐性およびＳＭ耐性の向上
効果と配線抵抗の低減効果については、上記実施例と同
様である。それに加えて、配線層６表面の反射率はＴｉ
Ｎ層６によって規定されるため、その反射率は上記実施
例よりさらに低減され、図５に示す従来例と同じにな
る。For example, as shown in FIG. 4, a cap metal made of a TiN layer 6 is added to the upper layer of the Al—Ti alloy layer 4, and a wiring layer 6 is formed by the layers 3, 4, and 6. Ti
The formation method and film thickness of the N layer 6 are the same as those of the conventional example shown in FIG.
It is similar to the iN layer 103. In this case, the effect of improving the EM resistance and SM resistance and the effect of reducing the wiring resistance by providing the Al—Ti alloy layer 4 are the same as those in the above-mentioned embodiment. In addition, the reflectance of the surface of the wiring layer 6 is Ti
Since it is defined by the N layer 6, the reflectance thereof is further reduced as compared with the above-mentioned embodiment and becomes the same as that of the conventional example shown in FIG.
【００３８】ところで、この明細書において金属配線層
とはアルミ・シリコン・銅合金層としたが、上記(2) に
例示したように、ＥＭ耐性，ＳＭ耐性，配線抵抗が所望
のレベルに達する金属材料であればその材質については
特に規定されるものではない。また、キャップメタルに
ついても、上記(3) に例示したように、反射防止効果が
所望のレベルに達する材料であればその材質については
特に規定されるものではない。By the way, in this specification, the metal wiring layer is an aluminum / silicon / copper alloy layer. However, as exemplified in the above (2), a metal whose EM resistance, SM resistance and wiring resistance reach desired levels. If the material is a material, the material is not particularly specified. As for the cap metal, as illustrated in (3) above, the material is not particularly specified as long as the material has the antireflection effect reaching a desired level.
【００３９】[0039]
【発明の効果】以上詳述したように本発明によれば、フ
ォトリソグラフィ工程の精度を低下させることなく、Ｅ
Ｍ耐性およびＳＭ耐性を向上させ配線抵抗を減少させる
ことで信頼性を高めることが可能な配線層を備えた半導
体装置を提供することができる。また、そのような半導
体装置を容易に製造することが可能な製造方法を提供す
ることができる。As described in detail above, according to the present invention, E can be achieved without lowering the accuracy of the photolithography process.
It is possible to provide a semiconductor device including a wiring layer capable of improving reliability by improving M resistance and SM resistance and reducing wiring resistance. Further, it is possible to provide a manufacturing method capable of easily manufacturing such a semiconductor device.
【図１】本発明を具体化した一実施例の断面図である。FIG. 1 is a sectional view of an embodiment embodying the present invention.
【図２】一実施例の作用および効果を説明するための特
性図である。FIG. 2 is a characteristic diagram for explaining an operation and an effect of one embodiment.
【図３】一実施例の作用および効果を説明するための特
性図である。FIG. 3 is a characteristic diagram for explaining the operation and effect of one embodiment.
【図４】本発明を具体化した別の実施例の断面図であ
る。FIG. 4 is a cross-sectional view of another embodiment embodying the present invention.
【図５】従来例の断面図である。FIG. 5 is a cross-sectional view of a conventional example.
【図６】スパッタ装置の概略図である。FIG. 6 is a schematic view of a sputtering apparatus.
３ 金属配線層としてのアルミ・シリコン・銅合金層 ４ アルミチタン合金層 ５ 配線層 ６ キャップメタル層としての窒化チタン層 3 Aluminum / silicon / copper alloy layer as metal wiring layer 4 Aluminum titanium alloy layer 5 Wiring layer 6 Titanium nitride layer as cap metal layer
───────────────────────────────────────────────────── フロントページの続き (72)発明者 米田 清 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kiyoshi Yoneda 2-5-5 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd.
Claims (8)
してのアルミチタン合金層（４）を設けた積層構造を成
す配線層（５）を備えた半導体装置。1. A semiconductor device comprising a wiring layer (5) having a laminated structure in which an aluminum titanium alloy layer (4) as an antireflection film is provided on the surface of a metal wiring layer (3).
前記アルミチタン合金層はＡｌ3 Ｔｉ、ＡｌＴｉ3 、Ａ
ｌＴｉから成るグループから選択された１つの相を主成
分とする半導体装置。2. The semiconductor device according to claim 1, wherein
The aluminum-titanium alloy layer is made of Al 3 Ti, AlTi 3 , A
A semiconductor device containing, as a main component, one phase selected from the group consisting of 1Ti.
装置において、前記アルミチタン合金層（４）の表面に
キャップメタル層（６）を設けた半導体装置。3. The semiconductor device according to claim 1, wherein a cap metal layer (6) is provided on the surface of the aluminum-titanium alloy layer (4).
前記キャップメタル層は窒化チタン等の反射防止効果の
高い材料から成る半導体装置。4. The semiconductor device according to claim 3,
The cap metal layer is a semiconductor device made of a material having a high antireflection effect such as titanium nitride.
パッタ法により前記金属配線層（３）の表面にアルミチ
タン合金層（４）を形成する工程と、 前記金属配線層（３）とアルミチタン合金層（４）とを
パターニングして、積層構造を成す配線層（５）を形成
する工程とを備えた請求項１または請求項２に記載の半
導体装置の製造方法。5. A step of forming a metal wiring layer (3), and a step of forming an aluminum titanium alloy layer (4) on the surface of the metal wiring layer (3) by a sputtering method using an aluminum titanium alloy as a sputtering target. And a step of patterning the metal wiring layer (3) and the aluminum-titanium alloy layer (4) to form a wiring layer (5) having a laminated structure. Manufacturing method of semiconductor device.
を同時にスパッタして前記金属配線層（３）の表面にア
ルミチタン合金層（４）を形成する工程と、 前記金属配線層（３）とアルミチタン合金層（４）とを
パターニングして、積層構造を成す配線層（５）を形成
する工程とを備えた請求項１または請求項２に記載の半
導体装置の製造方法。6. A step of forming a metal wiring layer (3), and simultaneously sputtering two kinds of sputter targets of aluminum alone and titanium alone to form an aluminum titanium alloy layer (4) on the surface of the metal wiring layer (3). The method according to claim 1 or 2, further comprising the step of forming a wiring layer (5) having a laminated structure by patterning the metal wiring layer (3) and the aluminum-titanium alloy layer (4). 2. The method for manufacturing a semiconductor device according to 2.
パッタ法により前記金属配線層（３）の表面にアルミチ
タン合金層（４）を形成する工程と、 前記アルミチタン合金層（４）の表面にキャップメタル
層（６）を形成する工程と、 前記金属配線層（３）とアルミチタン合金層（４）およ
びキャップメタル層（６）をパターニングして、積層構
造を成す配線層（５）を形成する工程とを備えたことを
特徴とする請求項３に記載の半導体装置の製造方法。7. A step of forming a metal wiring layer (3), and a step of forming an aluminum titanium alloy layer (4) on the surface of the metal wiring layer (3) by a sputtering method using an aluminum titanium alloy as a sputtering target. And a step of forming a cap metal layer (6) on the surface of the aluminum-titanium alloy layer (4), and patterning the metal wiring layer (3), the aluminum-titanium alloy layer (4) and the cap metal layer (6). And a step of forming a wiring layer (5) having a laminated structure. 4. The method for manufacturing a semiconductor device according to claim 3, further comprising:
を同時にスパッタして前記金属配線層（３）の表面にア
ルミチタン合金層（４）を形成する工程と、 前記アルミチタン合金層（４）の表面にキャップメタル
層（６）を形成する工程と、 前記金属配線層（３）とアルミチタン合金層（４）およ
びキャップメタル層（６）をパターニングして、積層構
造を成す配線層（５）を形成する工程とを備えたことを
特徴とする請求項３に記載の半導体装置の製造方法。8. A step of forming a metal wiring layer (3), and simultaneously sputtering two kinds of sputter targets of a simple substance of aluminum and a simple substance of titanium to form an aluminum titanium alloy layer (4) on the surface of the metal wiring layer (3). And a step of forming a cap metal layer (6) on the surface of the aluminum-titanium alloy layer (4), the metal wiring layer (3), the aluminum-titanium alloy layer (4) and the cap metal layer (6). (4) to form a wiring layer (5) having a laminated structure, the method for manufacturing a semiconductor device according to claim 3.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286894A JP3568228B2 (en) | 1994-02-21 | 1994-02-21 | Semiconductor device |
| US08/215,374 US5635763A (en) | 1993-03-22 | 1994-03-21 | Semiconductor device having cap-metal layer |
| US08/821,769 US5895265A (en) | 1993-03-22 | 1997-03-20 | Semiconductor device having cap-metal layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286894A JP3568228B2 (en) | 1994-02-21 | 1994-02-21 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235465A true JPH07235465A (en) | 1995-09-05 |
| JP3568228B2 JP3568228B2 (en) | 2004-09-22 |
Family
ID=12094680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286894A Expired - Lifetime JP3568228B2 (en) | 1993-03-22 | 1994-02-21 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3568228B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1463045A2 (en) * | 2003-03-24 | 2004-09-29 | TDK Corporation | Optical recording medium, method for manufacturing the same and target used for sputtering process |
| JP2021525832A (en) * | 2018-07-12 | 2021-09-27 | ビーエイエスエフ・ソシエタス・エウロパエアＢａｓｆ Ｓｅ | Method for manufacturing metal or metalloid-containing film |
-
1994
- 1994-02-21 JP JP2286894A patent/JP3568228B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1463045A2 (en) * | 2003-03-24 | 2004-09-29 | TDK Corporation | Optical recording medium, method for manufacturing the same and target used for sputtering process |
| EP1463045A3 (en) * | 2003-03-24 | 2005-06-01 | TDK Corporation | Optical recording medium, method for manufacturing the same and target used for sputtering process |
| US7018694B2 (en) | 2003-03-24 | 2006-03-28 | Tdk Corporation | Optical recording medium, method for manufacturing the same and target used for sputtering process |
| JP2021525832A (en) * | 2018-07-12 | 2021-09-27 | ビーエイエスエフ・ソシエタス・エウロパエアＢａｓｆ Ｓｅ | Method for manufacturing metal or metalloid-containing film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3568228B2 (en) | 2004-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5895265A (en) | Semiconductor device having cap-metal layer | |
| JP2545184B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100312548B1 (en) | Sputter target for wiring film, wiring film formation and electronic components using the same | |
| EP0735586B1 (en) | Semi-conductor structures | |
| JP3296708B2 (en) | Multilayer Al alloy structure for metal conductor | |
| JPH0652788B2 (en) | Integrated semiconductor circuit | |
| US20070032075A1 (en) | Deposition method for wiring thin film | |
| US5018001A (en) | Aluminum line with crystal grains | |
| JPH0897209A (en) | Semiconductor device and its manufacture | |
| JP3325720B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5051812A (en) | Semiconductor device and method for manufacturing the same | |
| JP2004506814A (en) | Sputtering target | |
| JPH07235465A (en) | Semiconductor device and fabrication thereof | |
| JP2882380B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH06140398A (en) | Integrated circuit device | |
| JP3330938B2 (en) | Stabilization of the interface between aluminum and titanium nitride | |
| KR930001311A (en) | Metal wiring layer formation method of a semiconductor device | |
| JP3671607B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH07201859A (en) | Wiring formation method and semiconductor device | |
| JP2902889B2 (en) | Light-shielding film of solid-state image sensor | |
| JPH05109656A (en) | Formation of metal wiring using amorphous titanium nitride film | |
| JPH05343401A (en) | Semiconductor device | |
| JPH07297189A (en) | Wiring film and its film formation method | |
| JP2941841B2 (en) | Method of forming alloy wiring | |
| JP3346794B2 (en) | Semiconductor device and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20040506 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040615 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20080625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090625 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100625 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110625 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20120625 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20130625 |
|
| EXPY | Cancellation because of completion of term |