JPH0722460A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH0722460A JPH0722460A JP5166600A JP16660093A JPH0722460A JP H0722460 A JPH0722460 A JP H0722460A JP 5166600 A JP5166600 A JP 5166600A JP 16660093 A JP16660093 A JP 16660093A JP H0722460 A JPH0722460 A JP H0722460A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding pads
- bonding pad
- semiconductor chip
- pads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0605—Shape
- H01L2224/06051—Bonding areas having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
- H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半導体装置に関し、特
に、ピン数の多い半導体装置に適用して有効な技術に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a technique effective when applied to a semiconductor device having a large number of pins.
【０００２】[0002]
【従来の技術】半導体装置の製造では、先ずウェハプロ
セスにおいて、半導体ウェハの主面上に各素子を形成
し、各素子を配線層によって接続して所定の回路を形成
する。回路形成後に半導体ウェハが個々の半導体チップ
にダイシングされ、各半導体チップは、プリント基板等
に実装する際に接続端子となるリードと半導体チップと
を接続した後に、パッケージに収容されて半導体装置が
できあがる。2. Description of the Related Art In manufacturing a semiconductor device, first, in a wafer process, each element is formed on a main surface of a semiconductor wafer, and each element is connected by a wiring layer to form a predetermined circuit. After the circuit is formed, the semiconductor wafer is diced into individual semiconductor chips, and each semiconductor chip is housed in a package to form a semiconductor device after connecting the lead and the semiconductor chip that serve as connection terminals when mounting on a printed circuit board or the like. .
【０００３】このリードとの接続のために半導体チップ
の表面にはボンディングパッドが形成されている。ボン
ディングパッドには、ボンディングワイヤ或いはＴＡＢ
テープ等のボンディング部材の一端が接続され、ボンデ
ィング部材の他端がリードの内部端子に接続される。Bonding pads are formed on the surface of the semiconductor chip for connection with the leads. The bonding pad has a bonding wire or TAB.
One end of a bonding member such as a tape is connected, and the other end of the bonding member is connected to the internal terminal of the lead.
【０００４】こうしたボンディングパッドは、前記配線
層の最上層に形成される導体層であり、通常は半導体チ
ップの素子・回路形成領域とは別に周辺部に設けたボン
ディングパッド形成領域に形成される。Such a bonding pad is a conductor layer formed on the uppermost layer of the wiring layer, and is usually formed in a bonding pad forming region provided in the peripheral portion separately from the element / circuit forming region of the semiconductor chip.
【０００５】[0005]
【発明が解決しようとする課題】近年の半導体装置の高
集積化に伴い、１つの半導体チップに形成されるトラン
ジスタ等の素子の数が増加し、種々の機能を１つの半導
体チップに搭載することが可能となった。このような機
能の増加によって、入出力・電源など外部の回路と接続
される配線数も増加し、また、回路が複雑になるにつれ
て回路試験用に外部と接続する配線も増加している。配
線数の増加に応じて半導体装置の接続端子であるピンの
数も増加し、ピンと接続するために半導体チップに設け
るボンディングパッドの数も同様に増加している。ボン
ディングパッドの増加によって、半導体チップにおける
ボンディングパッド形成領域も拡大し、そのため、半導
体チップ全体のサイズがボンディングパッド形成領域の
面積即ちパッドの数によって大きな影響を受けることと
なっている。With the recent high integration of semiconductor devices, the number of elements such as transistors formed on one semiconductor chip has increased, and various functions have to be mounted on one semiconductor chip. Became possible. Due to such an increase in functions, the number of wirings connected to external circuits such as input / output and power supply is also increasing, and as the circuit becomes complicated, the number of wirings connecting to the outside for circuit testing is also increasing. As the number of wirings increases, the number of pins that are connection terminals of the semiconductor device also increases, and the number of bonding pads provided on the semiconductor chip for connecting to the pins also increases. As the number of bonding pads increases, the bonding pad formation region in the semiconductor chip also expands, and therefore the size of the entire semiconductor chip is greatly affected by the area of the bonding pad formation region, that is, the number of pads.
【０００６】微細化技術の進歩によって半導体チップの
素子・回路形成領域を縮小することが可能となっても、
ボンディングパッドのサイズを同様に縮小することはで
きない。このため、ボンディングパッド形成領域のサイ
ズによって制約され、半導体チップ全体のサイズが小さ
くならない、或いは、必要な数のボンディングパッドを
形成することができない等の問題が生じることとなる。Even if it becomes possible to reduce the element / circuit forming area of a semiconductor chip by the progress of miniaturization technology,
Similarly, the size of the bond pad cannot be reduced. Therefore, there is a problem that the size of the entire semiconductor chip is not reduced, or the required number of bonding pads cannot be formed, because the size is limited by the bonding pad formation region.
【０００７】また、ボンディングパッドを多数形成する
ためにボンディングパッドを複数の列に形成する場合が
あるが、この際に、内側のボンディングパッドからのボ
ンディングワイヤが外側のボンディングパッドからのボ
ンディングワイヤを跨ぐ形になり、ボンディングワイヤ
が互いに接触して短絡するなどのボンディング不良が生
じやすいという問題もある。In addition, in order to form a large number of bonding pads, the bonding pads may be formed in a plurality of rows. At this time, the bonding wire from the inner bonding pad straddles the bonding wire from the outer bonding pad. There is also a problem that a bonding failure easily occurs such that the bonding wires come into contact with each other and are short-circuited by coming into contact with each other.
【０００８】本発明の目的は、このような問題を解決
し、半導体チップのボンディングパッド形成領域を減少
させることが可能な技術を提供することにある。An object of the present invention is to provide a technique capable of solving such a problem and reducing the bonding pad formation region of a semiconductor chip.
【０００９】また、本発明の他の目的は、半導体チップ
のボンディングパッド形成領域を増加させずにより多く
のボンディングパッドを形成することが可能な技術を提
供することにある。Another object of the present invention is to provide a technique capable of forming a larger number of bonding pads without increasing the bonding pad forming region of the semiconductor chip.
【００１０】さらに、本発明の他の目的は、半導体チッ
プのボンディングパッドからのボンディングを容易に行
うことが可能となる技術を提供することにある。Still another object of the present invention is to provide a technique capable of easily performing bonding from a bonding pad of a semiconductor chip.
【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【００１２】[0012]
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.
【００１３】外部接続端子となるリードとの接続のため
に半導体チップの表面に設けるボンディングパッドを複
数列形成し、各ボンディングパッドが、隣接する他の列
を構成する２つのボンディングパッドの中間に位置し、
該２つのボンディングパッドの内一方のボンディングパ
ッドと一辺を対面させ、他方のボンディングパッドと他
辺を対面させて配置する。A plurality of rows of bonding pads are formed on the surface of the semiconductor chip for connection with the leads serving as external connection terminals, and each bonding pad is located between two bonding pads forming another adjacent row. Then
One of the two bonding pads faces one side of the bonding pad, and the other bonding pad faces the other side.
【００１４】即ち、各ボンディングパッドが、隣接する
他の列のボンディングパッドと互いに斜めに対面するよ
うに配置されている。That is, each bonding pad is arranged so as to diagonally face another adjacent bonding pad in another row.
【００１５】また、各ボンディングパットの適宜の角部
を切除した、多角形状にボンディングパッドを形成す
る。Further, a bonding pad is formed in a polygonal shape by cutting out appropriate corner portions of each bonding pad.
【００１６】[0016]
【作用】上述した手段によれば、半導体チップの周縁に
沿った方向のボンディングパッドの間隔が広くなり、か
つ、各ボンディングパッドが重ならないので、内側のボ
ンディングパッドからのボンディングワイヤと外側のボ
ンディングパッドからのボンディングワイヤが重なら
ず、ワイヤボンディングを容易に行うことができる。ま
た、ボンディングパッドの隣接する列と列との間隔が短
縮されるので、ボンディングパッド形成領域が増加する
こともない。According to the above-mentioned means, the spacing between the bonding pads in the direction along the peripheral edge of the semiconductor chip is widened and the bonding pads do not overlap each other. Therefore, the bonding wires from the inner bonding pads and the outer bonding pads Since the bonding wires from the above do not overlap, the wire bonding can be easily performed. In addition, since the space between adjacent rows of bonding pads is shortened, the bonding pad formation area does not increase.
【００１７】角部を切除することにより、ボンディング
パッド形成領域の幅が減少し、ボンディングパッド形成
に要する面積が減少する。By cutting off the corners, the width of the bonding pad forming region is reduced and the area required for forming the bonding pad is reduced.
【００１８】角部を切除することにより、内側の列を構
成する各ボンディングパッド間の隙間を広くすることが
できるので外側のボンディングパッドへの配線を、ボン
ディングパッドと同じ層に幅広に形成することができ
る。Since the gaps between the bonding pads forming the inner row can be widened by cutting the corners, the wiring to the outer bonding pads should be formed in the same layer as the bonding pads. You can
【００１９】角部を切除することにより、ボンディング
パッドのピッチを小さくできるので、ボンディングパッ
ド形成領域の幅が減少し、ボンディングパッド形成に要
する面積が減少する。By cutting off the corners, the pitch of the bonding pads can be reduced, so that the width of the bonding pad forming region is reduced and the area required for forming the bonding pads is reduced.
【００２０】以下、本発明の構成について、実施例とと
もに説明する。The structure of the present invention will be described below together with embodiments.
【００２１】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。In all the drawings for explaining the embodiments, parts having the same function are designated by the same reference numerals, and the repeated description thereof will be omitted.
【００２２】[0022]
（実施例１）図１は、本発明の一実施例である半導体装
置の半導体チップを、パッケージ封止前の状態で示す部
分平面図である。(Embodiment 1) FIG. 1 is a partial plan view showing a semiconductor chip of a semiconductor device according to an embodiment of the present invention in a state before package sealing.
【００２３】図中、１は半導体チップ、２ａは内側のボ
ンディングパッド、２ｂは外側のボンディングパッド、
３はボンディングワイヤである。In the figure, 1 is a semiconductor chip, 2a is an inner bonding pad, 2b is an outer bonding pad,
3 is a bonding wire.
【００２４】半導体チップ１は、半導体基板の素子形成
面に複数の半導体素子（図示せず）を形成し、パターン
形成した配線層（図示せず）によってこれらの半導体素
子を接続し、所定の回路システムを構成している。In the semiconductor chip 1, a plurality of semiconductor elements (not shown) are formed on the element formation surface of a semiconductor substrate, these semiconductor elements are connected by a patterned wiring layer (not shown), and a predetermined circuit is formed. Configure the system.
【００２５】ボンディングパッド２ａ，２ｂは、半導体
チップ１の周辺部に形成し、その内側に素子・回路形成
領域を形成する。The bonding pads 2a and 2b are formed in the peripheral portion of the semiconductor chip 1 and the element / circuit forming region is formed inside thereof.
【００２６】ボンディングパッド２ａ，２ｂは、前記配
線層の最上層に形成される導体層であり、該配線層によ
って前記各素子或いは回路に接続されている。所定の回
路を形成する配線層の形成後に、主面上を絶縁性の材料
による保護膜（パッシベーション）で被覆して半導体装
置の回路及び各素子を気密封止した後に、この保護膜を
開口してボンディングパッド２ａ，２ｂを形成する。The bonding pads 2a and 2b are conductor layers formed on the uppermost layer of the wiring layer, and are connected to the respective elements or circuits by the wiring layer. After forming a wiring layer that forms a predetermined circuit, the main surface is covered with a protective film (passivation) made of an insulating material to hermetically seal the circuit and each element of the semiconductor device, and then this protective film is opened. To form bonding pads 2a and 2b.
【００２７】半導体チップ１のボンディングパッド２
ａ，２ｂと、リード（図示せず）の内部端子とをボンデ
ィングワイヤ３によって接続し、リードの外部端子が半
導体装置の実装時に他の装置・配線と接続される。Bonding pad 2 of semiconductor chip 1
a and 2b are connected to the internal terminals of leads (not shown) by the bonding wires 3, and the external terminals of the leads are connected to other devices and wiring when the semiconductor device is mounted.
【００２８】各リードは半導体チップ１を固着するタブ
４とタブ吊りリード４ａを介して一体になったリードフ
レーム（図示せず）となっており、ボンディングの終了
後にリードの内部端子及び半導体チップ１をパッケージ
（図示せず）に収容し、各リードとタブ４とを切り離
す。その後、パッケージの表面に所定のマーキングを行
って半導体装置が完成する。Each lead is a lead frame (not shown) integrated with a tab 4 for fixing the semiconductor chip 1 and a tab suspension lead 4a. After the bonding is completed, the lead internal terminal and the semiconductor chip 1 are formed. Are housed in a package (not shown), and each lead is separated from the tab 4. Then, a predetermined marking is performed on the surface of the package to complete the semiconductor device.
【００２９】本実施例では、半導体チップ１の主面上に
ボンディングパッド２ａ，２ｂを２列に配置する。各ボ
ンディングパッド２ａ，２ｂは、矩形形状をなし、隣接
する他の列を構成する２つのボンディングパッド２ｂ・
２ｂ，２ａ・２ａの中間に位置し、該２つのボンディン
グパッド２ｂ・２ｂ，２ａ・２ａの内一方のボンディン
グパッド２ｂ，２ａと一辺を対面させ、他方のボンディ
ングパッド２ｂ，２ａと他辺を対面させて配置され、同
一の列では、各ボンディングパッド２ａ・２ａ，２ｂ・
２ｂが互いに角部を対面させて隣接している。In this embodiment, the bonding pads 2a and 2b are arranged in two rows on the main surface of the semiconductor chip 1. Each of the bonding pads 2a, 2b has a rectangular shape, and two bonding pads 2b
One of the two bonding pads 2b, 2b, 2a, 2a faces one side of the two bonding pads 2b, 2a, 2a, and the other bonding pad 2b, 2a faces the other side. And the bonding pads 2a, 2a, 2b.
2b are adjacent to each other with their corners facing each other.
【００３０】即ち、各ボンディングパッド２ａ，２ｂ
が、隣接する他の列のボンディングパッド２ｂ・２ｂ，
２ａ・２ａと互いに斜めに対面するように配置されてい
る。That is, each bonding pad 2a, 2b
Of the other adjacent bonding pads 2b, 2b,
2a and 2a are arranged so as to face each other obliquely.
【００３１】半導体チップ１では多層配線を使用し、内
側のボンディングパッド２ａは配線５によって前記各素
子或いは回路に接続されるが、外側の列のボンディング
パッド２ｂはボンディングパッド２ｂの下に設けたスル
ーホール（図示せず）によってボンディングパッド２
ａ，２ｂパッドの形成される層よりも下層の配線層（図
示せず）によって半導体チップ１の各素子・回路と接続
する。The semiconductor chip 1 uses multi-layered wiring, and the inner bonding pad 2a is connected to each element or circuit by the wiring 5, while the bonding pad 2b in the outer row is a through provided under the bonding pad 2b. Bonding pad 2 by a hole (not shown)
Wiring layers (not shown) lower than the layers on which the a and 2b pads are formed are connected to each element / circuit of the semiconductor chip 1.
【００３２】なお、本実施例の半導体装置ではパッケー
ジにＱＦＰ（Quad Flat Package）型を採用しており、
図１には半導体チップ１の左下部のみを図示したが、半
導体チップ１の上辺及び右辺にも同様のボンディングパ
ッド２ａ，２ｂを形成してある。In the semiconductor device of this embodiment, a QFP (Quad Flat Package) type is used for the package,
Although only the lower left part of the semiconductor chip 1 is shown in FIG. 1, similar bonding pads 2a and 2b are also formed on the upper side and the right side of the semiconductor chip 1.
【００３３】本実施例のボンディングパッド２ａ，２ｂ
の配置によれば、半導体チップ１の周縁１ａに沿った方
向のボンディングパッド２ａ・２ａ，２ｂ・２ｂの間隔
が広くなり、かつ、各ボンディングパッド２ａ，２ｂが
重ならないので、内側のボンディングパッド２ａからの
ボンディングワイヤ３と外側のボンディングパッド２ｂ
からのボンディングワイヤ３が重ならず、ワイヤボンデ
ィングを容易に行うことができる。なお、従来の配置と
比較して、同じ列のボンディングパッド２ａ・２ａ，２
ｂ・２ｂの間隔は広くなるが、隣接する列と列との間隔
が短縮されるので、ボンディングパッド２ａ，２ｂ形成
領域が増加することもない。Bonding pads 2a, 2b of this embodiment
According to this arrangement, the spacing between the bonding pads 2a, 2a, 2b, 2b in the direction along the peripheral edge 1a of the semiconductor chip 1 becomes wide, and the respective bonding pads 2a, 2b do not overlap, so that the inner bonding pad 2a Bonding wire 3 from outside and outside bonding pad 2b
Since the bonding wires 3 from the above do not overlap, wire bonding can be easily performed. It should be noted that the bonding pads 2a, 2a, 2 in the same row are compared with the conventional arrangement.
Although the distance between b and 2b is widened, the distance between adjacent rows is shortened, so that the bonding pad 2a, 2b formation area does not increase.
【００３４】（実施例２）図２は、本発明の他の実施例
である半導体装置の半導体チップを、パッケージ封止前
の状態で示す部分平面図である。なお、図２では半導体
チップの下辺部分のみを示し、ボンディングパッドの配
置を判り易くするために、ボンディングワイヤを省略し
ている。(Embodiment 2) FIG. 2 is a partial plan view showing a semiconductor chip of a semiconductor device according to another embodiment of the present invention in a state before package sealing. In FIG. 2, only the lower side of the semiconductor chip is shown, and the bonding wires are omitted in order to make the arrangement of the bonding pads easier to understand.
【００３５】図中、１は半導体チップ、２ｃは内側のボ
ンディングパッド、２ｄは外側のボンディングパッドで
ある。In the figure, 1 is a semiconductor chip, 2c is an inner bonding pad, and 2d is an outer bonding pad.
【００３６】本実施例では、半導体チップ１の主面上に
ボンディングパッド２を２列に配置する。各ボンディン
グパッド２ｃ，２ｄは、隣接する他の列を構成する２つ
のボンディングパッド２ｄ・２ｄ，２ｃ・２ｃの中間に
位置し、該２つのボンディングパッド２ｄ・２ｄ，２ｃ
・２ｃの内一方のボンディングパッド２ｄ，２ｃと一辺
を対面させ、他方のボンディングパッド２ｄ，２ｃと他
辺を対面させて配置され、同一の列では、各ボンディン
グパッド２ｃ・２ｃ，２ｄ・２ｄが角部を互いに対面さ
せて隣接している。In this embodiment, the bonding pads 2 are arranged in two rows on the main surface of the semiconductor chip 1. Each of the bonding pads 2c, 2d is located in the middle of the two bonding pads 2d, 2d, 2c, 2c forming another adjacent row, and the two bonding pads 2d, 2d, 2c
-One of the bonding pads 2d and 2c of 2c is arranged to face one side, and the other bonding pad 2d and 2c is arranged to face the other side. In the same row, the bonding pads 2c, 2c, 2d and 2d are arranged. The corners are adjacent to each other and face each other.
【００３７】即ち、各ボンディングパッド２ｃ，２ｄ
が、隣接する他の列のボンディングパッド２ｄ・２ｄ，
２ｃ・２ｃと互いに斜めに対面するように配置されてい
る。That is, each bonding pad 2c, 2d
Of the other adjacent bonding pads 2d, 2d,
2c and 2c are arranged so as to face each other obliquely.
【００３８】また、本実施例では、素子形成領域に面し
た内側の列を構成する各ボンディングパッド２ｃの形状
を、素子形成領域に面した内側に位置する角部を切除し
た、五角形の平面形状に形成する。また、半導体チップ
１の周辺に面した外側の列を構成する各ボンディングパ
ッド２ｄの形状を、周縁に面した外側に位置する角部を
切除した、五角形の平面形状に形成する。角部の切除
は、該切除によって生じる辺からボンディングパッド２
ｃ，２ｄの中心までの距離が、他の辺からボンディング
パッド２ｃ，２ｄの中心までの距離と同一になるように
行う。Further, in this embodiment, the shape of each bonding pad 2c forming the inner row facing the element formation region is a pentagonal plane shape in which the corners located inside the element formation region are cut off. To form. Further, the shape of each bonding pad 2d constituting the outer row facing the periphery of the semiconductor chip 1 is formed into a pentagonal planar shape in which the outer corner portions facing the peripheral edge are cut off. The corners are cut away from the side of the bonding pad 2 which is generated by the cutting.
The distances to the centers of c and 2d are the same as the distances from the other sides to the centers of the bonding pads 2c and 2d.
【００３９】本実施例のボンディングパッド２ｃ，２ｄ
の配置によれば、半導体チップ１の周縁１ａに沿った方
向のボンディングパッド２ｃ・２ｃ，２ｄ・２ｄの間隔
が広くなり、かつ、各ボンディングパッド２ｃ，２ｄが
重ならないので、内側のボンディングパッド２ｃからの
ボンディングワイヤ３と外側のボンディングパッド２ｄ
からのボンディングワイヤ３とが重ならず、ワイヤボン
ディングを容易に行うことができる。また、隣接するボ
ンディングパッド２ｃ，２ｄが各々形成する列と列との
間隔が短縮され、両側に突出していた角部を切除するこ
とにより、ボンディングパッド２ｃ，２ｄ形成領域の幅
が減少し、ボンディングパッド２ｃ，２ｄ形成に要する
面積が減少する。Bonding pads 2c and 2d of this embodiment
With this arrangement, the spacing between the bonding pads 2c, 2c, 2d, 2d in the direction along the peripheral edge 1a of the semiconductor chip 1 becomes wider, and the respective bonding pads 2c, 2d do not overlap, so that the inner bonding pad 2c From the bonding wire 3 and the outer bonding pad 2d
Since the bonding wire 3 from the above does not overlap, the wire bonding can be easily performed. In addition, the space between the rows formed by the adjacent bonding pads 2c and 2d is shortened, and the corners protruding on both sides are cut off to reduce the width of the bonding pad 2c and 2d forming area, and to perform the bonding. The area required for forming the pads 2c and 2d is reduced.
【００４０】（実施例３）図３は、本発明の他の実施例
である半導体装置の半導体チップを、パッケージ封止前
の状態で示す部分平面図である。なお、図３では半導体
チップの下辺部分のみを示し、ボンディングパッドの配
置を判り易くするために、ボンディングワイヤを省略し
ている。(Embodiment 3) FIG. 3 is a partial plan view showing a semiconductor chip of a semiconductor device according to another embodiment of the present invention in a state before package sealing. In FIG. 3, only the lower side of the semiconductor chip is shown, and the bonding wires are omitted in order to make the arrangement of the bonding pads easier to understand.
【００４１】図中、１は半導体チップ、２ｅは内側のボ
ンディングパッド、２ｆは外側のボンディングパッドで
ある。In the figure, 1 is a semiconductor chip, 2e is an inner bonding pad, and 2f is an outer bonding pad.
【００４２】本実施例では、半導体チップ１の主面上に
ボンディングパッド２を２列に配置する。各ボンディン
グパッド２ｅ，２ｆは、隣接する他の列を構成する２つ
のボンディングパッド２ｆ・２ｆ，２ｅ・２ｅの中間に
位置し、該２つのボンディングパッド２ｆ・２ｆ，２ｅ
・２ｅの内一方のボンディングパッド２ｆ，２ｅと一辺
を対面させ、他方のボンディングパッド２ｆ，２ｅと他
辺を対面させて配置され、同一の列では、各ボンディン
グパッド２ｅ・２ｅ，２ｆ・２ｆが角部を互いに対面さ
せて隣接している。In this embodiment, the bonding pads 2 are arranged in two rows on the main surface of the semiconductor chip 1. Each of the bonding pads 2e, 2f is located in the middle of the two bonding pads 2f, 2f, 2e, 2e forming another adjacent row, and the two bonding pads 2f, 2f, 2e are located in the middle.
-One of the bonding pads 2f, 2e of 2e is arranged to face one side, and the other bonding pad 2f, 2e is arranged to face the other side. In the same row, each bonding pad 2e, 2e, 2f, 2f The corners are adjacent to each other and face each other.
【００４３】即ち、各ボンディングパッド２ｅ，２ｆ
が、隣接する他の列のボンディングパッド２ｆ・２ｆ，
２ｅ・２ｅと互いに斜めに対面するように配置されてい
る。That is, each bonding pad 2e, 2f
Of the other adjacent bonding pads 2f, 2f,
2e and 2e are arranged so as to face each other obliquely.
【００４４】また、本実施例では、素子形成領域に面し
た内側の列を構成する各ボンディングパッド２ｅの形状
を、各列を構成するボンディングパッドの隣接する同じ
列の他のボンディングパッドと対面する角部を切除し
た、六角形の平面形状に形成する。この切除によって内
側のボンディングパッド２ｅ・２ｅの間隔を広くするこ
とが可能になる。Further, in this embodiment, the shape of each bonding pad 2e forming the inner row facing the element forming region faces the other bonding pad of the same row adjacent to the bonding pad constituting each row. It is formed into a hexagonal planar shape with the corners cut off. By this excision, it becomes possible to widen the distance between the inner bonding pads 2e and 2e.
【００４５】角部の切除は、該切除によって生じる辺か
らボンディングパッド２ｅの中心までの距離が、他の辺
からボンディングパッド２ｅの中心までの距離と同一に
なるように行う。The cutting of the corner portion is performed so that the distance from the side generated by the cutting to the center of the bonding pad 2e is the same as the distance from the other side to the center of the bonding pad 2e.
【００４６】５ａは、半導体基板の素子形成面に形成さ
れた半導体素子（図示せず）或いは内部の配線層（図示
せず）と外側のボンディングパッド２ｆとを接続する配
線である。Reference numeral 5a is a wiring for connecting a semiconductor element (not shown) formed on the element formation surface of the semiconductor substrate or an internal wiring layer (not shown) to the outer bonding pad 2f.
【００４７】本実施例のボンディングパッド２ｅ，２ｆ
の配置によれば、半導体チップ１の周縁１ａに沿った方
向のボンディングパッド２ｅ・２ｅ，２ｆ・２ｆの間隔
が広くなり、かつ、各ボンディングパッド２ｅ，２ｆが
重ならないので、内側のボンディングパッド２ｅからの
ボンディングワイヤ３と外側のボンディングパッド２ｆ
からのボンディングワイヤ３とが重ならず、ワイヤボン
ディングを容易に行うことができる。また、隣接するボ
ンディングパッド２ｅ，２ｆが各々形成する列と列との
間隔が短縮され、ボンディングパッド２ｅ，２ｆ形成領
域が増加することもない。Bonding pads 2e, 2f of this embodiment
With this arrangement, the spacing between the bonding pads 2e, 2e, 2f, 2f in the direction along the peripheral edge 1a of the semiconductor chip 1 becomes wide, and the respective bonding pads 2e, 2f do not overlap, so that the inner bonding pad 2e Bonding wire 3 from the outside and the outer bonding pad 2f
Since the bonding wire 3 from the above does not overlap, the wire bonding can be easily performed. Further, the space between the columns formed by the adjacent bonding pads 2e and 2f is shortened, and the bonding pad 2e and 2f forming region is not increased.
【００４８】また、内側の列を構成する各ボンディング
パッド２ｅ・２ｅ間の隙間を広くすることができるので
外側のボンディングパッド２ｆ，２ｆへの配線５ａを、
ボンディングパッド２ｅ，２ｆと同じ層に幅広に形成す
ることができる。Since the gap between the bonding pads 2e, 2e forming the inner row can be widened, the wiring 5a to the outer bonding pads 2f, 2f can be
It can be formed wide in the same layer as the bonding pads 2e and 2f.
【００４９】（実施例４）図４は、本発明の他の実施例
である半導体装置の半導体チップを、パッケージ封止前
の状態で示す部分平面図である。なお、図４では半導体
チップの下辺部分のみを示し、ボンディングパッドの配
置を判り易くするために、ボンディングワイヤを省略し
ている。(Embodiment 4) FIG. 4 is a partial plan view showing a semiconductor chip of a semiconductor device according to another embodiment of the present invention in a state before package sealing. In FIG. 4, only the lower side of the semiconductor chip is shown, and the bonding wires are omitted in order to make the arrangement of the bonding pads easier to understand.
【００５０】図中、１は半導体チップ、２ｇは内側のボ
ンディングパッド、２ｈは外側のボンディングパッドで
ある。In the figure, 1 is a semiconductor chip, 2g is an inner bonding pad, and 2h is an outer bonding pad.
【００５１】本実施例では、半導体チップ１の主面上に
ボンディングパッド２ｇ，２ｈを２列に配置する。各ボ
ンディングパッド２ｇ，２ｈは、隣接する他の列を構成
する２つのボンディングパッド２ｈ・２ｈ，２ｇ・２ｇ
の中間に位置し、該２つのボンディングパッド２ｈ・２
ｈ，２ｇ・２ｇの内一方のボンディングパッド２ｈ，２
ｇと一辺を対面させ、他方のボンディングパッド２ｈ，
２ｇと他辺を対面させて配置され、同一の列では、各ボ
ンディングパッド２ｇ・２ｇ，２ｈ・２ｈが角部を互い
に対面させて隣接している。In this embodiment, the bonding pads 2g and 2h are arranged in two rows on the main surface of the semiconductor chip 1. Each bonding pad 2g, 2h has two bonding pads 2h, 2h, 2g, 2g forming another adjacent row.
Located between the two bonding pads 2h.2
One of the h, 2g and 2g bonding pads 2h, 2g
g on one side and the other bonding pad 2h,
2g and the other side are arranged to face each other, and in the same row, the bonding pads 2g, 2g, 2h, 2h are adjacent to each other with their corners facing each other.
【００５２】即ち、各ボンディングパッド２ｇ，２ｈ
が、隣接する他の列のボンディングパッド２ｈ・２ｈ，
２ｇ・２ｇと互いに斜めに対面するように配置されてい
る。That is, each bonding pad 2g, 2h
Of the other adjacent bonding pads 2h, 2h,
2g and 2g are arranged so as to face each other obliquely.
【００５３】また、本実施例では、各列を構成するボン
ディングパッド２ｇ，２ｈの隣接する同じ列の他のボン
ディングパッド２ｇ，２ｈと対面する角部を切除した、
六角形の平面形状に形成する。この切除によってボンデ
ィングパッド２ｇ・２ｇ，２ｈ・２ｈの間隔を詰めて、
ボンディングパッド２ｇ，２ｈ間の隙間を変えずにピッ
チを小さくすることが可能になる。Further, in this embodiment, the corners of the bonding pads 2g, 2h forming each row facing the other bonding pads 2g, 2h in the same row are cut off.
It is formed into a hexagonal planar shape. By this cutting, the intervals of the bonding pads 2g, 2g, 2h, 2h are reduced,
The pitch can be reduced without changing the gap between the bonding pads 2g and 2h.
【００５４】角部の切除は、該切除によって生じる辺か
らボンディングパッド２ｇ，２ｈの中心までの距離が、
他の辺からボンディングパッド２ｇ，２ｈの中心までの
距離と同一になるように行う。When cutting the corners, the distance from the side generated by the cutting to the centers of the bonding pads 2g and 2h is
The distance is the same as the distance from the other side to the center of the bonding pads 2g and 2h.
【００５５】本実施例のボンディングパッド２ｇ，２ｈ
の配置によれば、隣接するボンディングパッド２ｇ，２
ｈが各々形成する列と列との間隔が短縮され、角部を切
除することにより、ボンディングパッド２ｇ，２ｈの周
縁１ａに沿った方向のピッチを小さくできるので、ボン
ディングパッド２ｇ，２ｈ形成領域の幅が減少し、ボン
ディングパッド２ｇ，２ｈ形成に要する面積が減少す
る。或いは同じ形成領域により多くのボンディングパッ
ド２ｇ，２ｈを配置することができる。Bonding pads 2g, 2h of this embodiment
According to the arrangement, the adjacent bonding pads 2g, 2g
Since the distance between the rows formed by h is shortened and the corners are cut off, the pitch in the direction along the peripheral edge 1a of the bonding pads 2g, 2h can be made smaller, so that the bonding pad 2g, 2h forming area The width is reduced, and the area required for forming the bonding pads 2g and 2h is reduced. Alternatively, more bonding pads 2g and 2h can be arranged in the same formation region.
【００５６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。As described above, the invention made by the present inventor is
Although the present invention has been specifically described based on the above-mentioned embodiments, the present invention is not limited to the above-mentioned embodiments, and it goes without saying that various modifications can be made without departing from the scope of the invention.
【００５７】前述の実施例ではボンディングワイヤによ
るボンディングを行った半導体装置について述べたが、
ＴＡＢ（tape automated bonding）テープを用いたボン
ディング或いはワイヤレスボンディング等の他のボンデ
ィング方法を行う場合にも本発明は適用が可能である。In the above-mentioned embodiment, the semiconductor device bonded by the bonding wire has been described.
The present invention can also be applied to the case where another bonding method such as bonding using a TAB (tape automated bonding) tape or wireless bonding is performed.
【００５８】また、ボンディングパッドの形状について
も、前述の実施例では特定の角部を必要に応じて切除し
たが、それ以外の角部を切除した形状、例えば予め４つ
の角部をすべて切除した形状のボンディングパッドを、
各実施例に用いても本発明は実施可能である。Also, regarding the shape of the bonding pad, in the above-described embodiment, specific corners were cut off as needed, but other corners were cut off, for example, all four corners were cut off in advance. Shape bonding pad,
The present invention can be implemented even when used in each of the embodiments.
【００５９】さらに、前述の実施例ではボンディンパッ
ドは２列に配置されているが、３列或いは４列等、より
多くの列にボンディングパットを配置する場合にも本願
発明は適用が可能である。３列以上の配置を行う場合に
はボンディングワイヤが重なることも考えられるが、こ
の問題はボンディングワイヤに被覆ワイヤを用いること
によって解決することができる。Furthermore, in the above-mentioned embodiment, the bond pad is arranged in two rows, but the present invention can be applied to the case where the bonding pads are arranged in more rows such as three rows or four rows. is there. It is possible that the bonding wires overlap when the arrangement of three or more rows is performed, but this problem can be solved by using covered wires for the bonding wires.
【００６０】[0060]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
【００６１】（１）本発明によれば、半導体チップのボ
ンディングパッド形成領域を減少することが可能になる
という効果がある。(1) According to the present invention, it is possible to reduce the bonding pad forming region of the semiconductor chip.
【００６２】（２）本発明によれば、半導体チップのボ
ンディングパッド形成領域を増加させずにより、より多
くのボンディングパッドを形成することが可能になると
いう効果がある。(2) According to the present invention, it is possible to form more bonding pads without increasing the bonding pad forming region of the semiconductor chip.
【００６３】（３）本発明によれば、内側のボンディン
グパッドからのボンディングワイヤが、外側のボンディ
ングワイヤの間から引出すことができるのでボンディン
グが容易に行い得るという効果がある。(3) According to the present invention, the bonding wire from the inner bonding pad can be pulled out from between the outer bonding wires, so that the bonding can be easily performed.
【００６４】（４）本発明によれば、ボンディングパッ
ド間を通る配線パターンの幅を拡大することが可能にな
るという効果がある。(4) According to the present invention, it is possible to increase the width of the wiring pattern passing between the bonding pads.
【図１】 本発明の第１の実施例である半導体装置の半
導体チップを、パッケージ封止前の状態で示す部分平面
図、FIG. 1 is a partial plan view showing a semiconductor chip of a semiconductor device according to a first embodiment of the present invention in a state before package sealing,
【図２】 本発明の第２の実施例である半導体装置の半
導体チップを、パッケージ封止前の状態で示す部分平面
図、FIG. 2 is a partial plan view showing a semiconductor chip of a semiconductor device according to a second embodiment of the present invention in a state before package sealing,
【図３】 本発明の第３の実施例である半導体装置の半
導体チップを、パッケージ封止前の状態で示す部分平面
図、FIG. 3 is a partial plan view showing a semiconductor chip of a semiconductor device according to a third embodiment of the present invention in a state before package sealing,
【図４】 本発明の第４の実施例である半導体装置の半
導体チップを、パッケージ封止前の状態で示す部分平面
図である。FIG. 4 is a partial plan view showing a semiconductor chip of a semiconductor device according to a fourth embodiment of the present invention in a state before package sealing.
１…半導体チップ、１ａ…周縁、２ａ，２ｃ，２ｅ，２
ｇ…内側のボンディングパッド、２ｂ，２ｄ，２ｆ，２
ｈ…外側のボンディングパッド、３…ボンディングワイ
ヤ、４…タブ、４ａ…タブ吊りリード、５，５ａ…配
線。1 ... Semiconductor chip, 1a ... Edge, 2a, 2c, 2e, 2
g ... Inside bonding pad, 2b, 2d, 2f, 2
h ... Outside bonding pad, 3 ... Bonding wire, 4 ... Tab, 4a ... Tab suspension lead, 5, 5a ... Wiring.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高崎 一 秋田県南秋田郡天王町天王字長沼64 アキ タ電子株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hajime Takasaki 64 Naganuma Tenno, Tenno-cho, Minami-Akita-gun, Akita Akita Electronics Co., Ltd.
Claims (4)
めに半導体チップの表面に設けるボンディングパッドを
複数列形成する半導体装置において、各ボンディングパ
ッドが、隣接する他の列を構成する２つのボンディング
パッドの中間に位置し、該２つのボンディングパッドの
内一方のボンディングパッドと一辺を対面させ、他方の
ボンディングパッドと他辺を対面させて配置されたこと
を特徴とする半導体装置。1. A semiconductor device having a plurality of rows of bonding pads provided on the surface of a semiconductor chip for connection with leads serving as external connection terminals, each bonding pad forming two adjacent bonding rows. A semiconductor device, which is located in the middle of a pad and has one side facing one of the two bonding pads and the other side facing the other bonding pad.
の内側に位置する角部、或いは外側の列を構成するボン
ディングパッドの外側に位置する角部の、少なくとも何
れか一方の角部を切除したことを特徴とする請求項１に
記載の半導体装置。2. At least one of the corners located inside the bonding pads forming the inner row or the outside corners of the bonding pads forming the outer row is cut off. The semiconductor device according to claim 1, wherein:
成しかつ隣接する、他のボンディングパッドと対面する
角部を切除した形状に形成したことを特徴とする請求項
１又は請求項２に記載の半導体装置。3. The bonding pad according to claim 1 or 2, wherein each bonding pad is formed in a shape in which a corner portion which is adjacent to the other bonding pad and which constitutes the same row and faces another bonding pad is cut off. Semiconductor device.
を除く各列において、各ボンディングパッドを、同一の
列を構成しかつ隣接する他のボンディングパッドと対面
する角部を切除した形状に形成することを特徴とする請
求項３に記載の半導体装置。4. In each row except the row of bonding pads located on the outer periphery, each bonding pad is formed in a shape in which a corner portion which constitutes the same row and faces another adjacent bonding pad is cut off. The semiconductor device according to claim 3, wherein:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5166600A JPH0722460A (en) | 1993-07-06 | 1993-07-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5166600A JPH0722460A (en) | 1993-07-06 | 1993-07-06 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0722460A true JPH0722460A (en) | 1995-01-24 |
Family
ID=15834304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5166600A Pending JPH0722460A (en) | 1993-07-06 | 1993-07-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722460A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358702B2 (en) | 2002-05-15 | 2008-04-15 | Gs Yuasa Corporation | Storage battery with auxiliary terminals |
-
1993
- 1993-07-06 JP JP5166600A patent/JPH0722460A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358702B2 (en) | 2002-05-15 | 2008-04-15 | Gs Yuasa Corporation | Storage battery with auxiliary terminals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3959579A (en) | Apertured semi-conductor device mounted on a substrate | |
| KR100477020B1 (en) | Multi chip package | |
| US20140252613A1 (en) | Semiconductor device | |
| JP4799385B2 (en) | Manufacturing method of resin-encapsulated semiconductor device and wiring board therefor | |
| JP2005026680A (en) | Stacked ball grid array package and its manufacturing method | |
| US7049687B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
| KR20020078931A (en) | Carrier frame for semiconductor package and semiconductor package using it and its manufacturing method | |
| US6677219B2 (en) | Method of forming a ball grid array package | |
| US20100140801A1 (en) | Device | |
| JP2003168758A (en) | Semiconductor device | |
| US20090108471A1 (en) | Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus | |
| US20110074003A1 (en) | Foil based semiconductor package | |
| US8508032B2 (en) | Chip packaging | |
| JPH0722460A (en) | Semiconductor device | |
| KR20050024017A (en) | BGA package having semiconductor chip to possess metal pattern for edge bonding pad and manufacturing method thereof | |
| JP2007149809A (en) | Semiconductor device and its manufacturing method | |
| KR100246360B1 (en) | Micro bga package | |
| JP2885786B1 (en) | Semiconductor device manufacturing method and semiconductor device | |
| KR100190928B1 (en) | Semiconductor chip of tab product which was reduced scribe line width | |
| JP2760627B2 (en) | Semiconductor device | |
| JP3386028B2 (en) | Semiconductor device | |
| JP3271500B2 (en) | Semiconductor device | |
| JPH09219419A (en) | Semiconductor device and manufacture thereof | |
| JP2002373909A (en) | Semiconductor circuit device and manufacturing method therefor | |
| JP4229086B2 (en) | Semiconductor device |