JPH07218598A - Ｉｃテスタ用発振検出回路 - Google Patents
Ｉｃテスタ用発振検出回路Info
- Publication number
- JPH07218598A JPH07218598A JP6031906A JP3190694A JPH07218598A JP H07218598 A JPH07218598 A JP H07218598A JP 6031906 A JP6031906 A JP 6031906A JP 3190694 A JP3190694 A JP 3190694A JP H07218598 A JPH07218598 A JP H07218598A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- guard
- dut
- oscillation
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣテスタによる被測定デバイスの測定にお
いて、デバイスが異常発振をするときがあるが、従来の
ＩＣテスタでは約１００ＫＨｚ以下の異常発振しか検出
できないし、またそれで充分であった。しかしながら、
ＩＣの高密度化に伴い最近は１ＭＨｚ程度の異常発振を
起こす場合があり、本発明は、数ＭＨｚ以上の異常発振
をも検出できるＩＣテスタ用発振検出回路を提供するこ
とを目的とする。 【構成】 上記目的を達成するために、本発明は、電源
供給ケーブルのガード線に、センス線の電位を与えるガ
ードアンプの出力側に異常発振を検出する発振検出回路
を設ける構成とする。
いて、デバイスが異常発振をするときがあるが、従来の
ＩＣテスタでは約１００ＫＨｚ以下の異常発振しか検出
できないし、またそれで充分であった。しかしながら、
ＩＣの高密度化に伴い最近は１ＭＨｚ程度の異常発振を
起こす場合があり、本発明は、数ＭＨｚ以上の異常発振
をも検出できるＩＣテスタ用発振検出回路を提供するこ
とを目的とする。 【構成】 上記目的を達成するために、本発明は、電源
供給ケーブルのガード線に、センス線の電位を与えるガ
ードアンプの出力側に異常発振を検出する発振検出回路
を設ける構成とする。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣテスタによる被
測定デバイス（以下「ＤＵＴ」という）の測定におい
て、ＤＵＴに電圧を与えたときに起こるＤＵＴの異常発
振を検出する回路に関する。
測定デバイス（以下「ＤＵＴ」という）の測定におい
て、ＤＵＴに電圧を与えたときに起こるＤＵＴの異常発
振を検出する回路に関する。
【０００２】
【従来の技術】半導体集積回路（以下「ＩＣ」という）
を試験するＩＣテスタにおいて、ＤＣテストの際は電源
ユニットからメインアンプを通してＤＵＴに電圧・電流
を与えて、電圧印加電流測定や電流印加電圧測定を行
う。そのとき、ＤＵＴで異常発振が有るか無いかもＩＣ
テスタ側で測定している。
を試験するＩＣテスタにおいて、ＤＣテストの際は電源
ユニットからメインアンプを通してＤＵＴに電圧・電流
を与えて、電圧印加電流測定や電流印加電圧測定を行
う。そのとき、ＤＵＴで異常発振が有るか無いかもＩＣ
テスタ側で測定している。
【０００３】図３に従来のＩＣテスタの構成例を示す。
図３のＡ側は電圧・電流をＤＵＴ１０に供給するＩＣテ
スタの電源部であり、Ｂ側は約６ｍから１０ｍの長さの
電源供給ケーブルであり、Ｃ側はＤＵＴ１０を測定する
テストヘッドである。電源供給ケーブルは、電圧・電流
を供給する電源供給線１６と、負荷のＤＵＴ１０に与え
る電圧を電源部に帰還させるセンス線１７とを内蔵し、
その外側をガード線１８が編目構造で包み、内部の各線
を保護すると同時に電位をセンス線１７の電圧と同電位
に保たせている。ガード線１８を内部のセンス線１７と
同電位に保たせているのは、漏洩電流を無くして、微少
電圧・電流をも測定するためである。
図３のＡ側は電圧・電流をＤＵＴ１０に供給するＩＣテ
スタの電源部であり、Ｂ側は約６ｍから１０ｍの長さの
電源供給ケーブルであり、Ｃ側はＤＵＴ１０を測定する
テストヘッドである。電源供給ケーブルは、電圧・電流
を供給する電源供給線１６と、負荷のＤＵＴ１０に与え
る電圧を電源部に帰還させるセンス線１７とを内蔵し、
その外側をガード線１８が編目構造で包み、内部の各線
を保護すると同時に電位をセンス線１７の電圧と同電位
に保たせている。ガード線１８を内部のセンス線１７と
同電位に保たせているのは、漏洩電流を無くして、微少
電圧・電流をも測定するためである。
【０００４】従来ＩＣテスタの構成を図３に基づいて説
明すると、入力端子１１に入力する入力電圧Ｖｉをメイ
ンアンプＡ１と電流検出検出器１２を通して、印加電圧
ＶｏをＤＵＴ１０に与える。ＤＵＴ１０に与える印加電
圧Ｖｏをセンス線１７を通してメインアンプＡ１の反転
入力端子に帰還させ、ＤＵＴ１０に与える電圧Ｖｏの変
動を抑制している。また、バッファ用のセンスアンプＡ
２の出力電圧を取り出し、ガードアンプＡ３を通してガ
ード線１７に同電位を与えている。
明すると、入力端子１１に入力する入力電圧Ｖｉをメイ
ンアンプＡ１と電流検出検出器１２を通して、印加電圧
ＶｏをＤＵＴ１０に与える。ＤＵＴ１０に与える印加電
圧Ｖｏをセンス線１７を通してメインアンプＡ１の反転
入力端子に帰還させ、ＤＵＴ１０に与える電圧Ｖｏの変
動を抑制している。また、バッファ用のセンスアンプＡ
２の出力電圧を取り出し、ガードアンプＡ３を通してガ
ード線１７に同電位を与えている。
【０００５】テストヘッドでは、ＤＵＴ１０と並列に負
荷容量１３のＣＬを接続している。その理由について簡
単に説明する。ＤＵＴ１０がＭＯＳ構造の高密度ＩＣの
場合では、静止時は数μＡ（マイクロアンペア）の電流
しか流れないのに対し、反転動作では数ｍＡ（ミリアン
ペア）程度の大きい電流がパルス状に流れる。ＤＵＴ１
０に流れる電流が大きく変動する場合に、その電流変動
をメインアンプＡ１が検知して応答するまでに、かなり
の時間を要する。この時間遅れの期間中に負荷容量１３
のＣＬがＤＵＴ１０に流れる電流変動を補償する動作を
行うのである。つまり、ＤＵＴ１０に流れる電流がパル
ス状に急増する場合は負荷容量１３のＣＬから放電電流
を放出させ、メインアンプＡ１の遅れを補償する。また
逆に、ＤＵＴ１０に流れる電流が急減する場合には、負
荷容量１３のＣＬはメインアンプＡ１の遅れ動作によっ
て流れ続ける大きい電流を充電電流として吸収し、メイ
ンアンプＡ１の遅れを補償する。
荷容量１３のＣＬを接続している。その理由について簡
単に説明する。ＤＵＴ１０がＭＯＳ構造の高密度ＩＣの
場合では、静止時は数μＡ（マイクロアンペア）の電流
しか流れないのに対し、反転動作では数ｍＡ（ミリアン
ペア）程度の大きい電流がパルス状に流れる。ＤＵＴ１
０に流れる電流が大きく変動する場合に、その電流変動
をメインアンプＡ１が検知して応答するまでに、かなり
の時間を要する。この時間遅れの期間中に負荷容量１３
のＣＬがＤＵＴ１０に流れる電流変動を補償する動作を
行うのである。つまり、ＤＵＴ１０に流れる電流がパル
ス状に急増する場合は負荷容量１３のＣＬから放電電流
を放出させ、メインアンプＡ１の遅れを補償する。また
逆に、ＤＵＴ１０に流れる電流が急減する場合には、負
荷容量１３のＣＬはメインアンプＡ１の遅れ動作によっ
て流れ続ける大きい電流を充電電流として吸収し、メイ
ンアンプＡ１の遅れを補償する。
【０００６】ＤＵＴ１０に負荷容量１３を並列に接続し
たことにより、メインアンプＡ１の動作が不安定にな
る。そこで、電流検出器１２の電流検出用抵抗Ｒｍに並
列に位相補償用コンデンサＣｍを接続する。即ち、メイ
ンアンプＡ１のオープンループゲインは素子固有の一定
周波数を越えると−６ｄＢ／オクターブの安定（発振等
の動作が起きない）した減衰特性を呈する。然るに負荷
容量１３を接続すると、負荷容量１３の容量値ＣＬと電
流検出抵抗Ｒｍの抵抗値Ｒｍによって決まる周波数 ｆ
1 ＝１／（２πＲｍ・ＣＬ） 以上の周波数では−１２
ｄＢ／オクターブの減衰特性となる。この減衰特性のま
ま０ｄＢを横切ると発振等の現象を起こして不安定な動
作となる。このため、０ｄＢに至る手前の周波数で、減
衰特性を再び元の−６ｄＢ／オクターブに戻す必要があ
り、そのために位相補償用コンデンサＣｍを挿入するの
である。その折点の周波数はｆ2 ＝１／（２πＲｍ・Ｃ
ｍ）となる。従って、負荷容量１３の容量値ＣＬと位相
補償用コンデンサＣｍの容量値Ｃｍの大きさを ＣＬ＞
Ｃｍ に選定する。また、センスアンプＡ２とメインア
ンプＡ１との間にあるコンデンサＣｆも位相補償用のた
めのコンデンサである。このように、位相補償コンデン
サを挿入することにより、ＩＣテスタは安定に動作する
が、電源供給線１６の周波数特性が低くなる。
たことにより、メインアンプＡ１の動作が不安定にな
る。そこで、電流検出器１２の電流検出用抵抗Ｒｍに並
列に位相補償用コンデンサＣｍを接続する。即ち、メイ
ンアンプＡ１のオープンループゲインは素子固有の一定
周波数を越えると−６ｄＢ／オクターブの安定（発振等
の動作が起きない）した減衰特性を呈する。然るに負荷
容量１３を接続すると、負荷容量１３の容量値ＣＬと電
流検出抵抗Ｒｍの抵抗値Ｒｍによって決まる周波数 ｆ
1 ＝１／（２πＲｍ・ＣＬ） 以上の周波数では−１２
ｄＢ／オクターブの減衰特性となる。この減衰特性のま
ま０ｄＢを横切ると発振等の現象を起こして不安定な動
作となる。このため、０ｄＢに至る手前の周波数で、減
衰特性を再び元の−６ｄＢ／オクターブに戻す必要があ
り、そのために位相補償用コンデンサＣｍを挿入するの
である。その折点の周波数はｆ2 ＝１／（２πＲｍ・Ｃ
ｍ）となる。従って、負荷容量１３の容量値ＣＬと位相
補償用コンデンサＣｍの容量値Ｃｍの大きさを ＣＬ＞
Ｃｍ に選定する。また、センスアンプＡ２とメインア
ンプＡ１との間にあるコンデンサＣｆも位相補償用のた
めのコンデンサである。このように、位相補償コンデン
サを挿入することにより、ＩＣテスタは安定に動作する
が、電源供給線１６の周波数特性が低くなる。
【０００７】従来の発振検出回路１４は、メインアンプ
Ａ１の出力側からコンデンサ結合で高周波成分を取り出
し、増幅して異常発振の検出出力としていた。この構成
では前述したように、電源供給線１６の周波数特性が低
いために、発振検出回路１４で検出できる周波数は約１
００ＫＨｚ以下と比較的低い発振しか検出できなかった
が、従来のＤＵＴ１０の異常発振はその程度であったの
で、特に問題は無かった。
Ａ１の出力側からコンデンサ結合で高周波成分を取り出
し、増幅して異常発振の検出出力としていた。この構成
では前述したように、電源供給線１６の周波数特性が低
いために、発振検出回路１４で検出できる周波数は約１
００ＫＨｚ以下と比較的低い発振しか検出できなかった
が、従来のＤＵＴ１０の異常発振はその程度であったの
で、特に問題は無かった。
【０００８】しかしながら、最近のＤＵＴ１０であるＩ
Ｃは高密度化が急速に進み、配線パターンは細くなり、
パターン間隔も狭くなってきた。従って、従来には見ら
れなかった現象、例えばパターン間の干渉等により約１
ＭＨｚ程度の高い周波数でも発振する現象が生じること
があることが判明してきた。現状のＩＣテスタではこの
現象を検出できなかったが、不良ＤＵＴであるのでこれ
も検出する必要が生じてきた。
Ｃは高密度化が急速に進み、配線パターンは細くなり、
パターン間隔も狭くなってきた。従って、従来には見ら
れなかった現象、例えばパターン間の干渉等により約１
ＭＨｚ程度の高い周波数でも発振する現象が生じること
があることが判明してきた。現状のＩＣテスタではこの
現象を検出できなかったが、不良ＤＵＴであるのでこれ
も検出する必要が生じてきた。
【０００９】
【発明が解決しようとする課題】本発明は、従来の負荷
容量１３のＣＬ、位相補償用コンデンサＣｍやＣｆはそ
のままにして、最近生じてきた高い周波数の発振現象も
検出し、不良ＤＵＴを検出できるＩＣテスタ用発振検出
回路を提供することを目的とする。
容量１３のＣＬ、位相補償用コンデンサＣｍやＣｆはそ
のままにして、最近生じてきた高い周波数の発振現象も
検出し、不良ＤＵＴを検出できるＩＣテスタ用発振検出
回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、このＩＣテスタで高い周波数信号が減衰
されずに現れる部分から発振信号を抽出して、そこに発
振検出回路を構成するものである。
に、本発明は、このＩＣテスタで高い周波数信号が減衰
されずに現れる部分から発振信号を抽出して、そこに発
振検出回路を構成するものである。
【００１１】従来のＩＣテスタの構成、即ち、図３を考
察すると、電源供給線と帰還系のセンス線に位相補償用
コンデンサが挿入され、負荷容量ＣＬと結合して高い周
波数をカットする低周波数特性となっている。各アンプ
の周波数特性を比較すると、一般的に、ｆA1＜ｆA3＜ｆ
A2 となっている。ここで、ｆA1とはメインアンプＡ１
のカットオフ周波数を、ｆA3及びｆA2はそれぞれガード
アンプＡ３とセンスアンプＡ２のカットオフ周波数をい
う。そこで、電源供給ケーブルの３本の線を検討する
と、ガード線にはＤＵＴに与える電位がそのまま現れて
いることが判明した。しかも、電源供給線、センス線と
ガード線間には浮遊容量が存在し、高い周波数信号では
閉ループの回路となっており、この高周波信号の電流・
電圧を検出することにより、高い周波数の異常発振を検
出することができることを確認した。
察すると、電源供給線と帰還系のセンス線に位相補償用
コンデンサが挿入され、負荷容量ＣＬと結合して高い周
波数をカットする低周波数特性となっている。各アンプ
の周波数特性を比較すると、一般的に、ｆA1＜ｆA3＜ｆ
A2 となっている。ここで、ｆA1とはメインアンプＡ１
のカットオフ周波数を、ｆA3及びｆA2はそれぞれガード
アンプＡ３とセンスアンプＡ２のカットオフ周波数をい
う。そこで、電源供給ケーブルの３本の線を検討する
と、ガード線にはＤＵＴに与える電位がそのまま現れて
いることが判明した。しかも、電源供給線、センス線と
ガード線間には浮遊容量が存在し、高い周波数信号では
閉ループの回路となっており、この高周波信号の電流・
電圧を検出することにより、高い周波数の異常発振を検
出することができることを確認した。
【００１２】そこで、従来は発振検出回路の信号入力を
電源供給線のメインアンプＡ１の出力点から取り出して
いたが、本発明はガードアンプＡ３の出力点より信号を
取り出すことにより解決した。
電源供給線のメインアンプＡ１の出力点から取り出して
いたが、本発明はガードアンプＡ３の出力点より信号を
取り出すことにより解決した。
【００１３】
【実施例】図１に一実施例の構成図を示す。図３と対応
する部分には同一符号を付して示す。電源供給ケーブ
ル、負荷容量１３のＣＬ、電流検出用抵抗Ｒｍ、位相補
償用コンデンサＣｍとＣｆは図３と同じであり、位相補
償して被測定ＤＵＴ１０を安定に測定できる。図３と異
なるところは、発振検出回路２４の位置及び回路と電源
供給ケーブルの３線間の浮遊容量Ｃgs、ＣgfとＣggを表
示したことである。
する部分には同一符号を付して示す。電源供給ケーブ
ル、負荷容量１３のＣＬ、電流検出用抵抗Ｒｍ、位相補
償用コンデンサＣｍとＣｆは図３と同じであり、位相補
償して被測定ＤＵＴ１０を安定に測定できる。図３と異
なるところは、発振検出回路２４の位置及び回路と電源
供給ケーブルの３線間の浮遊容量Ｃgs、ＣgfとＣggを表
示したことである。
【００１４】被測定ＤＵＴ１０に与えられる印加電圧Ｖ
ｏは、電源供給線１６を通して与えられるが、ＤＵＴ１
０で異常発振が生じると、その高周波信号は印加電圧Ｖ
ｏに重畳してｄ点にその波形が現れる。ｄ点の電圧はセ
ンス線１７を経由してセンスアンプＡ２で電圧フォロア
され、メインアンプＡ１反転入力端子とセンスアンプＡ
３に与えられる。
ｏは、電源供給線１６を通して与えられるが、ＤＵＴ１
０で異常発振が生じると、その高周波信号は印加電圧Ｖ
ｏに重畳してｄ点にその波形が現れる。ｄ点の電圧はセ
ンス線１７を経由してセンスアンプＡ２で電圧フォロア
され、メインアンプＡ１反転入力端子とセンスアンプＡ
３に与えられる。
【００１５】前述のように、各アンプの周波数特性を比
較すると、一般的に、ｆA1＜ｆA3＜ｆA2 となってい
る。従って、ｄ点の高い周波数の発振信号はセンス線１
７からセンスアンプＡ２、メインアンプＡ１、電流検出
器１２からｄ点に至る閉ループではカットされて、電流
検出用抵抗Ｒｍの両端電圧では検出できない。
較すると、一般的に、ｆA1＜ｆA3＜ｆA2 となってい
る。従って、ｄ点の高い周波数の発振信号はセンス線１
７からセンスアンプＡ２、メインアンプＡ１、電流検出
器１２からｄ点に至る閉ループではカットされて、電流
検出用抵抗Ｒｍの両端電圧では検出できない。
【００１６】これに比べて、ｄ点の発振信号がセンス線
１７からセンスアンプＡ２、ガードアンプＡ３、ガード
線１８、浮遊容量Ｃgsからセンス線１７に戻る閉ループ
回路はカットオフ周波数が比較的高く、この閉ループの
間で約１ＭＨｚの高い周波数信号でも検知することがで
きる。そして、最も高周波信号の検知に適している構成
は、ガードアンプＡ３の出力から反転入力端子に帰還さ
せる帰還系の内部に発振検出用抵抗Ｒｇを挿入すること
である。
１７からセンスアンプＡ２、ガードアンプＡ３、ガード
線１８、浮遊容量Ｃgsからセンス線１７に戻る閉ループ
回路はカットオフ周波数が比較的高く、この閉ループの
間で約１ＭＨｚの高い周波数信号でも検知することがで
きる。そして、最も高周波信号の検知に適している構成
は、ガードアンプＡ３の出力から反転入力端子に帰還さ
せる帰還系の内部に発振検出用抵抗Ｒｇを挿入すること
である。
【００１７】実施例の図１では、上述のようにガードア
ンプＡ３の出力端に一端の発振検出用抵抗Ｒｇを接続
し、他端をガード線１８及びガードアンプＡ３の反転入
力端子に帰還させる構成とする。従って、ガード線１８
にはセンス線１７の電位が与えられる。
ンプＡ３の出力端に一端の発振検出用抵抗Ｒｇを接続
し、他端をガード線１８及びガードアンプＡ３の反転入
力端子に帰還させる構成とする。従って、ガード線１８
にはセンス線１７の電位が与えられる。
【００１８】ＤＵＴ１０で高周波信号の異常発振したと
きは、前述したように浮遊容量Ｃgsを通した閉ループに
高周波信号が流れるので、発振検出用抵抗Ｒｇの両端に
電圧が発生する。その電圧を取り出し検出アンプＡ４を
通して異常発振を検出する。このように、本発明はガー
ドアンプＡ３の出力側に発振検出回路２４を設けたこと
を特徴としている。そして、センスアンプＡ２とガード
アンプＡ３の周波数特性を高めることにより、かなり高
い高周波信号でも検出できるようになる。
きは、前述したように浮遊容量Ｃgsを通した閉ループに
高周波信号が流れるので、発振検出用抵抗Ｒｇの両端に
電圧が発生する。その電圧を取り出し検出アンプＡ４を
通して異常発振を検出する。このように、本発明はガー
ドアンプＡ３の出力側に発振検出回路２４を設けたこと
を特徴としている。そして、センスアンプＡ２とガード
アンプＡ３の周波数特性を高めることにより、かなり高
い高周波信号でも検出できるようになる。
【００１９】図２は、発振検出回路２４の変形例であ
る。発振検出用抵抗Ｒｇは図１の例と同じ場所に接続し
ているのは、最適の場所であるからであり、ここに限定
する必要は無い。要はガードアンプＡ３の出力側にあれ
ばよい。そして、図１の検出アンプＡ４の代わりに、図
２では発振検出抵抗Ｒｇの両端に発光ダイオードを接続
して異常発振時に発光させ、それをフォトダイオードで
受光する、いわゆるフォトカプラで構成したものであ
る。
る。発振検出用抵抗Ｒｇは図１の例と同じ場所に接続し
ているのは、最適の場所であるからであり、ここに限定
する必要は無い。要はガードアンプＡ３の出力側にあれ
ばよい。そして、図１の検出アンプＡ４の代わりに、図
２では発振検出抵抗Ｒｇの両端に発光ダイオードを接続
して異常発振時に発光させ、それをフォトダイオードで
受光する、いわゆるフォトカプラで構成したものであ
る。
【００２０】
【発明の効果】以上説明したように、ＩＣテスタで被測
定デバイスを測定するとき、従来はＤＵＴの異常発振が
約１００ＫＨｚ以下のものしか検出できなかったが、本
発明では、最近発生し始めた数ＭＨｚ以上の異常発振も
検出でき、異常発振する不良ＤＵＴは全て見つけ出すこ
とができ、その技術的・経済的効果は大である。
定デバイスを測定するとき、従来はＤＵＴの異常発振が
約１００ＫＨｚ以下のものしか検出できなかったが、本
発明では、最近発生し始めた数ＭＨｚ以上の異常発振も
検出でき、異常発振する不良ＤＵＴは全て見つけ出すこ
とができ、その技術的・経済的効果は大である。
【図１】本発明の一実施例の構成ブロック図である。
【図２】本発明の発振検出の他の例の図である。
【図３】従来例の構成図である。
１０ 被測定デバイス（ＤＵＴ） １１ 入力端子 １２ 電流検出器 １３ 負荷容量 １４ 発振検出回路 １６ 電源供給線 １７ センス線 １８ ガード線 ２４ 発振検出回路 ２５ フォトカプラ Ａ１ メインアンプ Ａ２ センスアンプ Ａ３ ガードアンプ Ａ４ 検出アンプ Ｖｉ 入力電圧 Ｖｏ ＤＵＴ印加電圧 Ｒｍ 電流検出用抵抗 Ｃｍ 位相補償用コンデンサ Ｃgs 浮遊容量 Ｃgf 浮遊容量 Ｃgg 浮遊容量
Claims (1)
- 【請求項１】 被測定デバイス（１０）に並列に負荷容
量（１３）を挿入し電源供給線（１６）の電流検出用抵
抗Ｒｍに並列に位相補償用コンデンサＣｍを挿入して安
定に被測定デバイス（１０）を計測するＩＣテスタにお
いて、 電源供給ケーブルは電源供給線（１６）とセンス線（１
７）とガード線（１８）とから構成され、 ガード線（１８）にセンス線（１７）の電位を与えるガ
ードアンプＡ３の出力側に被測定デバイス（１０）の異
常発振を検出する検出回路（２４）を設けたこと、を特
徴とするＩＣテスタ用発振検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031906A JPH07218598A (ja) | 1994-02-03 | 1994-02-03 | Ｉｃテスタ用発振検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031906A JPH07218598A (ja) | 1994-02-03 | 1994-02-03 | Ｉｃテスタ用発振検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07218598A true JPH07218598A (ja) | 1995-08-18 |
Family
ID=12344047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6031906A Withdrawn JPH07218598A (ja) | 1994-02-03 | 1994-02-03 | Ｉｃテスタ用発振検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07218598A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005059926A1 (ja) * | 2003-12-17 | 2005-06-30 | Advantest Corporation | 同軸ケーブル、より対線ケーブル、同軸ケーブルユニット、試験装置、及びｃｐｕシステム |
-
1994
- 1994-02-03 JP JP6031906A patent/JPH07218598A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005059926A1 (ja) * | 2003-12-17 | 2005-06-30 | Advantest Corporation | 同軸ケーブル、より対線ケーブル、同軸ケーブルユニット、試験装置、及びｃｐｕシステム |
| US7098647B2 (en) | 2003-12-17 | 2006-08-29 | Advantest Corporation | Coaxial cable unit, test apparatus, and CPU system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057774A (en) | Apparatus for measuring the quiescent current of an integrated monolithic digital circuit | |
| US5959463A (en) | Semiconductor test apparatus for measuring power supply current of semiconductor device | |
| US4985672A (en) | Test equipment for a low current IC | |
| JP2014145758A (ja) | インピーダンス・ソース回路及びインピーダンス・ソース回路提供方法 | |
| KR940006144A (ko) | 반도체 집적회로장치의 시험방법, 이 방법에 적합한 전압강하전원회로 및 이 전압강회로를 갖는 반도체집적 회로장치 | |
| KR100275987B1 (ko) | 위상 동기 루프를 갖는 반도체 집적 회로 | |
| US6476594B1 (en) | Method and apparatus for testing high frequency delay locked loops | |
| KR0138902B1 (ko) | 회로 소자 측정 장치 | |
| JPH07218598A (ja) | Ｉｃテスタ用発振検出回路 | |
| JPWO2008072639A1 (ja) | 試験装置、試験方法、及び接続部 | |
| CN113391141B (zh) | 噪声测试装置及测试方法 | |
| US6486649B1 (en) | Built-in frequency test circuit for testing the frequency of the output of a frequency generating circuit | |
| US5304862A (en) | Constant current circuit | |
| EP0836273B1 (en) | Semiconductor device | |
| US6414507B1 (en) | Device testing system | |
| US6809511B2 (en) | Device power supply and IC test apparatus | |
| US6028420A (en) | Constant voltage power supply with continuity checking | |
| JPS6217666A (ja) | 電圧印加電流測定装置 | |
| JPS6156979A (ja) | 電力ケ−ブルの絶縁測定方法 | |
| JPH10293154A (ja) | 半導体試験装置用バイアス電源回路 | |
| JP3469160B2 (ja) | 接触検査の感度向上装置 | |
| JP2002139539A (ja) | 半導体デバイスの電源電流測定方法・電源電流測定装置 | |
| US6762919B2 (en) | High voltage power supply apparatus | |
| US20200106410A1 (en) | Source measure unit with guard drive circuit | |
| US7379510B2 (en) | OC192 peak detect circuit having low parasitics, high dynamic range and high sensitivity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010403 |