JPH07200308A - Optimum instruction string selection execution system - Google Patents

Optimum instruction string selection execution system

Info

Publication number
JPH07200308A
JPH07200308A JP33620393A JP33620393A JPH07200308A JP H07200308 A JPH07200308 A JP H07200308A JP 33620393 A JP33620393 A JP 33620393A JP 33620393 A JP33620393 A JP 33620393A JP H07200308 A JPH07200308 A JP H07200308A
Authority
JP
Japan
Prior art keywords
intermediate code
execution
program
code
series
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33620393A
Other languages
Japanese (ja)
Inventor
Hiroshi Funaki
洋 船木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP33620393A priority Critical patent/JPH07200308A/en
Publication of JPH07200308A publication Critical patent/JPH07200308A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To output an object so that an object with a highest efficiency is most frequently executed by outputting plural objects whose execution efficiency is unknown. CONSTITUTION:The system is made up of an optimization section 1 comprising a plural-instruction generation enable intermediate code detection means 11 detecting an intermediate code able to generate plural objects whose execution efficiency is not known without execution and an intermediate code conversion means 12 executing plural objects respectively with respect to the detected intermediate code, recording arm object with a highest execution efficiency and executing only the object with highest efficiency after that. Thus, when plural objects whose execution efficiently is not known beforehand are generated, the objects with the highest efficiency are executed as many as possible.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子計算機プログラム
言語の言語処理系における中間コードの生成における最
適命令列選択実行システムに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optimum instruction sequence selecting and executing system for generating intermediate code in a language processing system of an electronic computer program language.

【0002】[0002]

【従来の技術】ソース・プログラムのある部分に対し、
複数のアルゴリズムにより複数の異なる命令列を生成す
ることができ、そのうちどの命令列の実行時間が最短に
なるか予め判断できない場合、適用される技術が特開昭
63−198130号公報を参照できる。この公報に
は、複数の異なる命令列を生成し、それぞれの命令列の
性能を左右すると思われるパラメータの値を実行時に調
べて、例えばパラメータがある値より大きい小さいかに
より効率の良いと思われる方の命令列を実行するよう
な、複数の命令列とそれらのうちの一つを選択し実行す
るオブジェクトを生成する技術が示されている。
2. Description of the Related Art For some parts of a source program,
If a plurality of different instruction sequences can be generated by a plurality of algorithms and it is not possible to determine in advance which instruction sequence will have the shortest execution time, refer to Japanese Patent Laid-Open No. 63-198130 for the applicable technique. In this publication, a plurality of different instruction sequences are generated, and the value of a parameter that seems to influence the performance of each instruction sequence is examined at the time of execution. For example, it may be more efficient if the parameter is smaller than a certain value or smaller. A technique for generating an object that selects and executes one of a plurality of instruction sequences, such as executing one instruction sequence, is shown.

【0003】[0003]

【発明が解決しようとする課題】前述の従来技術では、
パラメータによる判定がうまく設定できない場合、最適
な命令列を実行できるとは限らなかった。
In the above-mentioned prior art,
If the judgment based on the parameters cannot be set properly, the optimum instruction sequence cannot always be executed.

【0004】本発明の目的は、パラメータによる判定が
うまく設定できない場合でも、実行時に全ての命令列の
実行速度を計測し、その結果を反映することによって、
最適な命令列を実行することができる最適命令列選択実
行システムを提供することにある。
An object of the present invention is to measure the execution speeds of all instruction sequences at the time of execution and reflect the results even if the determination by parameters cannot be set well.
An object of the present invention is to provide an optimum instruction string selection execution system capable of executing an optimum instruction string.

【0005】[0005]

【課題を解決するための手段】本発明の最適命令列選択
実行システムは、電子計算機システムに対して、与えら
れたソース・プログラムから目的プログラムを生成して
供給するコンパイラにおいて、ソース・プログラムの分
解釈を行って中間コードに展開する構文解析部、中間コ
ードのレベルでプロセッサを有効に利用するための最適
化を施す最適化部、および目的プログラム生成部をそな
えており、さらに、前記最適化部が、ソース・プログラ
ムの一部分に対応するループ内にある一連の中間コード
に対し、同じ計算結果を得る別の中間コードに変換する
ことが可能で、いずれの中間コードによる目的プログラ
ムが速く結果を計算できるのかが、その部分の目的プロ
グラムを実行してみなくては判断できない一連の中間コ
ードを検出し記録する複数命令列生成可能中間コード検
出手段と、前記複数命令列生成可能中間コード検出手段
で検出された一連の中間コードに対しては、複数の同じ
計算結果を得る中間コードに変換し、各々を順次実行
し、そのうち最も速く実行を終了する中間コードが判明
したとき、その情報を記録し、それ以降のその部分の実
行は最も速く実行を終了する中間コードを実行する中間
コードに変換する中間コード変換手段から構成されるこ
とを特徴とする。
An optimum instruction sequence selection execution system of the present invention is a compiler for generating a target program from a given source program and supplying the target program to a computer system. It includes a parsing unit that interprets and expands into intermediate code, an optimizing unit that performs optimization for effectively using the processor at the level of the intermediate code, and a target program generating unit, and further, the optimizing unit. Can convert a series of intermediate code in a loop corresponding to a part of the source program into another intermediate code that obtains the same calculation result, and the target program with any intermediate code can calculate the result quickly. It is possible to detect and record a series of intermediate code that cannot be judged without executing the target program of that part. A plurality of instruction string generateable intermediate code detecting means and a series of intermediate codes detected by the plurality of instruction string generateable intermediate code detecting means are converted into intermediate codes that obtain a plurality of the same calculation results, and each of them is converted. When it finds the intermediate code that executes sequentially and finishes the fastest, intermediate information that records that information, and the subsequent execution of that part converts the fastest ending intermediate code into the intermediate code that executes It is characterized in that it comprises a conversion means.

【0006】[0006]

【実施例】次に、本発明のFORTRANコンパイラに
おける一実施例を図面を参照して詳細に説明する。
An embodiment of the FORTRAN compiler of the present invention will be described in detail with reference to the drawings.

【0007】本発明が適用されたコンパイラ全体の構造
を示す図2を参照すると、構文解析部22がFORTR
ANプログラムであるソース・プログラム21を中間コ
ード13に変換する。最適化部1は変換された中間コー
ド13を入力して、最適化を行い、中間コード14に変
換する。変換された中間コード14によりコード生成部
23がオブジェクト・コード24を生成する。本発明は
最適化部1に係わり、オブジェクト・コード24の実行
効率を上げるものである。図2のうち、本発明に係わり
ある部分の構成を図1に示す。
Referring to FIG. 2, which shows the structure of the entire compiler to which the present invention is applied, the syntax analysis unit 22 uses FORTR.
The source program 21, which is an AN program, is converted into the intermediate code 13. The optimizing unit 1 inputs the converted intermediate code 13, optimizes it, and converts it into an intermediate code 14. The code generation unit 23 generates the object code 24 by the converted intermediate code 14. The present invention relates to the optimizing unit 1 and increases the execution efficiency of the object code 24. FIG. 1 shows the configuration of a portion related to the present invention in FIG.

【0008】図1を参照すると、本発明の一実施例にお
ける特徴部分である最適化部1は、複数命令列生成可能
中間コード検出手段11および中間コード変換手段12
を含む。
Referring to FIG. 1, an optimizing section 1 which is a characteristic part of an embodiment of the present invention comprises an intermediate code detecting means 11 and an intermediate code converting means 12 capable of generating plural instruction sequences.
including.

【0009】図1を参照すると、複数命令列生成可能中
間コード検出手段11はソース・プログラムの一部分に
対応するループ内の一連の中間コードに対し、同じ計算
結果を得る別の中間コードに変換することが可能で、い
ずれの中間コードによる目的プログラムが速く結果を計
算できるのかが、その部分の目的プログラムを実行して
みなくては判断できない一連の中間コードを検出する手
段である。
Referring to FIG. 1, an intermediate code detecting means 11 capable of generating a plurality of instruction sequences converts a series of intermediate codes in a loop corresponding to a part of a source program into another intermediate code which obtains the same calculation result. It is possible to detect a series of intermediate codes which cannot be judged without executing the target program of that part.

【0010】中間コード変換手段12は前記複数命令列
生成可能中間コード検出手段11で検出された一連の中
間コードに対し、同じ計算結果を得る中間コードを追加
し、それぞれを実行し、そのうち最も速く実行を終了す
る中間コードが判明したとき、その情報を記録し、それ
以降のその部分の実行は最も速く実行を終了する中間コ
ードのみを実行する中間コードに変換する手段である。
The intermediate code converting means 12 adds the intermediate code which obtains the same calculation result to the series of intermediate codes detected by the intermediate code detecting means 11 capable of generating a plurality of instruction sequences, executes them, and executes the fastest one of them. When the intermediate code that terminates execution is found, that information is recorded, and the subsequent execution of that portion is a means for converting only the intermediate code that terminates execution fastest into intermediate code.

【0011】中間コード13および14は最適化部1に
おいて、図2に示されるソース・プログラム21からオ
ブジェクト・コード24へ変換される途中の中間コード
である。
The intermediate codes 13 and 14 are intermediate codes in the process of being converted from the source program 21 shown in FIG.

【0012】以下の説明において、複数命令列生成可能
中間コード検出手段11によって検出された、ソース・
プログラムの一部分に対応するループ内の一連の中間コ
ードで同じ計算結果を得る別の中間コードに変換するこ
とが可能で、いずれの中間コードによる目的プログラム
が速く結果を計算できるのかが、その部分の目的プログ
ラムを実行してみなくては判断できない一連の中間コー
ドのことを、複数命令列生成可能中間コードと呼ぶ。
In the following description, the source code detected by the intermediate code detection means 11 capable of generating a plurality of instruction strings
A series of intermediate code in a loop corresponding to a part of the program can be converted into another intermediate code that obtains the same calculation result, and which part of the intermediate code can calculate the result faster A series of intermediate codes that cannot be determined without executing the target program is called intermediate code capable of generating multiple instruction sequences.

【0013】本発明の一実施例の動作について図3、図
4、および図5を参照して説明する。
The operation of one embodiment of the present invention will be described with reference to FIGS. 3, 4 and 5.

【0014】図3を参照すると、中間コード31は中間
コード変換手段12に入力された中間コード13の例と
して、2次元の配列の一次元目をそれぞれ2次元目に沿
ってソートする中間コードである。図4における実行時
間計測ブロック4と図5における最適中間コード実行ブ
ロック5は併せて、中間コード変換手段12が中間コー
ド31を入力した結果、出力する中間コード14の例で
ある。
Referring to FIG. 3, the intermediate code 31 is an example of the intermediate code 13 input to the intermediate code converting means 12 and is an intermediate code for sorting the first dimension of a two-dimensional array along the second dimension. is there. The execution time measuring block 4 in FIG. 4 and the optimum intermediate code execution block 5 in FIG. 5 are examples of the intermediate code 14 that is output as a result of the intermediate code converting means 12 inputting the intermediate code 31.

【0015】この例においては、図1における複数命令
列生成可能中間コード検出手段11は、複数命令列生成
可能中間コードとしてループ内にあるソート関数をクィ
ックソート、バブルソート、およびヒープソートに変換
可能として検出するものとする。ソートに関する最適な
アルゴリズムはその要素数や要素の並び具合で変わり得
るので、単純に要素数をパラメータとして判断しても最
適なアルゴリズムを選択できるとは限らない。
In this example, the multi-instruction string-generating intermediate code detecting means 11 in FIG. 1 can convert the sort function in the loop as a multi-instruction string-generating intermediate code into quick sort, bubble sort, and heap sort. Shall be detected. Since the optimum algorithm for sorting can be changed depending on the number of elements and the arrangement of the elements, it is not always possible to select the optimum algorithm by simply judging the number of elements as a parameter.

【0016】図3を見ると、中間コード3は複数命令生
成可能中間コード31および繰り返し制御中間コード3
2からなり、従来からある最適化技術を用いて最適化部
1により繰り返し制御中間コード32から中間コード3
はループとして識別され、さらに複数命令列生成可能中
間コード31は複数命令列生成可能中間コード検出手段
11により、複数命令列生成可能中間コードとして検出
される。
Referring to FIG. 3, the intermediate code 3 is the intermediate code 31 capable of generating a plurality of instructions and the repeat control intermediate code 3.
2, the optimization unit 1 uses the conventional optimization technique to repeatedly control the intermediate code 32 to the intermediate code 3.
Is identified as a loop, and the plural instruction string generateable intermediate code 31 is detected as the plural instruction string generateable intermediate code by the plural instruction string generateable intermediate code detecting means 11.

【0017】中間コード変換手段12は、中間コード3
1で検出された記録を元に複数命令列生成可能中間コー
ド31を入力して、最適化の判定を行うための実行時間
データを収集する図4に示される実行時間計測ブロック
4と、この実行時間計測ブロック4で計測されたデータ
に元に最適な中間コードのみを実行する図5に示される
最適中間コード実行ブロック5に変換する。
The intermediate code converting means 12 uses the intermediate code 3
The execution time measurement block 4 shown in FIG. 4 for collecting the execution time data for inputting the intermediate code 31 capable of generating a plurality of instruction sequences based on the record detected in 1, and executing this execution code Based on the data measured by the time measurement block 4, the optimum intermediate code execution block 5 shown in FIG.

【0018】図4を参照すると、実行時間計測ブロック
4は、実行時間計測中間コード41と変換後中間コード
42と繰り返し制御中間コード43からなる。
Referring to FIG. 4, the execution time measuring block 4 includes an execution time measuring intermediate code 41, a converted intermediate code 42, and a repeat control intermediate code 43.

【0019】実行時間計測中間コードはそれぞれの変化
後中間コード42の実行時間を計測し、コンパイラの生
成した変数に記憶する。
The execution time measurement intermediate code measures the execution time of each changed intermediate code 42 and stores it in a variable generated by the compiler.

【0020】変換後中間コード42は複数命令列生成可
能中間コード31から可能な変換後の各々の中間コード
である。
The post-conversion intermediate code 42 is each post-conversion intermediate code that can be generated from the multi-instruction sequence-generating intermediate code 31.

【0021】繰り返し制御中間コード43は各々の変換
後中間コード42の実行回数を保証する図3に示される
繰り返し制御中間コード32から一連の処理を繰り返す
前方への分岐を除いた中間コードである。前方への分岐
を除くのは、全ての変換後中間コード42の実行時間を
計測するためである。
The repeat control intermediate code 43 is an intermediate code excluding the forward branch that repeats a series of processes from the repeat control intermediate code 32 shown in FIG. 3 that guarantees the number of times each converted intermediate code 42 is executed. The reason why the forward branch is excluded is to measure the execution time of all the converted intermediate codes 42.

【0022】この実行時間計測ブロック4により、各々
の変換後中間コードによる実行時間が計測される。
The execution time measuring block 4 measures the execution time of each post-conversion intermediate code.

【0023】図5を参照すると、最適中間コード実行ブ
ロック5は、最適判定中間コード51と変換後中間コー
ド52と繰り返し制御中間コード53からなる。
Referring to FIG. 5, the optimum intermediate code execution block 5 comprises an optimum judgment intermediate code 51, a converted intermediate code 52, and a repeat control intermediate code 53.

【0024】最適判定中間コード51は、図4に示され
る実行時間計測ブロック4で計測された実行時間を基に
各々の変換後中間コード52のうちどの中間コードで残
りの全ての繰り返しを行うかを判定する中間コードであ
る。
The optimum determination intermediate code 51 is based on the execution time measured by the execution time measuring block 4 shown in FIG. 4, which intermediate code of each converted intermediate code 52 performs all remaining iterations. Is an intermediate code for determining.

【0025】変換後中間コード52は図4に示される変
換後中間コード42と同じで、複数命令列生成可能中間
コード31から可能な変換後の各々の中間コードであ
る。
The post-conversion intermediate code 52 is the same as the post-conversion intermediate code 42 shown in FIG. 4, and is each post-conversion intermediate code that can be generated from the multi-instruction string generation intermediate code 31.

【0026】繰り返し制御中間コード53は、変換後中
間コード52の実行回数を保証する図3に示される繰り
返し制御中間コード32のコピーされた中間コードであ
る。最適な変換後コード52が選択できたので、繰り返
し回数の残りを全て最適な変換後中間コード52で実行
するために、ループにするよう前方への分岐を含むとこ
ろが図4に示される繰り返し制御中間コード43と異な
る。
The repeat control intermediate code 53 is a copied intermediate code of the repeat control intermediate code 32 shown in FIG. 3 which guarantees the number of times of execution of the converted intermediate code 52. Since the optimum post-conversion code 52 can be selected, in order to execute all the rest of the number of iterations with the optimum post-conversion intermediate code 52, a forward branch is included so as to form a loop. Different from code 43.

【0027】このように中間コードを変換することによ
り、最適なアルゴリズムによる中間コードの選択がパラ
メータなどで切り分けることができない場合において
も、最も高速な実行ができるオブジェクト・コードの生
成が可能になる。
By converting the intermediate code in this way, even when the selection of the intermediate code by the optimum algorithm cannot be divided by the parameter or the like, it becomes possible to generate the object code which can be executed at the highest speed.

【0028】[0028]

【発明の効果】本発明では、ソース・プログラムのある
部分に対し、異なる命令列を複数生成し、そのいずれも
実行時間を計測し、その結果を記録しておくことによ
り、その部分の以降の実行の際には、結果的に優れてい
る命令列のみを利用することが可能となり、プログラム
の実行時間を減らすことができるという効果がある。
According to the present invention, a plurality of different instruction sequences are generated for a certain portion of the source program, the execution time of each of them is measured, and the result is recorded, so that the subsequent portion of that portion can be recorded. At the time of execution, it is possible to use only the instruction sequence that is excellent as a result, and it is possible to reduce the execution time of the program.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す図である。FIG. 1 is a diagram showing an embodiment of the present invention.

【図2】本発明を含むコンパイラの構成例を示す図であ
る。
FIG. 2 is a diagram showing a configuration example of a compiler including the present invention.

【図3】本発明を適用するFORTRANプログラムの
例を示す図である。
FIG. 3 is a diagram showing an example of a FORTRAN program to which the present invention is applied.

【図4】図3に示されたFORTRANプログラムに対
して、本発明を適用した結果得られる中間コードの前半
部分を示す図である。
4 is a diagram showing a first half portion of an intermediate code obtained as a result of applying the present invention to the FORTRAN program shown in FIG.

【図5】図3に示されたFORTRANプログラムに対
して、本発明を適用した結果得られる中間コードの後半
部分を示す図である。
5 is a diagram showing a second half portion of an intermediate code obtained as a result of applying the present invention to the FORTRAN program shown in FIG.

【符号の説明】[Explanation of symbols]

1 最適化部 11 複数命令列生成可能中間コード検出手段 12 中間コード変換手段 13,14 中間コード 21 ソース・プログラム 22 構文解析部 23 コード生成部 24 オブジェクト・コード 3 ソース・プログラム 4 実行時間計測ブロック 41 実行時間計測中間コード 42 変換後中間コード 43 繰り返し制御中間コード 5 最適中間コード実行ブロック 51 最適判定中間コード 52 変換後中間コード 53 繰り返し制御中間コード 1 Optimizer 11 Intermediate Code Detecting Means Which Can Generate Multiple Instruction Sequences 12 Intermediate Code Converting Means 13 and 14 Intermediate Code 21 Source Program 22 Parser 23 Code Generator 24 Object Code 3 Source Program 4 Execution Time Measurement Block 41 Execution time measurement intermediate code 42 Converted intermediate code 43 Repeat control intermediate code 5 Optimal intermediate code execution block 51 Optimal determination intermediate code 52 Converted intermediate code 53 Repeat control intermediate code

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 電子計算機システムに対して、与えられ
たソース・プログラムから目的プログラムを生成して供
給するコンパイラの最適命令列選択実行システムであっ
て、ソース・プログラムの文解釈を行って中間コードに
展開する構文解析部、中間コードのレベルでプロセッサ
を有効に利用するための最適化を施す最適化部、および
目的プログラム生成部をそなえており、 前記最適化部が、ソース・プログラムの一部分に対応す
るループ内にある一連の中間コードに対し、同じ計算結
果を得る別の中間コードに変換することが可能で、いず
れの中間コードによる目的プログラムが速く結果を計算
できるのかが、その部分の目的プログラムを実行してみ
なくては判断できない一連の中間コードを検出し、記録
する複数命令列生成可能中間コード検出手段と、 この複数命令列生成可能中間コード検出手段で検出され
た一連の中間コードに対しては、複数の同じ計算結果を
得る中間コードに変換し、変換された各中間コードを実
行しそのうち最も速く実行を終了する中間コードが判明
したとき判明した情報を記録し、判明時以降のその部分
の実行は最も速く実効を終了する中間コードを実行する
中間コードに変換する中間コード変換手段とを含むこと
を特徴とする最適命令列選択実行システム。
1. An optimum instruction sequence selecting and executing system for a compiler, which generates and supplies an object program from a given source program to an electronic computer system, wherein the source program is interpreted to form an intermediate code. It has a syntactic analysis unit that expands to, an optimization unit that performs optimization for effectively using the processor at the intermediate code level, and a target program generation unit, and the optimization unit is a part of the source program. It is possible to convert a series of intermediate code in the corresponding loop to another intermediate code that obtains the same calculation result, and which intermediate code is the target program that can calculate the result quickly. An intermediate code that can generate multiple instructions that detects and records a series of intermediate codes that cannot be determined without executing the program. The detecting means and the series of intermediate codes detected by the multi-instruction sequence-generating intermediate code detecting means are converted into an intermediate code that obtains a plurality of the same calculation results, and each converted intermediate code is executed. When the intermediate code that finishes execution fastest is found, information that is found is recorded, and the execution of that part after the time of finding is the intermediate code conversion means that converts the intermediate code that finishes execution fastest to the intermediate code that executes. An optimum instruction sequence selection execution system characterized by including.
JP33620393A 1993-12-28 1993-12-28 Optimum instruction string selection execution system Pending JPH07200308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33620393A JPH07200308A (en) 1993-12-28 1993-12-28 Optimum instruction string selection execution system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33620393A JPH07200308A (en) 1993-12-28 1993-12-28 Optimum instruction string selection execution system

Publications (1)

Publication Number Publication Date
JPH07200308A true JPH07200308A (en) 1995-08-04

Family

ID=18296706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33620393A Pending JPH07200308A (en) 1993-12-28 1993-12-28 Optimum instruction string selection execution system

Country Status (1)

Country Link
JP (1) JPH07200308A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535772A (en) * 1991-07-25 1993-02-12 Nec Corp Parallel execution method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0535772A (en) * 1991-07-25 1993-02-12 Nec Corp Parallel execution method

Similar Documents

Publication Publication Date Title
US4821181A (en) Method for converting a source program of high level language statement into an object program for a vector processor
US5151991A (en) Parallelization compile method and system
JP3790683B2 (en) Computer apparatus, exception handling program thereof, and compiling method
US6412105B1 (en) Computer method and apparatus for compilation of multi-way decisions
JP2921190B2 (en) Parallel execution method
JP2002116916A (en) Method for optimizing program and compiler using the same
JP2001167060A (en) Task paralleling method
US6425124B1 (en) Resource allocation device for reducing the size and run time of a machine language program
KR101788279B1 (en) Measuring system and method of worst-case execution time using test techniques
CN114117454A (en) Seed optimization method based on vulnerability prediction model
US5522074A (en) Vectorization system for vectorizing loop containing condition induction variables
JP2001249818A (en) Optimizing device and computer readable recording medium in which optimization program is recorded
KR101700406B1 (en) Apparatus and method for dynamically determining the execution mode of a reconfigurable array
JPH07200308A (en) Optimum instruction string selection execution system
JPH1040112A (en) Dynamic information utilization type program optimizing device
JPH06202875A (en) Compiler for attaining optimization with in-line expansion
Kihm et al. Phase-guided small-sample simulation
Wu et al. A Highly Reliable Compilation Optimization Passes Sequence Generation Framework
JPH05143359A (en) Optimizing system for function in multiple loop
JP2008015963A (en) Compiler
JP3034582B2 (en) Compile processing method
JP4334278B2 (en) Method and program for analyzing sequential system
JP5169322B2 (en) Variable optimization apparatus, variable optimization program, compiler, variable optimization method, and compilation method
Bispo et al. Techniques for dynamically mapping computations to coprocessors
JP3156688B2 (en) Compilation system, compilation method, and recording medium storing compiler

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970812