JPH07182406A - 有限状態シーケンシャルマシンの妥当性を検査する方法及びその結果得られる情報サポートおよび妥当性検査ツール - Google Patents
有限状態シーケンシャルマシンの妥当性を検査する方法及びその結果得られる情報サポートおよび妥当性検査ツールInfo
- Publication number
- JPH07182406A JPH07182406A JP26973494A JP26973494A JPH07182406A JP H07182406 A JPH07182406 A JP H07182406A JP 26973494 A JP26973494 A JP 26973494A JP 26973494 A JP26973494 A JP 26973494A JP H07182406 A JPH07182406 A JP H07182406A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- function
- variables
- finite
- relation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
(57)【要約】
【目的】 有限状態シーケンシャルマシンの妥当性を大
きなメモリ容量を必要とすることなく、高速で検査する
方法を提供する。 【構成】 プロダクト有限状態マシン（ＰＦＳＭ）の遷
移関数Δ（δ，δ’）の倒立像を計算する方法は、１組
のｎ−１個の等価状態から得たΔ-1（Ｅn-1）は、
（ａ）断面と呼ばれ、Ｃ（Ｅn-1 ）で示されるＳからＳ
への全域的関数のグラフのＢＤＤを、等価関係Ｅn-1 の
グラフのＢＤＤから正準的に作成するステップと、
（ｂ）新しいベクトルδn-1 ＝Ｃ（Ｅn-1 ）ｏδを断面
およびベクトルδから作成するステップと、（ｃ） 【数１】 の対をもつようにベクトルδn-1 に関する等価状態対を
計算するステップとから成る。
きなメモリ容量を必要とすることなく、高速で検査する
方法を提供する。 【構成】 プロダクト有限状態マシン（ＰＦＳＭ）の遷
移関数Δ（δ，δ’）の倒立像を計算する方法は、１組
のｎ−１個の等価状態から得たΔ-1（Ｅn-1）は、
（ａ）断面と呼ばれ、Ｃ（Ｅn-1 ）で示されるＳからＳ
への全域的関数のグラフのＢＤＤを、等価関係Ｅn-1 の
グラフのＢＤＤから正準的に作成するステップと、
（ｂ）新しいベクトルδn-1 ＝Ｃ（Ｅn-1 ）ｏδを断面
およびベクトルδから作成するステップと、（ｃ） 【数１】 の対をもつようにベクトルδn-1 に関する等価状態対を
計算するステップとから成る。
Description
【０００１】
【産業上の利用分野】本発明は、有限状態シーケンシャ
ルマシンの妥当性を検査する方法に関し、詳細には、有
限状態マシンの等価関係をコンピュータによって計算す
る方法に関する。本発明は、その方法を実行するプログ
ラムを組み込んだ情報サポートと、この方法を実行する
妥当性検査ツールにも関する。
ルマシンの妥当性を検査する方法に関し、詳細には、有
限状態マシンの等価関係をコンピュータによって計算す
る方法に関する。本発明は、その方法を実行するプログ
ラムを組み込んだ情報サポートと、この方法を実行する
妥当性検査ツールにも関する。
【０００２】
【従来の技術】非常に大規模の集積回路を設計するに
は、無欠陥回路が必要である。なぜなら、回路をデバッ
グするためにプロトコル作成が非常に高価なものになる
からである。ハードウェアの設計および妥当性検査で
は、有限状態マシンまたはＦＳＭと呼ばれる有限オート
マトンの形の回路実現（ハードウェア装置）および回路
仕様（予期される動作）の抽象的記述が使用される。有
限状態マシンは、抽象化ツールによる回路実現または回
路仕様のハードウェア記述言語（たとえば、ＶＨＤＬ）
の記述から得られる。有限状態マシンは、等価性または
含意によって回路実現と回路仕様との比較を実行する。
有限マシンの一例は、文献（１）「Verification of Sy
nchronous Sequential Machines Based on Symbolic Ex
ecution 」（Workshop on Automating Verification Me
thod for Finite State Systems 」（Grenoble、１９８
９年７月、Coudert 等）に記載されている。有限状態マ
シンでは、等価関係、具体的には、観測可能な等価性を
計算する方法が使用される。ハードウェアの設計および
妥当性検査での観測可能な等価性の現在の応用例は主と
して、たとえば「Proceedings of the DIMACS Workshop
on Computer-Aided Verification, VOl 3, DIMACS Ser
ies in Discrete Mathematics and Theoretical Comput
er Science」（１９９０年、ｐｐ．４７７−４９２、Ｒ
ｏｙ等」に記載されたオート／オートグラフと呼ばれる
ツールである。このツールによって、最初の状態から到
達可能な状態の複雑度を低減することができ、同時に、
状態変数の数が最小限に抑えられ、ハードウェア設計に
おいて回路中の状態レジスタの数が少なくなる。
は、無欠陥回路が必要である。なぜなら、回路をデバッ
グするためにプロトコル作成が非常に高価なものになる
からである。ハードウェアの設計および妥当性検査で
は、有限状態マシンまたはＦＳＭと呼ばれる有限オート
マトンの形の回路実現（ハードウェア装置）および回路
仕様（予期される動作）の抽象的記述が使用される。有
限状態マシンは、抽象化ツールによる回路実現または回
路仕様のハードウェア記述言語（たとえば、ＶＨＤＬ）
の記述から得られる。有限状態マシンは、等価性または
含意によって回路実現と回路仕様との比較を実行する。
有限マシンの一例は、文献（１）「Verification of Sy
nchronous Sequential Machines Based on Symbolic Ex
ecution 」（Workshop on Automating Verification Me
thod for Finite State Systems 」（Grenoble、１９８
９年７月、Coudert 等）に記載されている。有限状態マ
シンでは、等価関係、具体的には、観測可能な等価性を
計算する方法が使用される。ハードウェアの設計および
妥当性検査での観測可能な等価性の現在の応用例は主と
して、たとえば「Proceedings of the DIMACS Workshop
on Computer-Aided Verification, VOl 3, DIMACS Ser
ies in Discrete Mathematics and Theoretical Comput
er Science」（１９９０年、ｐｐ．４７７−４９２、Ｒ
ｏｙ等」に記載されたオート／オートグラフと呼ばれる
ツールである。このツールによって、最初の状態から到
達可能な状態の複雑度を低減することができ、同時に、
状態変数の数が最小限に抑えられ、ハードウェア設計に
おいて回路中の状態レジスタの数が少なくなる。
【０００３】図１で、ブロック図は有限状態マシンＦＳ
Ｍの動作を示している。この有限状態マシンは、３つの
セットと２つの関数を使用する。３つのセットは、Ｉと
呼ばれる入力セットと、Ｓと呼ばれる状態セットと、Ｏ
と呼ばれる出力セットとがあり、関数には、タイプＩｘ
Ｓ→Ｓの遷移関数δと、タイプＩｘＳ→０の出力関数λ
とがある。３つのセットＩ、Ｓ、Ｏは有限セットであ
り、それぞれ入力ｘ、状態ｓ、および出力ｏから成る。
図１に示したマシンでは、遷移関数δは、入力セットＩ
を第１の入力として、状態セットＳを第２の入力として
使用して、状態セットＳに出力を提供する。出力関数λ
は、入力セットＩを第１の入力として、状態セットＳを
第２の入力として使用して、出力セットＯに出力を提供
する。遷移関数δ、出力関数λ、および状態セットは、
処理回路ＰＣとして動作する。作動時に、マシンＦＳＭ
は最初、所定の状態であり、入力セットＩからの入力シ
ーケンスは連続的に２つの関数に適用される。マシン
は、各入力シーケンスに応答して、入力シーケンス、現
状態、および遷移関数δから状態を計算し、同時に、入
力シーケンス、現状態、および出力関数λから出力を計
算して状態ｓに切り替わる。
Ｍの動作を示している。この有限状態マシンは、３つの
セットと２つの関数を使用する。３つのセットは、Ｉと
呼ばれる入力セットと、Ｓと呼ばれる状態セットと、Ｏ
と呼ばれる出力セットとがあり、関数には、タイプＩｘ
Ｓ→Ｓの遷移関数δと、タイプＩｘＳ→０の出力関数λ
とがある。３つのセットＩ、Ｓ、Ｏは有限セットであ
り、それぞれ入力ｘ、状態ｓ、および出力ｏから成る。
図１に示したマシンでは、遷移関数δは、入力セットＩ
を第１の入力として、状態セットＳを第２の入力として
使用して、状態セットＳに出力を提供する。出力関数λ
は、入力セットＩを第１の入力として、状態セットＳを
第２の入力として使用して、出力セットＯに出力を提供
する。遷移関数δ、出力関数λ、および状態セットは、
処理回路ＰＣとして動作する。作動時に、マシンＦＳＭ
は最初、所定の状態であり、入力セットＩからの入力シ
ーケンスは連続的に２つの関数に適用される。マシン
は、各入力シーケンスに応答して、入力シーケンス、現
状態、および遷移関数δから状態を計算し、同時に、入
力シーケンス、現状態、および出力関数λから出力を計
算して状態ｓに切り替わる。
【０００４】マシンＦＳＭは、ｎ個の入力シーケンスに
応答してｎ個の出力のシーケンスを作成すると言うこと
もできる。以下の例で、
応答してｎ個の出力のシーケンスを作成すると言うこと
もできる。以下の例で、
【０００５】
【数７】
【０００６】マシンＦＳＭは、状態がｓ1 のとき、シー
ケンス「ｘ1 ｘ1 ｘ2 」からシーケンス「ｏ2 ｏ
2 ｏ1 」を生成する。
ケンス「ｘ1 ｘ1 ｘ2 」からシーケンス「ｏ2 ｏ
2 ｏ1 」を生成する。
【０００７】
【課題を解決するための手段】本発明は、マシンＦＳＭ
の観測可能な等価関係の計算の問題に関する。マシンが
状態ｓを有し、ｍ個の入力Ｘのシーケンス＝
（ｘ1 ，．．．，ｘm ）に応答してｍ個の出力Ｏのシー
ケンス＝（ｏ1 ，．．．，ｏm ）を生成すると仮定す
る。観測可能な等価性とは、生成された出力に関する状
態の等価性である。２つの状態ｓおよびｓ’は、状態ｓ
およびｓ’から、マシンが常に、任意の長さの同じ入力
シーケンスに応答して同じ出力シーケンスを生成する場
合に等価であると言われる。２つの状態ｓおよびｓ’
は、長さ≦ｋのどんなシーケンスに対しても等価である
場合、ｋ等価である（ここでｋは整数≧１）と言われ
る。１組の等価（それぞれｋ−等価）状態対をＥと示す
（それぞれＥk ）。ｊ≦ｉである任意のｊについてセッ
トＥi がＥj に含まれると仮定する。言い換えると、ｉ
≦ｊである場合、
の観測可能な等価関係の計算の問題に関する。マシンが
状態ｓを有し、ｍ個の入力Ｘのシーケンス＝
（ｘ1 ，．．．，ｘm ）に応答してｍ個の出力Ｏのシー
ケンス＝（ｏ1 ，．．．，ｏm ）を生成すると仮定す
る。観測可能な等価性とは、生成された出力に関する状
態の等価性である。２つの状態ｓおよびｓ’は、状態ｓ
およびｓ’から、マシンが常に、任意の長さの同じ入力
シーケンスに応答して同じ出力シーケンスを生成する場
合に等価であると言われる。２つの状態ｓおよびｓ’
は、長さ≦ｋのどんなシーケンスに対しても等価である
場合、ｋ等価である（ここでｋは整数≧１）と言われ
る。１組の等価（それぞれｋ−等価）状態対をＥと示す
（それぞれＥk ）。ｊ≦ｉである任意のｊについてセッ
トＥi がＥj に含まれると仮定する。言い換えると、ｉ
≦ｊである場合、
【０００８】
【数８】
【０００９】である。
【００１０】さらに、本発明は、ブール関数に基づくデ
ータ構造に関する。ブール関数とは、ｆ
（ｘ1 ，．．．，Ｘn ）：｛０，１｝n →｛０，１｝と
いうタイプのものである。ブール関数ｆと変数セット
ータ構造に関する。ブール関数とは、ｆ
（ｘ1 ，．．．，Ｘn ）：｛０，１｝n →｛０，１｝と
いうタイプのものである。ブール関数ｆと変数セット
【００１１】
【数９】
【００１２】の同一性が知られており、そのため、あら
ゆるセットはその特性関数で表すことができ、両方とも
に同じ記号で示される。ψをブール関数として、ｖ1 ，
ｖ2 ，．．．，ｖn をその変数サポートとする。また、
ψ［ｖi ←０］を、変数ｖi が定数０と置換される公式
とし、Ｏを、ここではｖ1 ＜ｖ2 ＜，，，＜ｖn とみな
されるｖ1 ，ｖ2 ，．．．，ｖn に関する順序とする。
次いで、以下の２つの規則に従って、順序がＯであり、
Ａ（ψ）と示される、ψのシャノンのツリーと現在呼ば
れているグラフを作成することができる。第１に、定数
のツリーはリーフ「真」および「偽」であり、第２に、
ツリーは変数ｖi と呼ばれる単一のルートを有する。ル
ートから２本のブランチ、すなわち、ツリー上でψ［ｖ
i ←０］の右方向を目指すブランチとツリー上でψ［ｖ
i ←１］の左方向を目指すブランチが延びている。２つ
の等価ブール関数は、同じシャノンのツリー・モジュロ
と、１組のブール関数に関する順序と、選択された変数
サポートとを有する。シャノンのツリーＡ（ψ）から、
ブール関数は順序Ｏに関するψの現在ＢＤＤと呼ばれる
ブライアントの２進決定図によって一般的に表され、文
献（２）「Graph-Based Algorithms for Boolean Funct
ion Manipulation」（IEEE Transactions on Computer
s、Ｃ−３５（８）、１９８６年８月、ｐｐ．６７７−
６９１）に記載されている。手短に言えば、この文献に
記載されているように、順序Ｏに関するψのＢＤＤは、
（１）冗長ノード消去および（２）等価サブグラフ共用
の２つの還元規則を使い切るまで適用することによって
シャノンのツリーから得られる。ＢＤＤは、２つの規則
の適用の順序とは無関係に得られる。ＢＤＤは、変数サ
ポートに関係していないので、冗長ノード消去の結果と
して、シャノンのツリーの正準特性よりも強力な正準特
性を有する。１組のブール変数での所定の順序に関する
２つの等価関数は同じＢＤＤを有する。たとえば、
ゆるセットはその特性関数で表すことができ、両方とも
に同じ記号で示される。ψをブール関数として、ｖ1 ，
ｖ2 ，．．．，ｖn をその変数サポートとする。また、
ψ［ｖi ←０］を、変数ｖi が定数０と置換される公式
とし、Ｏを、ここではｖ1 ＜ｖ2 ＜，，，＜ｖn とみな
されるｖ1 ，ｖ2 ，．．．，ｖn に関する順序とする。
次いで、以下の２つの規則に従って、順序がＯであり、
Ａ（ψ）と示される、ψのシャノンのツリーと現在呼ば
れているグラフを作成することができる。第１に、定数
のツリーはリーフ「真」および「偽」であり、第２に、
ツリーは変数ｖi と呼ばれる単一のルートを有する。ル
ートから２本のブランチ、すなわち、ツリー上でψ［ｖ
i ←０］の右方向を目指すブランチとツリー上でψ［ｖ
i ←１］の左方向を目指すブランチが延びている。２つ
の等価ブール関数は、同じシャノンのツリー・モジュロ
と、１組のブール関数に関する順序と、選択された変数
サポートとを有する。シャノンのツリーＡ（ψ）から、
ブール関数は順序Ｏに関するψの現在ＢＤＤと呼ばれる
ブライアントの２進決定図によって一般的に表され、文
献（２）「Graph-Based Algorithms for Boolean Funct
ion Manipulation」（IEEE Transactions on Computer
s、Ｃ−３５（８）、１９８６年８月、ｐｐ．６７７−
６９１）に記載されている。手短に言えば、この文献に
記載されているように、順序Ｏに関するψのＢＤＤは、
（１）冗長ノード消去および（２）等価サブグラフ共用
の２つの還元規則を使い切るまで適用することによって
シャノンのツリーから得られる。ＢＤＤは、２つの規則
の適用の順序とは無関係に得られる。ＢＤＤは、変数サ
ポートに関係していないので、冗長ノード消去の結果と
して、シャノンのツリーの正準特性よりも強力な正準特
性を有する。１組のブール変数での所定の順序に関する
２つの等価関数は同じＢＤＤを有する。たとえば、
【００１３】
【数１０】
【００１４】は同じＢＤＤを有する。
【００１５】遷移関数はベクトルδ：｛０，１｝n →
｛０，１｝k である。これは、｛０，１｝n →｛０，
１｝によるｋ個のブール関数δ＝（δ1 ，．．．，
δk ）のベクトルである。言い換えると、δ
（ｘ1 ，．．．，ｘn ）＝［δ1 （ｘ1 ，．．．，
ｘn ），．．．，δk （ｘ1 ，．．．，ｘn ）］である
さらに一般的には、完全に指定された有限状態マシン
は、５重Ｍ＝（Ｉ，Ｏ，Ｓ，δ，λ）である。セットＩ
＝｛０，１｝k は入力空間であり、セットＯ＝｛０，
１｝l は出力空間であり、セットＳ＝｛０，１｝n は状
態空間である。各状態変数ｓj は、ＳｘＩから｛０，
１｝までのブール関数δj に関連し、各出力関数ｏj は
ＳｘＩから｛０，１｝までのブール関数λj に関連す
る。ベクトルδ＝（δi ）はＳｘＩからＳまでの遷移関
数であり、ベクトルλ＝（λj ）はＳｘＩから０までの
出力関数である。記号ｓ1 ，．．．，ｓn はブール状態
変数を示すために使用され、ｘ1 ，．．．，ｘk はブー
ル入力変数を示すために使用される。ベクトル
［ｓ1 ，．．．，ｓn ］はｓとも書かれる。言い換える
と、Ｉ＝｛０，１｝k は変数ｘ1 ，．．．，ｘk でコー
ド化され、Ｏ＝｛０，１｝l は変数ｏ1 ，．．．，ｏl
でコード化され、Ｓ＝｛０，１｝n は変数
ｓ1 ，．．．，ｓn でコード化され、δ
i （ｓ1 ，．．．，ｓn ，ｘ1 ，．．．，ｘk ）：
｛０，１｝n+k →｛０，１｝によってδ
（ｓ1 ，．．．，ｓn ，ｘ1 ，．．．，ｘk ）：｛０，
１｝n+k ＝（δ1 ，．．．，δn ）であり、λi
（ｓ1 ，．．．，ｓn ，ｘ1 ，．．．，ｘk ）：｛０，
１｝n+k →｛０，１｝によってλ（ｓ1 ，．．．，
ｓn ，ｘ1 ，．．．，ｘk ）：｛０，１｝n+k →｛０，
１｝l ＝（λ1 ，．．．，λl ）である。
｛０，１｝k である。これは、｛０，１｝n →｛０，
１｝によるｋ個のブール関数δ＝（δ1 ，．．．，
δk ）のベクトルである。言い換えると、δ
（ｘ1 ，．．．，ｘn ）＝［δ1 （ｘ1 ，．．．，
ｘn ），．．．，δk （ｘ1 ，．．．，ｘn ）］である
さらに一般的には、完全に指定された有限状態マシン
は、５重Ｍ＝（Ｉ，Ｏ，Ｓ，δ，λ）である。セットＩ
＝｛０，１｝k は入力空間であり、セットＯ＝｛０，
１｝l は出力空間であり、セットＳ＝｛０，１｝n は状
態空間である。各状態変数ｓj は、ＳｘＩから｛０，
１｝までのブール関数δj に関連し、各出力関数ｏj は
ＳｘＩから｛０，１｝までのブール関数λj に関連す
る。ベクトルδ＝（δi ）はＳｘＩからＳまでの遷移関
数であり、ベクトルλ＝（λj ）はＳｘＩから０までの
出力関数である。記号ｓ1 ，．．．，ｓn はブール状態
変数を示すために使用され、ｘ1 ，．．．，ｘk はブー
ル入力変数を示すために使用される。ベクトル
［ｓ1 ，．．．，ｓn ］はｓとも書かれる。言い換える
と、Ｉ＝｛０，１｝k は変数ｘ1 ，．．．，ｘk でコー
ド化され、Ｏ＝｛０，１｝l は変数ｏ1 ，．．．，ｏl
でコード化され、Ｓ＝｛０，１｝n は変数
ｓ1 ，．．．，ｓn でコード化され、δ
i （ｓ1 ，．．．，ｓn ，ｘ1 ，．．．，ｘk ）：
｛０，１｝n+k →｛０，１｝によってδ
（ｓ1 ，．．．，ｓn ，ｘ1 ，．．．，ｘk ）：｛０，
１｝n+k ＝（δ1 ，．．．，δn ）であり、λi
（ｓ1 ，．．．，ｓn ，ｘ1 ，．．．，ｘk ）：｛０，
１｝n+k →｛０，１｝によってλ（ｓ1 ，．．．，
ｓn ，ｘ1 ，．．．，ｘk ）：｛０，１｝n+k →｛０，
１｝l ＝（λ1 ，．．．，λl ）である。
【００１６】ＰＦＳＭと呼ばれ、以下ではプロダクト・
マシンとも呼ばれるプロダクト有限状態マシンの構造を
図２に示す。これは、図１に示した直観的順次オブジェ
クトである。このプロダクト・マシンは、図１に示した
ものに類似しており、入力セットＩと出力セットＯの間
の第１の処理回路ＰＣに平行に接続された第２の処理回
路ＰＣ’をもつように処理回路ＰＣが複製されている。
具体的には、第１の処理回路ＰＣは、第１の遷移関数δ
と、第１の出力関数λと、第１の状態ｓセットＳとから
成り、第２の処理回路ＰＣは、第２の遷移関数δ’と、
第２の出力関数λ’と、第１の状態ｓ’セットＳ’とか
ら成る。第１および第２の遷移関数と第１および第２の
出力関数は入力セットＩおよびそれぞれの状態セット
Ｓ、Ｓ’に接続され、第１および第２の出力関数の出力
は出力セットＯに接続されている。
マシンとも呼ばれるプロダクト有限状態マシンの構造を
図２に示す。これは、図１に示した直観的順次オブジェ
クトである。このプロダクト・マシンは、図１に示した
ものに類似しており、入力セットＩと出力セットＯの間
の第１の処理回路ＰＣに平行に接続された第２の処理回
路ＰＣ’をもつように処理回路ＰＣが複製されている。
具体的には、第１の処理回路ＰＣは、第１の遷移関数δ
と、第１の出力関数λと、第１の状態ｓセットＳとから
成り、第２の処理回路ＰＣは、第２の遷移関数δ’と、
第２の出力関数λ’と、第１の状態ｓ’セットＳ’とか
ら成る。第１および第２の遷移関数と第１および第２の
出力関数は入力セットＩおよびそれぞれの状態セット
Ｓ、Ｓ’に接続され、第１および第２の出力関数の出力
は出力セットＯに接続されている。
【００１７】ｓおよびｓ’を１対の状態とする。これら
は、それぞれの状態ｓおよびｓ’を有する処理回路が同
じ入力に応答して同じ出力を生成する場合は等価であ
る。このプロダクト・マシンは、１対の状態ｓおよび
ｓ’が等価の状態から成るかどうかを判定するために使
用される。この判定は、図１のマシンを連結することに
よって行われる。Ｓ＝｛０，１｝n を変数
ｓ1 ，．．．，ｓn によってコード化する。
ｓ’1 ，．．．，ｓ’n を、最初のマシンで使用されな
いｎ個の変数とする。ｓ1 ，．．．，ｓn 、
ｓ’1 ，．．．，ｓ’n に関するＢＤＤによって対のサ
ブセットを示す。各ブール関数δi ごとに変数
ｓ1 ，．．．，ｓn をそれぞれ変数ｓ’1 ，．．．，
ｓ’n と置換することによって関数δ’i を得る。同様
に、各ブール関数λi ごとに、変数ｓ1 ，．．．，ｓn
をそれぞれ変数ｓ’1 ，．．．，ｓ’n と置換すること
によって関数λ’i を得る。したがって、 δ’i （ｓ’1 ，．．．，ｓ’n ，ｘ1 ，．．．，
ｘk ）＝δi （［ｓ1 ←ｓ’1 ］，．．．，［ｓn ←
ｓ’n ］） λ’i （ｓ’1 ，．．．，ｓ’n ，ｘ1 ，．．．，
ｘk ）＝λi （［ｓ1 ←ｓ’1 ］，．．．，［ｓn ←
ｓ’n ］）である。
は、それぞれの状態ｓおよびｓ’を有する処理回路が同
じ入力に応答して同じ出力を生成する場合は等価であ
る。このプロダクト・マシンは、１対の状態ｓおよび
ｓ’が等価の状態から成るかどうかを判定するために使
用される。この判定は、図１のマシンを連結することに
よって行われる。Ｓ＝｛０，１｝n を変数
ｓ1 ，．．．，ｓn によってコード化する。
ｓ’1 ，．．．，ｓ’n を、最初のマシンで使用されな
いｎ個の変数とする。ｓ1 ，．．．，ｓn 、
ｓ’1 ，．．．，ｓ’n に関するＢＤＤによって対のサ
ブセットを示す。各ブール関数δi ごとに変数
ｓ1 ，．．．，ｓn をそれぞれ変数ｓ’1 ，．．．，
ｓ’n と置換することによって関数δ’i を得る。同様
に、各ブール関数λi ごとに、変数ｓ1 ，．．．，ｓn
をそれぞれ変数ｓ’1 ，．．．，ｓ’n と置換すること
によって関数λ’i を得る。したがって、 δ’i （ｓ’1 ，．．．，ｓ’n ，ｘ1 ，．．．，
ｘk ）＝δi （［ｓ1 ←ｓ’1 ］，．．．，［ｓn ←
ｓ’n ］） λ’i （ｓ’1 ，．．．，ｓ’n ，ｘ1 ，．．．，
ｘk ）＝λi （［ｓ1 ←ｓ’1 ］，．．．，［ｓn ←
ｓ’n ］）である。
【００１８】プロダクト・マシンの遷移関数はΔ＝（δ
1 ，．．．，δn ，δ’1 ，．．．，δ’n ）およびΔ
（ｓ1 ，．．．，ｓn ，ｓ’1 ，．．．，ｓ’n ，
ｘ1 ，．．．，ｘk ）：｛０，１｝n+n+k →｛０，１｝
n+n で示される。
1 ，．．．，δn ，δ’1 ，．．．，δ’n ）およびΔ
（ｓ1 ，．．．，ｓn ，ｓ’1 ，．．．，ｓ’n ，
ｘ1 ，．．．，ｘk ）：｛０，１｝n+n+k →｛０，１｝
n+n で示される。
【００１９】プロダクト・マシンの出力関数はΔ＝（λ
1 ，．．．，λl ，λ’1 ，．．．，λ’l ）および＝
Λ（ｓ1 ，．．．，ｓn ，ｓ’1 ，．．．，ｓ’n ，ｘ
1 ，．．．，ｘk ）：｛０，１｝n+n+k →｛０，１｝
l+l で示される。
1 ，．．．，λl ，λ’1 ，．．．，λ’l ）および＝
Λ（ｓ1 ，．．．，ｓn ，ｓ’1 ，．．．，ｓ’n ，ｘ
1 ，．．．，ｘk ）：｛０，１｝n+n+k →｛０，１｝
l+l で示される。
【００２０】したがって、このプロダクト・マシンは５
重Ｍ’＝（Ｉ，［ＯｘＯ］，［ＳｘＳ］，Δ，Λ）であ
る。
重Ｍ’＝（Ｉ，［ＯｘＯ］，［ＳｘＳ］，Δ，Λ）であ
る。
【００２１】他の周知の定義のように、δをブール関
数、ｘを変数とし、以下の表記法を使用する。
数、ｘを変数とし、以下の表記法を使用する。
【００２２】
【数１１】
【００２３】上式で、ｘはブール変数のベクトルでよ
い。
い。
【００２４】また、δをブール関数δ：｛０，１｝n →
｛０，１｝k とし、
｛０，１｝k とし、
【００２５】
【数１２】
【００２６】とすると、倒立像は
【００２７】
【数１３】
【００２８】である。
【００２９】プロダクト・マシンが作成された後、プロ
ダクト・マシンの各状態は実際には、マシン用の１対の
状態ｓ，ｓ’を表す。目標は、第１の構成要素が変数ｓ
1 ，．．．，ｓn でコード化され、第２の構成要素が変
数ｓ’1 ，．．．，ｓ’n でコード化された等価状態対
の変数ｓ1 ，．．．，ｓn ，ｓ’1 ，．．．，ｓ’nで
ＢＤＤを計算することである。従来技術では、アルゴリ
ズムを使用して等価状態対が得られる。このアルゴリズ
ムは、固定点に達するまでセットＥj のＢＤＤを連続的
に作成することから成る。関数ｆの固定点は要素ｘ：ｆ
（ｘ）＝ｘである。ここで、固定点はＥn ＝Ｅn+1 ＝Ｅ
であるときに到達され、以下のようにＥj スートを計算
することによって得られる。
ダクト・マシンの各状態は実際には、マシン用の１対の
状態ｓ，ｓ’を表す。目標は、第１の構成要素が変数ｓ
1 ，．．．，ｓn でコード化され、第２の構成要素が変
数ｓ’1 ，．．．，ｓ’n でコード化された等価状態対
の変数ｓ1 ，．．．，ｓn ，ｓ’1 ，．．．，ｓ’nで
ＢＤＤを計算することである。従来技術では、アルゴリ
ズムを使用して等価状態対が得られる。このアルゴリズ
ムは、固定点に達するまでセットＥj のＢＤＤを連続的
に作成することから成る。関数ｆの固定点は要素ｘ：ｆ
（ｘ）＝ｘである。ここで、固定点はＥn ＝Ｅn+1 ＝Ｅ
であるときに到達され、以下のようにＥj スートを計算
することによって得られる。
【００３０】
【数１４】
【００３１】この計算は、実験 ｛ｓ1 ，ｓ’1 ｝＜｛ｓ2 ，ｓ’2 ｝＜．．．＜
｛ｓn ，ｓ’n ｝ によって確証される関係と互換性がなければならないセ
ットＥj のＢＤＤの良好な変数順序に基づいて行われ
る。直観的に、そのような順序は、セットＥj が等価関
係のグラフであり、状態空間の最初の順序がｓ1 ＜ｓ2
＜，．．．，ｓn である２つの事実をできるだけ活用す
る。
｛ｓn ，ｓ’n ｝ によって確証される関係と互換性がなければならないセ
ットＥj のＢＤＤの良好な変数順序に基づいて行われ
る。直観的に、そのような順序は、セットＥj が等価関
係のグラフであり、状態空間の最初の順序がｓ1 ＜ｓ2
＜，．．．，ｓn である２つの事実をできるだけ活用す
る。
【００３２】セットＥ1 の計算に必要とされるのは、２
次演算であるＢＤＤに関するブール演算と、変数の消去
だけである。実験的試験によって、セットＥ1 の作成は
一般に、上記変数順序が選択されたときには低コストで
行われることが分かっている。セットＥn をＥn-1 から
計算するには、ベクトルΔによってＥn-1 の倒立像を計
算し、入力変数の全称消去を実行する必要がある。倒立
像計算は、いくつかの方法を使用して実行することがで
きる。１つは遷移関数のグラフの作成を含むが、このグ
ラフは非常に大規模なマシンＦＳＭ用に作成することは
できない。（置換手法と呼ばれる）他の方法は、各変数
ｓ1 ，ｓ’1 ，．．．，ｓj ，ｓ’j を対応するδ1 ，
δ’1 ，．．．，δj ，δ’j と置換することから成
る。入力変数のこの置換と消去とを同時に実行するいく
つかの実施態様が存在する。この従来の方法の一例は、
上記で引用した文献（１）に記載されている。
次演算であるＢＤＤに関するブール演算と、変数の消去
だけである。実験的試験によって、セットＥ1 の作成は
一般に、上記変数順序が選択されたときには低コストで
行われることが分かっている。セットＥn をＥn-1 から
計算するには、ベクトルΔによってＥn-1 の倒立像を計
算し、入力変数の全称消去を実行する必要がある。倒立
像計算は、いくつかの方法を使用して実行することがで
きる。１つは遷移関数のグラフの作成を含むが、このグ
ラフは非常に大規模なマシンＦＳＭ用に作成することは
できない。（置換手法と呼ばれる）他の方法は、各変数
ｓ1 ，ｓ’1 ，．．．，ｓj ，ｓ’j を対応するδ1 ，
δ’1 ，．．．，δj ，δ’j と置換することから成
る。入力変数のこの置換と消去とを同時に実行するいく
つかの実施態様が存在する。この従来の方法の一例は、
上記で引用した文献（１）に記載されている。
【００３３】置換手法による倒立像の計算は、指数複雑
度を有するアルゴリズムによって行われる。さらに、ベ
クトルΔは２ｎ個の関数（δ，δ’）から成り、倒立像
は、２ｎ個のブール変数を有するセットＥn-1 から計算
される。したがって、Δ-1（Ｅn ）の計算は時間のかか
るステップであり、大きなメモリ空間を必要とする。
度を有するアルゴリズムによって行われる。さらに、ベ
クトルΔは２ｎ個の関数（δ，δ’）から成り、倒立像
は、２ｎ個のブール変数を有するセットＥn-1 から計算
される。したがって、Δ-1（Ｅn ）の計算は時間のかか
るステップであり、大きなメモリ空間を必要とする。
【００３４】本発明は、Δ-1（Ｅｎ）を計算する新しい
方法に関する。この方法は、Ｅn ＝Ｅn+1 ＝Ｅであると
きに到達される固定点の新しい計算に対応する。この方
法は、実質的に小さなメモリ空間を使用して短時間で計
算ができるようにして従来技術の欠点を解消する。
方法に関する。この方法は、Ｅn ＝Ｅn+1 ＝Ｅであると
きに到達される固定点の新しい計算に対応する。この方
法は、実質的に小さなメモリ空間を使用して短時間で計
算ができるようにして従来技術の欠点を解消する。
【００３５】さらに全般的には、本発明は、
【００３６】
【数１５】
【００３７】であるように、ブール変数でコード化され
た２つの有限セットＢおよびＳから定義されたセット
Ｙ、ブール関数のベクトルによって表された関数δ：Ｂ
→Ｓ、Ｓに関する等価関係Ａ、変数ｓ＝ｓ1 ，．．．，
ｓn およびｘが空であってよいｘ＝ｘ1 ，．．．，ｘk
でコード化されたセットＢ、ならびに
た２つの有限セットＢおよびＳから定義されたセット
Ｙ、ブール関数のベクトルによって表された関数δ：Ｂ
→Ｓ、Ｓに関する等価関係Ａ、変数ｓ＝ｓ1 ，．．．，
ｓn およびｘが空であってよいｘ＝ｘ1 ，．．．，ｘk
でコード化されたセットＢ、ならびに
【００３８】
【数１６】
【００３９】を指定するＱｘi をコンピュータによって
計算することから成り、セットＹの計算が、（ａ）断面
と呼ばれ、Ｃ（Ａ）と示されるＳｘＳからの全域的関数
のグラフのＢＤＤを、等価関係ＡのグラフのＢＤＤから
正準的に作成するステップと、（ｂ）δ* ＝Ｃ（Ａ）ｏ
δと示される新しいベクトルを断面およびベクトルδか
ら作成するステップと、（ｃ）Ｑｘ１，．．．，Ｑｘ
ｋ．（δ* （ｓ，ｘ）＝δ（ｓ’，ｘ））であるように
対（ｓ，ｓ’）を計算するステップとから成ることを特
徴とする有限シーケンシャルマシンの妥当性を検査する
方法を提供する。
計算することから成り、セットＹの計算が、（ａ）断面
と呼ばれ、Ｃ（Ａ）と示されるＳｘＳからの全域的関数
のグラフのＢＤＤを、等価関係ＡのグラフのＢＤＤから
正準的に作成するステップと、（ｂ）δ* ＝Ｃ（Ａ）ｏ
δと示される新しいベクトルを断面およびベクトルδか
ら作成するステップと、（ｃ）Ｑｘ１，．．．，Ｑｘ
ｋ．（δ* （ｓ，ｘ）＝δ（ｓ’，ｘ））であるように
対（ｓ，ｓ’）を計算するステップとから成ることを特
徴とする有限シーケンシャルマシンの妥当性を検査する
方法を提供する。
【００４０】詳細には、この方法は、単調スート
Ｅ1 ，．．．，Ｅn ＝Ｅの固定点として定義される有限
状態マシン（ＦＳＭ）の等価関係Ｅを計算するために使
用される。等価関係Ｅの計算は、前記セットＹに関して
定義されたセットＥn-1 の倒立像を使用することによっ
てセットＥn を連続的に作成することによって行われ
る。
Ｅ1 ，．．．，Ｅn ＝Ｅの固定点として定義される有限
状態マシン（ＦＳＭ）の等価関係Ｅを計算するために使
用される。等価関係Ｅの計算は、前記セットＹに関して
定義されたセットＥn-1 の倒立像を使用することによっ
てセットＥn を連続的に作成することによって行われ
る。
【００４１】１つの結果は、本発明の方法を実行するコ
ンピュータ・プログラムを組み込んだ情報サポートであ
る。
ンピュータ・プログラムを組み込んだ情報サポートであ
る。
【００４２】第２の結果は、本発明の方法を実行する有
限状態シーケンシャルマシンの妥当性を検証するツール
である。
限状態シーケンシャルマシンの妥当性を検証するツール
である。
【００４３】本発明の目的および利点は、添付の図面に
関する本発明の好ましい実施例の以下の説明から明らか
になろう。
関する本発明の好ましい実施例の以下の説明から明らか
になろう。
【００４４】
【実施例】本発明の基本的な概念は、セットΔ-1（Ｅ
ｎ）がＳｘＳに関する等価関係のグラフであることに基
づくものである。セットＥ1 を得るには、δによって同
じイメージを有するすべての状態対を見つけなければな
らない。それらを見つけるために、本発明は以下のの特
性を有するベクトルをセットＥn-1 から見つけようとす
る。
ｎ）がＳｘＳに関する等価関係のグラフであることに基
づくものである。セットＥ1 を得るには、δによって同
じイメージを有するすべての状態対を見つけなければな
らない。それらを見つけるために、本発明は以下のの特
性を有するベクトルをセットＥn-1 から見つけようとす
る。
【００４５】
【数１７】
【００４６】ベクトルθによって、出力関数λからＥ1
を作成するのと同様にΔ-1（Ｅn ）を作成することがで
きる。
を作成するのと同様にΔ-1（Ｅn ）を作成することがで
きる。
【００４７】本発明は、（ａ）断面と呼ばれ、Ｃ（Ｅ
n-1 ）と示されるＳｘＳからの全域的関数のグラフのＢ
ＤＤを、関係Ｅn-1 のグラフのＢＤＤから正準的に作成
することと、（ｂ）δn-1 ＝Ｃ（Ｅn-1 ）ｏδと示され
る新しいベクトルを断面およびベクトルδから作成する
こととから成る、Δ-1（Ｅn-1 ）を計算する方法であ
る、プロダクト有限状態マシンの遷移関数の倒立像を１
組のｎ−１個の等価状態から計算する方法に関する。新
しいベクトルが上記ベクトルθの所望の特性を有するこ
とを示す。したがって、このベクトルは、セットＣ（Ｅ
n-1 ）の助けによって遷移関数δを修正することによっ
て得られる。倒立像計算アルゴリズムが使用されるが、
現在、倒立像が計算されるセットは、従来の方法のよう
な（変数ｓ1，ｓ2 ，．．．，ｓn ，ｓ’1 ，
ｓ’2 ，．．．，ｓ’n によってコード化された）状態
対のセットＥn-1 ではなく（変数ｓ1 ，ｓ2 ，．．．，
ｓn によってコード化された）Ｓのサブセットである。
n-1 ）と示されるＳｘＳからの全域的関数のグラフのＢ
ＤＤを、関係Ｅn-1 のグラフのＢＤＤから正準的に作成
することと、（ｂ）δn-1 ＝Ｃ（Ｅn-1 ）ｏδと示され
る新しいベクトルを断面およびベクトルδから作成する
こととから成る、Δ-1（Ｅn-1 ）を計算する方法であ
る、プロダクト有限状態マシンの遷移関数の倒立像を１
組のｎ−１個の等価状態から計算する方法に関する。新
しいベクトルが上記ベクトルθの所望の特性を有するこ
とを示す。したがって、このベクトルは、セットＣ（Ｅ
n-1 ）の助けによって遷移関数δを修正することによっ
て得られる。倒立像計算アルゴリズムが使用されるが、
現在、倒立像が計算されるセットは、従来の方法のよう
な（変数ｓ1，ｓ2 ，．．．，ｓn ，ｓ’1 ，
ｓ’2 ，．．．，ｓ’n によってコード化された）状態
対のセットＥn-1 ではなく（変数ｓ1 ，ｓ2 ，．．．，
ｓn によってコード化された）Ｓのサブセットである。
【００４８】次いで、本発明の方法は、ベクトルδn-1
に関する等価状態対を計算する第３のステップ（ｃ）を
含むことができる。この対は、
に関する等価状態対を計算する第３のステップ（ｃ）を
含むことができる。この対は、
【００４９】
【数１８】
【００５０】の要素である。しかし、第３のステップを
使用して、本発明の方法を使用することによって倒立像
を計算し、変数のどんな存在消去または全称消去でも計
算することができることは明らかである。言い換える
と、
使用して、本発明の方法を使用することによって倒立像
を計算し、変数のどんな存在消去または全称消去でも計
算することができることは明らかである。言い換える
と、
【００５１】
【数１９】
【００５２】の要素を計算するために使用されるステッ
プ（ｃ）の代わりに、第３の代替ステップ（ｃ’）を使
用して
プ（ｃ）の代わりに、第３の代替ステップ（ｃ’）を使
用して
【００５３】
【数２０】
【００５４】の要素を計算することができる。
【００５５】ステップ（ａ）で定義された正準断面Ｃ
（Ｅn-1 ）は、様々な方法を使用することによって計算
することができる。本明細書では、関係Ｒのグラフから
関数Ｃ（Ｒ）のグラフを得るための正準的方法を提示す
る。関数Ｃ（Ｒ）を関係Ｒの断面と呼ぶ。与えられる定
義は、適合投影の名前で知られている、文献（３）「Im
plicit Manipulation of Equivalence Classes Using B
inary Decision Diagrams 」（研究報告書、カリフォル
ニア大学バークレー校、１９９２年、B. Lin andA. Ric
hard Newton）で紹介された方法の特定のケースであ
る。
（Ｅn-1 ）は、様々な方法を使用することによって計算
することができる。本明細書では、関係Ｒのグラフから
関数Ｃ（Ｒ）のグラフを得るための正準的方法を提示す
る。関数Ｃ（Ｒ）を関係Ｒの断面と呼ぶ。与えられる定
義は、適合投影の名前で知られている、文献（３）「Im
plicit Manipulation of Equivalence Classes Using B
inary Decision Diagrams 」（研究報告書、カリフォル
ニア大学バークレー校、１９９２年、B. Lin andA. Ric
hard Newton）で紹介された方法の特定のケースであ
る。
【００５６】セット｛０，１｝n のすべての要素が整数
の昇順で順序付けられていると仮定する。たとえば、
の昇順で順序付けられていると仮定する。たとえば、
【００５７】
【数２１】
【００５８】によって表される要素（０，０，．．．，
１）は、
１）は、
【００５９】
【数２２】
【００６０】によって表される（０，０，．．．，１，
０）の前にくる。
０）の前にくる。
【００６１】定義１：ＢおよびＣを２つのセット、ψを
ＢからＣへの関係とし、≦をＣに関する全順序とする
と、ψの断面は
ＢからＣへの関係とし、≦をＣに関する全順序とする
と、ψの断面は
【００６２】
【数２３】
【００６３】として定義される部分関数Ｃ（ψ）であ
る。
る。
【００６４】関係Ｅn-1 の断面を計算するには、補域の
変数はｓ1 ，．．．，ｓn とし、定義域用の変数はｓ’
1 ，．．．，ｓ’n とする。Ｃ（Ｅn-1 ）にない対をＥ
n- 1 のＢＤＤから削除する以下の変換を適用するＣ（Ｅ
n-1 ）のＢＤＤを、Ｅn- 1 のＢＤＤから再帰的に作成す
ることができる。この変換は、以下のアルゴリズム１で
ある。
変数はｓ1 ，．．．，ｓn とし、定義域用の変数はｓ’
1 ，．．．，ｓ’n とする。Ｃ（Ｅn-1 ）にない対をＥ
n- 1 のＢＤＤから削除する以下の変換を適用するＣ（Ｅ
n-1 ）のＢＤＤを、Ｅn- 1 のＢＤＤから再帰的に作成す
ることができる。この変換は、以下のアルゴリズム１で
ある。
【００６５】
【数２４】
【００６６】この作成は、グラフ・ノードに中間結果が
記憶されていれば、Ｅn-1 のグラフの固有の横断によっ
て実行することができる。
記憶されていれば、Ｅn-1 のグラフの固有の横断によっ
て実行することができる。
【００６７】次いで、本発明の方法の第２のステップ
（ｂ）によれば、δn-1 で示される構成Ｃ（Ｅn-1 ）ｏ
δが作成される。この作成は、異なる方法を使用するこ
とによって行うことができる。以下の例は、Ｃ
（Ｅn-1 ）のＢＤＤを使用してδの最初の関数δj をそ
れぞれ別々に修正することによって進行する方法であ
る。
（ｂ）によれば、δn-1 で示される構成Ｃ（Ｅn-1 ）ｏ
δが作成される。この作成は、異なる方法を使用するこ
とによって行うことができる。以下の例は、Ｃ
（Ｅn-1 ）のＢＤＤを使用してδの最初の関数δj をそ
れぞれ別々に修正することによって進行する方法であ
る。
【００６８】関数δはブール関数（δ1 ，．．．，
δn ）のベクトルとして与えられ、δj は状態変数ｓi
および入力変数ｘi によるものである。ベクトルδn-1
＝δ 1 n-1 ，．．．，δn n-1 ）は同じ変数で作成さ
れ、δn-1 （ｓ，ｘ）＝Ｃ（Ｅn-1 ）δ（ｓ，ｘ）をも
たなければならない。Ｅn-1 は、等価関数なので、Ｃ
（Ｅn-1 ）があらゆる場所で定義される関数であること
を検証するのは取るに足りないことである。したがっ
て、構成δn-1 は、δと同様にあらゆる場所で定義され
る。
δn ）のベクトルとして与えられ、δj は状態変数ｓi
および入力変数ｘi によるものである。ベクトルδn-1
＝δ 1 n-1 ，．．．，δn n-1 ）は同じ変数で作成さ
れ、δn-1 （ｓ，ｘ）＝Ｃ（Ｅn-1 ）δ（ｓ，ｘ）をも
たなければならない。Ｅn-1 は、等価関数なので、Ｃ
（Ｅn-1 ）があらゆる場所で定義される関数であること
を検証するのは取るに足りないことである。したがっ
て、構成δn-1 は、δと同様にあらゆる場所で定義され
る。
【００６９】ｓがＳ中にあり、Ｋi （ｓ）がｓの構成要
素ｓi の値を示すようにする。たとえば、Ｋ3 （［０，
１，１，．．．，０］）は１である。ｊ＝１ないしｎに
関して、以下の等式によって関数δj n-1 を定義するこ
とができる。
素ｓi の値を示すようにする。たとえば、Ｋ3 （［０，
１，１，．．．，０］）は１である。ｊ＝１ないしｎに
関して、以下の等式によって関数δj n-1 を定義するこ
とができる。
【００７０】δ1n -1（ｓ，ｘ）＝Ｋj ［Ｃ（Ｅn-1 ）
（δ（ｓ，ｘ））］ 断面Ｃ（Ｅn-1 ）のグラフのＢＤＤＧを検討する。１な
いしｎのｊに関して、セット
（δ（ｓ，ｘ））］ 断面Ｃ（Ｅn-1 ）のグラフのＢＤＤＧを検討する。１な
いしｎのｊに関して、セット
【００７１】
【数２５】
【００７２】を作成する。
【００７３】
【数２６】
【００７４】は、Ｋj （ｓ）≠Ｋj （Ｇ）であるような
すべての状態を含む。δj n-1 は以下の定理を使用して
得られる。
すべての状態を含む。δj n-1 は以下の定理を使用して
得られる。
【００７５】定理１：ＦがベクトルＣ（Ｅn-1 ）である
とすると、Ｆｏδ＝δn-1 ＝（δ1 n-1 ，．．．，δn
n-1 ）は
とすると、Ｆｏδ＝δn-1 ＝（δ1 n-1 ，．．．，δn
n-1 ）は
【００７６】
【数２７】
【００７７】と定義することができる。
【００７８】証明として、Ｋj （δ（ｓ，ｘ））および
Ｋj ［Ｆδ（ｓ，ｘ））］の値に応じてケースごとにδ
j n-1 （ｓ，ｘ）＝Ｋj ［Ｆ（δ（ｓ，ｘ））］である
ことを検査する。
Ｋj ［Ｆδ（ｓ，ｘ））］の値に応じてケースごとにδ
j n-1 （ｓ，ｘ）＝Ｋj ［Ｆ（δ（ｓ，ｘ））］である
ことを検査する。
【００７９】Ｋj （δ（ｓ，ｘ））＝０でありＫj ［Ｆ
（δ（ｓ，ｘ））］＝０である。δ（ｓ，ｘ）がＤj 中
になく、（ｓ，ｘ）がδ-1（Ｄj ）中になく、（ｓ，
ｘ）がδ中にないので、δj n-1 （ｓ，ｘ）＝０であ
る。
（δ（ｓ，ｘ））］＝０である。δ（ｓ，ｘ）がＤj 中
になく、（ｓ，ｘ）がδ-1（Ｄj ）中になく、（ｓ，
ｘ）がδ中にないので、δj n-1 （ｓ，ｘ）＝０であ
る。
【００８０】Ｋj （δ（ｓ，ｘ））＝０でありＫj ［Ｆ
（δ（ｓ，ｘ））］＝１である。δ（ｓ，ｘ）がＤj 中
にあり、（ｓ，ｘ）がδ-1（Ｄj ）中になく、δ（ｓ，
ｘ）＝０なので、δj n-1 （ｓ，ｘ）＝１である。
（δ（ｓ，ｘ））］＝１である。δ（ｓ，ｘ）がＤj 中
にあり、（ｓ，ｘ）がδ-1（Ｄj ）中になく、δ（ｓ，
ｘ）＝０なので、δj n-1 （ｓ，ｘ）＝１である。
【００８１】Ｋj （δ（ｓ，ｘ））＝１でありＫj ［Ｆ
（δ（ｓ，ｘ））］＝０である。δ（ｓ，ｘ）がＤj 中
にあり、（ｓ，ｘ）がδ-1（Ｄj ）中にあり、（ｓ，
ｘ）がδ（ｓ，ｘ）＝０中にないので、δj n-1 （ｓ，
ｘ）＝０である。
（δ（ｓ，ｘ））］＝０である。δ（ｓ，ｘ）がＤj 中
にあり、（ｓ，ｘ）がδ-1（Ｄj ）中にあり、（ｓ，
ｘ）がδ（ｓ，ｘ）＝０中にないので、δj n-1 （ｓ，
ｘ）＝０である。
【００８２】Ｋj （δ（ｓ，ｘ））＝１でありＫj ［Ｆ
（δ（ｓ，ｘ））］＝１である。δ（ｓ，ｘ）がＤj 中
になく、（ｓ，ｘ）がδ-1（Ｄj ）中になく、（ｓ，
ｘ）がδ中にあるので、δj n-1 （ｓ，ｘ）＝０であ
る。
（δ（ｓ，ｘ））］＝１である。δ（ｓ，ｘ）がＤj 中
になく、（ｓ，ｘ）がδ-1（Ｄj ）中になく、（ｓ，
ｘ）がδ中にあるので、δj n-1 （ｓ，ｘ）＝０であ
る。
【００８３】次に、構成の正しさを示す。以下の等式が
成立することを検査しなければならない。
成立することを検査しなければならない。
【００８４】
【数２８】
【００８５】命題１：ψが、任意の場所に定義されたＢ
からＢへの遷移対称関係である場合、
からＢへの遷移対称関係である場合、
【００８６】
【数２９】
【００８７】である。
【００８８】証明：⇒ｔ＝Ｃ（ψ）（ｘ）であるとす
る。定義によって、２つの対（ｘ，ｔ）および（ｙ，
ｔ）はψ中にある。対称によって、（ｔ，ｙ）はψ中に
ある。したがって、遷移によって、（ｘ，ｙ）はψ中に
ある。
る。定義によって、２つの対（ｘ，ｔ）および（ｙ，
ｔ）はψ中にある。対称によって、（ｔ，ｙ）はψ中に
ある。したがって、遷移によって、（ｘ，ｙ）はψ中に
ある。
【００８９】Ｃ（ψ）（ｘ）＜Ｃ（ψ）（ｙ）であり、
【００９０】
【数３０】
【００９１】であると仮定する。対称によって、（ｘ，
ｙ）はψ中にある。遷移によって、（ｙＣ（ψ）
（ｘ））はψ中にある。この場合、
ｙ）はψ中にある。遷移によって、（ｙＣ（ψ）
（ｘ））はψ中にある。この場合、
【００９２】
【数３１】
【００９３】は仮定Ｃ（ψ）（ｙ）＜Ｃ（ψ）（ｘ）と
一貫していない。
一貫していない。
【００９４】定理２：構成Ｃ（Ｅn-1 ）ｏδは示すべき
等式の特性を検証する。
等式の特性を検証する。
【００９５】この立言は命題１から得られる。
【００９６】
【数３２】
【００９７】命題１から
【００９８】
【数３３】
【００９９】δの定義から
【０１００】
【数３４】
【０１０１】入力変数の
【０１０２】
【数３５】
【０１０３】したがって、新しいアルゴリズムによっ
て、セットＥn からＥn-1 を計算することができる。Ｂ
ＤＤはＳｘＳに関する等価関係のグラフである。セット
Ｅn- 1 はブール変数ｓ1 、ｓ2 ，．．．，ｓn 、
ｓ’1 、ｓ’2 ，．．．，ｓ’n で作成される。ここ
で、ｓi はＳｘＳの対の第１の構成要素をコード化し、
ｓ’i はＳｘＳの対の第２の構成要素をコード化する。
まず、この等価関係の正準適用のグラフのＢＤＤを作成
し、Ｃ（Ｅn-1 ）と呼ぶ。Ｃ（Ｅn-1 ）はブール変数ｓ
1 ，ｓ2 ，．．．，ｓn 、ｓ’1 、ｓ’2 ，．．．，
ｓ’n で作成され、ｓi はＳｘＳの対の第１の構成要素
をコード化し、ｓ’i は第２の構成要素をコード化す
る。
て、セットＥn からＥn-1 を計算することができる。Ｂ
ＤＤはＳｘＳに関する等価関係のグラフである。セット
Ｅn- 1 はブール変数ｓ1 、ｓ2 ，．．．，ｓn 、
ｓ’1 、ｓ’2 ，．．．，ｓ’n で作成される。ここ
で、ｓi はＳｘＳの対の第１の構成要素をコード化し、
ｓ’i はＳｘＳの対の第２の構成要素をコード化する。
まず、この等価関係の正準適用のグラフのＢＤＤを作成
し、Ｃ（Ｅn-1 ）と呼ぶ。Ｃ（Ｅn-1 ）はブール変数ｓ
1 ，ｓ2 ，．．．，ｓn 、ｓ’1 、ｓ’2 ，．．．，
ｓ’n で作成され、ｓi はＳｘＳの対の第１の構成要素
をコード化し、ｓ’i は第２の構成要素をコード化す
る。
【０１０４】ψを、グラフＣ（Ｅn-1 ）を有するタイプ
ＳｘＳの関数とする。Ｃ（Ｅn-1 ）のＢＤＤおよび遷移
関数δから、本発明の方法に従ってベクトルδn-1 を計
算する。ベクトルδn-1 は変数ｓの名前をｓ’に変更す
ることによって作成される。次いで、セット
ＳｘＳの関数とする。Ｃ（Ｅn-1 ）のＢＤＤおよび遷移
関数δから、本発明の方法に従ってベクトルδn-1 を計
算する。ベクトルδn-1 は変数ｓの名前をｓ’に変更す
ることによって作成される。次いで、セット
【０１０５】
【数３６】
【０１０６】を計算する。セットＥn は変数ｓ1 ，
ｓ2 ，．．．，ｓn ，ｓ’1 ，ｓ’2 ，．．．，ｓ’n
で作成されたこの後者のセットとセットＥ1 の共通部分
である。したがって、Ｅn がΛから作成されるのと同様
にセット
ｓ2 ，．．．，ｓn ，ｓ’1 ，ｓ’2 ，．．．，ｓ’n
で作成されたこの後者のセットとセットＥ1 の共通部分
である。したがって、Ｅn がΛから作成されるのと同様
にセット
【０１０７】
【数３７】
【０１０８】はδn-1 から作成される。最後に、セット
【０１０９】
【数３８】
【０１１０】に等しい。
【０１１１】以下の第２のアルゴリズムは反復ステップ
に対して与えられる。このアルゴリズムは、Ｅn-1 のＢ
ＤＤと、状態変数のコピーおよび断面Ｃ（Ｅn-1 ）の範
囲用に使用される変数（ｓ’1 ，ｓ’2 ，．．．，ｓ’
n ）のリストとを入力として取る。返される結果は、
（Ｅn-1 ）のＢＤＤである。Ｅn とＥn-1 は共に変数サ
ポートｓ1 ，ｓ2 ，．．．，ｓn ，ｓ’1 ，
ｓ’2 ，．．．，ｓ’n を有する。アルゴリズム２は以
下のとおりである。
に対して与えられる。このアルゴリズムは、Ｅn-1 のＢ
ＤＤと、状態変数のコピーおよび断面Ｃ（Ｅn-1 ）の範
囲用に使用される変数（ｓ’1 ，ｓ’2 ，．．．，ｓ’
n ）のリストとを入力として取る。返される結果は、
（Ｅn-1 ）のＢＤＤである。Ｅn とＥn-1 は共に変数サ
ポートｓ1 ，ｓ2 ，．．．，ｓn ，ｓ’1 ，
ｓ’2 ，．．．，ｓ’n を有する。アルゴリズム２は以
下のとおりである。
【０１１２】
【数３９】
【０１１３】本発明のアルゴリズムと従来技術のアルゴ
リズムの実施態様との比較を行った。本発明の方法で
は、倒立像計算が簡単になるので空間複雑度が低減さ
れ、全般的によりよい結果が丁度よい時に得られる。以
下の表は、ＩＳＣＡＳ８９の回路名、ベンチマーク、変
数の数（連続的に、入力、出力、状態）、すべてのＢＤ
Ｄの頂点の数、等価クラスの数、計算に必要なステップ
の数など試験モデルの諸特徴を示す。
リズムの実施態様との比較を行った。本発明の方法で
は、倒立像計算が簡単になるので空間複雑度が低減さ
れ、全般的によりよい結果が丁度よい時に得られる。以
下の表は、ＩＳＣＡＳ８９の回路名、ベンチマーク、変
数の数（連続的に、入力、出力、状態）、すべてのＢＤ
Ｄの頂点の数、等価クラスの数、計算に必要なステップ
の数など試験モデルの諸特徴を示す。
【０１１４】 回路名 変数 頂点 等価クラス ステップ ｓ３４４ ９；１１；１５ １６４ １８６０８ ５ ｓ１４８８ ８；１９；６ ４７６ ４９ ２ ｓ２９８ ３；６；１４ １１７ ８０６１ １６ ｓ３８２ ３；６；２１ １７４ ６０８４４８ ９３ 以下の表は、本発明の方法による結果と従来の方法との
比較を示す。ＣＰＵ時間は、ＩＢＭ ＲＳ−６０００ワ
ークステーション上での秒単位で報告されている。
比較を示す。ＣＰＵ時間は、ＩＢＭ ＲＳ−６０００ワ
ークステーション上での秒単位で報告されている。
【０１１５】 回路名 ＣＰＵ時間 メモリ 本発明 従来技術 本発明 従来技術 ｓ３４４ １．９ ２１．０ ０．９ ２．２ ｓ１４８８ １．０ １２．７ ０．６ １．７ ｓ２９８ ８．５ ２８６．４ １．６ ７．５ ｓ３８２ ４８０．６ ２６０８．４ ３．７ １０．６ 計算用に作成した点を以下の表に示す。
【０１１６】 回路名 頂点 本発明 従来技術 ｓ３４４ ２７１２７ １１０３１４ ｓ５１０ １６３５８ ６４３８７ ｓ１４８８ １５９３５ ９７６２２ ｓ２９８ ７８２１０ １３７２９７０ ｓ３８２ ２６００７７３ ＞３５０００００ 本発明の方法は、複数の様々な実施態様をもつように当
業者が修正することができる。たとえば、ＢＤＤは、い
くつかの実施例、具体的には、North-HollandのG.Milne
を発行者とする文献「The Fusion between Hardware D
esign and Verification 」の「Original Concepts of
PRIAM, An Industrial Tool for Efficient Formal Ver
ification of Combinational Circuits」と題する部分
に記載されたいわゆるＴＤＧ（タイプ決定グラフ）をも
つことができる。本発明ではどんな形のＢＤＤでも使用
することができる。さらに、すべてのＢＤＤの順序がｓ
1 ＜ｓ’1 ＜ｓ2 ＜，．．．，＜ｓn ＜ｓ’n であると
仮定するが、他の順序を使用することができ、それに応
じてこの方法を修正することができる。本発明の上記の
実施例はセット
業者が修正することができる。たとえば、ＢＤＤは、い
くつかの実施例、具体的には、North-HollandのG.Milne
を発行者とする文献「The Fusion between Hardware D
esign and Verification 」の「Original Concepts of
PRIAM, An Industrial Tool for Efficient Formal Ver
ification of Combinational Circuits」と題する部分
に記載されたいわゆるＴＤＧ（タイプ決定グラフ）をも
つことができる。本発明ではどんな形のＢＤＤでも使用
することができる。さらに、すべてのＢＤＤの順序がｓ
1 ＜ｓ’1 ＜ｓ2 ＜，．．．，＜ｓn ＜ｓ’n であると
仮定するが、他の順序を使用することができ、それに応
じてこの方法を修正することができる。本発明の上記の
実施例はセット
【０１１７】
【数４０】
【０１１８】の計算に関するものであったが、本発明は
ｘの各変数のどんな量化にも拡張できることも分かっ
た。
ｘの各変数のどんな量化にも拡張できることも分かっ
た。
【０１１９】本発明の方法は、ハードウェアの設計およ
び妥当性検査に適用される有限状態マシンによって引き
起こされる問題の解決策であるが、有限状態を有するシ
ーケンシャルマシンの妥当性を検査する方法に拡張する
こともできる。これは、有限状態マシンがソフトウェア
シーケンシャルマシンだからである。たとえば、この方
法はプロトコルの妥当性検査、制御インタフェースの妥
当性検査、さらに一般的には有限状態を有するソフトウ
ェア・プログラム部分の妥当性検査に使用することがで
きる。有限状態を有するシーケンサや自動化マシンなど
のハードウェアシーケンシャルマシンの妥当性を検査す
るために本発明を適用できることも明らかである。「妥
当性検査」の語の意味には、必要な条件が満たされてい
るかどうかを検証する試験の意味も含まれる。
び妥当性検査に適用される有限状態マシンによって引き
起こされる問題の解決策であるが、有限状態を有するシ
ーケンシャルマシンの妥当性を検査する方法に拡張する
こともできる。これは、有限状態マシンがソフトウェア
シーケンシャルマシンだからである。たとえば、この方
法はプロトコルの妥当性検査、制御インタフェースの妥
当性検査、さらに一般的には有限状態を有するソフトウ
ェア・プログラム部分の妥当性検査に使用することがで
きる。有限状態を有するシーケンサや自動化マシンなど
のハードウェアシーケンシャルマシンの妥当性を検査す
るために本発明を適用できることも明らかである。「妥
当性検査」の語の意味には、必要な条件が満たされてい
るかどうかを検証する試験の意味も含まれる。
【０１２０】さらに、上記の好ましい実施例は、本発明
の方法がＥn-1 からの反復計算を使用することを示して
いるが、反復計算なしで、かつ各変数のどんな量化にで
も本発明を使用できることは明白である。
の方法がＥn-1 からの反復計算を使用することを示して
いるが、反復計算なしで、かつ各変数のどんな量化にで
も本発明を使用できることは明白である。
【０１２１】その結果、本発明の方法は、
【０１２２】
【数４１】
【０１２３】であるように、ブール変数でコード化され
た２つの有限セットＢおよびＳから定義されたセットＹ
と、ブール関数のベクトルによって表された関数δ：Ｂ
→Ｓと、Ｓに関する等価関係Ａと、変数ｓ＝ｓ1 ，，，
ｓｎおよびｘ＝ｘ1 ，．．．，ｘｋ（ｘは空でもよい）
でコード化されたセットＢと、
た２つの有限セットＢおよびＳから定義されたセットＹ
と、ブール関数のベクトルによって表された関数δ：Ｂ
→Ｓと、Ｓに関する等価関係Ａと、変数ｓ＝ｓ1 ，，，
ｓｎおよびｘ＝ｘ1 ，．．．，ｘｋ（ｘは空でもよい）
でコード化されたセットＢと、
【０１２４】
【数４２】
【０１２５】を指定するＱｘi とから成り、セットＹの
計算が、（ａ）断面と呼ばれ、Ｃ（Ａ）と示されるＳｘ
Ｓからの全域的関数のグラフのＢＤＤを、等価関係Ａの
グラフのＢＤＤから正準的に作成するステップと、
（ｂ）δ* ＝Ｃ（Ａ）ｏδと示される新しいベクトルを
断面およびベクトルδから作成するステップと、（ｃ）
Ｑｘ１，．．．，Ｑｘｋ（δ* （ｓ，ｘ）＝δ（ｓ’，
ｘ））であるような対（ｓ，ｓ’）を計算するステップ
とから成ることを特徴とする、有限状態シーケンシャル
マシンの妥当性を検証する方法として定義することがで
きる。この定義で、セットＢおよびＳは上記セットＢお
よびＳとは異なるものでもよい任意のセットであり、変
数ｓおよびｘは、上記変数ｓおよびｘとは異なるもので
もよい任意の変数であり、等価関係Ａは、任意の等価関
係であり、関数δは、ＦＳＭの遷移関数以外の関数でも
よい。反復計算が行われないので、上記実施例の反復計
算ではδn-1 の代わりにベクトルδ* が使用される。Ｙ
の計算の等式は、倒立像の計算のアルゴリズムである。
したがって、上記実施例で説明した方法とこの一般的定
義との接続は、単調スートＥ1 ，．．．，Ｅn ＝Ｅの固
定点として定義される有限マシンＦＳＭの等価関係
（Ｅ）を計算するために使用される方法としてこの方法
を定義して行うことができる。等価関係（Ｅ）の計算
は、前記セットＹに関して定義されたＥn-1 の倒立像を
使用することによってセットＥn を連続的に作成するこ
とによって行われる。
計算が、（ａ）断面と呼ばれ、Ｃ（Ａ）と示されるＳｘ
Ｓからの全域的関数のグラフのＢＤＤを、等価関係Ａの
グラフのＢＤＤから正準的に作成するステップと、
（ｂ）δ* ＝Ｃ（Ａ）ｏδと示される新しいベクトルを
断面およびベクトルδから作成するステップと、（ｃ）
Ｑｘ１，．．．，Ｑｘｋ（δ* （ｓ，ｘ）＝δ（ｓ’，
ｘ））であるような対（ｓ，ｓ’）を計算するステップ
とから成ることを特徴とする、有限状態シーケンシャル
マシンの妥当性を検証する方法として定義することがで
きる。この定義で、セットＢおよびＳは上記セットＢお
よびＳとは異なるものでもよい任意のセットであり、変
数ｓおよびｘは、上記変数ｓおよびｘとは異なるもので
もよい任意の変数であり、等価関係Ａは、任意の等価関
係であり、関数δは、ＦＳＭの遷移関数以外の関数でも
よい。反復計算が行われないので、上記実施例の反復計
算ではδn-1 の代わりにベクトルδ* が使用される。Ｙ
の計算の等式は、倒立像の計算のアルゴリズムである。
したがって、上記実施例で説明した方法とこの一般的定
義との接続は、単調スートＥ1 ，．．．，Ｅn ＝Ｅの固
定点として定義される有限マシンＦＳＭの等価関係
（Ｅ）を計算するために使用される方法としてこの方法
を定義して行うことができる。等価関係（Ｅ）の計算
は、前記セットＹに関して定義されたＥn-1 の倒立像を
使用することによってセットＥn を連続的に作成するこ
とによって行われる。
【０１２６】好ましい実施例の上記説明で、上記ステッ
プ（ａ）で使用された正準断面を、以下の定義を使用し
て適合投影から計算できることが分かった。ＢおよびＣ
を２つのセット、ψをＢからＣへの関係として、≦をＣ
に関する全順序とすると、ψの断面は
プ（ａ）で使用された正準断面を、以下の定義を使用し
て適合投影から計算できることが分かった。ＢおよびＣ
を２つのセット、ψをＢからＣへの関係として、≦をＣ
に関する全順序とすると、ψの断面は
【０１２７】
【数４３】
【０１２８】として定義される部分関数Ｃ（ψ）であ
る。
る。
【０１２９】この定義では、変数の昇順が仮定されてい
る。他の順序および定義を使用することもできる。たと
えば、上記定義「≦をＣに関する全順序とする」を「＜
をＣに関する全厳密順序とする」で置き換えて他の定義
を使用することができる。適合投影以外の方法による計
算を使用することもできる。
る。他の順序および定義を使用することもできる。たと
えば、上記定義「≦をＣに関する全順序とする」を「＜
をＣに関する全厳密順序とする」で置き換えて他の定義
を使用することができる。適合投影以外の方法による計
算を使用することもできる。
【０１３０】好ましい実施例中の定理１から、本発明の
一般的定義のステップ（ｂ）で、ベクトルδと、定義域
用の前記変数ｓ＝ｓ1 ，．．．，ｓn およびコドメイン
用の変数ｓ’＝ｓ’1 ，．．．，ｓ’n でコード化され
たグラフＣ（Ａ）とからベクトルδ* を作成し、セット
一般的定義のステップ（ｂ）で、ベクトルδと、定義域
用の前記変数ｓ＝ｓ1 ，．．．，ｓn およびコドメイン
用の変数ｓ’＝ｓ’1 ，．．．，ｓ’n でコード化され
たグラフＣ（Ａ）とからベクトルδ* を作成し、セット
【０１３１】
【数４４】
【０１３２】を使用してセットＤj に固有に倒立像計算
を実行することによってδ* を作成することを示すこと
もできる。「固有に」の語は、本発明の結果である。
を実行することによってδ* を作成することを示すこと
もできる。「固有に」の語は、本発明の結果である。
【０１３３】この方法は、磁気テープや磁気ディスクな
どの情報サポートのコンピュータ・プログラム、および
妥当性検査ツールによって実行することができる。
どの情報サポートのコンピュータ・プログラム、および
妥当性検査ツールによって実行することができる。
【図面の簡単な説明】
【図１】有限状態マシンのブロック図である。
【図２】プロダクト有限状態マシンのブロック図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8724−5Ｌ Ｇ０６Ｆ 15/20 Ｄ
Claims (9)
- 【請求項１】 【数１】 であるように、ブール変数でコード化された２つの有限
セットＢおよびＳから定義されたセットＹ、ブール関数
のベクトルによって表された関数δ：Ｂ→Ｓ、Ｓに関す
る等価関係Ａ、変数ｓ＝ｓ1 ，．．．，ｓn とｘが空で
もよいｘ＝ｘ1 ，．．．，ｘk とでコード化されたセッ
トＢ、および 【数２】 を指定するＱｘi をデータ処理マシンによって計算する
ことから成り、セットＹの計算が、（ａ）断面と呼ば
れ、Ｃ（Ａ）で示されるＳｘＳからの全体的関数のグラ
フのＢＤＤを、等価関係ＡのグラフのＢＤＤから正準的
に作成するステップと、（ｂ）δ* ＝Ｃ（Ａ）ｏδと示
される新しいベクトルを断面およびベクトルδから作成
するステップと、（ｃ）Ｑｘ１，．．．，Ｑｘｋ．（δ
* （ｓ，ｘ）＝δ（ｓ’，ｘ））であるように対（ｓ，
ｓ’）を計算するステップから成ることを特徴とする有
限シーケンシャルマシンの妥当性を検査する方法。 - 【請求項２】 単調スートＥ1 ，．．．，Ｅn ＝Ｅの固
定点として定義される有限状態マシン（ＦＳＭ）の等価
関係Ｅを計算するために使用され、等価関係Ｅの計算
が、前記セットＹに関して定義され、かつΔ
-1（Ｅn-1 ）に対応するセットＥn-1 の倒立像を使用す
ることによってセットＥn を連続的に作成することによ
って行われること特徴とする請求項１に記載の方法。 - 【請求項３】 前記ステップ（ａ）が、ＢおよびＣを２
つのセットとし、ψをＢからＣへの関係として、＜をＣ
に関する全順序とすると、ψの断面は 【数３】 として定義される部分関数Ｃ（ψ）であるという定義が
使用される適合投影から計算されることを特徴とする請
求項１または２に記載の方法。 - 【請求項４】 前記ステップ（ａ）が、ＢおよびＣを２
つのセットとし、ψをＢからＣへの関係として、≦をＣ
に関する全順序とすると、ψの断面は 【数４】 として定義される部分関数Ｃ（ψ）であるという定義が
使用される適合投影から計算され、かつ前記順序が連続
昇順となるように選択されることを特徴とする請求項１
または２に記載の方法。 - 【請求項５】 ステップ（ｂ）で、ベクトルδと、定義
域の前記変数ｓ＝ｓ1 ，．．．，ｓn および補域の前記
変数ｓ’＝ｓ’1 ，．．．，ｓ’n でコード化されたグ
ラフＣ（Ａ）とからベクトルδ* を作成し、セット 【数５】 を使用してセットＤj に固有に倒立像計算を実行するこ
とによってδ* を作成することを特徴とする請求項１か
ら４のいずれか一項に記載の方法。 - 【請求項６】 前記ステップ（ｂ）が、前記断面および
前記ベクトルδから新しいベクトルδn-1 ＝Ｃ
（Ｅn-1 ）ｏδを作成することを含むことを特徴とする
請求項２から５のいずれか一項に記載の方法。 - 【請求項７】 さらに、 【数６】 の対をもつようにベクトルδn-1 に関する等価状態対を
計算するステップ（ｃ）を含むことを特徴とする請求項
６に記載の方法。 - 【請求項８】 コンピュータ・プログラムが、請求項１
から７のいずれか一項によって定義される方法を実行す
ることを特徴とするコンピュータ・プログラムを組み込
んだ情報サポート。 - 【請求項９】 請求項１から７のいずれか一項に記載の
方法または請求項８の情報サポートを実行することを特
徴とする有限状態シーケンシャルマシンの妥当性を検査
するツール。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR93402682.4 | 1993-11-02 | ||
| EP93402682A EP0653716B1 (en) | 1993-11-02 | 1993-11-02 | Method of verification of a finite state sequential machine |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07182406A true JPH07182406A (ja) | 1995-07-21 |
Family
ID=8214762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26973494A Pending JPH07182406A (ja) | 1993-11-02 | 1994-11-02 | 有限状態シーケンシャルマシンの妥当性を検査する方法及びその結果得られる情報サポートおよび妥当性検査ツール |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5594656A (ja) |
| EP (1) | EP0653716B1 (ja) |
| JP (1) | JPH07182406A (ja) |
| CA (1) | CA2132691C (ja) |
| DE (1) | DE69326072T2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5774370A (en) * | 1995-09-18 | 1998-06-30 | Vlsi Technology, Inc. | Method of extracting implicit sequential behavior from hardware description languages |
| US5680332A (en) * | 1995-10-30 | 1997-10-21 | Motorola, Inc. | Measurement of digital circuit simulation test coverage utilizing BDDs and state bins |
| US6907386B1 (en) * | 1997-03-11 | 2005-06-14 | Siemens Aktiengesellschaft | Method for computer-supported error analysis of sensors and/or actuators in a technical system |
| US5937181A (en) * | 1997-03-31 | 1999-08-10 | Lucent Technologies, Inc. | Simulation of a process of a concurrent system |
| GB9718688D0 (en) * | 1997-09-03 | 1997-11-12 | Sgs Thomson Microelectronics | Post image techniques |
| US6816821B1 (en) | 1997-09-03 | 2004-11-09 | Stmicroelectronics Limited | Post image techniques |
| US5974242A (en) * | 1997-09-25 | 1999-10-26 | The United States Of America As Represented By The Secretary Of The Army | Methods and computer programs for minimizing logic circuit design using identity cells |
| US6059837A (en) * | 1997-12-30 | 2000-05-09 | Synopsys, Inc. | Method and system for automata-based approach to state reachability of interacting extended finite state machines |
| US6339837B1 (en) | 1998-02-25 | 2002-01-15 | Zhe Li | Hybrid method for design verification |
| CA2243761C (en) * | 1998-07-21 | 2009-10-06 | Certicom Corp. | Timing attack resistant cryptographic system |
| US6446243B1 (en) | 1999-04-23 | 2002-09-03 | Novas Software, Inc. | Method for functional verification of VLSI circuit designs utilizing reusable functional blocks or intellectual property cores |
| US6728665B1 (en) * | 2000-03-20 | 2004-04-27 | Nec Corporation | SAT-based image computation with application in reachability analysis |
| US7031896B1 (en) | 2000-06-30 | 2006-04-18 | Intel Corporation | Methods for performing generalized trajectory evaluation |
| US20050192789A1 (en) * | 2000-06-30 | 2005-09-01 | Jin Yang | Methods for formal verification on a symbolic lattice domain |
| US6725431B1 (en) | 2000-06-30 | 2004-04-20 | Intel Corporation | Lazy symbolic model checking |
| US6341367B1 (en) * | 2000-07-25 | 2002-01-22 | Lsi Logic Corporation | Hardware realized state machine |
| US6591400B1 (en) * | 2000-09-29 | 2003-07-08 | Intel Corporation | Symbolic variable reduction |
| US6643827B1 (en) | 2000-09-30 | 2003-11-04 | Intel Corporation | Symbolic model checking with dynamic model pruning |
| US8265920B1 (en) | 2004-07-30 | 2012-09-11 | Synopsys, Inc. | Determining large-scale finite state machines using constraint relaxation |
| CN102890735B (zh) * | 2012-07-09 | 2014-11-05 | 南京南瑞继保电气有限公司 | 稳控装置的策略表和策略搜索匹配的建模方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE59201155D1 (de) * | 1991-04-17 | 1995-02-16 | Siemens Ag | Verfahren zur verifikation datenverarbeitender systeme. |
| US5331568A (en) * | 1991-06-18 | 1994-07-19 | Microelectronics & Computer Technology Corporation | Apparatus and method for determining sequential hardware equivalence |
| US5394347A (en) * | 1993-07-29 | 1995-02-28 | Digital Equipment Corporation | Method and apparatus for generating tests for structures expressed as extended finite state machines |
-
1993
- 1993-11-02 EP EP93402682A patent/EP0653716B1/en not_active Expired - Lifetime
- 1993-11-02 DE DE69326072T patent/DE69326072T2/de not_active Expired - Lifetime
-
1994
- 1994-09-22 CA CA002132691A patent/CA2132691C/en not_active Expired - Lifetime
- 1994-10-24 US US08/327,870 patent/US5594656A/en not_active Expired - Lifetime
- 1994-11-02 JP JP26973494A patent/JPH07182406A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CA2132691C (en) | 2000-01-18 |
| CA2132691A1 (en) | 1995-05-03 |
| EP0653716B1 (en) | 1999-08-18 |
| DE69326072D1 (de) | 1999-09-23 |
| EP0653716A1 (en) | 1995-05-17 |
| US5594656A (en) | 1997-01-14 |
| DE69326072T2 (de) | 1999-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07182406A (ja) | 有限状態シーケンシャルマシンの妥当性を検査する方法及びその結果得られる情報サポートおよび妥当性検査ツール | |
| Minato | Zero-suppressed BDDs and their applications | |
| Pastor et al. | Petri net analysis using boolean manipulation | |
| JP4028107B2 (ja) | 分解及び分割によるハードウェアの検証並びに表現方法 | |
| Pixley et al. | Exact calculation of synchronizing sequences based on binary decision diagrams | |
| Ciesielski et al. | Understanding algebraic rewriting for arithmetic circuit verification: a bit-flow model | |
| US7506290B2 (en) | Method and system for case-splitting on nodes in a symbolic simulation framework | |
| US5491639A (en) | Procedure for verifying data-processing systems | |
| Yu et al. | Efficient parallel verification of galois field multipliers | |
| Filkorn | A method for symbolic verification of synchronous circuits | |
| George et al. | Hardware design procedure: principles and practices | |
| Sun et al. | Word-level traversal of finite state machines using algebraic geometry | |
| Possani et al. | Optimizing transistor networks using a graph-based technique | |
| Kukimoto et al. | Hierarchical functional timing analysis | |
| Drechsler | Verification of multi-valued logic networks | |
| Verhaegen et al. | Efficient DDD-based symbolic analysis of large linear analog circuits | |
| JPH1063537A (ja) | プロパティ検証方法および装置 | |
| Kalla et al. | High-level design verification using Taylor Expansion Diagrams: first results | |
| EP4386614A1 (en) | Verification of a logic circuit | |
| CN112733474B (zh) | 基于与门反相器图的网表级电路面积优化方法及存储介质 | |
| JP3600420B2 (ja) | 論理検証装置 | |
| Ciesielski et al. | Taylor expansion diagrams: a new representation for RTL verification | |
| Kaiss et al. | Seqver: A sequential equivalence verifier for hardware designs | |
| Shen et al. | Probabilistic manipulation of boolean functions using free boolean diagrams | |
| Thornton et al. | A method for approximate equivalence checking |